CN215933584U - 大功率集成电路芯片封装装置及引线框架 - Google Patents

大功率集成电路芯片封装装置及引线框架 Download PDF

Info

Publication number
CN215933584U
CN215933584U CN202121298854.4U CN202121298854U CN215933584U CN 215933584 U CN215933584 U CN 215933584U CN 202121298854 U CN202121298854 U CN 202121298854U CN 215933584 U CN215933584 U CN 215933584U
Authority
CN
China
Prior art keywords
pins
integrated circuit
circuit chip
pin
power integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121298854.4U
Other languages
English (en)
Inventor
张学豪
赵时峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Bright Electronics Shanghai Co Ltd
Original Assignee
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Bright Electronics Shanghai Co Ltd filed Critical On Bright Electronics Shanghai Co Ltd
Priority to CN202121298854.4U priority Critical patent/CN215933584U/zh
Priority to TW110212244U priority patent/TWM625063U/zh
Application granted granted Critical
Publication of CN215933584U publication Critical patent/CN215933584U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提供了一种大功率集成电路芯片封装装置。该大功率集成电路芯片封装装置包括大功率集成电路芯片、引线框架、和封装体。引线框架包括载片台和多个引脚；多个引脚中的至少两个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成加宽引脚，与加宽引脚同侧相邻的至少一个引脚被空置，并且加宽引脚与载片台相连接，形成大功率集成电路芯片与外界环境的散热通道；并且载片台具有相对于多个引脚所在平面打凹下沉的平面，用于承载大功率集成电路芯片，并且载片台的下沉部的至少一部分暴露于封装体的外部。根据本实用新型实施例的集成电路芯片封装装置与同类结构相比，具有更好的散热性能、同时制造成本较低。

Description

大功率集成电路芯片封装装置及引线框架
技术领域
本实用新型涉及半导体领域，更具体地涉及一种大功率集成电路芯片封装装置。
背景技术
集成电路芯片的制造过程主要包括以下几个阶段：集成电路芯片的设计阶段、集成电路芯片的制作阶段、集成电路芯片的封装阶段、以及集成电路芯片的测试阶段。当集成电路芯片制作完成后，集成电路芯片上通常有多个焊垫。在集成电路芯片的封装阶段，通常会把集成电路芯片上的这些焊垫与对应的引线框架互相电连接。集成电路芯片通常是通过粘接胶(导电类或绝缘类)或焊锡膏、焊线、或者以植球结合的方式连接到引线框架上，使得集成电路芯片的这些焊垫与引线框架的接点电连接，从而实现集成电路芯片的封装结构内部的电气连接。
随着功率类集成电路芯片越来越多地被使用，如何实现大功率集成电路芯片的高散热性能的封装成为半导体行业普遍关心的问题。
发明内容
本实用新型提供了一种新颖的大功率集成电路芯片封装装置以及应用于该封装装置中的引线框架。
根据本实用新型的实施例，提供了一种集成电路芯片封装装置，包括大功率集成电路芯片、引线框架、以及封装体。其中，引线框架包括载片台和多个引脚；多个引脚中的至少两个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成加宽引脚，与加宽引脚同侧相邻的至少一个引脚被空置，并且加宽引脚与载片台相连接，形成大功率集成电路芯片与外界环境的散热通道；并且载片台具有相对于多个引脚所在平面打凹下沉的平面，用于承载大功率集成电路芯片，并且载片台的下沉部的至少一部分暴露于封装体的外部。
在一个实施例中，多个引脚包括至少十二个引脚，并且至少十二个引脚中的一组至少六个引脚和另一组至少六个引脚被分别设置在载片台的两侧。
在一个实施例中，多个引脚中的部分相邻引脚、或者全部相邻引脚之间的间距大于0.85mm。
在一个实施例中，加宽引脚跨被空置的至少一个引脚到同侧相邻的未被空置的引脚的距离大于1mm。
在一个实施例中，多个引脚中的四个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成加宽引脚。
在一个实施例中，载片台的下沉部暴露在封装体的表面的面积占封装体的同侧表面积的30％以上。
在一个实施例中，大功率集成电路芯片封装装置被配置为贴片式结构或双列直插式结构。
在一个实施例中，大功率集成电路芯片为电源管理类芯片。
根据本实用新型的实施例，还提供了一种引线框架，包括载片台和多个引脚。其中，载片台具有相对于多个引脚所在平面打凹下沉的平面，用于承载大功率集成电路芯片；并且多个引脚中的至少两个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成加宽引脚，与加宽引脚同侧相邻的至少一个引脚被空置，并且加宽引脚与载片台相连接，形成大功率集成电路芯片与外界环境的散热通道。
根据本实用新型实施例的集成电路芯片封装装置与同类结构相比，具有更好的散热性能、同时制造成本较低，因此可以用于大功率集成电路芯片的设计封装、规模化制造和应用。
附图说明
从下面结合附图对本实用新型的具体实施方式的描述中可以更好地理解本实用新型，其中：
图1A示出了根据本实用新型实施例的示例性大功率集成电路芯片封装装置的俯视图；
图1B示出了图1A所示的大功率集成电路芯片封装装置沿A-A的截面图；
图2A示出了根据本实用新型实施例的示例性大功率集成电路芯片封装装置中的引线框架的俯视图；
图2B示出了图2A所示的引线框架沿B-B的截面图；
图3A示出了根据本实用新型的另一实施例的示例性大功率集成电路芯片封装装置的俯视图；
图3B示出了图3A所示的大功率集成电路芯片封装装置沿C-C的截面图；
图4示出了根据本实用新型实施例的示例性大功率集成电路芯片封装装置的内部封装结构的俯视图；
图5示出了根据本实用新型实施例的一种示例性电源管理类芯片封装装置的引脚示意图。
图6示出了应用如图5所示的示例性电源管理类芯片封装装置的反激式功率变换器的示意性电路连接图。
具体实施方式
下面将详细描述本实用新型的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本实用新型的全面理解。但是，对于本领域技术人员来说很明显的是，本实用新型可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本实用新型的示例来提供对本实用新型的更好的理解。本实用新型决不限于下面所提出的任何具体配置和算法，而是在不脱离本实用新型的精神的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本实用新型造成不必要的模糊。
随着功率类集成电路芯片越来越多地被使用，如何实现大功率集成电路芯片的高散热性能的封装成为半导体行业普遍关心的问题。鉴于该问题，本实用新型提供了一种新颖的大功率集成电路芯片封装装置。
下面结合附图，详细描述根据本实用新型实施例的大功率集成电路芯片封装装置以及应用于该封装装置中的引线框架。
图1A示出了根据本实用新型实施例的示例性大功率集成电路芯片封装装置的俯视图。图1B示出了图1A所示的大功率集成电路芯片封装装置沿A-A的截面图。该大功率集成电路芯片封装装置可以应用如图2A和2B 所示的引线框架。该大功率集成电路芯片封装装置例如为贴片式结构，可以包括大功率集成电路芯片、引线框架和封装体，其中引线框架包括引脚 1、引脚2、…、引脚10、引脚11、引脚12共12个引脚、以及用于承载大功率集成电路芯片的载片台。如图1A所示，12个引脚中的一组六个引脚(引脚1至引脚6)和另一组六个引脚(引脚7至引脚12)被分别设置在载片台的两侧，位于载片台的一侧的引脚7、引脚8、引脚9、引脚10 及引脚间距空间连接在一起并被加宽以形成一个整体的加宽引脚，并且与该加宽引脚同侧相邻的引脚11被空置，从而该加宽引脚实际上与未被空置的引脚12同侧相邻。由于引脚11被空置，加宽引脚跨被空置的引脚11 到同侧相邻的未被空置的引脚12的距离L1较大。
这里需要注意的是，图1A只是示出了根据本实用新型实施例的一种示例性大功率集成电路芯片封装装置，根据本实用新型的大功率集成电路芯片封装装置并不限于图1A所示的引脚结构。例如，根据本实用新型的大功率集成电路芯片封装装置中的引线框架可以包括更少或更多的引脚，加宽引脚可以连接两个、三个或更多个同侧相邻引脚及其引脚间距空间，并且与加宽引脚同侧相邻的被空置的引脚也可以不止一个。
结合图1A和1B可以看出，载片台具有相对于引脚1至引脚12所在平面打凹下沉的平面。该打凹下沉的平面在封装体以内，并且用于承载所述大功率集成电路芯片，而载片台的下沉部的至少一部分(例如，与载片台的打凹下沉的平面相对的面)可以被暴露在大功率集成电路芯片封装装置的封装体的外部以形成大功率集成电路芯片与外界环境的散热通道。此外，引脚7、引脚8、引脚9、引脚10连接在一起形成的加宽引脚可以与载片台相连接，进一步扩展大功率集成电路芯片与外界环境的散热通道。该表面贴装结构既能适用于PCBA组装类工厂的传统回流焊工艺，又能适用于被传统用于插件结构的波峰焊工艺，可在大中小各类组装加工工厂应用组装贴片，大大降低组装成本。
下面结合图2A和图2B更详细地描述应用于根据本实用新型实施例的大功率集成电路芯片封装装置中的引线框架的结构。如图2A所示，引线框架2A包括引脚1、引脚2、…、引脚10、引脚11、引脚12共12个引脚、以及载片台2A-1；载片台2A-1与引脚7、引脚8、引脚9、引脚10 连接在一起；引脚7、引脚8、引脚9、引脚10本身也连接在一起并被加宽形成一个整体的加宽引脚；与该加宽引脚同侧相邻的引脚11被空置。
图2B示出了图2A所示的引线框架沿B-B的截面图。结合图2A和 2B可以看出，载片台2A-1具有相对于引脚1至引脚12所在平面打凹下沉的平面，并且与引脚7、引脚8、引脚9、引脚10连接在一起，而没有与其他引脚连接在一起。
当引线框架2A被应用到大功率集成电路芯片封装装置中时，由于载片台2A-1与引脚7、引脚8、引脚9、引脚10连接在一起，所以承载在载片台2A-1上的大功率集成电路芯片与外界环境的散热通道包括四个引脚。进一步地，由于引脚7、引脚8、引脚9、引脚10本身连接在一起并被加宽，所以进一步扩大了承载在载片台2A-1上的大功率集成电路芯片与外界环境的散热通道。
此外，在引线框架2A被应用到大功率集成电路芯片封装装置中时，可以通过把载片台2A-1的下沉部的至少一部分暴露在集成电路芯片封装装置的外部，来进一步扩大承载在载片台2A-1上的大功率集成电路芯片与外部环境的散热通道。为了使载片台2A-1的下沉部暴露在集成电路芯片封装装置的外部，可以将集成电路芯片封装装置的厚度减小。
在一些实施例中，引线框架2A的部分相邻引脚或者全部相邻引脚之间的间距可以被调整为更大的间距。例如，可以将该间距设计为大于 0.85mm(例如在0.85-3.6mm的范围内)，以预防某些应用条件尤其是潮湿环境下相邻引脚(特别是高压与低压引脚)间的打火问题，从而保证应用引线框架2A的集成电路芯片封装装置的可靠性和安全性。另外，可以将与加宽引脚同侧相邻的至少一个引脚空置，以使得加宽引脚与实际同侧相邻的未被空置的引脚的距离变大，进一步提高集成电路芯片封装装置的可靠性和安全性。例如，加宽引脚跨被空置的至少一个引脚到实际同侧相邻的未被空置的引脚的距离可以被设计为大于1mm。
此外，在一些实施例中，可以将载片台2A-1的尺寸做得更大，例如，其面积占集成电路芯片封装装置的封装体的总面积的10％-90％，从而承载更大尺寸的大功率集成电路芯片，同时可以有更大的暴露在集成电路芯片封装装置外部的散热面积。例如，载片台2A-1的下沉部暴露在封装体的表面的面积可以占封装体的同侧表面积的30％以上。
图3A示出了根据本实用新型另一实施例的集成电路芯片封装装置的俯视图。图3B示出了图3A所示的集成电路芯片封装装置沿C-C的截面图。图3A和3B所示的集成电路芯片封装装置为双列直插式结构，此结构可方便应用于单面PCBA设计的插件组装，对组装工厂的设计和工艺要求及限制较小，生产和制造过程简单。其他方面与结合图1A和1B描述的集成电路芯片封装装置类似，这里不再赘述。
图4示出了根据本实用新型实施例的大功率集成电路芯片封装装置的内部封装结构的俯视图。如图4所示，载片台4-3被实现为具有更大的尺寸(可根据实际需求放大)，以承载更大的大功率集成电路芯片4-1，该大功率集成电路芯片4-1上可以粘贴尺寸较小的控制类集成电路芯片4-2；载片台4-3与引脚7、引脚8、引脚9、引脚10连接在一起，使得大功率集成电路芯片4-1与外界环境的散热通道包括四个引脚；引脚7、引脚8、引脚9、引脚10本身连接在一起，进一步扩大了大功率集成电路芯片4-1 与外界环境的散热通道。
如上所述，根据本实用新型实施例的大功率集成电路芯片封装装置适用于功率较大的功率类集成电路芯片的封装。例如，大功率集成电路芯片可以是电源管理类芯片。图5示出了根据本实用新型实施例的一种示例性电源管理类芯片封装装置的引脚示意图。
如图5所示，该电源管理类芯片封装装置具有12个引脚，其中引脚1、引脚2、引脚3、引脚4、引脚5、引脚6和引脚12为六个独立引脚，而引脚7、引脚8、引脚9和引脚10连接在一起形成一个整体的加宽引脚，与该加宽引脚相邻的引脚11被空置。
图6示出了应用如图5所示的示例性电源管理类芯片封装装置的反激式功率变换器的示意性电路连接图。如图5和图6所示，引脚1被设置为 VDD引脚，即原边供电引脚；引脚2被设置为SW引脚，即过温检测和保护引脚；引脚3被设置为AUX引脚，即辅助电源引脚；引脚4被设置为 FB引脚，即环路补偿引脚；引脚5被设置为GND引脚，即芯片接地引脚；引脚6被设置为CS引脚，即功率开关管电流检测引脚；引脚12被设置为HV引脚，即高压启动引脚；引脚7、引脚8、引脚9和引脚10形成的整体的加宽引脚被设置为DRAIN引脚，即连接电源管理类芯片中的功率开关管漏极的引脚；引脚11空缺，以增加高压DRAIN引脚和相邻其他引脚的高压隔离间距。
以上以大功率电源管理类芯片为示例对根据本实用新型实施例的集成电路芯片封装装置和引线框架的引脚设置进行了描述。但是应理解，根据本实用新型实施例的集成电路芯片封装装置和引线框架可以用于各种大功率集成电路芯片的封装。
此外，虽然以上是以十二个引脚的封装结构为示例来描述根据本实用新型实施例的集成电路芯片封装装置的引脚设置，但是应理解，根据本实用新型实施例的集成电路芯片封装装置不限于仅包括十二个引脚，而是可以包括更少或更多的引脚。
此外，相关领域的技术人员在应用根据本实用新型实施例的引线框架时，可以在本文中所示出或描述的引线框架的基础上增加任意大小和形状的孔、角落部位的倒角设计、和框架表面镀层设置等。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在以上的描述中，提供了许多具体细节从而给出对本实用新型的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本实用新型的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本实用新型的主要技术创意。
本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (15)

1.一种大功率集成电路芯片封装装置，包括大功率集成电路芯片、引线框架、以及封装体，其中：
所述引线框架包括载片台和多个引脚；
所述多个引脚中的至少两个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成加宽引脚，与所述加宽引脚同侧相邻的至少一个引脚被空置，并且所述加宽引脚与所述载片台相连接，形成所述大功率集成电路芯片与外界环境的散热通道；并且
所述载片台具有相对于所述多个引脚所在平面打凹下沉的平面，用于承载所述大功率集成电路芯片，并且所述载片台的下沉部的至少一部分暴露于所述封装体的外部。
2.如权利要求1所述的大功率集成电路芯片封装装置，其中，所述多个引脚包括至少十二个引脚，并且所述至少十二个引脚中的一组至少六个引脚和另一组至少六个引脚被分别设置在所述载片台的两侧。
3.如权利要求1所述的大功率集成电路芯片封装装置，其中，所述多个引脚中的部分相邻引脚、或者全部相邻引脚之间的间距大于0.85mm。
4.如权利要求1所述的大功率集成电路芯片封装装置，其中，所述加宽引脚跨所述被空置的至少一个引脚到同侧相邻的未被空置的引脚的距离大于1mm。
5.如权利要求1至4中的任一项所述的大功率集成电路芯片封装装置，其中，所述多个引脚中的四个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成所述加宽引脚。
6.如权利要求1所述的大功率集成电路芯片封装装置，其中，所述载片台的下沉部暴露在所述封装体的表面的面积占所述封装体的同侧表面积的30％以上。
7.如权利要求1所述的大功率集成电路芯片封装装置，其中，所述大功率集成电路芯片封装装置被配置为贴片式结构。
8.如权利要求1所述的大功率集成电路芯片封装装置，其中，所述大功率集成电路芯片封装装置被配置为双列直插式结构。
9.如权利要求1所述的大功率集成电路芯片封装装置，其中，所述大功率集成电路芯片为电源管理类芯片。
10.一种引线框架，包括载片台和多个引脚，其中：
所述载片台具有相对于所述多个引脚所在平面打凹下沉的平面，用于承载大功率集成电路芯片；并且
所述多个引脚中的至少两个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成加宽引脚，与所述加宽引脚同侧相邻的至少一个引脚被空置，并且所述加宽引脚与所述载片台相连接，形成所述大功率集成电路芯片与外界环境的散热通道。
11.如权利要求10所述的引线框架，其中，所述多个引脚包括至少十二个引脚，并且所述至少十二个引脚中的一组至少六个引脚和另一组至少六个引脚被分别设置在所述载片台的两侧。
12.如权利要求10所述的引线框架，其中，所述多个引脚中的部分相邻引脚、或者全部相邻引脚之间的间距大于0.85mm。
13.如权利要求10所述的引线框架，其中，所述加宽引脚跨所述被空置的至少一个引脚到同侧相邻的未被空置的引脚的距离大于1mm。
14.如权利要求10至13中的任一项所述的引线框架，其中，所述多个引脚中的四个同侧相邻引脚及引脚间距空间被连接在一起并被加宽以形成所述加宽引脚。
15.如权利要求10所述的引线框架，其中，所述大功率集成电路芯片为电源管理类芯片。
CN202121298854.4U 2021-06-10 2021-06-10 大功率集成电路芯片封装装置及引线框架 Active CN215933584U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202121298854.4U CN215933584U (zh) 2021-06-10 2021-06-10 大功率集成电路芯片封装装置及引线框架
TW110212244U TWM625063U (zh) 2021-06-10 2021-10-18 積體電路晶片封裝裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121298854.4U CN215933584U (zh) 2021-06-10 2021-06-10 大功率集成电路芯片封装装置及引线框架

Publications (1)

Publication Number Publication Date
CN215933584U true CN215933584U (zh) 2022-03-01

Family

ID=80402909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121298854.4U Active CN215933584U (zh) 2021-06-10 2021-06-10 大功率集成电路芯片封装装置及引线框架

Country Status (2)

Country Link
CN (1) CN215933584U (zh)
TW (1) TWM625063U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855161A (zh) * 2023-12-12 2024-04-09 四川华尔科技有限公司 大功率集成电路芯片封装装置及封装工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855161A (zh) * 2023-12-12 2024-04-09 四川华尔科技有限公司 大功率集成电路芯片封装装置及封装工艺

Also Published As

Publication number Publication date
TWM625063U (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
CN108447857B (zh) 三维空间封装结构及其制造方法
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US6538313B1 (en) IC package with integral substrate capacitor
US9129947B2 (en) Multi-chip packaging structure and method
US10096562B2 (en) Power module package
US8253228B2 (en) Package on package structure
US8698293B2 (en) Multi-chip package and method of manufacturing thereof
US7714428B2 (en) High power semiconductor package and method of making the same
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
US8779603B2 (en) Stacked semiconductor device with heat dissipation
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
JP2005203775A (ja) マルチチップパッケージ
CN215933584U (zh) 大功率集成电路芯片封装装置及引线框架
CN213150769U (zh) 大功率集成电路芯片封装装置
US9761507B1 (en) Stacked rectifiers in a package
US20040159926A1 (en) Semiconductor device
US9318423B2 (en) Leadless package type power semiconductor module
US20050012226A1 (en) Chip package structure
KR100818080B1 (ko) 칩 스택 패키지
CN218039185U (zh) 用于芯片封装的引线框架和芯片封装结构装置
CN106601694B (zh) 堆叠结构及其制造方法
CN218939662U (zh) 用于芯片封装的引线框架和芯片封装结构装置
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
TWM634452U (zh) 用於晶片封裝的引線框架和晶片封裝結構裝置
JPS63250850A (ja) 半導体メモリモジユ−ル

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant