CN218939662U - 用于芯片封装的引线框架和芯片封装结构装置 - Google Patents
用于芯片封装的引线框架和芯片封装结构装置 Download PDFInfo
- Publication number
- CN218939662U CN218939662U CN202222036305.0U CN202222036305U CN218939662U CN 218939662 U CN218939662 U CN 218939662U CN 202222036305 U CN202222036305 U CN 202222036305U CN 218939662 U CN218939662 U CN 218939662U
- Authority
- CN
- China
- Prior art keywords
- pins
- lead frame
- leadframe
- chip
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
提供了一种用于芯片封装的引线框架和芯片封装结构装置,该引线框架包括至少四个载片台和多个引脚,其中,该至少四个载片台所在的平面相对于该多个引脚所在的平面是同一平面或下沉平面。
Description
技术领域
本实用新型涉及集成电路领域,尤其涉及一种用于芯片封装的引线框架和芯片封装结构装置。
背景技术
集成电路芯片(简称芯片)是把一定数量的常用电子元件(例如,电阻、电容、晶体管等)以及这些元件之间的连线通过半导体工艺集成在半导体晶片或介质基片上,然后封装在一个管壳内形成的微型结构。集成电路芯片具有体积小、重量轻、引出线和焊接点少、寿命长、可靠性高、性能好等优点,同时成本低、便于大规模生产。
集成电路芯片不仅在民用电子设备(例如,收录机、电视机、计算机等)方面得到广泛的应用,同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路芯片来装配电子设备,其装配密度比晶体管可提高几十倍至几千倍,电子设备的稳定工作时间也可大大提高。
实用新型内容
根据本实用新型实施例的用于芯片封装的引线框架,包括至少四个载片台和多个引脚,其中,该至少四个载片台所在的平面相对于该多个引脚所在的平面是同一平面或下沉平面。
根据本实用新型实施例的芯片封装结构装置,包括上述引线框架。
附图说明
从下面结合附图对本实用新型的具体实施方式的描述中可以更好地理解本实用新型,其中:
图1示出了根据本实用新型实施例的用于芯片封装的引线框架的俯视图。
图2A示出了图1所示的引线框架的镀银区域图。
图2B示出了图1所示的引线框架的另一镀银区域图。
图3示出了图1所示的引线框架的载片台背面的圆形半蚀刻锁胶孔布置的示意图。
图4示出了图1所示的引线框架上装贴功率集成电路芯片和控制芯片后的结构示意图。
图5A至5C示出了采用根据本实用新型实施例的引线框架的芯片封装结构装置的引脚分布示意图。
具体实施方式
下面将详细描述本实用新型的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本实用新型的全面理解。但是,对于本领域技术人员来说很明显的是,本实用新型可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本实用新型的示例来提供对本实用新型的更好的理解。本实用新型决不限于下面所提出的任何具体配置,而是在不脱离本实用新型的精神的前提下覆盖了元素和部件的任何修改、替换和改进。在附图和下面的描述中,没有示出公知的结构和技术,以便避免对本实用新型造成不必要的模糊。另外,需要说明的是,这里使用的用语“A与B连接”可以表示“A与B直接连接”也可以表示“A与B经由一个或多个其他元件间接连接”。
一般,集成电路芯片的制造过程主要包括以下几个阶段:集成电路芯片的设计阶段、集成电路芯片的制作阶段、集成电路芯片的封装阶段、以及集成电路芯片的测试阶段。当集成电路芯片制作完成后,集成电路芯片上通常有多个焊垫。在集成电路芯片的封装阶段,通常会把集成电路芯片上的这些焊垫与对应的引线框架互相电连接。集成电路芯片通常是通过焊线或者以植球结合的方式连接到引线框架上,使得集成电路芯片的这些焊垫与引线框架的接点电连接,从而实现集成电路芯片的封装结构内部的电气连接。
随着高集成度多芯片合封类集成电路芯片越来越多地被使用,如何实现多个芯片的高度集成、脚位高灵活性配置、以及高散热性能的可靠封装成为半导体行业普遍关心的问题。因此,提出了根据本实用新型实施例的用于芯片封装的引线框架。
图1示出了根据本实用新型实施例的用于芯片封装的引线框架100的俯视图。如图1所示,在一些实施例中,引线框架100包括至少四个载片台(例如,载片台102-1至102-4)以及多个引脚(例如,引脚104-1至104-7),其中,至少四个载片台所在的平面相对于多个引脚所在的平面可以是同一平面也可以是下沉平面。本领域技术人员应该明白的是,引线框架100可根据实际需要包括例如,8个、10个等数目的更多引脚或者包括例如,4个、6个等数目的更少引脚。
在根据本实用新型实施例的用于芯片封装的引线框架100中,由于存在至少四个载片台并且这些载片台所在的平面相对于多个引脚所在的平面是同一平面或下沉平面,所以可以实现至少四个芯片的高度灵活的集成封装(即,可以根据实际需要调整各个芯片在引线框架中的装贴位置)。具体地,在至少四个载片台所在的平面相对于多个引脚所在的平面是同一平面的情况下,可使各载片台相互之间的焊线连接以及载片台与引脚之间的焊线连接简单顺畅,从而可明显提升芯片封装的良品率;在至少四个载片台所在的平面相对于多个引脚所在的平面是下沉平面的情况下,可使一个或多个载片台的背部区域的部分或全部暴露于芯片封装的外部,从而可明显提升芯片封装的散热性能。
如图1所示,在一些实施例中,每个载片台连接到至少一个引脚。这样,可最大限度地节约引脚的占用面积,提升引线框架的内部面积使用率,同时可辅助提升引线框架的散热能力,提高芯片的使用寿命。
如图1所示,在一些实施例中,至少四个载片台中的两个以上载片台相对于其他载片台具有较大的载片面积。例如,载片台102-2可设计为较大面积的载片平台,从而可容纳至少1颗大尺寸电源控制芯片,载片有效面积可拓展到至少1.486mmx1.55mm;载片台102-3也可设计为较大面积的载片平台,从而可容纳至少3颗功率芯片(按0.762mmx0.762mm功率芯片尺寸计算)。
如图1所示,在一些实施例中,对于具有较大载片面积的任意一个载片台(例如,载片台102-2或102-3),该载片台在连接到至少一个引脚的同时还连接到引线框架100的外框连筋。这样,可形成对具有较大载片面积的载片台的两端固定,提升稳定性及封装制造作业性。
图2A示出了图1所示的引线框架100的镀银区域图。如图2A所示,在一些实施例中,载片台102-2与引线框架100的外框左侧连筋平台106可以设置有镀银区域作为焊线区域。这样,可有效缩短芯片封装内部的焊线长度,有效避免焊线连接时和加工过程中的塑料充填导致的塌丝、冲丝等失效,从而大大提高芯片封装的良品率。
如图2A所示,在一些实施例中,引线框架100的镀银区域可以采用局部选择性镀银,从而在不需要实施打线的区域保留引线框架原本的裸铜材质与塑封料可靠结合,这样可大大提升芯片封装的可靠性。
图2B示出了图1所示的引线框架100的另一镀银区域图。如图2B所示,在一些实施例中,引线框架100的镀银区域也可灵活选择全镀银,以提供更广泛的适用面拓展。
图3示出了图1所示的引线框架100的载片台背面的圆形半蚀刻锁胶孔布置的示意图。如图3所示,在一些实施例中,引线框架100的一个或多个载片台的背面可以设置有圆形半蚀刻锁胶孔,这样可有效增强塑封料与引线框架之间的互锁,从而大大提升芯片封装的可靠性。
图4示出了图1所示的引线框架100上装贴功率集成电路芯片和控制芯片后的结构示意图。如图4所示,位于载片台102-2上的电源控制芯片通过焊接线分别与位于其他载片台上的功率集成电路芯片和引脚连接,内部电路连接后形成对应的电路功能。
图5A示出了采用根据本实用新型实施例的引线框架的芯片封装结构装置500A的引脚分布示意图。如图5A所示,在一些实施例中,芯片封装结构装置500A包括位于同一侧的至少一个高压引脚和至少一个低压引脚(即,其中的引线框架包括位于至少四个载片台同一侧的至少一个高压引脚和至少一个低压引脚),其中,至少一个高压引脚中的每个高压引脚与至少一个低压引脚中与该高压引脚相邻的低压引脚之间的间距大于至少一个低压引脚中的任意两个相邻的低压引脚之间的间距。
图5B示出了采用根据本实用新型实施例的引线框架的芯片封装结构装置500B的引脚分布示意图。如图5B所示,在一些实施例中,芯片封装结构装置500B包括位于同一侧的至少两个高压引脚(即,其中的引线框架包括位于至少四个载片台同一侧的至少两个高压引脚,其他引脚均为低压引脚),其中,至少一个高压引脚中的每个高压引脚与低压引脚中与该高压引脚相邻的一个低压引脚之间的间距大于任意两个相邻的低压引脚之间的间距。
图5C示出了采用根据本实用新型实施例的引线框架的芯片封装结构装置500C的引脚分布示意图。如图5C所示,在一些实施例中,芯片封装结构装置500C包括六个引脚(即,其中的引线框架包括六个引脚),其中,任意两个相邻引脚之间的间距均大于1.27mm(即,常规低压引脚中的任意两个相邻的低压引脚之间的常规间距值),从而任意两个引脚之间均可形成有效的耐压隔离。这样,可灵活调配高低压引脚脚位,最大限度提升应用范围。
经过验证,采用根据本实用新型实施例的引线框架的芯片封装结构装置具有超越同类产品的良好电气性能和散热性能,可提升电子产品的可靠性和应用寿命,同时可明显降低电子产品的应用成本。
综上所述,根据本实用新型实施例的用于芯片封装的引线框架和芯片封装结构装置具有成本低、集成度高(即,可同时承载多个芯片)、散热性能高等优点。另外,在根据本实用新型实施例的用于芯片封装的引线框架和芯片封装结构装置中,可同时封入多颗控制芯片和多颗功率芯片,形成高效、低成本、高可靠性封装结构。另外,高压引脚和低压引脚之间的间距较大,可以预防某些应用条件尤其是潮湿环境下相邻引脚(特别是高压与低压引脚)间的打火问题,从而可以保证芯片封装结构装置的可靠性和安全性。
本实用新型可以以其他的具体形式实现,而不脱离其精神和本质特征。当前的实施例在所有方面都被看作是示例性的而非限定性的,本实用新型的范围由所附权利要求而非上述描述定义,并且落入权利要求的含义和等同物的范围内的全部改变都被包括在本实用新型的范围中。
Claims (9)
1.一种用于芯片封装的引线框架,其特征在于,包括至少四个载片台和多个引脚,其中,所述至少四个载片台所在的平面相对于所述多个引脚所在的平面是同一平面或下沉平面,所述至少四个载片台中的第一载片台能够容纳至少一颗电源控制芯片,所述至少四个载片台中的第二载片台能够容纳至少三颗功率芯片,并且所述第一载片台和所述第二载片台中的至少一个载片台在连接到所述多个引脚中的至少一个引脚的同时连接到所述引线框架的外框连筋。
2.如权利要求1所述的引线框架,其特征在于,所述至少四个载片台中的每个载片台连接到所述多个引脚中的至少一个引脚。
3.如权利要求1所述的引线框架,其特征在于,所述第一载片台与所述引线框架的外框左侧连筋平台设置有镀银区域。
4.如权利要求1所述的引线框架,其特征在于,所述引线框架的镀银区域采用局部选择性镀银或全镀银。
5.如权利要求1所述的引线框架,其特征在于,所述至少四个载片台中的一个或多个载片台的背面设置有半蚀刻锁胶孔。
6.如权利要求1所述的引线框架,其特征在于,所述多个引脚包括位于所述至少四个载片台同一侧的至少一个高压引脚和至少一个低压引脚,并且所述至少一个高压引脚中的每个高压引脚与所述至少一个低压引脚中与该高压引脚相邻的低压引脚之间的间距大于所述至少一个低压引脚中的任意两个相邻的低压引脚之间的间距。
7.如权利要求6所述的引线框架,其特征在于,所述多个引脚包括位于所述至少四个载片台同一侧的至少两个高压引脚。
8.如权利要求1所述的引线框架,其特征在于,所述多个引脚中的任意两个相邻引脚之间的间距大于1.27mm。
9.一种芯片封装结构装置,其特征在于,包括权利要求1至8中任一项所述的引线框架。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222036305.0U CN218939662U (zh) | 2022-08-03 | 2022-08-03 | 用于芯片封装的引线框架和芯片封装结构装置 |
TW111210736U TWM637198U (zh) | 2022-08-03 | 2022-09-30 | 用於晶片封裝的引線框架和晶片封裝結構裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222036305.0U CN218939662U (zh) | 2022-08-03 | 2022-08-03 | 用于芯片封装的引线框架和芯片封装结构装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218939662U true CN218939662U (zh) | 2023-04-28 |
Family
ID=86083223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222036305.0U Active CN218939662U (zh) | 2022-08-03 | 2022-08-03 | 用于芯片封装的引线框架和芯片封装结构装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN218939662U (zh) |
TW (1) | TWM637198U (zh) |
-
2022
- 2022-08-03 CN CN202222036305.0U patent/CN218939662U/zh active Active
- 2022-09-30 TW TW111210736U patent/TWM637198U/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TWM637198U (zh) | 2023-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100382290C (zh) | 具有最优化的线接合配置的半导体封装 | |
US5413970A (en) | Process for manufacturing a semiconductor package having two rows of interdigitated leads | |
US6228548B1 (en) | Method of making a multichip semiconductor package | |
US6781219B2 (en) | Semiconductor die assembly having leadframe decoupling characters | |
US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
US5763947A (en) | Integrated circuit chip package having configurable contacts and a removable connector | |
JPH06216297A (ja) | 介挿体リードフレームを有する回路組立体 | |
US6133629A (en) | Multi-chip module package | |
KR20010032256A (ko) | 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형전자부품 실장체 | |
US6828687B2 (en) | Cavity down ball grid array package structure and carrier thereof | |
US6849952B2 (en) | Semiconductor device and its manufacturing method | |
CN218939662U (zh) | 用于芯片封装的引线框架和芯片封装结构装置 | |
CN107342276B (zh) | 半导体器件及相应方法 | |
US20040159929A1 (en) | Semiconductor die package having two die paddles | |
CN213150769U (zh) | 大功率集成电路芯片封装装置 | |
CN218039185U (zh) | 用于芯片封装的引线框架和芯片封装结构装置 | |
CN217426736U (zh) | 用于芯片封装的引线框架和芯片封装结构装置 | |
CN214477424U (zh) | 新型dfn封装半导体 | |
CN112768425B (zh) | 一种多芯片模块 | |
TWM657366U (zh) | 用於晶片封裝的引線框架以及晶片封裝結構裝置 | |
TWM655396U (zh) | 用於晶片封裝的引線框架和晶片封裝結構裝置 | |
CN114068470A (zh) | 一种拓展球栅阵列封装i/o口的结构及其制作方法 | |
KR100273269B1 (ko) | 반도체 시오비 모듈 및 그 제조방법 | |
JP2012064892A (ja) | 半導体装置 | |
KR20030047403A (ko) | 볼 그리드 어레이형 적층 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |