CN214477424U - 新型dfn封装半导体 - Google Patents
新型dfn封装半导体 Download PDFInfo
- Publication number
- CN214477424U CN214477424U CN202120386030.6U CN202120386030U CN214477424U CN 214477424 U CN214477424 U CN 214477424U CN 202120386030 U CN202120386030 U CN 202120386030U CN 214477424 U CN214477424 U CN 214477424U
- Authority
- CN
- China
- Prior art keywords
- frame
- heat dissipation
- dissipation hole
- functional
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种新型DFN封装半导体，包括框架和功能芯片，框架为矩形形状，框架的中心位置设有隔离带，隔离带将框架分为至少对称的四个基岛，每个基岛由内向外分别设有散热孔和引脚；散热孔形状与功能芯片相同且尺寸小于功能芯片，功能芯片设置在散热孔上方且通过焊线与各自基岛上的引脚焊接，相邻两个功能芯片也通过焊线连接，框架、功能芯片和焊线通过塑封体塑封起来。本实用新型框架上设有多个基岛，可以安装单芯片，也可以安装多个芯片，一种框架可以适用于不同种类的产品，解决了框架种类繁多的问题；N型MOS和P型MOS相互桥接，减少引脚数量，并提供优异的MOS电阻值，兼容性更佳，散热片最大程度地外露，具有优异的散热性能。
Description
技术领域
本实用新型涉及一种新型DFN封装半导体，属于半导体技术领域。
背景技术
半导体封装是指将通过测试的晶圆安装到一块起到承载作用的基板上， 然后把芯片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。根据产品的功能需求不同可以设计成不同的外壳，即不同的封装形式。封装不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。
衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好，在芯片越来越小，集成度越来越高的趋势下，产品更新换代越来越快，其中封装的框架随着产品设计的变更，就要重新开发，导致研发成本持续走高，根据封装产品的尺寸差异，需要设计不同的引线框架，目前很多封装厂，产品种类繁多，框架的需求五花八门，少则几十种框架类型，多则几百种或上千种，既增加开发成本，又严重制约框架厂的产能。急需一种可以灵活使用的框架来减缓框架的开发步伐及减少框架的种类，另外随着芯片尺寸越来越小，集成度越来越高，焊线区域面积变小，导致焊线细而软，焊线贴芯片问题也是个棘手的问题，急需可以灵活设计的芯片布局。
发明内容
针对上述现有技术存在的问题，本实用新型提供一种新型DFN封装半导体，已解决上述技术问题。
为实现上述目的，本实用新型提供如下技术方案：一种新型DFN封装半导体，包括框架和功能芯片，框架为矩形形状，框架的中心位置设有隔离带，隔离带将框架分为至少对称的四个基岛，每个基岛由内向外分别设有散热孔和引脚；散热孔形状与功能芯片相同且尺寸小于功能芯片，功能芯片设置在散热孔上方且通过焊线与各自基岛上的引脚焊接，相邻两个功能芯片也通过焊线连接，框架、功能芯片和焊线通过塑封体塑封起来。
进一步的，所述功能芯片上表面设有焊线区，焊线区上设有金属镀层，焊线的一端通过焊球焊接在金属镀层。
进一步的，所述的焊线与金属镀层焊接后向上翘起形成弧形后再向下与引脚焊接。
进一步的，所述的引脚靠近散热孔一端的宽度要大于远离散热孔一端的宽度。
与现有技术相比本实用新型框架上设有对称的至少四个基岛，每个基岛上安装一个功能芯片，可安装尺寸相对较大的芯片，也可以安装尺寸较小芯片，可以安装单芯片，也可以安装多个芯片，一种框架可以适用于不同种类的产品，解决了框架种类繁多的问题；以四个基岛为例，两个N型MOS和两个P型MOS相互桥接，最大限度地减少引脚数量，可以减少目前焊线压芯片的问题，并提供优异的MOS电阻值，兼容性更佳，散热片最大程度地外露，具有优异的散热性能；多个基岛代替整个大基岛，更有效释放基岛本身的应力，以及基岛与塑封料之间结合的应力，提高了产品的可靠性。
附图说明
图1为本实用新型框架结构示意图；
图2为本实用新型功能芯片塑封结构示意图；
图3为本实用新型功能芯片焊接结构示意图；
图4为本实用新型结构示意图；
图中：1、框架，11、基岛，12、散热孔，13、引脚，14、隔离带，2、功能芯片，3、焊线，4、塑封体，5、金属镀层，6、焊球，7、焊线区。
具体实施方式
下面结合附图对本实用新型作进一步说明。
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1至图4所示，本实用新型提供一种技术方案：包括框架1和功能芯片2，框架1为矩形形状，框架1的中心位置设有隔离带14，隔离带14将框架1分为至少对称的四个基岛11，每个基岛11由内向外分别设有散热孔12和引脚13；散热孔12形状与功能芯片2相同且尺寸小于功能芯片2，功能芯片2经过测试合格后，设置在散热孔12上方且通过焊线3与各自基岛11上的引脚13焊接，相邻两个功能芯片2也通过焊线3连接，框架1、功能芯片2和焊线3通过塑封体4塑封起来；塑封后对功能芯片2起到机械支撑和机械保护的作用，防止功能芯片2受到物理或者化学的破坏，提高产品的强度，提高可靠性并延长使用寿命。
实施例，如图4所示，以设置四个功能芯片2为例，隔离带14将框架1分为对称的四个基岛11，按照顺时针方向，以左下基岛11为起点，每个基岛11上依次设有第一N型功率器件、第二N型功率器件、第一P型功率器件和第二P型功率器件；第一P型功率器件的S极与第二P型功率器件的S极集成后输出、第二P型功率器件的D极与第二N型功率器件的S极集成后输出、第二N型功率器件的S极与第一N型功率器件的S极集成后输出，可以有效减少引脚数量，降低了不良风险。
功能芯片2上表面设有焊线区7，焊线区7上设有金属镀层5，可以提高导电性及焊球的结合力，焊线3的一端通过焊球6焊接在金属镀层5。焊线3与金属镀层5焊接后向上翘起形成弧形后再向下与引脚13焊接。引脚13靠近散热孔12一端的宽度要大于远离散热孔12一端的宽度，宽端用于与功能芯片2焊接，窄端用于与框架1连接，减少后续成型切筋的应力。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其它的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
以上所述，仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同替换和改进，均应包含在本实用新型技术方案的保护范围之内。
Claims (4)
1.一种新型DFN封装半导体，其特征在于，包括框架（1）和功能芯片（2），框架（1）为矩形形状，框架（1）的中心位置设有隔离带（14），隔离带（14）将框架（1）分为至少对称的四个基岛（11），每个基岛（11）由内向外分别设有散热孔（12）和引脚（13）；
散热孔（12）形状与功能芯片（2）相同且尺寸小于功能芯片（2），功能芯片（2）设置在散热孔（12）上方且通过焊线（3）与各自基岛（11）上的引脚（13）焊接，相邻两个功能芯片（2）也通过焊线（3）连接，框架（1）、功能芯片（2）和焊线（3）通过塑封体（4）塑封起来。
2.根据权利要求1所述的一种新型DFN封装半导体，其特征在于：所述功能芯片（2）上表面设有焊线区（7），焊线区（7）上设有金属镀层（5），焊线（3）的一端通过焊球（6）焊接在金属镀层（5）。
3.根据权利要求2所述的一种新型DFN封装半导体，其特征在于：所述的焊线（3）与金属镀层（5）焊接后向上翘起形成弧形后再向下与引脚（13）焊接。
4.根据权利要求1所述的一种新型DFN封装半导体，其特征在于：所述的引脚（13）靠近散热孔（12）一端的宽度要大于远离散热孔（12）一端的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120386030.6U CN214477424U (zh) | 2021-02-22 | 2021-02-22 | 新型dfn封装半导体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120386030.6U CN214477424U (zh) | 2021-02-22 | 2021-02-22 | 新型dfn封装半导体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214477424U true CN214477424U (zh) | 2021-10-22 |
Family
ID=78144411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120386030.6U Active CN214477424U (zh) | 2021-02-22 | 2021-02-22 | 新型dfn封装半导体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214477424U (zh) |
-
2021
- 2021-02-22 CN CN202120386030.6U patent/CN214477424U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100382290C (zh) | 具有最优化的线接合配置的半导体封装 | |
| US5998865A (en) | Loc simm | |
| CN101127344B (zh) | Ic封装体、堆叠式ic封装器件及制造方法 | |
| KR0184076B1 (ko) | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 | |
| US6506625B1 (en) | Semiconductor package having stacked dice and leadframes and method of fabrication | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| KR20070007151A (ko) | 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법 | |
| US11088053B2 (en) | Encapsulation structure with high density, multiple sided and exposed leads and method for manufacturing the same | |
| US6242283B1 (en) | Wafer level packaging process of semiconductor | |
| JPH1174404A (ja) | ボールグリッドアレイ型半導体装置 | |
| CN101350318B (zh) | 电子封装及电子装置 | |
| US20120306064A1 (en) | Chip package | |
| US8659133B2 (en) | Etched surface mount islands in a leadframe package | |
| CN115547852A (zh) | 一种高功率芯片的半成品结构、器件及其封装工艺 | |
| JP5486807B2 (ja) | スタック化集積回路チップ・アセンブリ | |
| KR20020079436A (ko) | 반도체 장치 | |
| CN214477424U (zh) | 新型dfn封装半导体 | |
| KR100913171B1 (ko) | 스택 패키지의 제조방법 | |
| CN218939662U (zh) | 用于芯片封装的引线框架和芯片封装结构装置 | |
| CN217655869U (zh) | 半导体封装组件 | |
| CN218039185U (zh) | 用于芯片封装的引线框架和芯片封装结构装置 | |
| CN217691155U (zh) | 针型电气连接的封装结构及电气组件 | |
| EP0170022B1 (en) | Semiconductor power device package for surface mounting | |
| CN212625548U (zh) | 一种散热型半导体封装件 | |
| CN201408754Y (zh) | 一种无引线框架散热性能良好的无引脚半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |