CN100361299C - 具有定位结构的电子装置及组装后检测方法 - Google Patents

具有定位结构的电子装置及组装后检测方法 Download PDF

Info

Publication number
CN100361299C
CN100361299C CNB2005101361135A CN200510136113A CN100361299C CN 100361299 C CN100361299 C CN 100361299C CN B2005101361135 A CNB2005101361135 A CN B2005101361135A CN 200510136113 A CN200510136113 A CN 200510136113A CN 100361299 C CN100361299 C CN 100361299C
Authority
CN
China
Prior art keywords
chip
conduction
base plate
packaging
positioning salient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101361135A
Other languages
English (en)
Other versions
CN1819170A (zh
Inventor
林志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB2005101361135A priority Critical patent/CN100361299C/zh
Publication of CN1819170A publication Critical patent/CN1819170A/zh
Application granted granted Critical
Publication of CN100361299C publication Critical patent/CN100361299C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种具有定位结构的电子装置，其包括封装模块和电路板。该封装模块包括：封装基板，具有芯片区且芯片位于该芯片区内；至少一对导电的定位突出部，位于该芯片区且藉由该芯片而彼此相隔；第一测试垫，位于背向该芯片的该封装基板上且电连接该对导电的定位突出部；多个凸块，依阵列排置于该封装基板的该芯片区之外的区域。该电路板包括：多个第一焊垫，对应连接至该等凸块；至少一对第二焊垫，对应连接至该对导电的定位突出部；以及第二测试垫，电连接该对第二焊垫。本发明亦提供一种具有定位结构的电子装置及组装后检测方法。

Description

具有定位结构的电子装置及组装后检测方法
技术领域
本发明涉及一种电子封装技术，特别是有关于一种具有定位结构的封装模块及相关的电子装置及组装后检测方法。
背景技术
可携式电子产品，例如手机(cell phone)、移动计算机(mobile computing)及其它消费性产品需要在厚度薄、重量轻及低成本的限制因素下呈现高效能(performance)及功能(functionality)，因而驱使制造业者必须增加半导体芯片的集成度。亦即，制造业者开始转向三维(3D)封装，藉由线焊(wirebonding)法或倒装芯片(flip chip)法等组装技术而将多重芯片叠置于一封装中。
因此，多重封装模块(multi-package module，MPM)近来越来越受到瞩目，其可在一封装基板上整合不同功能的芯片，例如微处理器或存储器、逻辑及光学集成电路等，取代了将个别的芯片放置于较大尺寸的印刷电路板(printed circuit board，PCB)上的方式。然而，相较于个别的单晶封装而言，多重封装模块具有较高的功率密度，而使得热管理(thermal management)变得更为重要且成为其成功发展的关键因素。
图1绘示出传统的具有多重封装模块的电子装置100的剖面示意图。此电子装置100包括一多重封装模块20，其组装于一印刷电路板(PCB)101上，且其包括一封装基板12。封装基板12的上表面及下表面各组装有不同功能的芯片16及14而构成多重封装模块20。举例而言，芯片16藉由一封装基板12’的凸块(或锡球)10’而组装于封装基板12的上表面。芯片14则藉由倒装芯片法组装于封装基板12的下表面。封装基板12下表面具有多个凸块10，其对应连接至印刷电路板101上的焊垫(bonding pad)(未绘示)，使芯片16及14与印刷电路板101作电连接。在多重封装模块20中，芯片16所产生的热可藉由辐射(radiation)和对流(convection)两种方式将其排出。然而，由于芯片14与印刷电路板101之间的间隙狭小的关系，使得芯片14所产生的热难以藉由辐射(radiation)和对流(convection)两种方式将其排出。因此，芯片14只能藉由传导(conduction)方式进行散热。一般而言，印刷电路板101上对应芯片14的位置会形成一金属层102，并藉由散热膏(heat conductive paste)22而与芯片14连接。因此，芯片14可藉由散热膏22、金属层102及印刷电路板101所构成的热传导路径来进行散热。
然而，在将多重封装模块20组装于印刷电路板101上期间，容易因多重封装模块20误对准(misaligment)或是倾斜而使得芯片14无法与散热膏22完全接触，如图1所示，降低散热效率且芯片14因高温而产生不稳定的操作。
发明内容
有鉴于此，本发明的目的在于提供一种具有定位结构的封装基板及电子装置，其可藉由一对定位结构来检测封装基板上的芯片是否与电路板上的散热膏完全接触。
本发明的另一目的在于提供一种组装后检测(inspection after mounting)方法，其藉由测量定位结构的电性，以精确地判断封装基板上的芯片是否与电路板上的散热膏完全接触，进而确保组件的散热效率。
根据上述的目的，本发明的一实施例提供一种具有定位结构的封装模块。封装模块包括一封装基板，其具有一芯片区且一芯片位于芯片区内。至少一对导电的定位突出部，位于芯片区且藉由芯片而彼此相隔。一测试垫，位于背向芯片的封装基板上且电连接导电的定位突出部。
又根据上述的目的，本发明的一实施例提供一种具有定位结构的电子装置，其包括：一封装模块及一电路板。封装模块包括：一封装基板，具有一芯片区且一芯片位于芯片区内。至少一对导电的定位突出部，位于芯片区且藉由芯片而彼此相隔。一第一测试垫，位于背向芯片的封装基板上且电连接导电的定位突出部。多个凸块，依阵列排置于封装基板的芯片区之外的区域。电路板包括：多个第一焊垫，对应连接至凸块。至少一对第二焊垫，对应连接至导电的定位突出部。一第二测试垫，电连接第二焊垫。
根据上述的另一目的，本发明的一实施例提供一种组装后检测方法。提供一具有定位结构的封装模块，其包括一封装基板，具有一芯片区且一芯片位于芯片区内。至少一对导电的定位突出部，位于芯片区且藉由芯片而彼此相隔。一测试垫，位于背向芯片的封装基板上且电连接导电的定位突出部。提供一电路板，其包括：至少一对第二焊垫，对应于导电的定位突出部。一第二测试垫，电连接该对第二焊垫。将封装模块组装于电路板上。测量第一及第二测试垫的电性，以判断导电的定位突出部是否对应接触第二焊垫。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1绘示出传统的具有多重封装模块的电子装置剖面示意图；
图2示出根据本发明实施例的具有定位结构的电子装置的剖面示意图；
图3A至3C绘示出根据本发明不同实施例的具有定位结构的多重封装模块的仰视平面示意图；
图4绘示出根据本发明实施例的组装后检测方法流程图。
附图标记说明
现有技术
10、10’～凸块；12、12’～封装基板；14、16～芯片；20～多层封装模块；22～散热膏；100～电子装置；101～印刷电路板；102～金属层。
本发明
30、33～凸块；32、35～封装基板；32a～芯片区；34、37～芯片；36～导电的定位突出部；39～第一测试垫；40～多层封装模块；42～散热膏；200～电子装置；201～电路板；202～第一焊垫；203～第二焊垫；204～第二测试垫；205～金属层。
具体实施方式
以下配合图2说明本发明实施例的具有定位(alignment)结构的电子装置200。此电子装置200包括一多重封装模块40，其组装于一电路板201上，例如印刷电路板(PCB)。
多重封装模块40包括一封装基板32、至少一对导电的定位突出部36、一第一测试垫39、及多个凸块30。封装基板32的下表面具有一芯片区(未绘示)而其上表面则同样具有一芯片区(未绘示)。此处，「下表面」指面向电路板201的表面，而「上表面」指背向于下表面的表面。在本实施例中，封装基板32可为塑料基板、陶瓷基板、无机基板或是有机基板。典型的芯片区大体位于封装基板32中心部。
具有不同功能的芯片34及37可藉由相同或不同的封装方法而分别组装于封装基板32下表面的芯片区以及上表面的芯片区内。举例而言，芯片34可藉由倒装芯片法或线焊法组装于封装基板32上，而芯片37可藉由倒装芯片法或线焊法组装于封装基板35并藉由一封装基板35的凸块(bump)或锡球(solder ball)33而组装于封装基板32的上表面的芯片区。
至少一对导电的定位突出部36，例如金属凸块或锡球，设置于封装基板32下表面的芯片区内，且藉由芯片34而彼此相隔。在本实施例中，导电的定位突出部36的高度高于芯片34。本文稍后将进一步说明导电的定位突出部36的排置。
第一测试垫39，例如一金属垫，位于封装基板32上表面的芯片区之外的区域，其可藉由导电(未绘示)而与导电的定位突出部36电连接。
多个凸块30，例如金属凸块、锡球、或信号球等，依阵列排置于封装基板32的芯片区之外的区域，以将来自芯片34及37的信号传输至外部电路。
电路板201具有多个第一焊垫(bonding pad)202、至少一对第二焊垫203、第二测试垫204、及金属层205。第一焊垫202对应连接至上述凸块30，以电连接电路板201与芯片34及36。典型的电路板201由至少一或多个金属层以及至少一或多个绝缘层所构成，其中金属层可作为信号层、电源层、及/或接地层。此处，为简化图示，仅绘示出一平整基板。
第二焊垫203对应连接至导电的定位突出部36。需注意的是第二焊垫203的位置及数量取决于多重封装模块40的导电的定位突出部36。
第二测试垫204，例如一金属垫，其可藉由导电(未绘示)而与第二焊垫203电连接。
金属层205，对应于封装基板32下表面的芯片34，并藉由散热膏42而与芯片34连接。芯片34可藉由散热膏42、金属层205及电路板201所构成的热传导路径来进行散热。
图3A至3C绘示出本发明不同实施例的具有定位结构的多重封装模块40的仰视平面示意图，其中相同于图1的部件使用相同的标号并省略相关的说明。请参照图3A，至少一对导电的定位突出部36设置于封装基板32下表面的芯片区32a内且邻近于芯片34的两相对的顶角。在其它实施例中，多重封装模块40可具有两对导电的定位突出部36而分别邻近于芯片34的四个顶角。再者，在其它实施例中，此对导电的定位突出部36可邻近于芯片34的两相对的侧边，如图3B及3C所示。同样地，多重封装模块40可具有两对导电的定位突出部36而分别邻近于芯片34的四个侧边。
图4示出根据本发明实施例的组装后检测方法流程图。首先，进行步骤S10，提供一具有定位结构的封装模块40。如图2及3A所示，封装模块40包括一封装基板32，具有一芯片区32a且一芯片34位于芯片区32a内。至少一对导电的定位突出部36位于芯片区32a且藉由芯片34而彼此相隔。一测试垫39位于背向芯片34的封装基板32上且电连接导电的定位突出部36。
接着，进行步骤S12，提供一电路板201。如图2所示，电路板201具有至少一对第二焊垫203对应于对导电的定位突出部36。一第二测试垫204，电连接第二焊垫203。
之后，进行步骤S14，将封装模块40组装于电路板201上。最后，进行步骤S16，测量第一及第二测试垫39及204的电性，以判断导电的定位突出部36是否对应接触第二焊垫203。举例而言，使用一电表(multimeter)测量第一及第二测试垫39及204之间为短路或开路。当第一及第二测试垫39及204之间为短路时，表示导电的定位突出部36对应接触第二焊垫203。亦即，组装于电路板201上的多重封装模块40并无发生误对准或倾斜。如此一来，芯片34可与散热膏42完全接触而具有优选的散热效率。相反地，当第一及第二测试垫39及204之间为开路时，表示导电的定位突出部36并没有对应接触第二焊垫203。亦即，组装于电路板201上的多重封装模块40发生误对准或倾斜。如此一来，芯片34无法与散热膏42完全接触而降低其散热效率。
根据本发明，由于多重封装模块具有导电的定位突出部及与其电连接的测试垫，而电路板具有对应导电的定位突出部的焊垫及与其电连接的测试垫，因此可藉由检测测试垫之间的电性而判断出封装基板上的芯片是否与电路板上的散热膏完全接触，进而确保组件的散热效率并防止芯片的不稳定操作。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (6)

1.一种组装后检测方法，包括：
提供一具有定位结构的封装模块，其包括：
一封装基板，具有一芯片区且一芯片位于该芯片区内；
至少一对导电的定位突出部，位于该芯片区且藉由该芯片而彼此相隔；以及
一测试垫，位于背向该芯片的该封装基板上且电连接该对导电的定位突出部；
提供一电路板，其包括：
至少一对第二焊垫，对应于该对导电的定位突出部；以及
一第二测试垫，电连接该对第二焊垫；
将该封装模块组装于该电路板上；以及
测量该第一及该第二测试垫的电性，以判断该对导电的定位突出部是否对应接触该对第二焊垫。
2.一种具有定位结构的电子装置，包括：
一封装模块和一电路板，
其中该封装模块包括：
一封装基板，具有一芯片区且一芯片位于该芯片区内；
至少一对导电的定位突出部，位于该芯片区且藉由该芯片而彼此相隔；
一第一测试垫，位于背向该芯片的该封装基板上且电连接该对导电的定位突出部；以及
多个凸块，依阵列排置于该封装基板的该芯片区之外的区域；以及该电路板包括：
多个第一焊垫，对应连接至该等凸块；
至少一对第二焊垫，对应连接至该对导电的定位突出部；以及
一第二测试垫，电连接该对第二焊垫。
3.如权利要求2所述的定位结构的电子装置，其中该芯片藉由倒装芯片法或线焊法组装至该封装基板上。
4.如权利要求2所述的具有定位结构的电子装置，其中该对导电的定位突出部高于该芯片。
5.如权利要求2所述的具有定位结构的电子装置，其中该对导电的定位突出部邻近于该芯片的两相对侧边。
6.如权利要求2所述的具有定位结构的电子装置，其中该对导电的定位突出部邻近于该芯片的两相对顶角。
CNB2005101361135A 2005-12-21 2005-12-21 具有定位结构的电子装置及组装后检测方法 Active CN100361299C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101361135A CN100361299C (zh) 2005-12-21 2005-12-21 具有定位结构的电子装置及组装后检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101361135A CN100361299C (zh) 2005-12-21 2005-12-21 具有定位结构的电子装置及组装后检测方法

Publications (2)

Publication Number Publication Date
CN1819170A CN1819170A (zh) 2006-08-16
CN100361299C true CN100361299C (zh) 2008-01-09

Family

ID=36919060

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101361135A Active CN100361299C (zh) 2005-12-21 2005-12-21 具有定位结构的电子装置及组装后检测方法

Country Status (1)

Country Link
CN (1) CN100361299C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680929B (zh) * 2017-09-05 2019-12-03 深圳先进技术研究院 电子封装体的定位方法
CN110767109B (zh) * 2019-10-31 2021-07-20 湖南合利来智慧显示科技有限公司 一种提高良品率的led屏制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
JPH10209217A (ja) * 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd バンプ付きワークの実装方法
CN1601717A (zh) * 2003-08-12 2005-03-30 日本电子材料株式会社 测试插件用衬底

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
JPH10209217A (ja) * 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd バンプ付きワークの実装方法
CN1601717A (zh) * 2003-08-12 2005-03-30 日本电子材料株式会社 测试插件用衬底

Also Published As

Publication number Publication date
CN1819170A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
CN103620773B (zh) 两个或多个晶元的多晶元背面堆叠
CN101083257A (zh) 半导体装置
US10607971B2 (en) Semiconductor package
CN103620778A (zh) 倒装芯片、正面和背面中心键合存储线键合组件
TWI270963B (en) Package module with alignment structure and electronic device with the same
CN103081103A (zh) 制造斜坡-叠层芯片封装的固定装置
CN104137260A (zh) 可堆叠微电子封装结构
US10083934B2 (en) Multi-chip package with interconnects extending through logic chip
CN103262237A (zh) 具有中部触点并改善热性能的增强堆叠微电子组件
CN101341414A (zh) 连接验证技术
US20060286717A1 (en) Stacked microelectronic assemblies having basal compliant layers
US10804205B1 (en) Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
CN102403306A (zh) 发光二极管封装结构
US20190139854A1 (en) Thermal-dissipating substrate structure
CN102164453A (zh) 电路模块
CN100361299C (zh) 具有定位结构的电子装置及组装后检测方法
CN2613046Y (zh) 芯片封装结构
CN103050455A (zh) 堆叠封装结构
CN100417312C (zh) 具有改善散热结构的印刷电路板及电子装置
RU2488913C1 (ru) Трехмерное электронное устройство
US20080203581A1 (en) Integrated circuit
CN1731916A (zh) 具有改善散热结构的印刷电路板及电子装置
CN100376028C (zh) 电子组件
CN102332410A (zh) 一种芯片的封装方法及其封装结构
JP2004253544A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant