TWI624017B - 半導體基板 - Google Patents

Abstract

一種半導體基板，包括半導體材料層、第一絕緣層、第二絕緣層、第一導電柱以及第二導電柱。半導體材料層具有第一表面與相對第一表面的第二表面。第一絕緣層位於半導體材料層之第一表面。第二絕緣層位於半導體材料層之第二表面。第一導電柱連接至第一電位，貫穿半導體材料層、第一絕緣層、與第二絕緣層。第二導電柱連接至第二電位，部分位於第二絕緣層中，第二導電柱貫穿第二絕緣層並連接至半導體材料層的第二表面。

Description

半導體基板

本提案關於一種半導體基板。

為了實現高密度的封裝與改善高速整合電路系統通道頻寬，三維積體電路(以下簡稱3D ICs)技術中矽道通孔為一個關鍵。在三維積體電路的整合電路技術中，直通矽晶穿孔(Through-Silicon Via，以下簡稱TSV)封裝技術是主要核心技術，其可以在晶片與晶片之間的進行垂直式連接且可大幅的縮小連接線的長度。除此之外，在3D ICs外部的連接，矽中介板也是一另一個必要的技術，不只提供二維的連接線層，還提供多個疊堆晶片之間的三維連接線。在3D ICs高速數位裝置應用上，TSV與中介板必需被設計的更寬頻、小尺寸進一步達到高效能與縮小化目標。

TSV與矽基板之間有一層介質層做為電性上的隔離，此用以絕緣的介質層加上半導體晶片本體的導電性會產生不容忽視的電容效應。電容效應與損耗的矽載板會隨著頻率的變化而造成高速數位訊號的失真。為了改善高速訊號通道上的訊號隨著頻率改變而衰減的程度，等化器電路已被實際應用於信號傳輸損耗的改善上。

現有3D IC技術透過TSV於晶片上進行信號傳輸時會面臨TSV的非線性信號傳輸損耗現象，造成高速信號傳輸(例如20Gbps或25Gbps)時的信號失真問題。透過對傳輸線媒介頻率嚮應的等化設計，可改善上述的信號 失真問題。一般而言，被動式等化器電路需要電阻與電容元件，對晶片的設計與製造而言屬額外兩種材料與製程設計，將造成額外晶片電路設計、製程及面積問題。且矽晶片上等化電路的存在將佔據更大的晶片面積，造成成本及設計複雜度的增加。

本提案提供一種半導體基板，藉以以晶片半導體或矽晶半導體或矽晶中介層為基礎來形成電阻元件或電容元件。

本提案之一種半導體基板，包括半導體材料層、第一絕緣層、第二絕緣層、第一導電柱以及第二導電柱。半導體材料層具有第一表面與相對第一表面的第二表面。第一絕緣層位於半導體材料層之第一表面。第二絕緣層位於半導體材料層之第二表面。第一導電柱連接至第一電位，貫穿半導體材料層、第一絕緣層、與第二絕緣層。第二導電柱連接至第二電位，部分位於第二絕緣層中，第二導電柱貫穿第二絕緣層並連接至半導體材料層的第二表面。

本提案之一種半導體基板，包括基板、第一導電接墊、第二導電接墊、第一導電柱、介電層、第三導電接墊、第四導電接墊、第五導電接墊、第一絕緣層與第二絕緣層。基板具有第一表面與相對第一表面的第二表面。第一導電接墊形成於基板之第一表面之預定位置。第二導電接墊對應第一導電接墊之位置而形成於基板之第二表面之預定位置。第一導電柱形成於基板之中並與第一導電接墊與第二導電接墊形成電性連接。介電層形成於第二導電接墊上。第三導電接墊形成於基板之第二表面，且位於第二導電接墊的一側。第四導電接墊形成於基板之第二表面，且位於第二導電接墊相對側的另一側。第五導電接墊形成於介電層、第三導電接墊與該第四導電接墊上，且第五導電接墊 與第三導電接墊以及第四導電接墊形成電性連接。第一絕緣層形成於基板之第一表面之其餘部份。第二絕緣層形成於基板之第二表面之其餘部份。

有關本提案的特徵與實作，茲配合圖式作實施例詳細說明如下。

100、200、300、400、500、600、700、800、900、1000、1100、1200‧‧‧半導體基板

110‧‧‧基板

111‧‧‧第一表面

112‧‧‧第二表面

120‧‧‧第一導電柱

121、122、221、321‧‧‧導電接墊

130‧‧‧第二導電柱

131、132‧‧‧導電接墊

140‧‧‧第一絕緣層

150‧‧‧第二絕緣層

190a~c、222、223、520、530、620‧‧‧電阻元件

710‧‧‧基板

711‧‧‧第一表面

712‧‧‧第二表面

720、1010‧‧‧第一導電接墊

730‧‧‧第二導電接墊

740‧‧‧第一導電柱

760‧‧‧第三導電接墊

791‧‧‧第一絕緣層

792‧‧‧第二絕緣層

810、910‧‧‧第二導電柱

793、830、930、1020、1130、1230‧‧‧第一電阻元件

794、840、940、1030、1140、1240‧‧‧第二電阻元件

510、1110‧‧‧第三絕緣層

610、770‧‧‧第四導電接墊

750‧‧‧介電層

780‧‧‧第五導電接墊

820、920‧‧‧第三導電柱

1040、1150‧‧‧第三電阻元件

1050、1160‧‧‧第四電阻元件

1120‧‧‧第四絕緣層

1210‧‧‧第六導電接墊

1220‧‧‧第七導電接墊

d、d1、d2‧‧‧距離

S1、S2、S3、S4‧‧‧曲線

第1圖為本提案第一實施例之半導體基板的示意圖。

第2圖為本提案第二實施例之半導體基板的示意圖。

第3A圖為本提案第三實施例之半導體基板的示意圖。

第3B圖為本提案第三實施例之半導體基板的另一示意圖。

第4圖為本提案第四實施例之半導體基板的示意圖。

第5圖為本提案第五實施例之半導體基板的示意圖。

第6圖為本提案第六實施例之半導體基板的示意圖。

第7圖為本提案第七實施例之半導體基板的示意圖。

第8圖為本提案第八實施例之半導體基板的示意圖。

第9圖為本提案第九實施例之半導體基板的示意圖。

第10圖為本提案第十實施例之半導體基板的示意圖。

第11A圖為本提案第十一實施例之半導體基板的俯視圖。

第11B圖為本提案第十一實施例之半導體基板沿BB線剖面的剖面示意圖。

第11C圖為本提案第十一實施例之半導體基板沿CC線剖面的剖面示意圖。

第11D圖為本提案第十二實施例之半導體基板的俯視圖。

第11E圖為本提案第十二實施例之半導體基板沿EE線剖面的剖面示意圖。

第11F圖為本提案第十二實施例之半導體基板沿FF線剖面的剖面示意圖。

第12圖為本提案第十三實施例之半導體基板的示意圖。

第13圖為本提案第十三實施例之半導體基板之特性的模擬波形圖。

以下所列舉的各實施例中，將以相同的標號代表相同或相似的元件。

請參考「第1圖」所示，其為本提案第一實施例之半導體基板的示意圖。半導體基板100包括基板110、第一導電柱120、第二導電柱130、第一絕緣層140與第二絕緣層150。

基板110具有第一表面111與相對第一表面111的第二表面112。在一實施例中，基板110例如為一矽基板。在另一實施例中，基板110例如為晶片半導體、矽晶半導體或矽晶中介層(Semiconductor Interposer)。

第一導電柱120設置於基板110中，且穿過第二絕緣層150而暴露於基板110的第一表面111的預定位置上。此外，第一導電柱120於係自基板110內部的第一表面111延伸至第二表面112，並穿過第一絕緣層140暴露於於基板110之第二表面112的預定位置上。舉例來說，第一導電柱120係為圓柱體，故第一導電柱120暴露於基板110的相對兩側之相對位置上。於一個例子中，第一導電柱120突出於基板110的第一表面111以及第二表面112，並穿 透第一絕緣層140與第二絕緣層150。在本實施例中，第一導電柱120例如是用金屬的材料形成，且第一導電柱120耦接至第一電位。

第二導電柱130形成於基板110之第二表面112，並且第二導電柱130位於第一導電柱120的一側。於實務上，第二導電柱130係電性連接至第二電位，且第二導電柱130穿過第一絕緣層140暴露於於基板110之第二表面112。

在本實施例中，第一導電柱120、第二導電柱130及在第一導電柱120、第二導電柱130之間的基板110共同形成電阻元件190a(如「第1圖」中以虛線所繪示之電阻)。其中，電阻元件190a的阻抗值會隨著基板110之高度改變而跟著改變。並且，電阻元件190a的電阻值也會隨著第一導電柱120與第二導電柱130之間的距離改變而跟著改變。舉例來說，第一導電柱120與第二導電柱130之間的距離越近，電阻元件190a的電阻值越低。

請參考「第2圖」所示，其為本提案第二實施例之半導體基板的示意圖。本實施例之半導體基板200與「第1圖」之實施例的半導體基板100類似。在本實施例中，半導體基板200同樣具有基板110、第一導電柱120、第二導電柱130、第一絕緣層140與第二絕緣層150，惟第2圖中的第二導電柱130的長度略有別於第1圖所示。其中，基板110、第一導電柱120、第一絕緣層140與第二絕緣層150的配置方式及其對應關係，可參考「第1圖」之實施例的說明，故在此不再贅述。

第2圖中的第二導電柱130除了具有暴露於基板110之第二表面112外的部分，也具有形成於基板110中的部分。其中，第二導電柱130例如係由基板110之第二表面112向內延伸，以製作貫孔的方式形成，而第二導 電柱130例如是用金屬的材料形成。在本實施例中，第二導電柱130的高度與第一導電柱120的高度不同，例如「第2圖」中所繪示之第二導電柱130的高度小於第一導電柱120的高度。並且，第一導電柱120、第二導電柱130、部分位於第一導電柱120及第二導電柱130間之基板110共同形成電阻元件190b(如「第2圖」中以虛線所繪示之電阻)。其中，電阻元件190b的阻抗值會隨著第二導電柱130於基板110內的高度改變而跟著改變。並且，電阻元件190b的電阻值也會隨著第一導電柱120與第二導電柱130之間的距離改變而跟著改變。舉例來說，第一導電柱120與第二導電柱130之間的距離越近，電阻元件190b的電阻值越低。此外，由於本實施例不限制第二導電柱130於基板110內的高度，實務上當第二導電柱130於基板110內的高度越高時，電阻元件190b的電阻值越低。

請參考「第3A圖」所示，其為本提案第三實施例之半導體基板的示意圖。本實施例之半導體基板300與「第2圖」之實施例的半導體基板200類似。半導體基板300同樣具有基板110、第一導電柱120、第二導電柱130、第一絕緣層140與第二絕緣層150，惟第3A圖中的第二導電柱130的長度略有別於第2圖所示。

本實施例(第3A圖)之第二導電柱130與第2圖之第二導電柱130的不同之處在於，第3A圖中的第二導電柱130與第一導電柱120於基板110內的高度相同，亦即第二導電柱130由基板110之第二表面112向內延伸至第一表面111，並與第一絕緣層140接觸。另外，第一導電柱120、第二導電柱130、部分位於第一導電柱120及第二導電柱130間之基板110共同形成電阻元件190c(如「第3圖」中以虛線所繪示之電阻)。並且，電阻元件190c的電阻值也會 隨著第二導電柱130與第一導電柱120之間的距離改變而跟著改變。舉例來說，第一導電柱120與第二導電柱130之間的距離越近，電阻元件190c的電阻值越低。

請參考「第3B圖」所示，其為本提案第三實施例之半導體基板的另一示意圖。本實施例之半導體基板300與「第3A圖」之實施例的半導體基板300類似。半導體基板300同樣具有基板110、第一導電柱120、第二導電柱130、第一絕緣層140與第二絕緣層150，惟第3B圖中的第一導電柱120具有導電接墊121(第一導電接墊)、122(第二導電接墊)的結構，第二導電柱130具有導電接墊132的結構。如圖所示，第一導電柱120突出於基板110的第二表面112、第一絕緣層140的部分，係沿著第一絕緣層140向外延伸，形成導電接墊121的結構。第一導電柱120突出於基板110的第一表面111、第二絕緣層150的部分，係沿著第二絕緣層150向外延伸，形成導電接墊122的結構。第二導電柱130突出於基板110的第一表面111、第二絕緣層150的部分，係沿著第二絕緣層150向外延伸，形成導電接墊132的結構。

以第一導電柱120為例，導電接墊121、122實際上亦為第一導電柱120的一部份，且第一導電柱120的導電接墊121、122暴露於第一絕緣層140、第二絕緣層150外的面積，大致上會大於第一導電柱120於基板110內的截面積。於一個例子中，導電接墊121、122的面積可以大致上相同。當導電接墊暴露於第二絕緣層150外的面積等於第一導電柱120於基板110內的截面積時，即可視為第3A圖的實施例。因此，第3A圖實際上是一種較特殊的例子，其限定了導電柱為一個直徑均一的圓柱體，而第3B圖的實施例示範了導電柱於基板外可以有形狀變化，故為涵蓋了較多可能性的變化型。

以下以具有導電接墊的半導體基板為例，請參考「第4圖」所示，其為本提案第四實施例之半導體基板的示意圖。本實施例之半導體基板400與「第2圖」「第3B圖」之實施例的半導體基板類似。半導體基板400包括基板110、導電接墊221(第一導電接墊)、導電接墊122(第二導電接墊)、第一導電柱120、導電接墊132、第一絕緣層140、第二絕緣層150與第二導電柱130。

本實施例之導電接墊221與「第3B圖」之導電接墊121的不同之處在於，導電接墊221延伸至對應導電接墊132之位置，也就是第一導電接墊221的大小比「第3B圖」之實施例的導電接墊121大。並且導電接墊221與第二導電柱130之間相隔一距離d，亦即第二導電柱130與導電接墊221之間並未接觸。

另外，第一導電柱120、第二導電柱130、部分位於第一導電柱120及第二導電柱130間之基板110共同形成第一電阻元件222(如「第4圖」中以虛線所繪示之電阻)，而導電接墊221、第二導電柱130與部分位於導電接墊221及第二導電柱130間之基板110形成多個第二電阻元件223(如「第4圖」中以虛線所繪示之電阻)。實務上，導電接墊221與第一導電柱120電性連接，且導電接墊132與第二導電柱130電性連接，故第一電阻元件222與第二電阻元件223可視為並聯於第一導電接墊221與導電接墊132之間。此外，電阻元件222的電阻值也會隨著第二導電柱130與第一導電柱120之間的距離及第二導電柱130的高度改變而跟著改變，電阻元件223的電阻值會隨著第二導電柱130的高度改變而跟著改變。

請參考「第5圖」所示，其為本提案第五實施例之半導體基板的示意圖。本實施例之半導體基板500與「第4圖」之實施例的半導體基板400 類似。半導體基板500除了包括基板110、導電接墊221、導電接墊122、第一導電柱120、導電接墊132、第一絕緣層140、第二絕緣層150與第二導電柱130外，還包括第三絕緣層142。

第三絕緣層142形成於部分之導電接墊221與基板110之間。在本實施例中，第一導電柱120、第二導電柱130、部分位於第一導電柱120及第二導電柱130間之基板110共同形成第一電阻元件520(如「第5圖」中以虛線所繪示之電阻)，而導電接墊221、第二導電柱130與部分位於導電接墊221及第二導電柱130間之基板110形成第二電阻元件530(如「第5圖」中以虛線所繪示之電阻)。並且，第一電阻元件520與第二電阻元件530以並聯的方式連接。此外，第一電阻元件520的電阻值會隨著第二導電柱130與第一導電柱120之間的距離及第二導電柱130的高度改變而跟著改變，第二電阻元件530的電阻值會隨著第二導電柱130的高度改變而跟著改變。

請參考「第6圖」所示，其為本提案第六實施例之半導體基板的示意圖。本實施例之半導體基板600與「第3圖」之實施例的半導體基板300類似。半導體基板600除了包括基板110、導電接墊121、導電接墊122、第一導電柱120、導電接墊132、第一絕緣層140、第二絕緣層150與第二導電柱130外，還包括導電接墊131。

導電接墊131在對應導電接墊132之位置處，而形成於基板110之第一表面111，而導電接墊131與第二導電柱130接觸。並且，第一導電柱120、第二導電柱130、部分位於第一導電柱120及第二導電柱130間之基板110共同形成電阻元件620(如「第6圖」中以虛線所繪示之電阻)。並且，電阻元件620的電阻值會隨著第二導電柱130與第一導電柱120之間的距離改變而跟 著改變。

在以上的各實施例中，可以看到第一導電柱120以及第二導電柱130的寬度，或者說直徑，小於導電接墊121、122、導電接墊131、132的寬度，然而這並非是限定兩者的寬度關係。以下描述的實施例若有類似的情況，同樣並非限定兩者的寬度關係。

請參考「第7圖」所示，其為本提案第七實施例之半導體基板的示意圖。半導體基板700包括基板710、第一導電接墊720、第二導電接墊730、第一導電柱740、介電層750、第三導電接墊760、第四導電接墊770、第五導電接墊780、第一絕緣層791與第二絕緣層792。

基板710具有第一表面711與相對第一表面711的第二表面712。在一實施例中，基板710例如為一矽基板。在另一實施例中，基板710例如為晶片半導體或矽晶半導體或矽晶中介層。

第一導電接墊720形成於基板710的第一表面711的預定位置。第二導電接墊730在對應第一導電接墊720的位置，而形成於基板710之第二表面712的預定位置。

第一導電柱740形成於基板710中，且第一導電柱740與第一導電接墊720以及第二導電接墊730形成電性連接。在本實施例中，第一導電柱740例如是用金屬的材料形成。

介電層750形成於第二導電接墊730上，且覆蓋第二導電接墊730。第三導電接墊760形成於基板710之第二表面712，且位於第二導電接墊730的一側。第四導電接墊770形成於基板710之第二表面712，且位於第二導電接墊730相對該側的另一側，亦即第三導電接墊760與第四導電接墊770分 別位於第二導電接墊730的相對兩側。

第五導電接墊780形成於介電層750、第三導電接墊760與第四導電接墊770上，並覆蓋介電層750、第三導電接墊760與第四導電接墊770，且第五導電接墊780與第三導電接墊760以及第四導電接墊770形成電性連接。第一絕緣層791形成於基板710之第一表面711之其餘部份。第二絕緣層792形成於基板710之第二表面711之其餘部份。

因此，透過這樣的結構，第二導電接墊730與其上對應的第五導電接墊780的部份，配合介電層750可形成一電容元件(圖未繪示)。第一導電柱740、第三導電接墊760與部分位於第一導電柱740及第三導電接墊760間之基板710共同形成第一電阻元件793(如「第3圖」中以虛線所繪示之電阻)，而第一導電柱740、第四導電接墊770與部分位於第一導電柱740及第四導電接墊770間之基板710共同形成第二電阻元件794(如「第3圖」中以虛線所繪示之電阻)。實務上，第三導電接墊760、第五導電接墊780與第四導電接墊770之間係電性連接，第一導電接墊720、第一導電柱740與第二導電接墊730之間亦電性連接，故電容元件、第一電阻元件793與第二電阻元件794可視為並聯於第一導電接墊720與第三導電接墊760之間的架構。此外，第一電阻元件793與第二電阻元件794的阻抗值會隨著基板710之高度改變而跟著改變。並且，第一電阻元件793的電阻值也會隨著第一導電柱740與第三導電接墊760之間的距離改變而跟著改變，而第二電阻元件794的電阻值也會隨著第一導電柱740與第四導電接墊770之間的距離改變而跟著改變。

請參考「第8圖」所示，其為本提案第八實施例之半導體基板的示意圖。本實施例之半導體基板800與「第7圖」之實施例的半導體基板700 類似。在本實施例中，半導體基板800除了包括基板710、第一導電接墊720、第二導電接墊730、第一導電柱740、介電層750、第三導電接墊760、第四導電接墊770、第五導電接墊780、第一絕緣層791與第二絕緣層792，還包括第二導電柱810與第三導電柱820。其中，基板710、第一導電接墊720、第二導電接墊730、第一導電柱740、介電層750、第三導電接墊760、第四導電接墊770、第五導電接墊780、第一絕緣層791與第二絕緣層792的配置方式及其對應關係，可參考「第7圖」之實施例的說明，故在此不再贅述。

第二導電柱810形成於基板710中，並與第三導電接墊760接觸。第三導電柱820形成於基板710中，並與第四導電接墊770接觸。其中，第二導電柱810與第三導電柱820例如分別由延伸第三導電接墊760與第四導電接墊770處，以製作貫孔的方式形成，而第二導電柱810與第三導電柱820例如是用金屬的材料形成。在本實施例中，第二導電柱810與第三導電柱820的高度與第一導電柱740的高度不同，例如「第8圖」中所繪示之第二導電柱810與第三導電柱820的高度小於第一導電柱740的高度。

另外，在一實施例中，第二導電柱810的高度與第三導電柱820的長度不同，如「第8圖」所繪示之第二導電柱810的高度小於第三導電柱820的高度。在另一實施例中，第二導電柱810的高度與第三導電柱820的高度也可以設計成等高。

在本實施例中，第一導電柱740、第二導電柱810、部分位於第一導電柱740及第二導電柱810間之基板710共同形成第一電阻元件830(如「第8圖」中以虛線所繪示之電阻)。第一導電柱740、第三導電柱820、部分位於第一導電柱740及第三導電柱820之基板710共同形成第二電阻元件840。其中， 第一電阻元件830與第二電阻元件840的阻抗值會分別隨著第二導電柱810與第三導電柱820的高度改變而跟著改變，且第一電阻元件830的阻抗值也會隨著第一導電柱740與第二導電柱810之間的距離改變而跟著改變，而第二阻抗元件840的阻抗值也會隨著第一導電柱740與第三導電柱820之間的距離改變而跟著改變。實務上，第二導電柱810、第三導電柱820、第三導電接墊760、第五導電接墊780與第四導電接墊770之間係電性連接，第一導電接墊720、第一導電柱740與第二導電接墊730之間亦電性連接，故電容元件、第一電阻元件830與第二電阻元件840可視為並聯於第一導電接墊720與第三導電接墊760之間的架構。

請參考「第9圖」所示，其為本提案第九實施例之半導體基板的示意圖。本實施例之半導體基板900與「第8圖」之實施例的半導體基板800類似。半導體基板900除了包括基板710、第一導電接墊720、第二導電接墊730、第一導電柱740、介電層750、第三導電接墊760、第四導電接墊770、第五導電接墊780、第一絕緣層791與第二絕緣層792，亦包括有第二導電柱910與第三導電柱920。

第二導電柱910形成於基板710中，並與第三導電接墊760接觸。第三導電柱920形成於基板710中，並與第四導電接墊770接觸。而第二導電柱910與第三導電柱920例如是用金屬的材料形成。並且，本實施例之第二導電柱910及第三導電柱920與「第8圖」之第二導電柱810及第三導電柱820的不同之處在於，第二導電柱910與第三導電柱920的高度與第一導電柱740的高度相同，亦即第二導電柱910相對第三導電接墊760的一側會與第一絕緣層791接觸，而第三導電柱920相對第四導電接墊770的一側會與第一絕緣 層791接觸。

另外，第一導電柱740、第二導電柱910、部分位於第一導電柱740及第二導電柱910間之基板710共同形成第一電阻元件930(如「第9圖」中以虛線所繪示之電阻)。第一導電柱740、第三導電柱920、部分位於第一導電柱740及第三導電柱920間之基板710共同形成第二電阻元件940(如「第9圖」中以虛線所繪示之電阻)。實務上，第二導電柱910、第三導電柱920、第三導電接墊760、第五導電接墊780與第四導電接墊770之間係電性連接，第一導電接墊720、第一導電柱740與第二導電接墊730之間亦電性連接，故電容元件、第一電阻元件930與第二電阻元件940可視為並聯於第一導電接墊720與第三導電接墊760之間的架構。此外，第一電阻元件930的電阻值會隨著第一導電柱740與第二導電柱920之間的距離改變而跟著改變，且第二電阻元件940的電阻值也會隨著第一導電柱740與第三導電柱920之間的距離改變而跟著改變。

請參考「第10圖」所示，其為本提案第十實施例之半導體基板的示意圖。本實施例之半導體基板1000與「第8圖」之實施例的半導體基板800類似。半導體基板1000包括基板710、第一導電接墊1010、第二導電接墊730、第一導電柱740、介電層750、第三導電接墊760、第四導電接墊770、第五導電接墊780、第一絕緣層791、第二絕緣層792、第二導電柱810與第三導電柱820。

本實施例之第一導電接墊1010與「第8圖」之第一導電接墊720的不同之處在於，第一導電接墊1010延伸至對應第三導電接墊760之位置以及對應第四導電接墊770之位置，也就是第一導電接墊1010的大小比前述之實施 例的第一導電接墊720都大。並且，第一導電接墊1010分別與第二導電柱810及第三導電柱820之間相隔一距離d1、d2，亦即第二導電柱810及第三導電柱820分別與第一導電接墊1010之間並未接觸。

另外，第一導電柱740、第二導電柱810、部分位於第一導電柱740及第二導電柱810間之基板710共同形成第一電阻元件1020(如「第10圖」中以虛線所繪示之電阻)，而第一導電接墊1010、第二導電柱810與部分位於第一導電接墊1010及第二導電柱810間之基板710形成多個第二電阻元件1030(如「第10圖」中以虛線所繪示之電阻)。

此外，第一導電柱740、第三導電柱820、部分位於第一導電柱740及第三導電柱820間之基板710共同形成第三電阻元件1040(如「第10圖」中以虛線所繪示之電阻)，而第一導電接墊1010、第三導電柱820與部分位於第一導電接墊1010及第三導電柱820間之基板710形成多個第四電阻元件1050(如「第10圖」中以虛線所繪示之電阻)。

並且，電容元件、第一電阻元件1020、第二電阻元件1030、第三電阻元件1040與第四電阻元件1050形成一並聯的架構。此外，第一電阻元件1020的電阻值會隨著第二導電柱810與第一導電柱740之間的距離及第二導電柱810的高度改變而跟著改變，第二電阻元件1030的電阻值會隨著第二導電柱810的高度改變而跟著改變。並且，第三電阻元件1040的電阻值會隨著第三導電柱820與第一導電柱740之間的距離及第三導電柱820的高度改變而跟著改變，第四電阻元件1050的電阻值會隨著第三導電柱820的高度改變而跟著改變。

請一併參考「第11A圖」、「第11B圖」、「第11C圖」所示，「第 11A圖」為本提案第十一實施例之半導體基板的俯視圖。「第11B圖」為本提案第十一實施例之半導體基板沿BB線剖面的剖面示意圖。「第11C圖」為本提案第十一實施例之半導體基板沿CC線剖面的剖面示意圖。本實施例之半導體基板1100與「第10圖」之實施例的半導體基板1000類似。從「第11A圖」可知，俯視半導體基板1100時，由於第一導電接墊1010覆蓋住了第三絕緣層1110與第四絕緣層1120等結構，故俯視時係直接看到第一導電接墊1010以及周圍未被覆蓋住的第一絕緣層791。

從「第11B圖」可知，半導體基板1100除了包括基板710、第一導電接墊1010、第二導電接墊730、第一導電柱740、介電層750、第三導電接墊760、第四導電接墊770、第五導電接墊780、第一絕緣層791、第二絕緣層792、第二導電柱810與第三導電柱820外，還包括第三絕緣層1110與第四絕緣層1120。第三絕緣層1110形成於部分之第一導電接墊1010與基板710之間。第四絕緣層1120形成於部分之第一導電接墊1010與基板710之間，其中第三絕緣層1110與第四絕緣層1120分別位於第一導電柱740的相對兩側。

在本實施例中，第一導電柱740、第二導電柱810、部分位於第一導電柱740及第二導電柱810間之基板710共同形成第一電阻元件1130(如「第11B圖」中以虛線所繪示之電阻)，而第一導電接墊1010、第二導電柱810與部分位於第一導電接墊1010及第二導電柱810間之基板710形成第二電阻元件1140(如「第11B圖」中以虛線所繪示之電阻)。

另外，第一導電柱740、第三導電柱820、部分位於第一導電柱740及第三導電柱820間之基板710共同形成第三電阻元件1150(如「第11B圖」中以虛線所繪示之電阻)，而第一導電接墊1010、第三導電柱820與部分位 於第一導電接墊1010及第三導電柱820間之基板710形成第四電阻元件1160(如「第11B圖」中以虛線所繪示之電阻)。

實務上，第一導電接墊1010、第一導電柱740與第二導電接墊730電性連接，且第二導電柱810、第三導電柱820、第三導電接墊760、第五導電接墊780與第四導電接墊770之間亦電性連接，故電容元件、第一電阻元件1130、第二電阻元件1140、第三電阻元件1150與第四電阻元件1160可視為並聯於第一導電接墊1010與第三導電接墊760間的架構。此外，第一電阻元件1130的電阻值會隨著第二導電柱810與第一導電柱740之間的距離及第二導電柱810的高度改變而跟著改變，第二電阻元件1140的電阻值會隨著第二導電柱810的高度改變而跟著改變。第三電阻元件1150的電阻值會隨著第三導電柱820與第一導電柱740之間的距離及第三導電柱820的高度改變而跟著改變，第四電阻元件1160的電阻值會隨著第三導電柱820的高度改變而跟著改變。

另一方面，從「第11C圖」可知，沿著CC線剖面半導體基板1100時，僅只看到第一導電柱740貫穿基板710。第一導電柱740突出於基板710的上表面，且穿透了第一絕緣層791，而第一導電接墊1010設置於第一絕緣層791之上且連接著第一導電柱740。第一導電柱740亦突出於基板710的下表面，且穿透了第二絕緣層792。有別於「第11B圖」中第三導電接墊760與第四導電接墊770分別連接著第二導電柱810與第三導電柱820，「第11C圖」中的第三導電接墊760與第四導電接墊770係直接設置在第二絕緣層792上。

雖然，在第十一實施例中，第一絕緣層791、第三絕緣層1110與第四絕緣層1120繪示為個別獨立的，但本提案不限於此。在第十二實施例中，如「第11D圖」、「第11E圖」、「第11F圖」所繪示之第一絕緣層791、第三絕 緣層1110與第四絕緣層1120彼此相連在一起的。請一併參考「第11D圖」、「第11E圖」、「第11F圖」所示，「第11D圖」為本提案第十二實施例之半導體基板的俯視圖。「第11E圖」為本提案第十二實施例之半導體基板沿EE線剖面的剖面示意圖。「第11F圖」為本提案第十二實施例之半導體基板沿FF線剖面的剖面示意圖。有別於前一個實施例，本實施例係繪示了第三絕緣層1110與第四絕緣層1120為相連在一起的例子，於此實施例中，不論沿著沿EE線或FF線剖面都可以得到與「第11B圖」相同的剖面結構，本實施例在此不予贅述。值得一提的是，不論第一絕緣層791、第三絕緣層1110與第四絕緣層1120為相連在一起或沒有相連在一起，本實施例之半導體基板1100都可以達到相同的效果。

請參考「第12圖」所示，其為本提案第十三實施例之半導體基板的示意圖。本實施例之半導體基板1200與「第9圖」之實施例的半導體基板300類似。半導體基板600除了包括基板710、第一導電接墊720、第二導電接墊730、第一導電柱740、介電層750、第三導電接墊760、第四導電接墊770、第五導電接墊780、第一絕緣層791、第二絕緣層792、第二導電柱910與第三導電柱920外，還包括第六導電接墊1210與第七導電接墊1220。

第六導電接墊1210在對應第三導電接墊760之位置處，而形成於基板710之第一表面711，而第六導電接墊1210與第二導電柱910接觸。第七導電接墊1220在對應第四導電接墊770之位置處，而形成於基板710之第一表面711，而第七導電接墊1220與第三導電柱920接觸。也就是，第六導電接墊1210與第七導電接墊1220分別位於第一導電接墊720的相對兩側。

在本實施例中，第一導電柱740、第二導電柱910、部分位於第 一導電柱740及第二導電柱910間之基板710共同形成第一電阻元件1230(如「第12圖」中以虛線所繪示之電阻)。第一導電柱740、第三導電柱920、部分位於第一導電柱740及第三導電柱920間之基板710共同形成第二電阻元件1240(如「第12圖」中以虛線所繪示之電阻)。實務上，第六導電接墊1210、第七導電接墊1220、第二導電柱910、第三導電柱920、第三導電接墊760、第五導電接墊780與第四導電接墊770之間係電性連接，第一導電接墊720、第一導電柱740與第二導電接墊730之間亦電性連接，故電容元件、第一電阻元件1230與第二電阻元件1240可視為並聯於第一導電接墊720與第六導電接墊1210之間並聯的架構。

請參考「第13圖」所示，其為本提案第十三實施例之半導體基板之特性的模擬波形圖。在「第13圖」中，縱軸為傳輸係數(dB)、橫軸為頻率(Hz)，曲線S1表示半導體基板僅具有電阻元件進行模擬的波形；曲線S2表示半導體基板具有電阻及電容元件進行模擬的波行；曲線S3表示半導體基板在等化之前進行模擬的波形；曲線S4表示半導體基板在等化之後進行模擬的波行。由曲線S4可以看出，波形曲線比較平坦且在高頻的部分也沒有比較多的損耗，因此以本實施例之半導體基板來是作等化器，可有效提升等化器的效能。

在前述的各實施例中，導電柱的高度(或深度)、基板的厚度、或者導電柱與導電接墊之間的間距可控制電阻值的大小。

在以上所述的各實施例中，凡提到導電接墊或者導電柱，這些元件的主要功用都是用來傳遞電訊號，因此在材料上當然是選擇金屬，例如一般半導體技術領域常用的金或者銅等等。

半導體基板在各式等化器的設計上大都是實現在晶片電路上， 因此除了佔用晶片電路面積之外，在等化電路設計時也無法考慮到未來封裝規格。在前述實施例中，以基板或者搭配導電柱作為電阻元件。在前述實施例之結構中可透過基板的厚度及導電柱與導電柱間的距離以對電阻進行設計值的調整，因此可獲得穩定的電阻值，降低等化電路的實現難度。

在前述的實施例中，以矽晶體塊材(Silicon Bulk)之基板作為電阻元件的優點無須於晶片上或是矽中介板上以額外元件製作電阻元件，並且可透過控制晶片或矽中介板的厚度來調整等化電路的電阻值。前述的實施例同時亦提出直接製作金屬貫孔形成導電柱，透過調整導電柱之間的間距作為調整等化電路的電阻值之用，如此在無需特別薄化晶片或是矽中介板的厚度時，同樣能透過實施例發揮利用矽晶體塊材作為電阻的優點。當以矽晶體塊材作為電阻元件時，前段或後段的製程便無需顧慮到製成溫度對電阻值的影響，因此結構中電容元件等相關製程的設計及執行自由度都會相當的高。

本提案之實施例的半導體基板，其利用基板當作等化電路所需的電阻元件，在其他的實施例中，也可利用調整導電柱間的間距或是晶片的厚度(TSV的高度)來控制電阻值的大小。而在其他的實施例中，在等化電路的導電接墊上直接製作上絕緣材料將電容製作於等化電路上。而在其他的實施例中，係將前述的結構利用電阻電容(RC)並聯的方式達到等化器的設計。在本提案所有的等化器所需的被動元件皆可利用積體電路後端(IC Backend)或構裝製程來完成電阻及電容元件，使本提案具有低成本的優勢。

此外，本提案之實施例之實現方式可利用後段製程方式實現，因此未來於實現此創意結構時，可依三維積體電路之晶片封裝規格的不同，例如不同厚度的晶片、不同的晶片堆疊顆數、不同深寬比的TSV而對電容或電阻 進行設計值的調整。

雖然本提案以前述之實施例揭露如上，然其並非用以限定本提案，任何熟習相像技藝者，在不脫離本提案之精神和範圍內，當可作些許之更動與潤飾，因此本提案之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

Claims (18)

1. 一種半導體基板，包括：一半導體材料層，具有一第一表面與相對該第一表面的一第二表面；一第一絕緣層，位於該半導體材料層之該第一表面；一第二絕緣層，位於該半導體材料層之該第二表面；一第一導電柱，連接至一第一電位，貫穿並直接接觸該半導體材料層、該第一絕緣層、與該第二絕緣層；以及一第二導電柱，連接至一第二電位，部分位於該第二絕緣層中，該第二導電柱貫穿該第二絕緣層並連接至該半導體材料層的該第二表面，其中該第一導電柱與該第二導電柱於該半導體材料層中形成一第一電阻元件，該第一電阻元件之電阻值隨該第一導電柱與該第二導電柱間的距離成正相關。
2. 如請求項1所述之半導體基板，其中該第二導電柱更延伸至該半導體材料層中，且該第二導電柱與該第一導電柱於該半導體材料層中形成一第二電阻元件。
3. 如請求項2所述之半導體基板，其中部分的該第二導電柱更延伸至該半導體材料層的該第一表面。
4. 如請求項2所述之半導體基板，其中該第一絕緣層曝露出一第一部分的該第一表面，該第一部分的該第一表面對應於該第二導電柱，且該基板更包含一第一導電接墊位於該第一部分的該第一表面上，該第一導電接墊與該第一導電柱電性連接；其中該第一導電接墊與該第二導電柱於該半導體材料層中形成一第三電阻元件。
5. 如請求項4所述之半導體基板，其中該第一絕緣層更曝露出一第二部分的該 第一表面，該第二部分的該第一表面對應至第一導電柱與該第二導電柱之間，且該基板更包含一第二導電接墊位於該第二部分的該第一表面上，該第一導電接墊透過該第二導電接墊電性連接至該第一導電柱；其中該第二導電柱與該第一、第二導電接墊於該半導體材料層中形成一第四電阻元件。
6. 如請求項2所述之半導體基板，其中該第二導電柱更延伸貫穿該半導體材料層、該第一絕緣層、與該第二絕緣層，該第二導電柱與該第一導電柱於該半導體材料層中形成一第五電阻元件。
7. 如請求項1所述之半導體基板，其中該半導體材料層為矽。
8. 一種半導體基板，包括有：一基板，具有一第一表面與相對該第一表面之一第二表面；一第一導電接墊，形成於該基板之該第一表面之預定位置；一第二導電接墊，對應該第一導電接墊之位置而形成於該基板之該第二表面之預定位置；一第一導電柱，形成於該基板之中並與該第一導電接墊與該第二導電接墊形成電性連接；一介電層，形成於該第二導電接墊上；一第三導電接墊，形成於該基板之該第二表面，且位於該第二導電接墊的一側；一第四導電接墊，形成於該基板之該第二表面，且位於該第二導電接墊相對該側的另一側；一第五導電接墊，形成於該介電層、該第三導電接墊與該第四導電接墊上，且該第五導電接墊與該第三導電接墊以及該第四導電接墊形成電性連 接；一第一絕緣層，形成於該基板之該第一表面之其餘部份；以及一第二絕緣層，形成於該基板之該第二表面之其餘部份；其中，該第一導電柱貫穿並直接接觸該基板、該第一絕緣層、與該第二絕緣層；其中，該第一導電柱、該第三導電接墊與部分位於該第一導電柱及該第三導電接墊間之該基板之間形成一第一電阻元件，該第一電阻元件的電阻值隨該第一導電柱與該第三導電接墊間的距離成正相關，而該第一導電柱、該第四導電接墊與部分位於該第一導電柱及該第四導電接墊間之該基板之間形成一第二電阻元件，該第二電阻元件的電阻值隨該第一導電柱與該第四導電接墊間的距離成正相關。
9. 如請求項8所述之半導體基板，更包括：一第二導電柱，形成於該基板中並與該第三導電接墊接觸；以及一第三導電柱，形成於該基板中並與該第四導電接墊接觸。
10. 如請求項9所述之半導體基板，其中該第一導電柱、該第二導電柱與部分位於該第一導電柱及該第二導電柱間之該基板之間形成一第一電阻元件，而該第一導電柱、該第三導電柱與部分位於該第一導電柱及該第三導電柱間之該基板之間形成一第二電阻元件。
11. 如請求項9所述之半導體基板，其中該第二導電柱與該第三導電柱的長度與該第一導電柱的長度相同。
12. 如請求項9所述之半導體基板，其中該第二導電柱與該第三導電柱的長度與該第一導電柱的長度不同，且該第二導電柱的長度與該第三導電柱的長度相 同。
13. 如請求項9所述之半導體基板，其中該第二導電柱與該第三導電柱的長度與該第一導電柱的長度不同，且該第二導電柱的長度與該第三導電柱的長度不同。
14. 如請求項9所述之半導體基板，其中該第一導電接墊延伸至對應該第三導電接墊之位置以及對應該第四導電接墊之位置，且該第一導電接墊分別與該第三導電接墊與該第四導電接墊相隔一距離。
15. 如請求項14所述之半導體基板，其中該第一導電柱、該第二導電柱與部分位於該第一導電柱及該第二導電柱間之該基板之間形成一第一電阻元件，而該第一導電接墊、該第二導電柱與部分位於該第一導電接墊及該第二導電柱間之該基板形成多個第二電阻元件，且該第一導電柱、該第三導電柱與部分位於該第一導電柱及該第三導電柱間之該基板之間形成一第三電阻元件，而該第一導電接墊、該第三導電柱與部分位於該第一導電接墊及該第三導電柱間之該基板形成多個第四電阻元件。
16. 如請求項8所述之半導體基板，更包括：一第三絕緣層，形成於部分之該第一導電接墊與該基板之間，以及一第四絕緣層，形成於部分之該第一導電接墊與該基板之間，其中該第三絕緣層與該第四絕緣層分別位於該第一導電柱的相對兩側。
17. 如請求項16所述之半導體基板，其中該第一導電柱、一第二導電柱與部分位於該第一導電柱及該第二導電柱間之該基板之間形成一第一電阻元件，而該第一導電接墊、該第二導電柱與部分位於該第一導電接墊及該第二導電柱間之該基板形成一第二電阻元件，且該第一導電柱、一第三導電柱與部分位 於該第一導電柱及該第三導電柱間之該基板之間形成一第三電阻元件，而該第一導電接墊、該第三導電柱與部分位於該第一導電接墊及該第三導電柱間之該基板形成一第四電阻元件。
18. 如請求項8所述之半導體基板，更包括：一第六導電接墊，對應該第三導電接墊之位置而形成於該基板之該第一表面，該第六導電接墊與一第二導電柱接觸；以及一第七導電接墊，對應該第四導電接墊之位置而形成於該基板之該第一表面，該第七導電接墊與一第三導電柱接觸。