JP2014207487A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014207487A
JP2014207487A JP2014161256A JP2014161256A JP2014207487A JP 2014207487 A JP2014207487 A JP 2014207487A JP 2014161256 A JP2014161256 A JP 2014161256A JP 2014161256 A JP2014161256 A JP 2014161256A JP 2014207487 A JP2014207487 A JP 2014207487A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor device
sealing resin
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014161256A
Other languages
English (en)
Inventor
和孝 輿石
Kazutaka Koshiishi
和孝 輿石
片桐　光昭
Mitsuaki Katagiri
光昭 片桐
聡 伊佐
Satoshi Isa
聡 伊佐
大 佐々木
Masaru Sasaki
大 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2014161256A priority Critical patent/JP2014207487A/ja
Publication of JP2014207487A publication Critical patent/JP2014207487A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップごとの信号の遅延差が小さく、信号のタイミングマージンが大きな半導体装置を提供する。【解決手段】基板２と、第１の半導体チップ３と、第２の半導体チップ４と、第１の半導体チップ３と基板２とを接続する第１のボンディングワイヤ５と、第２の半導体チップ４と基板２とを接続する第１のボンディングワイヤ５よりも長いワイヤ長を有する第２のボンディングワイヤ６と、第１のボンディングワイヤ５を被覆する第１の封止樹脂７と、第２のボンディングワイヤ６を被覆する第２の封止樹脂８とを備え、第１の封止樹脂７の比誘電率が第２の封止樹脂８の比誘電率よりも大きいことを特徴とする半導体装置１。【選択図】図１

Description

本発明は、半導体装置に関するものである。
近年の半導体装置の高速化、高密度化、高集積化に伴い、半導体チップ積み重ねた様々な積層パッケージと呼ばれるパッケージが考案されている。
ところが、従来の積層パッケージは、複数の半導体チップが上下に積み重ねられているが、外部入出力端子が単一方向にしか存在していない。これにより、半導体チップから外部入出力端子までの配線長が、半導体チップごとに異なる。このため、半導体チップごとに信号の遅延時間に差が発生し、半導体装置の信号が高速化するほどこの配線長の差による信号の遅延時間の差が顕著になることから、信号の高速化が難しくなるという問題があった。
以下、従来の半導体チップ積層パッケージ一例について図面を参照して説明する。図５は、ＤＤＰ（Ｄｏｕｂｌｅ Ｄｅｎｓｉｔｙ Ｐａｃｋａｇｅ）と呼ばれているパッケージである。すなわち、図５（Ａ）及び図５（Ｂ）に示すように、半導体装置１００，１０１は、外部に信号を入出力するためのバンプ１０２ａを有する基板１０２上に２枚の半導体チップ１０３，１０４を順に積層し、各半導体チップ１０３，１０４からボンディングワイヤ１０５，１０６により一枚の基板２に接続させて形成されている。
図５（Ａ）に示す例では、半導体チップ１０３と基板１０２とを結ぶボンディングワイヤ１０５は、基板１０２に設けられた開口部１０２ｂを通って半導体１０３と基板１０２とを接続している。また、基板１０２、半導体チップ１０３，１０４を覆うように、且つ、ボンディングワイヤ１０６を被覆するように封止樹脂１０７ｂが形成されている。さらに、開口部１０２ｂを埋めると共にボンディングワイヤ１０５を被覆するように封止樹脂１０７ａが形成されている。なお、封止樹脂１０７ａと封止樹脂１０７ｂとは、同じ樹脂からなる。また、ボンディングワウイヤ１０６は、ボンディングワイヤ１０５に比べてワイヤ長が長くなっている。
また、図５（Ｂ）に示す例では、ボンディングワイヤ１０５，１０６がそれぞれ基板１０２の実装面１０２ｃ側に配置されている。
このような従来の半導体装置１００，１０１の形成方法は、先ず、基板２上の１段目の半導体チップ１０３をボンディングワイヤ１０５によって基板２に接続する。次に、２段目の半導体チップ１０４を１段目の半導体チップ１０３の上に積層して、ボンディングワイヤ１０６で２段目の半導体チップ１０４と基板２とを接続する。このため、半導体装置１００，１０１では、半導体チップ１０３，１０４と基板２とを接続しているボンディングワイヤ１０５，１０６の長さが異なってしまう。これにより、１段目の半導体チップ１０３から信号の外部入出力用バンプ１０２ａまでの遅延時間と、２段目の半導体チップ１０４から信号の外部入出力用バンプ１０２ａまでの遅延時間とに差異が発生する。
このような遅延時間は、ボンディングワイヤ１０５，１０６を含む配線の容量とインダクタンスとによって決定される。そして配線の容量は、封止樹脂１０７（１０７ａ，１０７ｂ）を含む周辺材料の比誘電率及び配線面積に、インダクタンスは、ボンディングワイヤ１０５，１０６等の配線長にそれぞれ依存する。したがって、基板内で遅延時間調整を行う場合には、配線の長さや面積を変更することで調整することができる。
しかしながら、上述のＤＤＰでは、基板内での遅延時間調整の他に、各半導体チップと基板とを接続するボンディングワイヤ１０５，１０６の配線長さの違いにより生じる遅延時間の調整が必要となる。すなわち、ＤＤＰでは、信号伝送路に占めるボンディングワイヤ１０５，１０６部分の寄与率が大きいため、ボンディングワイヤ１０５，１０６による遅延時間が無視できないためである。
ここで、ボンディングワイヤ１０５，１０６部分の遅延時間を調整するために、ボンディングワイヤ１０５，１０６の経路長及びワイヤ径を変更することが考えられる。しかしながら、ボンディングワイヤ１０５，１０６の経路長の変更は困難であり、ワイヤ径を変更した場合には、接続信頼性に悪影響を及ぼす可能性がある。変更しても大きな効果を求めることができない。さらに、これらを変更したとしても、ボンディングワイヤ１０５，１０６の経路長の差による遅延時間の調整では、大きな効果が得られないという問題があった。
ところで、特許文献１〜３には、ボンディングワイヤを樹脂で被覆することで、信号劣化を防ぐ半導体装置が開示されている。
すなわち、特許文献１では、配線導体と半導体素子の電極とを接続するボンディングワイヤの周囲を、基板と略同一の比誘電率を有する樹脂で被覆した半導体装置が開示されている。
また、特許文献２では、半導体チップを封止する第１の樹脂層と、第１の樹脂層の外側に設けられた第２の樹脂層とを具備し、第１の樹脂層の誘電率が第２の樹脂層の誘電率よりも小さい半導体装置が開示されている。
また、特許文献３では、基板上に交互に積層された絶縁層と配線層とを備える多層配線を備え、各配線層の抵抗値は、上下に隣接する配線層において上層側が低いか同等であり、且つ最下層より最上層のほうが低く、絶縁層の比誘電率は、上下に隣接する絶縁層において上層側が高いか同等であり、且つ最下層より最上層のほうが高い半導体装置が開示されている。
特開２００４−２５９７６９号公報 特開昭６１−２３７４５５号広報 特開２００５−１６７１６０号広報
しかしながら、特許文献１，２で開示された半導体装置は、高周波特性等の伝送特性を改善するためのものであり、特許文献３で開示された半導体装置は、配線層の多層化及び微細化にともなう配線層の薄膜化のために生じる信号遅延時間を低減させるものである。
このように、いずれもボンディングワイヤの経路差による遅延時間の差を解決するものではない。
本発明は、上記の課題を解決するためになされたものであって、ワイヤボンディング接続している半導体チップ積層パッケージの樹脂封止型半導体装置において、半導体チップごとの信号の遅延時間の差が小さく、信号のタイミングマージンが大きな半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
すなわち、本発明の半導体装置は、一方側の面にバンプを有すると共に他方側の面が実装面である基板と、実装面に実装された第１の半導体チップと、第１の半導体チップの実装面側と反対側に実装された第２の半導体チップと、第１の半導体チップと基板とを接続する第１のボンディングワイヤと、第２の半導体チップと基板とを接続する第１のボンディングワイヤよりも長いワイヤ長を有する第２のボンディングワイヤと、第１のボンディングワイヤを被覆する第１の封止樹脂と、第２のボンディングワイヤを被覆する第２の封止樹脂とを備え、第１の封止樹脂の比誘電率が第２の封止樹脂の比誘電率よりも大きいことを特徴とする。
本発明の半導体装置は、第２のボンディングワイヤが第１のボンディングワイヤよりも長いワイヤ長を有し、第１の封止樹脂が第２の封止樹脂よりも大きい比誘電率を有している。このため、第１の半導体チップから第１のボンディングワイヤを介して外部に信号を入出力するバンプまでの遅延時間と、第２の半導体チップから第２のボンディングワイヤを介して外部に信号を入出力するバンプまでの遅延時間とを調整することができる。これにより、信号のタイミングマージンが大きい半導体装置を提供することができる。
また、本発明の半導体装置は、第１の封止樹脂の比誘電率をε１とし、第２の封止樹脂の比誘電率をε２とし、第１のボンディングワイヤの長さをＬ１とし、第２のボンディングワイヤの長さをＬ２としたとき、下記数式(１)が成立することが好ましい。
Figure 2014207487
本発明の半導体装置は、第１の封止樹脂の比誘電率ε１が上記数式(１)の関係を有している。このため、第１の半導体チップから第１のボンディングワイヤを介して外部に信号を入出力するバンプまでの遅延時間と、第２の半導体チップから第２のボンディングワイヤを介して外部に信号を入出力するバンプまでの遅延時間とを等遅延時間とすることができる。これにより、信号のタイミングマージンがより大きい半導体装置を提供することができる。
本発明によれば、ワイヤボンディング接続している半導体チップ積層パッケージの樹脂封止型半導体装置において、半導体チップごとの信号の遅延時間の差が小さく、信号のタイミングマージンが大きな半導体装置を提供することが出来る。
図１は、本発明の第１の実施形態である半導体装置を示す断面模式図である。 図２は、本発明の第２の実施形態である半導体装置を示す断面模式図である。 図３は、本発明の第３の実施形態である半導体装置を示す断面模式図である。 図４は、本発明の第４の実施形態である半導体装置を示す断面模式図である。 図５は、従来の半導体装置を示す断面模式図である。
本発明の一実施形態である半導体装置について、適宜図面を参照して説明する。尚、以下の説明において参照する図は、本実施形態の半導体装置を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置における各部の寸法関係とは異なる場合がある。
＜第１の実施形態＞
先ず、第１の実施形態の半導体装置の構成について説明する。
図１は、本発明の第１の実施形態を示す半導体装置の断面模式図である。
図１に示すように、第１の実施形態の半導体装置１は、バンプ２ｂを有する基板２と、基板２の実装面２ｃに実装された第１の半導体チップ３と、第１の半導体チップ３の実装面と反対側に実装された第２の半導体チップ４と、第１の半導体チップ３と基板２とを接続する第１のボンディングワイヤ５と、第２の半導体チップ４と基板２とを接続する第１のボンディングワイヤ５よりも長いワイヤ長を有する第２のボンディングワイヤ６と、第１のボンディングワイヤ５を被覆する第１の封止樹脂７と、第２のボンディングワイヤ６を被覆する第２の封止樹脂８とを備えている。
そして、半導体装置１は、第１及び第２の半導体チップ３，４が、第１及び第２のボンディングワイヤ５，６によってそれぞれ基板２に形成されている図示略の回路に接続されており、さらに基板２に形成されると共に上記回路と導通されたバンプ２ｂを介して外部に信号を入出力できる構造となっている。
基板２は、特に限定されるものではないが、高密度多層配線基板等のプリント配線基板を用いることができる。基板２の一方側の面２ａには、外部基板と接続して外部へ信号を入出力するためのバンプ２ｂが設けられている。また、一方側の面２ａと反対側の面は、半導体チップを実装するための実装面２ｃとなっている。そして、それぞれの面２ａ，２ｃには、バンプ２ｂと導通された図示略の回路が形成されている。さらに、基板２の中央部には、一方側の面２ａと実装面２ｃとを貫通する開口部２ｄが形成されており、第１の半導体チップ３から一方側の面２ａに第１のボンディングワイヤ５を引き出し可能とされている。
また、基板２は、当該基板の比誘電率や配線引き回し方法の変更によって当該基板内で事前に遅延時間の調整を行っている。
第１の半導体チップ３は、電極（パッド）を有する面３ａを実装面２ｃと対向させるように下側に向けて（フェイスダウン）実装面２ｃに実装されている。また、第１の半導体チップ３は、上記電極が基板２の開口部２ｄの上方に位置するように実装面２ｃ上に配置されている。これにより、第１の半導体チップ３の電極（パッド）と基板２の一方側の面２ａ側の配線とが配線可能とされている。
第２の半導体チップ４は、第１の半導体チップ３の実装面側と反対側に実装されている。すなわち、第２の半導体チップ４は、電極を有する面４ａと反対側の面４ｂを第１の半導体チップ３の実装面３ａと反対側の面３ｂと対向させるように下側に向けて第１の半導体チップ３上に実装されている。これにより、第２の半導体チップ４の電極（パッド）と基板２の実装面２ｃ側の配線とが配線可能とされている。
第１及び第２のボンディングワイヤ５，６は、金属からなる電線材であり、圧着性といった金属特性から金がよく用いられるが特にこれに限定されるものではなく、銅、アルミ等を用いることもできる。
第１のボンディングワイヤ５は、一端が第１の半導体チップ３の実装側の面３ａに設けられている電極（パッド）に圧着されて接続されており、他端が基板２の開口部２ｄから基板２のバンプ２ｂが形成された面２ａ側に引き出されて面２ａに形成された図示略の配線に圧着されて接続されている。
また、第２のボンディングワイヤ６は、一端が第２の半導体チップ４の第１の半導体チップ４との接合面と反対側の面４ａに設けられている電極（パッド）に圧着されて接続されており、他端が第２の半導体チップ４の中心部から外側に引き出されて基板２の実装面２ｃに形成された図示略の配線に圧着されて接続されている。
これにより、第１及び第２の半導体チップ３，４は、第１及び第２のボンディングワイヤ５，６とバンプ２ｂとを介して外部に信号を入出力できる構造となっている。
なお、本実施形態では、第１のボンディングワイヤ５の長さＬ１よりも第２のボンディングワイヤ６の長さＬ２が長くなっている。
第１の封止樹脂７は、第１のワイヤボンディング５を保護するためのモールド樹脂であり、開口部２ｄと第１の半導体チップ３の電極を有する面３ａとからなる空間内部に充填されている。そして、第１の封止樹脂７は、バンプ２ｂが形成された面２ａ側に引き出された第１のワイヤボンディング５が被覆されるようにして設けられている。
第２の封止樹脂８は、第１及び第２の半導体チップ３，４と第２のワイヤボンディング６とを保護するためのモールド樹脂であり、基板２の実装面２ｃ側に第１及び第２の半導体チップ３，４と第２のワイヤボンディング６とを被覆するようにして設けられている。
第１の封止樹脂７は、第２の封止樹脂８と異なる封止樹脂が用いられている。また、第１の封止樹脂７の比誘電率ε１は、第２の封止樹脂８の比誘電率ε２よりも大きな値を示している。さらに、比誘電率ε１は、下記数式(２)の関係を満たすことが好ましい。
Figure 2014207487
すなわち、長さＬ２が長さＬ１の４倍である場合には、比誘電率ε１は、比誘電率ε２の１６倍となる。
なお、現在市販されている高誘電率有機材料には、比誘電率１０程度のものが存在している。また、研究段階のものでは、比誘電率１００程度の誘電体も存在しており、さらに樹脂に金属粉を混ぜることによって比誘電率を大きくすることができる。
次に、第１の実施形態である半導体装置１の遅延時間について説明する。
半導体装置１の配線遅延時間は、既に遅延時間調整を行っている基板２を使用しているため、第１及び第２の半導体チップ３，４による各遅延時間の差は、第１及び第２のボンディングワイヤ５，６の長さの差に起因している。すなわち、比誘電率ε１，ε２が同じ値であり、Ｌ２がＬ１の４倍である場合には、遅延時間は、配線長に依存するため、第２のボンディングワイヤ６を通過したときに生じる遅延時間は、第１のボンディングワイヤ５を通過したときに生じる遅延時間の４倍となる。
本実施形態では、上述したように、例えば長さＬ２が長さＬ１の４倍である場合には、比誘電率ε１は、比誘電率ε２の１６倍となる。
また、比誘電率ε１，ε２が異なる場合には、第１及び第２のボンディングワイヤ５，６を通過したときに生じる単位長さあたりの遅延時間Ｔ１，Ｔ２は、下記(３)式よりそれぞれ算出することができる。
Figure 2014207487
なお、上記(３)式中において、ＴＤｅｌａｙは単位長さあたりの遅延時間であり、εｒは比誘電率であり、Ｃ０は真空中の光の速度である。
このように、単位長さあたりの遅延時間Ｔ１，Ｔ２は、比誘電率ε１，ε２の平方根に依存する。本実施形態では、比誘電率ε１が比誘電率ε２の１６倍であるため、第１のボンディングワイヤ５を通過したときに生じる単位あたりの遅延時間Ｔ１は、比誘電率ε１が比誘電率ε２と同じ場合の単位長さあたりの遅延時間（すなわち、Ｔ２）の４倍になる。
したがって、本実施形態の半導体装置１は、長さＬ２が長さＬ１の４倍であり、且つ単位長さあたりの遅延時間Ｔ１がＴ２の４倍であるため、第１のボンディングワイヤ５を通過したときに生じる遅延時間と第２のボンディングワイヤ６を通過したときに生じる遅延時間とが同じ、すなわち等遅延時間となる構造となっている。
以上のように、第１の実施形態である半導体装置１は、第２のボンディングワイヤ６の長さＬ２が第１のボンディングワイヤ５の長さＬ１よりも長く、第１の封止樹脂７の比誘電率ε１が第２の封止樹脂８の比誘電率ε２よりも大きい。このため、第１の半導体チップ３から第１のボンディングワイヤ５を介してバンプ２ｂまでの遅延時間と、第２の半導体チップ４から第２のボンディングワイヤ６を介してバンプ２ｂまでの遅延時間とを調整することができる。これにより、信号のタイミングマージンが大きい半導体装置１を提供することができる。
また、本実施形態の半導体装置１は、第１の封止樹脂７の比誘電率ε１が上述の数式(２)の関係を有している。このため、第１の半導体チップ３から第１のボンディングワイヤ５を介してバンプ２ｂまでの遅延時間と、第２の半導体チップ４から第２のボンディングワイヤ６を介してバンプ２ｂまでの遅延時間とを等遅延時間とすることができる。これにより、信号のタイミングマージンがより大きく、デバイスの誤動作を防ぐことが可能な半導体装置１を提供することができる。
＜第２の実施形態＞
次に、第２の実施形態の半導体装置の構成について説明する。
図２は、本発明の第２の実施形態を示す半導体装置の断面模式図である。また、図２に示す半導体装置２１の構成要素のうち、図１に示す半導体装置１の構成要素と同一の構成要素には、図１と同一の符号を付してその説明を省略、若しくは簡単に説明する。
半導体装置２１は、図２に示すように、バンプ２ｂを有する一方側の面２ａと反対側の実装面２ｃ上に、第１の半導体チップ３が実装されている。ここで、第１の半導体チップ３の実装は、電極が設けられている側面３ａと反対側の側面３ｂを実装面２ｃと対向させている点で第１の実施形態とは異なっている。これにより、第１のボンディングワイヤ５は、一端が第１の半導体チップ３の電極に接続され、他端が実装面２ｃ上に形成された図示略の配線に接続されている。
また、第１の封止樹脂７は、第１の半導体チップ３と第１のボンディングワイヤ５とを完全に被覆するようにして実装面２ｃ上に設けられている。そして、第２の半導体チップ４は、第１の封止樹脂７の基板２と反対側の側面７ａ上に実装されていれる。また、第２の半導体チップ４の電極と実装面２ｃ上に形成された樹脂略の配線とが第２のボンディングワイヤ６によって接続されている。さらに、第２の封止樹脂８は、第１の封止樹脂７と第２の半導体チップ４と第２のボンディングワイヤとを完全に被覆するようにして実装面２ｃ上に設けられている。
このように、半導体装置２１は、第１の実施形態の半導体装置１と同様に、第２のボンディングワイヤ６の長さＬ２が第１のボンディングワイヤ５の長さＬ１よりも長くなっている。このため、半導体装置２１では、第１の封止樹脂７の比誘電率ε１が第２の封止樹脂８の比誘電率ε２と長さＬ１と長さＬ２とから上述の数式(２)の関係を満たすように調整することができる。
したがって、第２の実施形態である半導体装置２１においても、第１の実施形態である半導体装置１と同様の効果を奏することができる。
＜第３の実施形態＞
次に、第３の実施形態の半導体装置の構成について説明する。
図３は、本発明の第３の実施形態を示す半導体装置の断面模式図である。また、図３（Ａ）及び図３（Ｂ）に示す半導体装置３１，３２の構成要素のうち、図１及び図２に示す半導体装置１，２１の構成要素と同一の構成要素には、図１及び図２と同一の符号を付してその説明を省略、若しくは簡単に説明する。
半導体装置３１は、図３（Ａ）に示すように、基板２のバンプ２ｂを有する一方側の面２ａと反対側の実装面２ｃ上に、第１の半導体チップ３と基板９とから構成されるパッケージ１１が実装されている。このパッケージ１１は、このパッケージ内で遅延時間が調整されており、第１の半導体チップ３の側面３ａが基板９の実装面９ａと対向するように下側に向けられて（フェイスダウン）実装面９ａに実装されている。そして、パッケージ１１は、第１の半導体チップ３の側面３ｂを基板２の実装面２ｃと対向させるようにして、実装面２ｃに実装されている。第１の半導体チップ３の信号は、基板９の側面９ｂ側に設けられた図示略の配線から取り出し可能とされており、第１のボンディングワイヤ５を介して基板２の実装面２ｃに設けられた配線と接続されている。なお、図３（Ｂ）に示す半導体装置３２は、半導体装置３１がパッケージ１１の片側からのみ第１のボンディングワイヤ５が接続されているのに対して、両側から接続されたものである。
また、第１の封止樹脂７は、パッケージ１１と第１のボンディングワイヤ５とを完全に被覆するようにして実装面２ｃ上に設けられている。そして、第１の封止樹脂７を硬化させる前に、基板９の側面９ｂ上に第２の半導体チップ４と基板１０とから構成されるパッケージ１２が実装されている。このパッケージ１２は、前述したパッケージ１１と同様にこのパッケージ内で遅延時間が調整されており、第２の半導体チップ４の側面４ａが基板１０の実装面１０ａと対向するように下側に向けられて（フェイスダウン）実装面１０ａに実装されている。そして、パッケージ１２は、第２の半導体チップ４の側面４ｂを基板９の側面９ｂと対向させるようにして、基板９に実装されている。そして、パッケージ１２の実装後、第１の封止樹脂７を硬化させる。
第２の半導体チップ４の信号は、基板１０の側面１０ｂ側に設けられた図示略の配線から取り出し可能とされており、第２のボンディングワイヤ６を介して基板２の実装面２ｃに設けられた配線と接続されている。また、第２の封止樹脂８は、第１の封止樹脂７とパッケージ１１と第２のボンディングワイヤとを完全に被覆するようにして実装面２ｃ上に設けられている。
このように、半導体装置３１，３２は、第１の実施形態の半導体装置１と同様に、第２のボンディングワイヤ６の長さＬ２が第１のボンディングワイヤ５の長さＬ１よりも長くなっている。このため、半導体装置３１，３２では、第１の封止樹脂７の比誘電率ε１が第２の封止樹脂８の比誘電率ε２と長さＬ１と長さＬ２とから上述の数式(２)の関係を満たすように調整することができる。
したがって、第３の実施形態である半導体装置３１，３２においても、第１の実施形態である半導体装置１と同様の効果を奏することができる。
＜第４の実施形態＞
次に、第４の実施形態の半導体装置の構成について説明する。
図４は、本発明の第４の実施形態を示す半導体装置の断面模式図である。また、図４に示す半導体装置４１の構成要素のうち、図１〜３に示す半導体装置１，２１，３１，３２の構成要素と同一の構成要素には、図１〜３と同一の符号を付してその説明を省略、若しくは簡単に説明する。
半導体装置４１は、図４に示すように、基板２の実装面２ｃ上に、第１の実施形態である半導体装置１と同じ態様で第１の半導体チップ３が実装されている。また、第１のボンディングワイヤ５及び第１の封止樹脂７についても第１の実施形態である半導体装置１と同様に構成されている。
第１の半導体チップ３の側面３ｂには、第２の半導体チップ４と基板１０とから構成されるパッケージ１３が実装されている。このパッケージ１３は、このパッケージ内で遅延時間が調整されており、第２の半導体チップ４の側面４ａが基板１０の実装面１０ａと対向するように下側に向けられて（フェイスダウン）基板１０に実装されている。そして、第２のボンディングワイヤ６ａの一端が第２の半導体チップ４の側面４ａに形成された電極に接続されており、他端が基板１０の中央に形成された開口部１０ｃから側面１０ｂ側に引き出されて開口部１０ｃに近接する図示略の配線に接続されている。これにより、パッケージ１３は、第２の半導体チップ４の信号を側面１０ｂ側に入出力可能とされている。
すなわち、パッケージ１３は、第２の半導体チップ４の側面４ｂを第１の半導体チップ３の側面３ｂと対向させるようにして、第１の半導体チップ３上に実装されている。また、第２の半導体チップ４の信号は、基板１０の側面１０ｂの外周部付近に設けられた図示略の配線から取り出し可能とされており、第２のボンディングワイヤ６ｂを介して基板２の実装面２ｃに設けられた配線と接続されている。
また、第２の封止樹脂８は、図４に示すように、第１の半導体チップ３とパッケージ１３と第２のボンディングワイヤ６ａ，６ｂとを完全に被覆するようにして実装面２ｃ上に設けられている。
ここで、第４の実施形態である半導体装置４１において、第２のボンディングワイヤの長さＬ２は、第２のボンディングワイヤ６ａ，６ｂと、基板１０に設けられた配線であって第２のボンディングワイヤ６ａ，６ｂ間の配線との総和となっている。
このように、半導体装置４１は、第１の実施形態の半導体装置１と同様に、第２のボンディングワイヤ６の長さＬ２が第１のボンディングワイヤ５の長さＬ１よりも長くなっている。このため、半導体装置２１では、第１の封止樹脂７の比誘電率ε１が第２の封止樹脂８の比誘電率ε２と長さＬ１と長さＬ２とから上述の数式(２)の関係を満たすように調整することができる。
したがって、第４の実施形態である半導体装置４１においても、第１の実施形態である半導体装置１と同様の効果を奏することができる。
以上説明したように、本実施形態の半導体装置１，２１，３１，３２，４１によれば、ワイヤボンディング接続している半導体チップ積層パッケージの樹脂封止型半導体装置において、半導体チップごとの信号の遅延時間の差が小さく、信号のタイミングマージンが大きな半導体装置を提供することが出来る。
本発明は、携帯電話等のモバイル機器、ＨＤＤレコーダやＤＶＤプレーヤのようなデジタル家電等の高密度実装が必要とされる半導体装置に利用可能性を有する。
１・・・半導体装置、２・・・基板、２ａ・・・一方側の面、２ｂ・・・バンプ、２ｃ・・・実装面、３・・・第１の半導体チップ、４・・・第２の半導体チップ、５・・・第１のボンディングワイヤ、６・・・第２のボンディングワイヤ、７・・・第１の封止樹脂、８・・・第２の封止樹脂、ε１・・・第１の封止樹脂の比誘電率、ε２・・・第２の封止樹脂の比誘電率、Ｌ１・・・第１のボンディングワイヤの長さ、Ｌ２・・・第２のボンディングワイヤの長さ。

Claims (2)

  1. 一方側の面にバンプを有すると共に他方側の面が実装面である回路基板と、
    前側面および後側面を有し、当該後側面が前記回路基板の前記実装面に実装された第１の半導体チップと、
    前側面および後側面を有し、当該後側面が前記第１の半導体チップの前記前側面に実装された第１の基板と、
    前側面および後側面を有し、当該後側面が前記第１の基板の前記前側面に実装された第２の半導体チップと、
    前側面および後側面を有し、当該後側面が前記第２の半導体チップの前記前側面に実装された第２の基板と、
    前記第１の基板と前記回路基板とを接続する複数の第１のボンディングワイヤと、
    前記第２の基板と前記回路基板とを接続し、前記第１のボンディングワイヤよりも長いワイヤ長を有する複数の第２のボンディングワイヤと、
    前記複数の第１のボンディングワイヤを被覆する第１の封止樹脂と、
    前記複数の第２のボンディングワイヤを被覆する第２の封止樹脂とを備え、
    前記第１の封止樹脂の比誘電率が前記第２の封止樹脂の比誘電率よりも大きく、
    前記第１の封止樹脂は、前記第１の半導体チップ、前記第１の基板、前記第２の半導体チップおよび前記複数の第１のボンディングワイヤを覆うように形成され、
    前記第２の封止樹脂は、前記第２の基板および前記複数の第２のボンディングワイヤを覆うように形成される、半導体装置。
  2. 前記回路基板は、さらに、前記実装面の両側に形成された、第１および第２のボンディング電極を備え、
    前記複数の第１のボンディングワイヤおよび前記第２の複数のボンディングワイヤの各々は、前記第１および第２のボンディング電極に接続される、請求項１に記載の半導体装置。
JP2014161256A 2014-08-07 2014-08-07 半導体装置 Withdrawn JP2014207487A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014161256A JP2014207487A (ja) 2014-08-07 2014-08-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014161256A JP2014207487A (ja) 2014-08-07 2014-08-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007313317A Division JP5628470B2 (ja) 2007-12-04 2007-12-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2014207487A true JP2014207487A (ja) 2014-10-30

Family

ID=52120754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161256A Withdrawn JP2014207487A (ja) 2014-08-07 2014-08-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2014207487A (ja)

Similar Documents

Publication Publication Date Title
JP4509052B2 (ja) 回路装置
US7859115B2 (en) Semiconductor package for improving characteristics for transmitting signals and power
US20130175681A1 (en) Chip package structure
KR101261482B1 (ko) 반도체 적층 패키지 및 이를 제조하는 제조 방법
KR102012505B1 (ko) 토큰 링 루프를 갖는 스택 패키지
JP5628470B2 (ja) 半導体装置
US11037879B2 (en) Semiconductor device
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
TWI741983B (zh) 具有集中絕緣電線的封裝總成
US8828796B1 (en) Semiconductor package and method of manufacturing the same
JP6102770B2 (ja) 高周波モジュール
JP5950683B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
US8981549B2 (en) Multi chip package
JP2014207487A (ja) 半導体装置
TWI615933B (zh) 半導體裝置及其製造方法
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
US20180315678A1 (en) Package structure and method of fabricating the same
KR102093927B1 (ko) 반도체 패키지
TWI592063B (zh) 線路結構及其製法
KR20140092018A (ko) 역방향 스택 인터포저를 갖는 스택 패키지 및 제조방법
TWI473242B (zh) 晶片封裝結構
JPWO2012086107A1 (ja) 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法
US20140085845A1 (en) Thick-film hybrid circuit structure and method of manufacture the same
KR101594495B1 (ko) 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법
JP7037292B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150202