CN106449574A - 同轴式差分对硅通孔结构 - Google Patents
同轴式差分对硅通孔结构 Download PDFInfo
- Publication number
- CN106449574A CN106449574A CN201611104001.6A CN201611104001A CN106449574A CN 106449574 A CN106449574 A CN 106449574A CN 201611104001 A CN201611104001 A CN 201611104001A CN 106449574 A CN106449574 A CN 106449574A
- Authority
- CN
- China
- Prior art keywords
- silicon
- differential pair
- coaxial
- hole
- via structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种同轴式差分对硅通孔结构，涉及芯片封装技术领域，其通过设置外层导体屏蔽层，能够将2个分离的内层导体柱内传输的差分信号与周边信号进行完全隔离，从而提高差分信号特别是高速差分信号的传输性能。本发明的同轴式差分对硅通孔结构包括半导体硅基片和贯穿于所述半导体硅基片的硅通孔，其中，所述硅通孔的内壁紧贴有外层绝缘层，所述外层绝缘层内壁紧贴有外层导体屏蔽层，所述外层导体屏蔽层内壁紧贴有内部形成有2个分离的柱状空间的内部绝缘层，所述2个分离的柱状空间内设置有2个相互分离的用于传输1对差分信号的内层导体柱。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种同轴式差分对硅通孔结构。
背景技术
随着半导体集成电路中器件特征尺寸的不断降低，平面集成电路发展面临挑战，以硅通孔(through silicon via，TSV)封装技术为代表的3D封装技术是集成电路高密度集成的一个重要发展方向。硅通孔封装技术是在叠层裸片之间直接制作垂直导通通孔，以实现芯片之间的互连。该封装技术能够使芯片在三维方向实现最大密度的堆叠，大大改善芯片的速度，同时降低芯片的功耗，在未来半导体集成电路的高性能和低功耗的发展方向上具有非常广阔的前景。
硅通孔封装技术由于集成度的提高，可以将处理器、内存、高速数据接口等裸片集成至同一封装内。随着信息技术的高速发展，数据的处理和传输速率不断提高，处理器、内存以及各种数据总线的时钟频率已经达到5Gbps，且还在不断提高。由于数字信号的波形为矩形波或类矩形波，其所需要的传输带宽要远高于同频的模拟信号，因此硅通孔结构的各层间的物理互连需要能够在宽频带内支持信号的完整传输。
差分电路能够有效抑制电源噪声、地噪声、电磁耦合干扰及信号失真。因此，为了在宽频带内实现更好的高速数字信号传输性能，差分结构已经成为数字电路中最通用的高速信号传输载体。因此，差分对互连结构是硅通孔结构中一种必须的互连结构。
现有的差分对硅通孔结构一般为2个相邻的且相互独立的通孔。TSV封装中通孔的间距较小，通常为百微米、十微米至微米量级，并随着技术进步不断的降低。由于通孔间的距离较小，且通孔结构之间的半导体基片材质为半导体，因此现有方式的差分对通孔结构在传输信号时，易于受到周边通孔中信号的干扰，同时差分对通孔中的信号也会辐射至周边通孔中对周边信号造成干扰。例如，如图1所示，最常用的差分对通孔结构是由邻近的2个通孔“通孔1”和“通孔2”组成，且不带有任何外部信号隔离结构。这种差分对硅通孔结构易于受到邻近通孔“通孔3”中信号的串扰。周边信号串扰至差分对通孔的2个通孔上的信号幅度、相位往往都是不一致的，这就会对差分对硅通孔造成差模干扰。同时，差分对硅通孔中的差模信号也会对周边通孔中的信号造成干扰。为了解决差分对硅通孔结构与周边的信号串扰问题，如图2所示，通常采取的信号隔离方式为在差分对硅通孔“信号通孔1”和“信号通孔2”周边制作接地通孔结构。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
现有技术中的差分对硅通孔结构中信号隔离方式无法将差分信号与周边信号进行完全隔离；同时这种信号隔离方式需要耗费的半导体基片的面积是非常巨大的。
发明内容
本发明提供一种同轴式差分对硅通孔结构，其通过设置外层导体屏蔽层，能够将2个分离的内层导体柱内传输的1对差分信号与周边信号进行完全隔离，从而提高差分信号特别是高速差分信号的传输性能。
本发明提供一种同轴式差分对硅通孔结构，包括半导体硅基片，其中，在垂直于所述半导体硅基片的表面方向上开设有贯穿于所述半导体硅基片的硅通孔，所述硅通孔的内壁紧贴有外层绝缘层，所述外层绝缘层内壁紧贴有外层导体屏蔽层，所述外层导体屏蔽层内壁紧贴有内部形成有2个分离的柱状空间的内部绝缘层，所述2个分离的柱状空间内设置有2个相互分离的用于传输1对差分信号的内层导体柱。
本发明提供的同轴式差分对硅通孔结构，包括半导体硅基片，其中，在垂直于所述半导体硅基片的表面方向上开设有贯穿于所述半导体硅基片的硅通孔，所述硅通孔的内壁紧贴有外层绝缘层，所述外层绝缘层内壁紧贴有外层导体屏蔽层，所述外层导体屏蔽层内壁紧贴有内部形成有2个分离的柱状空间的内部绝缘层，所述2个分离的柱状空间内设置有2个相互分离的用于传输1对差分信号的内层导体柱。与现有技术相比，其通过设置外层导体屏蔽层，能够将2个分离的内层导体柱内传输的差分信号与周边信号进行完全隔离，从而提高差分信号特别是高速差分信号的传输性能；同时，与现有技术中的在差分对硅通孔周边制作接地通孔结构的信号隔离方式相比，本发明的信号隔离方式能够大幅度降低所需的半导体基片的面积。综上所述，本发明的同轴式差分对硅通孔结构能够在提高差分信号传输性能的同时节省半导体基片的面积。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有的典型差分对硅通孔的结构示意图；
图2为现有差分对硅通孔结构的信号隔离方式的结构示意图；
图3为本发明同轴式差分对硅通孔结构一实施例的结构示意图；
图4至图15为本发明同轴式差分对硅通孔结构的制作流程。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图3所示，本发明实施例提供一种同轴式差分对硅通孔结构，包括半导体硅基片，其中，在垂直于所述半导体硅基片的表面方向上开设有贯穿于所述半导体硅基片的硅通孔，所述硅通孔的内壁紧贴有外层绝缘层，所述外层绝缘层内壁仅贴有外层导体屏蔽层，所述外层导体屏蔽层内壁紧贴有内部形成有2个分离的柱状空间的内部绝缘层，所述2个分离的柱状空间内设置有2个相互分离的用于传输1对差分信号的内层导体柱。
其中，所述半导体硅基片能够在封装内进行叠层式互连。
本发明提供的同轴式差分对硅通孔结构，包括半导体硅基片，其中，在垂直于所述半导体硅基片的表面方向上开设有贯穿于所述半导体硅基片的硅通孔，所述硅通孔的内壁紧贴有外层绝缘层，所述外层绝缘层内壁仅贴有外层导体屏蔽层，所述外层导体屏蔽层内壁紧贴有内部形成有2个分离的柱状空间的内部绝缘层，所述2个分离的柱状空间内设置有2个相互分离的用于传输1对差分信号的内层导体柱。与现有技术相比，其通过设置外层导体屏蔽层，能够将2个分离的内层导体柱内传输的差分信号与周边信号进行完全隔离，从而提高差分信号特别是高速差分信号的传输性能；同时，与现有技术中的在差分对硅通孔周边制作接地通孔结构的信号隔离方式相比，本发明的信号隔离方式能够大幅度降低所需的半导体基片的面积。综上所述，本发明的同轴式差分对硅通孔结构能够在提高差分信号传输性能的同时节省半导体基片的面积。
其中，所述外层绝缘层将所述外层导体屏蔽层与所述半导体硅基片之间进行了电隔离，用于防止所述外层导体屏蔽层中的电信号直接传输至半导体硅基片中。所述外层导体屏蔽层将所述内层导体柱包围在其内部，用于将差分信号的电磁能量限制在外层导体屏蔽层内部，降低差分信号的传输损耗；同时将所述2个内层导体柱传输的1对差分信号与所述外层导体屏蔽层外部的信号屏蔽隔离，防止相互之间的信号串扰。所述内层绝缘层将所述外层导体屏蔽层与所述2个内层导体柱隔离开，用于防止所述内层导体柱中的电信号直接传输至所述外层导体屏蔽层；同时，所述内层绝缘层将用于传输差分对信号的2个内层导体柱隔离开，防止2个内层导体柱之间形成电信号的直接传输。所述2个内层导体柱是相互独立的且两者之间被内层绝缘层隔离开，其用于传输1组差分信号的2路信号。
具体地，本发明的同轴式差分对硅通孔结构能够提高差分信号传输性能体现如下：
本发明的同轴式差分对硅通孔结构在传输高速、超高速差分信号时，信号的电磁能量被外层导体屏蔽层限定在其内部，不会向周围的半导体基片中辐射电磁能量，一方面能够大幅降低正向传输信号的能量损耗，另一方面能够将外层导体屏蔽层内部的差分信号与外层导体屏蔽层外部的信号完全隔离，防止外层导体屏蔽层内、外的信号之间的相互串扰。
优选地，所述2个圆形或者椭圆形硅通孔的交叉部分的半导体硅基片表面平行面内垂直于过圆心连线方向上的最大开口宽度大于所述外层绝缘层和所述外层导体屏蔽层的厚度之和，且所述2个圆形或者椭圆形硅通孔的交叉部分的半导体硅基片表面平行面内垂直于过圆心连线方向上的最大开口宽度小于所述2个圆形或者椭圆形硅通孔的垂直于过圆心连线方向上的较小的直径。
优选地，所述硅通孔由相互交叉的2个圆形或者椭圆形硅通孔形成，如图3所示。
优选地，所述外层绝缘层由绝缘材料制成，所述外层绝缘层在平行于所述半导体基片表面方向上的外周是封闭的且中间没有相交处，如图3所示。
优选地，所述外层导体屏蔽层由导体制成，所述外层导体屏蔽层在平行于所述半导体基片表面方向上的外周是封闭的且中间没有相交处，如图3所示。
优选地，所述内层绝缘层由绝缘材料制成，所述内层绝缘层在平行于所述半导体基片表面方向上的外周是封闭的且外周在中间部位形成交叉，如图3所示。
优选地，2个相互分离的用于传输1对差分信号的内层导体柱由导体制成，所述内层导体柱为实心导体柱、空心导体柱或者带有内部填充物的套筒式导体柱。
优选地，所述2个相互分离的用于传输1对差分信号的内层导体柱分别位于内层绝缘层内部形成的2个分离的柱状空间内，如图3所示。
如图4-图15所示，为上述实施例中的同轴式差分对硅通孔结构的制作流程，且其制作工艺和流程与现有常规的硅通孔结构的制造工艺与流程是兼容的，易于在现有制造工艺下进行制作。制作流程采取“由外层至内层”的逐层制作方式，具体如下：
S1、在垂直于所述半导体硅基片的表面方向上开设贯穿于所述半导体硅基片的第一个圆形硅通孔，如图4所示，其中，所述第一圆形硅通孔的直径为R，如图5所示。
S2、与所述第一个圆形硅通孔采取部分重叠的方式在垂直于所述半导体硅基片的表面方向上开设贯穿于所述半导体硅基片的第二个圆形硅通孔，以形成贯穿于所述半导体硅基片的硅通孔，如图6所示，其中，所述2个圆形硅通孔的交叉部分的半导体硅基片表面平行面内垂直于过圆心连线方向上的最大开口宽度为L，如图7所示，其中L小于R。
S3、在所述硅通孔的内壁上制作外层绝缘层，所述外层绝缘层在平行于所述半导体基片表面方向上的外周是封闭的且中间没有相交处，如图8所示，其中，所述外层绝缘层的厚度为H1，如图9所示。
S4、在所述外层绝缘层的内壁上制作外层导体屏蔽层，所述外层导体屏蔽层在平行于所述半导体基片表面方向上的外周是封闭的且中间没有相交处，如图10所示，其中，所述外层导体屏蔽层的厚度为H2，如图11所示。如图9所示的外层绝缘层厚度H1和如图11所示的外层导体屏蔽层的厚度H2之和小于如图7所示的2个圆形硅通孔的交叉部分的半导体硅基片表面平行面内垂直于过圆心连线方向上的最大开口宽度L。
S5、在所述外层导体屏蔽层的内壁上制作内部形成有2个分离的柱状空间的内层绝缘层，所述内层绝缘层在平行于所述半导体基片表面方向上的外周是封闭的且外周在中间部位形成交叉，如图12所示，其中，所述内层绝缘层的厚度为H3，所述内层绝缘层的中间交叠部分在过圆心连线方向上形成厚度为K的隔离壁，如图13所示。
S6、在2个柱状空间内分别设置有2个相互分离的内层导体柱，其中，2个内层导体柱与外层导体屏蔽层以及二者之间的内层绝缘层就构成了一个同轴式的差分信号传输结构，如图14和图15所示。
虽然上述实施例中，是以同轴式差分对硅通孔结构为例进行介绍，但是，这种同轴式差分对通孔结构不仅能够适用于与半导体硅基片，同样也适用于其它材料制成的能够适合在封装内进行叠层式互连的半导体基片，例如锗硅材料半导体基片，砷化镓材料半导体基片、氮化镓材料半导体基片等。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (9)
1.一种同轴式差分对硅通孔结构，其特征在于，包括半导体硅基片，其中，在垂直于所述半导体硅基片的表面方向上开设有贯穿于所述半导体硅基片的硅通孔，所述硅通孔的内壁紧贴有外层绝缘层，所述外层绝缘层内壁紧贴有外层导体屏蔽层，所述外层导体屏蔽层内壁紧贴有内部形成有2个分离的柱状空间的内部绝缘层，所述2个分离的柱状空间内设置有2个相互分离的用于传输1对差分信号的内层导体柱。
2.根据权利要求1所述的同轴式差分对硅通孔结构，其特征在于，所述半导体硅基片能够适合在封装内进行叠层式互连。
3.根据权利要求1所述的同轴式差分对硅通孔结构，其特征在于，所述硅通孔由相互交叉的2个圆形或者椭圆形硅通孔形成。
4.根据权利要求3所述的同轴式差分对硅通孔结构，其特征在于，所述2个圆形或者椭圆形硅通孔的交叉部分的半导体硅基片表面平行面内垂直于过圆心连线方向上的最大开口宽度大于所述外层绝缘层和所述外层导体屏蔽层的厚度之和，且所述2个圆形或者椭圆形硅通孔的交叉部分的半导体硅基片表面平行面内垂直于过圆心连线方向上的最大开口宽度小于所述2个圆形或者椭圆形硅通孔的垂直于过圆心连线方向上的较小的直径。
5.根据权利要求1所述的同轴式差分对硅通孔结构，其特征在于，所述外层绝缘层由绝缘材料制成，所述外层绝缘层在平行于所述半导体硅基片表面方向上的外周是封闭的且中间没有相交处。
6.根据权利要求1所述的同轴式差分对硅通孔结构，其特征在于，所述外层导体屏蔽层由导体制成，所述外层导体屏蔽层在平行于所述半导体硅基片表面方向上的外周是封闭的且中间没有相交处。
7.根据权利要求1所述的同轴式差分对硅通孔结构，其特征在于，所述内层绝缘层由绝缘材料制成，所述内层绝缘层在平行于所述半导体硅基片表面方向上的外周是封闭的且外周在中间部位形成交叉。
8.根据权利要求1所述的同轴式差分对硅通孔结构，其特征在于，所述2个相互分离的用于传输1对差分信号的内层导体柱由导体制成，所述内层导体柱为实心导体柱、空心导体柱或者带有内部填充物的套筒式导体柱。
9.根据权利要求8所述的同轴式差分对硅通孔结构，其特征在于，所述2个相互分离的用于传输1对差分信号的内层导体柱分别位于所述内层绝缘层内部形成的2个分离的柱状空间内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611104001.6A CN106449574B (zh) | 2016-12-05 | 2016-12-05 | 同轴式差分对硅通孔结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611104001.6A CN106449574B (zh) | 2016-12-05 | 2016-12-05 | 同轴式差分对硅通孔结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449574A true CN106449574A (zh) | 2017-02-22 |
| CN106449574B CN106449574B (zh) | 2019-04-30 |
Family
ID=58223835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611104001.6A Active CN106449574B (zh) | 2016-12-05 | 2016-12-05 | 同轴式差分对硅通孔结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449574B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018102962A1 (zh) * | 2016-12-05 | 2018-06-14 | 中国科学院微电子研究所 | 同轴式差分对硅通孔结构 |
| CN108964627A (zh) * | 2018-06-06 | 2018-12-07 | 杭州电子科技大学 | 针对屏蔽差分硅通孔的rc无源均衡器结构及其设计方法 |
| CN110896165A (zh) * | 2018-09-13 | 2020-03-20 | Tdk株式会社 | 片上天线 |
| CN111244066A (zh) * | 2019-08-09 | 2020-06-05 | 杭州电子科技大学 | 便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺 |
| CN111682013A (zh) * | 2019-12-30 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种用于射频微系统垂直互联的混合基通孔微同轴结构及其制作方法 |
| CN113192928A (zh) * | 2021-04-25 | 2021-07-30 | 复旦大学 | 硅通孔阵列 |
| CN113366633A (zh) * | 2019-08-23 | 2021-09-07 | Skc株式会社 | 封装基板及包括其的半导体装置 |
| US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
| US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
| US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
| US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070013252A (ko) * | 2006-12-21 | 2007-01-30 | 삼성전자주식회사 | 복수개의 비아 구조를 포함하는 회로 기판 |
| US20150107888A1 (en) * | 2012-09-07 | 2015-04-23 | Fujikura Ltd. | Interconnection substrate |
| CN105280617A (zh) * | 2015-10-15 | 2016-01-27 | 西安电子科技大学 | 一种重掺杂硅屏蔽硅通孔结构及其制造方法 |
| CN105810663A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 一种屏蔽差分硅通孔结构及制作方法 |
-
2016
- 2016-12-05 CN CN201611104001.6A patent/CN106449574B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070013252A (ko) * | 2006-12-21 | 2007-01-30 | 삼성전자주식회사 | 복수개의 비아 구조를 포함하는 회로 기판 |
| US20150107888A1 (en) * | 2012-09-07 | 2015-04-23 | Fujikura Ltd. | Interconnection substrate |
| CN105280617A (zh) * | 2015-10-15 | 2016-01-27 | 西安电子科技大学 | 一种重掺杂硅屏蔽硅通孔结构及其制造方法 |
| CN105810663A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 一种屏蔽差分硅通孔结构及制作方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018102962A1 (zh) * | 2016-12-05 | 2018-06-14 | 中国科学院微电子研究所 | 同轴式差分对硅通孔结构 |
| CN108964627B (zh) * | 2018-06-06 | 2022-03-15 | 杭州电子科技大学 | 针对屏蔽差分硅通孔的rc无源均衡器结构及其设计方法 |
| CN108964627A (zh) * | 2018-06-06 | 2018-12-07 | 杭州电子科技大学 | 针对屏蔽差分硅通孔的rc无源均衡器结构及其设计方法 |
| CN110896165A (zh) * | 2018-09-13 | 2020-03-20 | Tdk株式会社 | 片上天线 |
| US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
| US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
| US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
| US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
| CN111244066B (zh) * | 2019-08-09 | 2021-12-07 | 杭州电子科技大学 | 便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺 |
| CN111244066A (zh) * | 2019-08-09 | 2020-06-05 | 杭州电子科技大学 | 便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺 |
| CN113366633A (zh) * | 2019-08-23 | 2021-09-07 | Skc株式会社 | 封装基板及包括其的半导体装置 |
| US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
| US11728259B2 (en) | 2019-08-23 | 2023-08-15 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
| CN111682013A (zh) * | 2019-12-30 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种用于射频微系统垂直互联的混合基通孔微同轴结构及其制作方法 |
| CN113192928A (zh) * | 2021-04-25 | 2021-07-30 | 复旦大学 | 硅通孔阵列 |
| CN113192928B (zh) * | 2021-04-25 | 2023-02-03 | 复旦大学 | 硅通孔阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449574B (zh) | 2019-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449574A (zh) | 同轴式差分对硅通孔结构 | |
| US9406738B2 (en) | Inductive structure formed using through silicon vias | |
| JP5252486B2 (ja) | インダクタ素子、集積回路装置、及び、三次元実装回路装置 | |
| US7973314B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP2513969B1 (en) | Via structure integrated in electronic substrate | |
| TW201225246A (en) | Multi-chip stack structure | |
| CN100448001C (zh) | 具有堆叠的半导体元件的半导体装置 | |
| US8791550B1 (en) | Hybrid conductor through-silicon-via for power distribution and signal transmission | |
| CN108807200A (zh) | 具有引线键合的多管芯堆叠的集成电路封装 | |
| BR112013033613A2 (pt) | antenas de estrutura em fase de onda milimétrica / 60 ghz de alto desempenho com base em vidro e métodos de produzir as mesmas | |
| TW201515173A (zh) | 用於電子系統的高導電率、高頻率之通孔 | |
| CN105575938B (zh) | 一种硅基转接板及其制备方法 | |
| CN107924945A (zh) | 在两侧上具有金属的功率门 | |
| US8940631B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
| CN114512783B (zh) | 一种基于同轴硅通孔工艺的三维片上环形定向耦合器 | |
| CN103474417B (zh) | 一种三维互连结构及其制备方法 | |
| US9330823B1 (en) | Integrated circuit structure with inductor in silicon interposer | |
| WO2022110762A1 (zh) | 一种共模滤波器及终端设备 | |
| CN105336727B (zh) | 一种苯环型基板通孔传输结构及基板通孔垂直传输结构 | |
| US20220320005A1 (en) | Semiconductor structure, method for forming same, and stacked structure | |
| US9072187B2 (en) | Off-plane conductive line interconnects in microelectronic devices | |
| CN204696113U (zh) | 一种具有电磁屏蔽效能的垂直互连结构 | |
| WO2018102962A1 (zh) | 同轴式差分对硅通孔结构 | |
| JP5643665B2 (ja) | 積層型半導体集積回路装置 | |
| CN111048488A (zh) | 具有电磁屏蔽结构的裸芯 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |