JP3625314B2 - 超小型電子部品実装用基板の製造方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、集積回路チップのパッケージングの技術分野に係り、特に、複数の集積回路チップを３次元アレイに収容する構造に関する。
【０００２】
【従来の技術】
本願は、１９９２年 ８月 ５日に出願された米国特許出願第０７／９２５，９６２号を継続し、１９９３年１１月２２日に出願された米国特許出願第０８／１５７，３３２号（発明の名称「３次元マルチチップモジュール（ＴＨＲＥＥ−ＤＩＭＥＮＳＩＯＮＡＬ ＭＵＬＴＩＣＨＩＰ ＭＯＤＵＬＥ）」）の一部継続出願に対応する。
【０００３】
非常に多数の電子部品からなるＩＣ（集積回路）「チップ」は現代社会の至る所に存在する。現在、コンピューティングの全レベルで使用される中央処理ユニットから、多様な形の機器及び機械を制御するため使用される高度に専用化されたコントローラに至るまでのあらゆる種類の電子装置及び部品は、集積回路チップとして通常利用することができる。最初にＩＣチップが導入されて以来、チップ上に形成された個々の電子部品のサイズは劇的に縮小されると共に、１チップに入る装置の数は著しく増加した。１ミクロンのオーダーの線幅を有する装置形態が一般的になっているので、個々のＩＣチップは、現在では通常１００万個を超える電子部品を含んでいる。より高密度の装置さえ計画されている。
【０００４】
装置の複雑さの増大及び装置のサイズの縮小によって、殆どの形のＩＣチップに対し、チップと外部装置の相互接続部の形成の複雑さは非常に増している。上記要因は、第３の関連する現象、即ち、多数のディジタル装置が機能する速度の増大と共に、熱的な損傷を防止するために能動的な冷却法が必要とされる点まで多数のチップによって発生される単位体積当たりの熱を増加させる。
【０００５】
コンピュータのような殆どの装置は多数の別個のＩＣチップを利用する。例えば、コンピュータは、少なくとも１台のＣＰＵ（中央処理ユニット）チップと、種々のメモリチップと、コントローラチップと、Ｉ／Ｏ（入出力）装置チップ等を有する。通常、各チップは、例えば、チップに電力を供給し基板上のチップ間及び種々のＩ／Ｏ装置に信号を供給するコンピュータの「マザーボード」のようなプリント回路基板に接続された別々のパッケージに実装されている。しかし、電子装置が実質的な数のチップを利用する場合、各チップを別々にパッケージングすることにより、全てのチップを相互接続するため必要とされるプリント回路基板の全面積は著しく増加する。その上、装置の速度が向上するにつれて、個々の部品の間の距離は徐々に重要な要因になるので、多くの応用においてシステムに使用されるＩＣチップ間の信号路を最小限に抑えることが重要である。
【０００６】
上述の問題点を解決するため、多くの装置製造業者は、「マルチチップモジュール」（「ＭＣＭ」と略記される場合がある）、即ち、多数の個別のＩＣチップを収容するパッケージを使用し始めている。典型的なマルチチップモジュールは、ＩＣチップを外部装置と相互接続する手段のみならず、モジュール内部のＩＣチップを相互接続する手段を組み込んでいる。その開発の歴史を含むマルチチップモジュールの一般的な紹介は、ファンノストランドラインホールド（Ｖａｎ Ｎｏｓｔｒａｎｄ Ｒｅｉｎｈｏｌｄ） 出版（１９９３年）のドーン（Ｄ．Ａ． Ｄｏａｎｅ）等の編著による「マルチチップモジュール技術と他の技術、基本編（Ｍｕｌｔｉｃｈｉｐ Ｍｏｄｕｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ ａｎｄ Ａｌｔｅｒｎａｔｉｖｅｓ， Ｔｈｅ Ｂａｓｉｃｓ）」に記載されている。マルチチップモジュールは、ＩＣチップを収容するために必要とされる全体の空間を著しく減少させ、モジュール内のチップ間の距離を縮小することによって高速装置動作を促進する。
【０００７】
当初のマルチチップモジュールは２次元であり、即ち、パッケージに収容された全てのＩＣチップは平面状の基板に実装された。次いで、３次元マルチチップモジュールが開発され、これにより、１個のパッケージに収容されるＩＣチップの密度を一層高くすることが可能になった。しかし、比較的小領域に収容されるＩＣチップの数を増加させることにより、チップを能動的に冷却する方法が複雑化すると同時にチップアレイによって発生される全体的な単位体積当たりの熱は増加する。同様に、多数の高密度チップを接近的に配置すると、電力及び信号をチップ間に供給する機能は複雑化する。
【０００８】
３次元マルチチップモジュールに関連する多数の争点は、オプティカルエンジニアリング国際学会論文集、ＳＰＩＥ第１３９０巻（１９９０年発行）のテウクスベリ（Ｓ．Ｋ． Ｔｅｗｋｓｂｕｒｙ）等の編による「相互接続及びパッケージングの先進に関する国際シンポジウムの第２分冊、マイクロエレクトロニック相互接続及びパッケージング：システム及び処理の統合」に掲載されたモレスコ（Ｌ． Ｍｏｒｅｓｃｏ）の論文「サブナノ秒の信号伝送に対するシステム相互接続問題（Ｓｙｓｔｅｍ ｉｎｔｅｒｃｏｎｎｅｃｔ ｉｓｓｕｅｓ ｆｏｒ ｓｕｂ−ｎａｎｏｓｅｃｏｎｄ ｓｉｇｎａｌ ｔｒａｎｓｍｉｓｓｉｏｎ） 」に記載されている。３次元配列に関連する複雑化の要因の点に関して、２次元マルチチップ配列は、依然として現在使用されているマルチチップモジュールの中で最も一般的な形式である。
【０００９】
マルチチップモジュール内の電力供給と信号供給を扱う二つの主要な基板方法が開発されている。当初、「共焼成（ｃｏ−ｆｉｒｅｄ）」セラミック基板法が利用されたが、徐々に「薄膜」基板法に移っている。何れの場合でも、ＩＣチップは電力を供給し、チップを互いに接続し、チップを外部装置と相互接続するために必要とされる全ての信号及び電源線を有する少なくとも一つの基板に接続されている。必要とされる数の相互接続を作成するため、上記基板は多層化され、数十の別々の層を含む場合がある。例えば、初期のセラミック基板技術でさえ、マルチチップ基板に３５層に及ぶ多数の別々の層を利用した。しかし、信号線を相互に、かつ、電源線の近くに配置する際に問題が生じる。基板材料の誘電率は、かかる問題を解決（又は誘起）する重要な役割を果たす。その結果、セラミック技術の人気は、基板材料用として典型的に選択されるセラミック材料には高い誘電率が関連しているため薄れた。セラミック材料に代わり、銅及びポリイミドのような材料から作られた低誘電率の薄膜基板の方が普及し始めた。
【００１０】
多層ポリイミド構造のような薄膜構造よりなるマルチチップモジュール基板は、元々剛性がないので、剛性支持ベース上に重ねる必要がある。種々の材料がセラミック、シリコン、及び、種々の金属を含む剛性支持ベースのために使用される。支持ベースを選択する際に重要な要因は、マルチチップモジュールで使用される他の材料及び処理との適合性と、処理の容易さである。材料の適合性の要因には、薄膜構造及び基板に実装されたＩＣチップと類似したＣＴＥ（熱膨張係数）を有し、薄膜構造の製造に関連する処理段階に耐えることができるような要因が含まれている。かかる処理は、支持ベース材料を過剰な温度と過酷な化学作用に晒す可能性がある。
【００１１】
薄膜構造を支持するために使用された支持ベースは、薄膜構造のベースとして以外の機能を果たさない場合がある。或いは、支持ベースは、薄膜／セラミック組合せ形のマルチチップモジュール基板に電源及び接地線を供給するために使用される場合がある。
【００１２】
【発明が解決しようとする課題】
典型的な３次元マルチチップモジュールにおいて、複数の同一平面上のＩＣチップ基板がチップのパッケージの密度を増加させるため積み重ねられる。上記モジュールにおいて、信号、電源及び接地線は、基板の平面内だけではなく、ある基板から次の基板に設けられることが必要である。基板の存在する平面をｘ−ｙ平面とするとき、異なるレベルの層に実装されたＩＣチップと通信するには、信号はｚ方向にも供給される必要がある。周知の３次元マルチチップモジュールにおいて、ｚ−軸の信号路の経路は基盤の縁に存在する。ｚ−軸方向の縁側の供給経路は、異なる基板に実装されたチップ間の信号路を長くするという欠点がある。
【００１３】
ＩＣチップをマルチチップアレイにパッケージングする典型的な方法の問題は、電力をチップに配給する方法である。上述の如く、この問題の一つの面は、チップ間で信号を伝送するために利用された同一の基板の中に電源線を通すことにより生じる。同様に重要な点は、典型的な薄膜マルチチップモジュールに使用される基板の薄さに起因してＩＣチップへの電源供給はかなり高いインピーダンスを有することである。高インピーダンスは、不所望のノイズと、電力損失と、過大な熱エネルギーの発生を誘起する。
【００１４】
上記従来の問題点に鑑み、本発明は３次元マルチチップモジュールにおける集積回路チップへの信号及び電源線の供給経路を改良することを目的とする。
本発明の特有の目的は、信号が他の基板上のＩＣチップに接続するため基板の縁を通過することを必要としない高密度ｚ−軸方向信号供給経路を提供する基板及びその製造方法を提供することである。
【００１５】
本発明の他の目的は、電力をマルチチップモジュールのチップに配給するための改良された低インピーダンス手段を提供することである。
本発明の他の目的は、モジュールの最終組立の前に個々の部品をテストすることができるよう高度にモジュール化され、少なくとも幾つかの部品は交換可能である３次元マルチチップモジュール構造を提供することである。
【００１６】
【課題を解決するための手段】
添付図面及び特許請求の範囲の記載と共に本明細書を読むことにより当業者にとって明らかな上記及び他の目的は、本発明のマルチチップモジュール基板によって実現される。
集積回路チップのような超小型電子部品を実装する基板よりなる本発明のマルチチップモジュール基板は、その広い面において、そこに開口が形成された略平面状の剛性支持ベースと、上記開口に架かり上方及び下方の面を晒すよう上記支持ベース上に形成された薄膜構造とからなり、上記薄膜構造の下方の面はその上に形成された複数の接続点を有する。高密度コネクタが上記開口内に置かれ、上記薄膜構造の晒された下方の面上の接続点に取付けられる。
【００１７】
好ましくは、剛性支持ベースは、セラミック又はシリコンから作られ、薄膜構造は、銅のようなパターン化された銅と、ポリイミドのような有機重合体とからなる。集積回路チップ又は他の超小型電子部品に直接的な低インピーダンスの電源及び接地路を提供するため、経路が支持ベースに形成される。３次元マルチチップモジュール内の隣接する基板の間に信号を供給するため高密度コネクタを使用してもよい。
【００１８】
本発明の基板の製造方法は、略平面状の剛性支持ベースを設ける段階と、上記支持ベースの面上に薄膜構造を形成する段階と、上記薄膜構造の下方の面の一部を晒すよう上記支持ベースの一部を除去する段階とからなる。
上記の方法は、略平面状の剛性支持ベースを設ける段階と、上記支持ベースに開口を形成する段階と、上記支持ベースの上記開口を充填する段階と、上記支持ベースの面を平面化する段階と、上記薄膜構造の上記下方の面を晒すよう上記開口から充填材料を除去する段階とによって実現し得る。
【００１９】
その上、上記の方法は、略平面状の剛性支持ベースを設ける段階と、上記支持ベースに開口を形成する段階と、上記支持ベースの面に粘着性材料を沈積する段階と、上記開口が覆われるよう上記粘着性材料の上にプレートを置く段階と、上記プレート上に薄膜を形成する段階と、上記薄膜の下方の面複数の接合パッドを設ける段階と、上記薄膜構造の下方の面及びそこに設けられた上記接合パッドを晒すよう上記開口内にある上記プレートの一部を除去する段階とによって実現し得る。
【００２０】
【作用】
本発明は、多数の集積回路「チップ」を稠密なアレイ状にパッケージングするために使用する高度にモジュール化された３次元マルチチップモジュールによって構成される。近年のディジタルＩＣ技術の傾向は、より一層の高速な信号速度、即ち、非常に高周波数の動作を目指している。かかる装置はマイクロ波周波数の範囲で動作するので、部品間の物理的距離は部品の性能に重大な影響を与える。従って、多数のチップを非常に近接させて収容する新規のＩＣチップパッケージング技術が開発された。最高のチップ密度は３次元チップ配列で得られる。
【００２１】
３次元マルチチップモジュールにおいて、複数の別個のＩＣチップが、典型的には平面状の基板上に、平面的なアレイ状に実装され、次いで、平面状の基板が積み重ねられる。本発明の平面状のチップ基板は以下ではマルチチップモジュール基板と呼ばれる。便宜上、ｘ及びｙ方向がマルチチップモジュール基板の平面上の軸を定めるために使用され、ｚ方向は平面状の基板に直交する軸を定めるために使用され、即ち、ｚ軸は基板が積み重ねられる方向に一致する。
【００２２】
チップとチップの間の信号速度が制限的な要因である場合に３次元配列内のチップの最適配置を決定する際、モジュール内の機能単位当たりのチップ数（Ｎ_Ｆ ）と、ｘ及びｙ方向のチップとチップの間のピッチ（Ｐ_ｘ ，Ｐ_ｙ ）と、ｚ方向の層と層の間のピッチ（Ｐ_ｚ ）と、他の機能ユニットと通信するために必要な機能ユニットの数（Ｎ_ｓ ）とを考慮する必要がある。機能ユニットは、例えば、ＣＰＵ、コントローラ等のように装置として機能する少なくとも一つのチップの集まりとして定められる。全ての信号供給経路が系の軸に沿った方向に現れる場合、ボード当たりの最適チップ数（Ｎ_ｂ ）は以下の式：
Ｎ_ｂ ＝〔２Ｎ_ｓ Ｎ_Ｆ Ｐ_ｚ Ｖ_ｘｙ／（Ｐ_ｘ ＋Ｐ_ｙ ）Ｖ_ｚ 〕^２／３
で計算することが可能であり、式中、Ｖ_ｘｙ及びＶ_ｚ は、ｘｙ及びｚ方向の電磁波の伝送速度を表わし、夫々の方向の電気的接続に使用される材料に依存する。上記計算は、モジュール当たりの所定数のチップ対し、全ての二つのチップ間の距離（即ち、信号供給経路の長さ）は最小限に抑えられるベきであるという仮定に基づいて進められる。一般的に言えば、Ｖ_ｘｙ＝Ｖ_ｚ の場合、チップ間の距離を最小限に抑えるためには、各層は略正方形であり、モジュール全体は略立方体であることが必要であることは明らかである。Ｐ_ｘ ＝Ｐ_ｚ の場合、最適には基板のｘ及びｚ軸に沿って配置されるチップの数は一致する必要がある。実装されるチップの数が少ない場合でさえ、上式によって意外な結果が得られる。例えば、４個しかチップを使用しない場合、典型的な条件下でボード当たりの最適チップ数は丁度１であり、即ち、チップを積み重ねるだけの場合が最良であることが分かる。しかし、上式の利用は、チップ数が大きい場合、例えば、１０を超える場合に最も意義がある。
【００２３】
上式の別の仮定は、ｚ−軸方向の信号供給経路は直接的であり、即ち、一つの基板上のチップから伝わる信号は別の基板上のチップへの直接的な経路を通る。しかし、周知のマルチチップモジュールにおいて、ｚ−軸方向の経路は基板の縁にあるので、信号路の長さが増大する。本発明によれば、基板の縁から離れ、即ち、マルチチップモジュール基板の主な面上の中間位置にあるチップ基板の表面に取付けられた「ｚ−軸コネクタ」とも呼ばれる「通信バー」が存在する。ｚ−軸コネクタが基板上に設けられたとき、信号は基板の中を通ってｚ−方向に供給される必要がある。しかし、かなり厚い剛性支持ベースの中に高密度の信号路を形成することは困難であるため、ｚ−軸コネクタが支持ベース上に実装される場合、接続の数は制限される。従って、本発明によれば、支持ベースに開口が形成され、これにより、上記支持ベースに形成された薄膜構造の底領域を晒す。次いで、ｚ−軸コネクタが薄膜構造の両面に直接接続され、これにより、非常に高密度の接続が得られる。
【００２４】
【実施例】
以下に添付図面を参照して本発明の実施例を詳細に説明する。
図１を参照するに、本発明の一実施例のマルチチップモジュール１０の断面図が示されている。例示の目的のため、各々が４列からなる実質的に同一の集積回路チップを有する２層だけが示されている。当業者は、本発明に従って付加的な層及びＩＣチップを追加してもよく、ＩＣチップは同一である必要はないことを認めるであろう。
【００２５】
図１において、複数のＩＣチップ２０が支持ベース４０の表面に形成された薄膜構造３０の表面に直接的にフリップチップ実装されている。薄膜構造３０と支持ベース４０の組合せを以下ではマルチチップモジュール基板５０と呼ぶ。フリップチップ接続は、従来技術において周知のはんだバンプでもよく、又は、ここに参考としてその開示を引用する１９９２年１１月１７日に出願された米国特許出願第０７／９７７，５７１号明細書に記載されたワイヤ相互接続（ｗｉｒｅ ｉｎｔｅｒｃｏｎｎｅｃｔｓ）でもよい。フリップチップ実装は、非常に高密度の相互接続を実現し得るので好ましいが、本発明はフリップチップ実装に限定されるものではない。同様に、図示されたＩＣチップ２０は薄膜構造３０に直接実装されているが、ＩＣチップが介挿基板上に実装され、次いで、介挿基板がマルチチップモジュール基板５０に実装されるよう介挿基板を使用してもよい。上記介挿基板はＩＣチップのすぐ近くにバイパスキャパシタを設けるために使用される場合がある。
【００２６】
本発明の好ましい一実施例において、薄膜構造３０は、ポリイミドとパターン化された銅よりなる複数の挟み込まれた層からなる。好ましい形の薄膜構造を製造する方法は、当業者にとって周知であり、詳細に説明する必要はない。パターン化された銅の層は、マルチチップモジュール内に信号供給経路を設けるため使用される。信号線は、略系のｘ及びｙ軸に沿って存在し、制御されたインピーダンスを有するよう作ることが可能である。その上、パターン化された銅の層は、バイパスキャパシタを薄膜構造３０に形成し、薄膜構造内に電力の再分配を供給するため使用し得る。
【００２７】
しかし、好ましくは、本発明の主電力分配は、剛性支持ベース４０の下面（即ち、薄膜構造３０が形成された表面の反対側の支持ベースの表面）に取付けられた電源バー６０によって提供される。図１に示す如く、好ましくは、電源バー６０は、電源バー６０と上に重なるＩＣチップ２０の間の距離が最小限に抑えられるようＩＣチップ２０の列の下方に直接取付けられる。電力は、比較的厚く、従って、低インピーダンスの電源バー６０から支持ベース４０を通して形成された経路７０（図２及び３を参照のこと）を用い、次いで、薄膜構造３０に形成された経路（図示しない）を通してＩＣチップ２０に供給される。支持ベース４０の経路の径は、長さが短い低インピーダンスの電源用経路が得られるよう比較的大きい。前述の如く、薄膜構造３０は、ＩＣチップ上のパッドが適当な電位の電源バーの上に直接存在しない場合には、選択的に電力再分配層を有する場合がある。本発明で使用するのに適当な電源バー及びかかる電源バーの製造方法は、その開示内容をここに参考として引用した１９９２年 ８月 ５日に出願された先の親出願の米国特許出願第０７／９２５，９６２号明細書に記載されている。
【００２８】
上記好ましい一実施例において、電源バー６０は、各々が別々の電位を伝える多数の帯からなる。図１に示した例において、電源バー６０は、３本の電源帯６１、６２及び６３からなる。電源帯の中の２本は、別々の電源電圧のために使用され、第３の帯は接地基準電位に保持されている。勿論、電源帯の数は、ＩＣチップ又は基板に実装された他の部品の要求に従って変わる。
【００２９】
本発明の支持ベースは、シリコン、セラミック、ガラス、又は、他の剛性誘電体のような適当な材料の何れでもよい。導電性、例えば、金属のプレートを使用してもよい。金属製プレートが使用される場合、プレートは薄膜構造の製造と薄膜モジュールの動作に関連した高い処理温度で固い形状的な仕様を保持する能力を有する必要がある。例えば、ポリイミド層は、少なくとも４００°Ｃの温度で略硬化する。その上、金属は、薄膜構造の製造に使用される化学作用を許容し得る必要がある。最後に、電源バーと、薄膜構造及びＩＣチップに電気的電位を供給するため使用される経路から金属製プレートを電気的に絶縁するための構造が付け加えられる。セラミック及びシリコンは、電子応用の用途と関連した高度に開発された技術に起因して好ましい基板材料である。以下に詳細に説明する如く、本発明のマルチチップモジュール基板を構成する処理段階は、支持ベースとして選択された材料に依存して変わる可能性がある。
【００３０】
複数のｚ−軸コネクタ８０が隣接するマルチチップモジュール基板５０を接続するため使用されている。好ましい一実施例において、ｚ−軸コネクタは、異なる基板上のＩＣチップを結合するため使用される複数の信号線を有する。図１に示す如く、例示的なｚ−軸コネクタ８０は、一端でマルチチップモジュール基板５０の上方の面（即ち、薄膜構造３０の上方の面）に接続され、反対側の端で薄膜構造３０の晒された下方の面に接続されている。図１にコネクタは示されていないが、ｚ−軸コネクタ８０と薄膜構造３０の間の接続は、はんだバンプ、ワイヤ相互接続等の適当な手段を用いて行うことが可能である。
【００３１】
薄膜構造３０の下方の面は、支持ベース４０に開口を形成することによって晒される（図２を参照のこと）。かくして、薄膜構造３０は開口９０を塞ぐ。下方及び上方の接合パッド３１０、３２０（図３を参照のこと）がｚ−軸コネクタ８０に接続するため薄膜構造３０に形成される。支持ベース４０に開口９０を形成し、開口を薄膜構造３０で塞ぐことにより、ｚ−軸コネクタを薄膜構造の両面に直接取付けることが可能になる。これにより、製造し得る接続点の密度が著しく高くなるので、層の間の信号路チャンネルの数が著しく増加する。例えば、上述の米国特許出願明細書第０７／９７７，５７１号明細書に記載されたワイヤ相互接続を使用する場合、ワイヤの最小径は１２μｍであるので、相互接続のピッチは２５μｍ程度の短さになる。一方、接続がセラミック製支持ベース上に形成された場合に得られる最大の相互接続密度は、略２００μｍである。
【００３２】
本発明の積み重ねられた層は、隣接する層の間に閉じた冷却チャンネルを形成することが図１から分かる。マルチチップモジュールによって発生された熱を除去するためかかる冷却チャンネルの中に流体を流してもよい。熱の発生及び除去は、高性能３次元マルチチップモジュールの応用における主要な関心事である。冷却チャンネルが必要とされる場合、ｚ−軸コネクタ（又は、受動的なダミーのスペーサ）が最も上のマルチチップモジュール基板の上面と、最も上に実装されたＩＣチップ用のチャンネルを形成するため上面に取付けられた受動的なプレートに付けられる。同様に、冷却チャンネルを閉じるため能動的又は受動的な基板を最も下にあるｚ−軸コネクタに取付けることが可能である。最後に、図示していない縁側のコネクタが、マルチチップモジュールを外部装置とリンクするため付けられる。或いは、最も下にあるｚ−軸コネクタ８０をこの目的のため使用してもよい。
【００３３】
本発明のマルチチップモジュール基板は、多様な方法で製造することが可能であり、その中からいずれの方法を選択するかは支持ベースの材料に一部依存している。本発明のマルチチップモジュール基板の製造方法において、支持ベースが最初に設けられ、経路７０が上記支持ベースに形成される。次いで、薄膜構造が周知の方法を用いて支持ベースの上部に作られる。好ましい一実施例において、薄膜構造３０は、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、又は、他の適当な有機重合体の層と、銅、アルミニウム、又は、他の適当な金属の層の交互の層からなる。銅の層は、ポリイミド層への粘着性を高めるためクロムのような他の材料からなる薄膜を有する場合がある。薄膜構造は、ｚ−軸コネクタを取付ける下方の接合パッドを含むよう作られる。例示の目的のため図３に示された接合パッド３２０は、薄膜構造３０の表面から下方向に突出する。しかし、本発明の好ましい製造方法に従って、接合パッド３２０は薄膜構造３０の下方の面と同じ高さにあることは当業者によって認められるであろう。同様に、接合パッド３１０は、ｚ−軸コネクタに取付けるため薄膜構造３０の上方の面に形成されている。同様に、接合パッド３３０は、ＩＣチップをマルチチップモジュール基板５０に取付けるため形成される。
【００３４】
上述の如く、薄膜構造３０は、経路７０から接合パッド３３０に電力を結合する経路のような手段を含み、バイパスキャパシタと、電力再分配層と、信号供給経路を更に有する場合がある。例示の目的のため、少数の接合パッド３１０、３２０及び３３０と、経路７０しか示していない。実際の実施例において、より多数の上記各素子が存在することは、当業者によって認められるであろう。
【００３５】
接合パッド３１０、３２０及び３３０を含む薄膜構造３０が製造された後、支持ベースの一部は除去され、これにより、支持ベースに複数の開口を形成し、接合パッド３２０を晒す。薄膜構造３０は支持ベースの開口を塞ぐことに注意が必要である。支持ベースの一部を除去する方法は、選択された材料の種類に一部依存する。エッチング、サンドブラスト、又は、旋削処理が、シリコン及びセラミックのような多種類の材料に対し適当である。写真画像化が可能なセラミックがエッチング処理を容易化するために使用してもよい。
【００３６】
しかし、セラミックの中には、薄膜構造に損傷を加える危険性を伴うことなく除去するのが難しいものがある。本発明のマルチチップモジュール基板を形成する他の方法は、薄膜構造を作る前にｚ−軸コネクタ用の開口を形成するため支持ベースの一部を除去する段階を有する。上記の方法は、後の薄膜構造の形成を可能にさせるため、次に開口を覆うか、或いは、充填する段階を必要とする。上記の方法の利点は、開口を覆うために必要とされる材料が支持ベース用に使用し得るある種のセラミックよりも容易に薄膜構造の作成後に除去し得る点である。
【００３７】
他の方法は、図２に示された如く、開口９０と経路孔７０がそこに形成された支持ベース４０から始める。一実施例において、高温のポリイミド、又は、低い融点又は軟化点のガラスのような粘着性の材料が支持ベースの上部に沈積される。次いで、かなり薄いプレートが粘着性材料の表面に接着される。粘着性材料とプレートの厚さは、機械的なサポートと経路の製造の要求に従って制御することが可能である。セラミック、シリコン、又は、ＰＷＢ（印刷配線ボード）材料から作られたプレートは、典型的に４００μｍ乃至１２００μｍの厚さを有する。粘着性層は典型的に２５μｍ乃至１００μｍの厚さがある。次いで、経路孔は、粘着性材料及びプレートを通して延ばされ、経路が経路孔に形成される。或いは、最初に経路孔のない支持ベース４０が形成され、第１の段階で３層の全て（即ち、支持ベースと、粘着性材料と、プレート）を通る経路孔が形成される。経路孔は、レーザー溶融又は反応性イオンエッチングのような通常の手段を用いて層に形成される。次いで、薄膜構造が経路７０及びｚ−軸コネクタに接続するための接合パッドと共にプレートの上部に作られる。最後に、開口９０の上に重なるプレートの一部が、次いで取付けられるｚ−軸コネクタ用の接合パッドを晒すためエッチング除去される。
【００３８】
本発明の他の製造方法において、そこに開口９０が形成された支持ベース４０は、ＫＡＰＴＯＮ（「ＫＡＰＴＯＮ」は、デラウェア州ウィルミントン市のＥ．Ｉ．デュポン（Ｅ．Ｉ． ＤｕＰｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ）社の登録商標）、即ち、電子産業で広く普及しているポリアミドのような材料の乾燥薄膜で覆われる。この膜は、熱的なラミネーション又は上述の粘着力を用いて支持ベースに取付けることができる。支持ベースの開口は、ポリイミド、ガラス又は金属のような容易にエッチングし得る材料で充填される。次いで、薄膜構造がＫＡＰＴＯＮ層の上に作られ、上述の如く、両方の面に接合パッドが含まれる。最後に、充填材料がエッチング除去され、ｚ−軸コネクタの接続用の接合パッドを含む薄膜構造の下面を晒すようＫＡＰＴＯＮの一部又は開口に架かる他の膜がエッチング除去される。
【００３９】
本発明の他の製造方法は、前述の方法と同様に、そこにｚ−軸コネクタ用の開口が形成された支持ベースから始める段階を有する。グラファイトのような適当な材料のプレートが支持ベース上に置かれ、上記開口は、ガラス又は金属のような容易に除去し得る材料で充填される。好ましくは、充填材料は、開口が完全に充填されることを保証するため流される。充填された支持ベースの冷却後、グラファイトのプレートが除去され、支持ベースの上方の面は、滑らかな面を作り、場合によってはプレートと支持ベースの間のギャップに流れ込むことのある全ての充填材料を除去するよう磨かれる。ｚ−軸コネクタ接合パッドを含む薄膜構造が、支持ベースの滑らかにされた表面上に形成される。最後に、充填材料がエッチング又は溶融等によって除去され、ｚ−軸コネクタ用の接合パッドを晒す。勿論、金属充填材料が使用される場合、その金属は、選択的なエッチングを可能にさせるため、接合パッドに使用された金属とは異なる金属であることが必要である。かかる本発明の他の製造方法の変形において、金属が開口の壁に沈積され、ガラスのような充填材料が開口の残りの部分に設けられる。これにより、金属をエッチングして充填材料をプラグとして容易に除去し得るようになる。
【００４０】
【発明の効果】
本発明のマルチチップモジュール基板によれば、３次元マルチチップモジュールに積層された基板の間に高密度相互接続を得ることができる。厚い支持ベースは、非常に薄いために剛性を維持し得ない薄膜構造を支持するだけではなく、ＩＣチップの下に直接設けられた比較的大きい径の経路を使用することによって低抵抗性の電源及び接地線用電気的経路を提供する。薄膜構造により、厚い膜（例えば、セラミック）技術を用いる場合には得られないインピーダンスの制御された高密度の信号線及び相互接続線が得られる。薄膜構造の上面及び下面に接続し得る性能によって、薄膜構造に画成される接合パッドを小さくし得るので、垂直方向（ｚ−軸）の相互接続密度は著しく増大する。
【００４１】
本発明をその好ましい実施例を参照して説明したが、ここに記載した通りの構造に対し多数の等価物及び置換物が存在することは当業者にとって明らかである。例えば、本発明は３次元マルチチップモジュールに関して説明されているが、本発明には、２次元マルチチップモジュール、或いは、超小型電子部品が高密度薄膜構造の両面に実装された別の応用に対し適用可能性があることは、当業者によって容易に認められる。従って、本発明は、上記の発明の詳細な説明の記載に限定されることなく、特許請求の範囲に記載した事項だけに基づいて理解されることを意図するものである。
【図面の簡単な説明】
【図１】２枚のマルチチップモジュール基板よりなる本発明のマルチチップモジュールの断面図である。
【図２】製造の中間段階に本発明で使用される剛性支持ベースの斜視図である。
【図３】本発明によるマルチチップモジュールの断面図である。
【符号の説明】
１０ マルチチップモジュール
２０ ＩＣチップ
３０ 薄膜構造
４０ 支持ベース
５０ マルチチップモジュール
６０ 電源バー
６１，６２，６３ 電源帯
７０ 経路孔
８０ ｚ−軸コネクタ
９０ 開口
３１０，３２０ 接合パッド

Claims (11)

1. 略平面状の剛性支持ベースを設ける段階と、
   該剛性支持ベースに少なくとも一つの開口を形成する段階と、
   該支持ベースの該開口の各々を充填する段階と、
   該支持ベースの面を平面化する段階と、
   該支持ベースの上記平面化された面に薄膜構造を形成する段階と、
   該開口を再び開け該薄膜構造の下面を晒すよう、該開口から充填材料を除去 する段階とからなる、超小型電子部品用基板の製造方法。
2. 該剛性支持ベースはシリコン又はセラミックからなる請求項１記載の方法。
3. 前記開口は金属で充填される請求項１記載の方法。
4. 前記開口はガラス又はポリイミドで充填される請求項１記載の方法。
5. 前記開口は部分的に金属で充填され、部分的に他の材料で充填される請求項１記載の方法。
6. 前記薄膜構造は複数の誘電性層で挟まれた複数のパターン化された金属層よりなる請求項１記載の方法。
7. 前記金属層は銅よりなり、前記誘電性層はポリイミドよりなる請求項６記載の方法。
8. 前記薄膜構造はその両方の面に接合パッドを有する請求項６記載の方法。
9. 前記剛性支持ベースの上記面の間に経路を形成する段階を更に有する請求項１記載の方法。
10. 前記剛性支持ベースの前記開口を充填する段階は、該剛性支持ベースをプレートで覆い、該開口に流体を流し、該流体を硬化し、該プレートを除去する段階よりなる請求項１記載の方法。
11. 略平面状の剛性支持ベースを設ける段階と、
    該支持ベースの面にプレートを実装する段階と、
    該支持ベースに複数の経路を形成する段階と、
    該プレートに複数の接合パッド領域を形成する段階と、
    該プレート及び該接合パッドの上に多層薄膜構造を形成する段階と、
    該接合パッドを晒すよう該支持ベースの一部と該接合パッドの下にある該プレートを除去することにより該支持ベースに開口を形成する段階とからなる、超電子小型部品用基板の製造方法。

Images