JPH05218287A - コンピュータシステム内への機能的サブシステム形成方法 - Google Patents

コンピュータシステム内への機能的サブシステム形成方法

Info

Publication number
JPH05218287A
JPH05218287A JP4258706A JP25870692A JPH05218287A JP H05218287 A JPH05218287 A JP H05218287A JP 4258706 A JP4258706 A JP 4258706A JP 25870692 A JP25870692 A JP 25870692A JP H05218287 A JPH05218287 A JP H05218287A
Authority
JP
Japan
Prior art keywords
subsystem
carrier
flexible
dielectric layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4258706A
Other languages
English (en)
Other versions
JPH0658941B2 (ja
Inventor
Charles T Perkins
ティモスィー パーキンズ チャールズ
Gustav Schrottke
シュロットケ グスタフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05218287A publication Critical patent/JPH05218287A/ja
Publication of JPH0658941B2 publication Critical patent/JPH0658941B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 コンピュータシステム全体をフレキシブルキ
ャリアの最小領域に効率的に製造及びパッケージ化する
こと。 【構成】 本発明によるサブシステム１は、フレックス
キャリア２の一つ以上の側上に、回路化された導電信号
線を有する誘電体物質からなるフレキシブルキャリア２
を得ることによって製造される。回路配線は、当然マル
チチップモジュール１の型に整合されており、このフレ
ックスキャリアに載置されるべく機能する。次いで光画
像形成化可能な誘電体層８が回路化されたキャリア２の
好適部分上に載置され、次いでバイア１０、１６、２２
が誘電体層の内部に形成され、更に導電物質１１が充填
される。誘電体層の最上側は必要に応じて回路化され
る。追加層１４は必要に応じて上記と同様のプロセスに
よって組み立てられる。導電性パッド３３、３７がモジ
ュールに直接取り付けられたチップ入力／出力に相互接
続ポイントを提供するために最上の回路の誘電体層２０
上に形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、縮小された領
域と全体的複雑性とを有するマルチチップモジュールの
製造に関する。特に、多数の集積回路（以降、ＩＣ又は
チップと称する）を支持することができるモジュールが
フレキシブルキャリア上に形成され、これによって、機
能的サブシステム、即ち、メモリ、プロセッサ、グラフ
ィック、ＳＣＳＩアダプタ、Ｉ／Ｏドライバ、その他の
ようなコンピュータ機能の複雑な（コンプレックス）領
域がフレキシブルキャリア上に取り付けられることがで
きる。
【０００２】
【従来の技術】現在、多数の異なる形状のチップをフレ
キシブルキャリアに取り付けることは公知である。例え
ば、米国特許第４，９６７，９５０号は、制御された崩
壊チップ結合型（Ｃ４）のＩＣのフレキシブル基板への
直接的装着について示している。ピンスルーホール（Ｐ
ＴＨ）パッケージと、ワイヤボンディングと、リード端
子がソルダパッドに位置合わせされ、次いでソルダがリ
フローされる表面取り付け技術（ＳＭＴ）のチップとを
含む他の形状のチップもフレキシブル基板物質に取り付
けられ得る。
【０００３】さらに、従来の技術は、コンプレックス領
域、又は特定の機能を提供するために用いられることが
できるアイランドを形成するように、フレキシブル基板
上に種々のパッケージ形状に多数のチップをパッケージ
化する可能性を有している。米国特許第４，５６７，５
４３号は、複数のＳＭＴ及びＰＴＨパッケージを受容す
ることができる両面フレキシブルモジュールを開示して
いる。米国特許第４，４９５，５４６号は、母板の結合
スリットに挿入されることができる、当該基板上に複数
のチップを有するフレキシブル基板について記述してい
る。米国特許第５，０２８，９８３号は、一端が基板と
接触するように薄膜から外側へ延出しており、かつ他端
がＩＣの接点パッドと接合されている、ビームリード端
子を有する薄膜を開示している。米国特許第４，９８
７，１００号と第４，９３７，７０７号では、インター
ポーザ型の配置の使用により、フレキシブルキャリアに
取り付けられたＣ４型チップが開示されている。ＩＢＭ
のＴＤＢの“Concept for Forming Multilayer Structu
res for Electronic Packaging”（電子パッケージのた
めの多層構造体を形成するための概念）は、チップをフ
レキシブル薄膜上に載置し、次いでフレキシブル薄膜
が、この薄膜の両側に挟まれて配置されている熱スプレ
ッダデバイスによって薄膜自体が包囲されることを開示
している。
【０００４】異なるタイプの電子的デバイスに種々の機
能を提供するため、フレキシブル基板に複数の相互接続
されたチップが取り付けられる時に生成されるコンプレ
ックス領域を使用することも公知である。例えば、米国
特許第４，１７７，５１９号及び第４，０８１，８９８
号は、計算器製造のために、当該フレキシブルキャリア
上に電子構成要素を有するフレキシブルキャリアを使用
することを開示している。さらに、米国特許第４，５９
８，３３７号及び第４，０６４，５５２号では、機能的
領域を使用した腕時計の製造方法が示されている。米国
特許第４，９９０，９４８号は、当該フレキシブルプリ
ント回路板上にチップを含むフレキシブルプリント回路
板を有するカメラレンズが開示されている。米国特許第
４，８４３，５２０号は、第１及び第２の基板に取り付
けられているフレキシブル薄膜に取り付けられている電
子構成素子を有する電子的回路モジュールを開示してい
る。米国特許第４，１０４，７２８号は、ハウジング内
に配置されている当該基板上に形成された配線パターン
を含むフレキシブル基板を有する電子装置を開示してい
る。
【０００５】フレキシブル回路を形成するために、上に
集積回路デバイスが取り付けられたフレキシブルキャリ
アは、従来の技術において周知である。しかしながら、
コンピュータ産業における現在の需要は、コンピュータ
システムの設計者によって、より効率的にパッケージ化
されることができる、より狭い領域により多くの機能性
を設けることを必要とする。より多くの機能性を提供す
るために、モジュールが、プレーナ板又は回路カードに
直接取り付けられているマルチチップモジュール（ＭＣ
Ｍ）が使用されてきた。この方法は、ＭＣＭが取り付け
られるキャリアの高いコスト（ＭＣＭ入力及び出力（Ｉ
／Ｏ）の複雑性による）、及びモジュールの入力及び出
力（Ｉ／Ｏ）の効率的な相互接続に付随する問題などを
含むいくつかの欠点を有する。関連する技術に見られる
他の問題は、フレキシブルキャリア上に取り付けられる
チップを装着かつ相互接続させるために必要とされる領
域にある。即ち、チップと電子デバイスとの間の相互接
続、又は他のパッケージ化レベルのために、リード端子
が、チップからＭＣＭ又はフレキシブル基板の周囲へ延
出される、「ファンアウト」が必要とされる。
【０００６】これによって、コンピュータにおいて使用
するための複数の高密度搭載された電子デバイスからな
る機能的サブシステムを効率的に提供する手段が、大い
に所望されることを見ることができる。
【０００７】
【発明が解決しようとする課題】従来の技術と対照し
て、本発明は、フレキシブルキャリアに取り付けられる
ＭＣＭの領域を縮小させるコンピュータにおける機能的
サブシステムを製造する方法を提供する。同様に、この
サブシステムのコンプレックス機能的領域（ＭＣＭ）が
システムケーブルに取り付けられるので、システムプレ
ーナ上で追加スペースを利用することができる。
【０００８】
【課題を解決するための手段】本発明は、局所的コンプ
レックス機能的領域、即ちフレキシブルキャリア上に組
り付けられた多層マルチチップモジュール（ＭＣＭ）キ
ャリアを含んでいる。これによって、局所的コンプレッ
クス領域はコストの高いプレーナに取り付けられること
は必要とされないが、標準的なプリント回路板（ＰＣ
Ｂ）より高い配線密度を保持することができ、従ってあ
まり経費のかからないフレキシブルケーブル、即ちキャ
リアに固定される。フレキシブルキャリアは、ＭＣＭへ
インターフェースを提供するだけでなく、機能を利用し
ているシステムへのインターフェースをも提供する。サ
ブシステムのあまり複雑でない領域もフレキシブルキャ
リア上にあって、このフレキシブルキャリアは、低Ｉ／
Ｏ（入力／出力）チップ、受動デバイスのような、ＭＣ
Ｍに取り付けられる必要のない機能のノンコンプレック
ス構成素子を直接受容する。これに対して、局所的コン
プレックス機能領域、即ちＭＣＭは、カスタムＡＳＩＣ
（特定アプリケーション集積回路）、プロセッサ、高周
波数アナログ部品、及び他の高Ｉ／Ｏ（入力／出力）チ
ップのような高パフォーマンスの直接チップ装着（ＤＣ
Ａ）取り付け構成素子のみを含んでいる。従って、この
ように、コンピュータ機能全体が構成され、フレキシブ
ルキャリアアセンブリにハウジングされる。
【０００９】コンプレックス及びノンコンプレックス領
域を含む本発明のサブシステムは、当該フレキシブルキ
ャリアの少なくとも一つの側上に、回路化された導電信
号線を有する誘電体物質のような好適なフレキシブルキ
ャリア層を得ることによって製造される。回路化配線
は、当然、ＭＣＭの型に整合し、かつフレキシブルキャ
リアに載置されるように機能する。次いで、光画像形成
化可能な誘電体層は、回路化されたキャリアの好適部分
にわたって配置され、層の内部にバイアが形成され、か
つ導電物質が充填される。誘電体層の最上側は、必要に
応じてフレキシブルキャリア回路配線に相互接続される
電気信号伝送線を形成するために回路化される。次い
で、追加層は、上記と同一のプロセスにより、必要に応
じて組み立てられる。導電性パッドは、モジュールに直
接取り付けられるチップＩ／Ｏ用に相互接続ポイントを
提供するため、最上回路の誘電体層上に形成される。
【００１０】
【実施例】図１は、参照番号１によって示された本発明
のマルチチップモジュールとフレキシブルキャリア（サ
ブシステム）１である。上に載置されるべき機能の複雑
性に依存して電気的に構成されたフレキシブル基板２が
設けられている。例えば、上に一つ以上の回路層を有す
るフレキシブルケーブルだけでなく、細密な回路配線、
全体的又は部分的接地面、及び高パフォーマンスネット
ワークのための制御されたインピーダンス回路又はスト
リップ線を提供するフレキシブルキャリアも使用される
ことができる。本発明の好ましい実施例において、フレ
キシブルキャリア２は、ポリイミドなどのような誘電体
物質からなる単一のフレキシブル層から製造される。さ
らに、フレキシブルキャリア２は誘電体層の各側上に配
置されている導電物質の層を含んでいる。フレキシブル
キャリア２に配置されている導電体層の回路化も提供さ
れ、かつこの回路化は構成されるべきコンプレックス
（複雑）機能領域のタイプに依存する。フレキシブルキ
ャリア２上のこれらの回路層は、当該回路層上に伝導信
号線及び他の回路を残すために、導電シード層上に導電
線をメッキすることによって、又は、キャリア２の誘電
体層の表面全体を金属被覆し、エッチング又は他のプロ
セスによって不必要な物質を除去することによって、誘
電体物質上に加えられた銅又はアルミニウムのような導
電体物質から構成される。このように、専用（パッケー
ジ化されるべき複雑な機能に特有な）回路層４及び６
は、キャリア２上に形成され、バイア３及び３８と共に
図１に示されている。これらのバイア３及び３８は、フ
レキシブルキャリア２（例：低Ｉ／Ｏ（入力／出力）Ｉ
Ｃ）に直接取り付けられているノンコンプレックス（複
雑でない）構成素子と、サブシステム１のコンプレック
ス領域に取り付けられるべきチップのような他のデバイ
スとの間に相互接続を提供するだけでなく、回路層４と
６の間にも相互接続を可能にする。従って、フレキシブ
ルキャリア２がサブシステム１の局所的コンプレックス
領域（ＭＣＭ）によって必要とされることもある配線層
（４、６）の内の二つを提供することができ、これによ
って、図４〜図１３に記述されているように、局所的コ
ンプレックス領域を形成する間は、引き続いて追加され
るべき配線層の数を減少させるのが見られる。補強材４
０が示されており、本発明の構造に剛体ベースを設ける
ために用いられ、さらにこの補強材は、アセンブリと動
作の両方の間にモジュール１に熱的強化及び熱膨張整合
制御を提供するために用いられることができる。補強材
４０は、一般的に、セラミック又はシリコンの物質から
構成されている。補強材４０は、キャリア２と、マルチ
チップモジュール１、即ちコンプレックス領域上のチッ
プとの間の不整合熱膨張係数に起因するストレス（応
力）を減少させる。しかしながら、モジュール１とキャ
リア２との間の熱膨張係数における差はあまり大きくな
いので、補強材４０が本発明の製造時にだけ用いられ、
本発明の終了時には除去されるという使用法が多い。
【００１１】第１誘電体層８が、キャリア２の補強材４
０とは反対側に取り付けられているのが示されている。
誘電体層８は、連続する回路層とチップＩ／Ｏとを介し
てキャリア２の回路層６へのアクセスを提供するバイア
１０を含んでいる。回路層６は、引き続いてマルチチッ
プモジュール（ＭＣＭ）の頂部に載置されている集積回
路デバイスによってアクセスされるべき入力／出力相互
接続ポイントを含んでいる。導電物質は、誘電体層８の
キャリア２の反対側に配置されている回路層１２から電
気的接続が行われるようにバイア１０（図６）内に置か
れる。他の誘電体層１４が示されており、かつ回路層１
２に隣接して配置されており、さらにこの誘電体層１４
は、連続する回路層又はチップＩ／Ｏと、誘電体層８の
回路層１２との間の接続を可能とする、当該バイア内部
に配置されている導電物質を有するバイア１６を含んで
いる。他の層１８が回路化され、誘電体層１４のキャリ
ア２の反対側上に設けられている。誘電体層２０と、連
続して形成されるバイア２２とが回路層１８に隣接して
おり、かつ誘電体層１４の頂部に垂直に積み重ねられて
いるのが示されている。ここでも、導電物質は、層２０
のキャリア２とは反対側に置かれている他の専用回路層
２４からの相互接続を提供するためにバイア２２内に置
かれる。誘電体層と回路層の数は、サブシステムの複雑
性、即ち、いくつの配線がチップを相互に接続させるた
めに必要とされるか、及び他のいくつの回路がサブシス
テムのために必要とされるかによって決定される。電気
的接続手段２６は誘電体層２０上に設けられていると共
に、集積回路デバイス２８のＣ４のソルダボールのよう
なソルダボール相互接続ポイント３０との電気的接続を
提供するように、回路層２４と連絡している。このよう
に、チップ２８は、誘電体層８、１４、２０及び回路層
（配線層）１２、１８、２４の各々を介して、キャリア
２及び、相互接続を必要とする任意の他の電気的構成素
子とも電気的に相互接続される。さらに、チップＩ／Ｏ
３０は、ファンアウトの必要性を除くことによってサブ
システム１の局所的コンプレックス領域（ＭＣＭ）の領
域を縮小するために、フレキシブルキャリア層４、６の
対応するＩ／Ｏ相互接続ポイントに垂直に位置合わせさ
れることができる。従って、他の構成素子及びサブシス
テムに配線（ワイヤリング）を設けるために従来のＭＣ
Ｍにおいて用いられたファンアウトは、チップをフレキ
シブル取り付けモジュールに取り付けるための直接チッ
プ取り付け（ＤＣＡ）技術を用いることによって除去さ
れる。
【００１２】本発明の好ましい実施例において、ＤＣＡ
は、Ｃ４装着の場合のように、チップをフェイスダウン
ボンディングによって取り付けるために用いられる。さ
らに、高Ｉ／Ｏチップに関しては、本発明によって、領
域アレイのフットプリント（足跡状）も考慮に入れられ
る。本明細書に文献引用されている１９９１年１０月４
日に申請された米国出願番号０７／７７１６９５では、
単一基板上に異なるように構成されたチップを相互接続
させる種々の方法について記述している。特に、元来、
Ｃ４技術又はワイヤボンディングのような他の種類の取
り付け方法を用いるように構成されている異なるように
構成されたチップがどのようにフェイスダウンボンディ
ングによって取り付けられ得るかが示されている。チッ
プの可能とされる最小の「フットプリント」が提示さ
れ、これにより、コンプレックス領域に必要とされる領
域が最小限におさえられるので、フェイスダウンボンデ
ィングによって取り付けられるチップが好ましいとされ
る。これらのチップをワイヤボンディング（接合）する
ことは可能であるが、装着が必要とされる領域が増大さ
れる。
【００１３】図１は、ノンコンプレックス素子３２、３
４、及び３６も示しており、これらの素子はフレキシブ
ルキャリア２のノンコンプレックス領域に直接載置さ
れ、これによってフレキシブル基板２上に形成されるべ
き局所的コンプレックス領域（ＭＣＭ）の必要寸法と複
雑性とを縮小させることができる。例えば、デバイス３
２は、コンデンサなどであってもよく、表面取り付け技
術（ＳＭＴ）方法によってフレキシブルキャリア２に相
互接続されているのが示されている。パッド３３は、キ
ャリア２上に形成され、デバイス３２上の対応する電気
的接続パッドが共に位置合わせされ、次いで例えば半田
付け等の結合治金術がリフローされる。デバイス３４
は、ワイヤボンディング技術によってフレキシブルキャ
リア２に取り付けられているのが示されており、この
際、導電体３５が、チップ３４上のＩ／Ｏからキャリア
２上の電気的接続パッド３７へと載置される。さらに、
ピンスルーホール（ＰＴＨ）デバイス３６が、導電物質
の内部表面周囲がメッキされ、かつフレキシブルキャリ
ア２内で形成されたバイア３８によって、フレキシブル
キャリアに接続されているのが示されている。デバイス
３６のキャリア２上への載置に引き続いて、デバイス３
６のＩ／Ｏ（ピン）をフレキシブル回路層４と結合させ
るために互換性の治金がリフローされる。
【００１４】図２では、上に位置する多重コンプレック
ス機能領域１を有するフレキシブル基板２の平面図が示
されている。これによって、在来的にプリント回路板に
載置されたコンピュータ機能の全部ではないが、多数が
フレキシブルキャリア２などに固定され得る。
【００１５】図３は、単一コンプレックス機能領域の平
面図を示している。ここでも、フレキシブルキャリア２
が示されており、低Ｉ／Ｏ集積回路デバイス、並びにコ
ンデンサ及びレジスタの様な受動デバイス（素子）のご
ときノンコンプレックス電子構成素子３２、３４、３
６、及び４４が当該キャリアに取り付けられているのが
示されている。相互接続手段４２は、キャリア２が、コ
ンピュータシステム内に取り付けられるＩ／Ｏコネクタ
等に相互接続されるのを可能にするフレキシブルキャリ
ア２に配置されているのが示されている。パッドを含む
相互接続ポイント４２は、フレキシブルキャリアをプリ
ント回路板などに電気的に接続させるように用いられ
る。ここでも、使用されるチップ及び物質の熱的特性に
依存して本発明に含まれてもよい補強材４０が示されて
いる。相互接続ポイント２６がコンプレックス領域の最
上層の表面上に示されている。相互接続ポイント２６
は、局所的コンプレックス機能領域１上に置かれるべき
チップのＩ／Ｏ相互接続ポイントの型を結合させるため
に互換性の導電パッドを含んでいる。図１に示されるよ
うに、かつパッケージ化されるべきコンピュータ機能に
必要とされるままに、当然、Ｉ／Ｏ２６は、上記の配線
層（回路層）を介してノンコンプレックスデバイス３
２、３４、３６、４４と、キャリア相互接続ポイント４
２と、又は相互に、電気的に接続される。
【００１６】図４〜図１３は、図１に示されるように、
本発明の製造方法を説明するために用いられる。図４で
は、当該フレキシブルキャリアの両側に回路層４及び６
が配置されているフレキシブルキャリア２が示されてい
る。回路層６に隣接しておりかつ補強材４０の反対側に
あって、キャリア２上に載置された後の誘電体層８が示
されている。誘電体層８は光画像形成化可能ポリイミド
などから組成されていると共に、ホットロールラミネー
ションなどのような在来の手段によってキャリア２上に
載置される。受動素子３２、３４、３６は、前のプロセ
スによってキャリア２に載置されてもよいし、又は本発
明の局所的コンプレックス機能領域の完了に引き続いて
フレキシブルキャリア２に取り付けられてもよい。受動
素子３２、３４、３６は図４〜図１３の各図に示されて
いるが、これらの素子が、サブシステム１の局所的コン
プレックス領域の製造プロセスの前、又は後に、固定さ
れてもよいことが理解されるべきである。
【００１７】図５では、バイア１０は、エッチング、レ
ーザ削摩又は同様の技術を含む多数の在来の方法のどの
方法によっても誘電体層８内に形成される。好ましい実
施例において、マスクが、誘電体層８の最上部に載置さ
れ、光化学放射露光され、これにより誘電体層８の露光
部分を除去してバイア１０を形成する。図６は、バイア
１０内に配置された導電物質１１を示している。好まし
い実施例において、導電物質１１は、バイア１０の中へ
電着されるか又はメッキされる。スキージング(squeezi
ng) などのような他の方法も、バイア１０内に導電物質
を載置するために用いられることができる。
【００１８】図７は、誘電体層８の最上部に形成され
る、例えば、銅又はアルミニウムなどの導電物質の専用
回路層１２を示している。この回路層１２は、複数の電
気信号伝送線からなり、連続して取り付けられているＩ
Ｃが相互に、かつ他のサブシステムなどのコンピュータ
における他の素子と連絡することを可能にする。導電物
質のシード層は、アルミニウム又は銅等の導電線を層８
上にメッキするためのベースを提供するように誘電体層
８の最上部へスパッタリングされるか、さもなければ載
置される。誘電体層８へ回路層１２を載置するさらなる
方法は、導電メタルによって層の表面全体を被覆し、次
いでエッチングによって所望される導電線を除く全ての
メタルを除去することとを含んでいる。図５〜図７に示
されている一連のステップが相互交換できることに留意
されたい。例えば、専用回路層１２は、上記の方法によ
って層８に最初に用いられてもよい。引き続いて、バイ
ア１０は、例えば、エッチングによって、回路層１２と
誘電体層８とを貫通して形成され、次いで導電物質１１
がバイア１０に追加されてもよい。これによって、本発
明を製造するために用いられる方法が図面に示されてい
るステップのシーケンスに限定されないことが見られ
る。さらに、当業者は、回路層１２の線が、バイア１０
が導電物質が充填されるのと同時に形成されることがで
きることを理解するであろう。例えば、導電物質のシー
ド層をスパッタリングするステップは、バイアを充填
し、次いで層１２の回路配線の連続メッキのためのベー
スを提供するために用いられることができる。さらに、
層１２の伝送線に必要とされる導電物質を除く全ての導
電物質を除去する前に、バイア１０は、導電物質で層８
の表面全体を被覆するステップの間に導電物質を充填さ
れることができる。
【００１９】さらに、最初層の誘電体層８とその対応す
る回路層１２とが一度キャリア２上に載置されると、導
電物質１１がフレキシブルキャリア２のマルチチップモ
ジュール１への電気的接続を効果的に終了する。従っ
て、フレキシブルキャリア２に対する相互接続ポイント
が、マルチチップモジュールの最初の誘電体層８の最上
部表面に設けられる。さらに、フレキシブルキャリア２
の回路層４、６が、いかにして局所的コンプレックス領
域の最初の二つの回路層を形成するか、例えば、層１２
がサブシステム１の第３の配線層（回路層）と見なされ
得ることが示されている。
【００２０】図８については、第２の誘電体層１４がラ
ミネーティング等の手段によって、層８の最上部の表面
及び対応する回路層１２に積層される。次いで、図９に
示されるように、回路層１２に導電パスを提供するため
に、誘電体層１４内にバイア１５が形成される。図１０
では、導電物質１６がバイア１５内に配置されており、
送電線の他の専用回路層１８が、誘電体層１４の層８と
は反対の表面に配置されているのが示されている。ここ
でも、バイア１５を形成し、誘電体層１４の上に回路層
１８を配置し、かつバイア１５内に導電物質を供給する
一連のステップは、上記のように相互交換可能、かつ組
み合わせ可能である。図１１は、回路層１８の相互接続
ポイントに対応して当該誘電体層２０内に形成されるバ
イア２１を有する、誘電体層１４の最上部に配置される
第３の誘電体層２０を示している。上記のように、層２
０は、第２誘電体層１４及び回路層１８の表面にラミネ
ートされ、次いでバイア２１が、エッチング、レーザ削
摩、光画像形成化などの手段によって、層２０内に形成
されてもよい。この様に組み立てられた層の数は、チッ
プを、チップ相互間で、かつフレキシブルキャリア２に
相互接続させるために必要とされる配線密度によって決
定される。
【００２１】図１２は、上記の手段によって誘電体層２
０に載置されている回路層２４と、バイア２１内に配置
されている導電物質２２とを示している。従って、誘電
体層２０の最上表面に配置されている専用回路層２４
が、バイア１０、１６、２２を貫通して、フレキシブル
キャリア２の回路層６と電気的接続されているのが見ら
れる。
【００２２】集積回路デバイス２８が、コンプレックス
機能領域に取り付けられるためには、互換性結合物質
が、回路層２４とチップのＩ／Ｏ相互接続ポイント３０
の中間に配置されなくてはならない。相互接続ポイント
２６は、例えばソルダボールの様なチップＩ／Ｏ３０を
回路層２４とインターフェースさせるための導電結合物
質を含んでいる。結合物質２６は、導電性エポキシ、ペ
ーストなどだけでなく、ソルダパッド又は突起物を含ん
でいることもある。コンプレックス領域に配置されてい
るＩ／Ｏ相互接続ポイント２６のタイプは、本明細書に
文献引用された特許出願に関する記述同様、コンプレッ
クス領域によって供給される機能を提供するために必要
とされる一つ以上のチップのタイプに依存する。
【００２３】図１３は、結合手段２６によって回路層２
４に取り付けられた集積回路デバイス（ＩＣ）２８を有
する完成されたマルチチップモジュール１を示してい
る。ＩＣ２８は、垂直に位置合わせされ、かつフレキシ
ブルキャリア２の回路層６の対応するＩ／Ｏ相互接続ポ
イントと電気的に接続している。従って、本発明がいか
にして、フレキシブルキャリアに固定されるべきマルチ
チップに必要とされる領域の大きさを縮小するかが見ら
れる。補強材４０は、製造工程が完成したので除去され
る。補強材４０は、構成素子の熱膨張特性によって必要
とされるときもあり、必要とされないときもある。
【００２４】チップ２８と連結パッドの保護は、カプセ
ル（密封）エポキシのような好適な物質によって、チッ
プ２８を閉じ込めることによって実行される。このカプ
セル３１は、チップ２８と層２０（図１３）のような対
応する誘電体層の間の熱膨張における差によって生じる
チップＩ／Ｏ結合上のストレスも解放し、これによって
補強材４０の除去を可能とする。
【００２５】
【発明の効果】再び図２に戻って、コスト削減すると共
に、製造プロセスの効率を最大限に活用するために、単
一のフレキシブル基板のキャリア２に平行に多重コンプ
レックス領域の構成をプロセスする事が可能であること
に注目されたい。
【００２６】従って、図示されかつ説明されている本発
明は、単一ユニットとしてのコンピュータ機能全体をパ
ッケージ化する手段、又はコンプレックス及びノンコン
プレックス領域を含むサブシステムでもある。これらの
機能は、映像可能出力、マイクロプロセッサ、並びにキ
ーボード、ディスプレイ、マウスコントローラ等の出力
／入力デバイスを含んでいる。コンピュータシステムの
効率は、集積回路デバイスの間の最小の相互接続距離に
よって増大する。このように、コンピュータシステムの
開発者が新たなシステムをより効率的に設計することが
できるように、コンピュータサブシステム全体が、フレ
キシブル基板上の最小の領域に効率的に製造かつパッケ
ージ化されることができる。
【図面の簡単な説明】
【図１】典型的な局所的コンプレックス機能領域とノン
コンプレックス領域とを示す本発明のサブシステムの断
面図である。
【図２】複数のコンプレックス機能領域を有するフレキ
シブルキャリアの平面図である。
【図３】典型的な個々の構成素子が示されているコンプ
レックス領域とノンコンプレックス領域の平面図の概略
図である。
【図４】本発明による、フレキシブルキャリアに誘電体
層を載置する初期ステップを示す断面図である。
【図５】図４におけるフレキシブルキャリアに載置され
た誘電体層内におけるバイア形成を示す図である。
【図６】バイア内の導電物質の載置を示す他の断面図で
ある。
【図７】誘電体層の最上表面に形成された回路層を示す
図である。
【図８】本発明による第１の層の回路層上に載置された
第２の誘電体を示す図である。
【図９】第２の誘電体層内に形成されたバイアを示す図
である。
【図１０】回路化され、かつ導電物質がバイア内に載置
されている第２の回路層を示す他の断面図である。
【図１１】第２の層上に載置されたバイアが内部に形成
されている第３の誘電体層を示す図である。
【図１２】第３の誘電体層の回路化と、バイアの中への
導電物質の載置とを示す図である。
【図１３】コンプレックス領域である第３の誘電体層に
取り付けられたチップを有する完成されたサブシステム
を示す図である。
【符号の説明】
１ マルチチップモジュール ２ フレキシブルキャリア ４、６ 回路層（配線層） ８ 第１誘電体層 １０、１６、２２ バイア １２ 回路層 １４ 第２誘電体層 ２０ 第３誘電体層 ２６ 電気的接続手段 ２８ ＩＣ ３０ 相互接続ポイント ３２、３４、３６ ノンコンプレックス素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グスタフ シュロットケ アメリカ合衆国78750、テキサス州オース ティン、スパイスウッド パークウェイ 11101

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 フレキシブル誘電体キャリアの少なくと
    も一つの側に形成され、かつ上部に複数の入力／出力の
    相互接続ポイントを有する回路配線に隣接して誘電体物
    質の層を載置するステップと、 前記フレキシブルキャリアの前記入力／出力の相互接続
    ポイントを電気的露出するために前記誘電体層内にバイ
    アを形成するステップと、 少なくとも一つのＩＣ（集積回路）デバイスを前記誘電
    体層に載置し、これによって、前記ＩＣの入力／出力の
    相互接続ポイントが、前記フレキシブルキャリアの入力
    ／出力の相互接続ポイントの対応するポイントと垂直に
    位置合わせされ、かつ電気的に相互接続されるステップ
    とを備えている、コンピュータシステム内への機能的サ
    ブシステム形成方法。
  2. 【請求項２】 バイアを形成する前記ステップが、 前記誘電体層内に複数の孔を形成するステップと、 前記孔内に導電物質を載置するステップとを備えてい
    る、請求項１に記載のコンピュータシステム内への機能
    的サブシステム形成方法。
  3. 【請求項３】 前記サブシステムのノンコンプレックス
    素子を前記フレキシブルキャリアに直接載置することを
    さらに備えている、請求項１に記載のコンピュータシス
    テム内への機能的サブシステム形成方法。
  4. 【請求項４】 少なくとも一つの側上に形成された複数
    の入力／出力相互接続ポイントを含む回路配線を有する
    フレキシブル誘電体キャリアと、 前記回路配線に隣接しており、前記フレキシブルキャリ
    アの前記入力／出力相互接続ポイントを電気的に露出す
    るために、層内に形成された少なくとも一つのバイアを
    有する、誘電体物質の少なくとも一つの層と、 入力／出力相互接続ポイントが、前記フレキシブルキャ
    リアの入力／出力相互接続ポイントの対応する入力／出
    力相互接続ポイントと垂直に位置合わせされ、かつ電気
    的に相互接続されるように、前記の少なくとも一つの誘
    電体層の最上層に配置されている少なくとも一つのＩＣ
    デバイスとを備えているコンピュータシステムに機能を
    提供するためにフレキシブルキャリア上でパッケージ化
    されたサブシステム。
  5. 【請求項５】 前記少なくとも一つのバイアが、前記誘
    電体層内に設けられ、内部に導電性物質を有するほぼ円
    筒形の孔を備えている請求項４に記載のサブシステム。
  6. 【請求項６】 前記フレキシブルキャリアに直接固定さ
    れた前記サブシステムのノンコンプレックス素子をさら
    に備えている請求項４に記載のサブシステム。
  7. 【請求項７】 複数の前記サブシステムが単一の前記フ
    レキシブル誘電体キャリア上に設けられている請求項４
    に記載のサブシステム。
  8. 【請求項８】 前記サブシステムの製造の間に安定性を
    提供し、かつ前記ＩＣデバイスと前記フレキシブルキャ
    リアの間に生じる熱膨張の影響を最小限にするために、
    前記少なくとも一つの誘電体層の反対側に前記フレキシ
    ブルキャリアに隣接して配置されている補強材をさらに
    備えている請求項４に記載のサブシステム。
  9. 【請求項９】 回路配線が前記フレキシブルキャリアの
    両側に配置されており、これによって前記サブシステム
    の第１と第２の配線層を形成する請求項４に記載のサブ
    システム。
JP4258706A 1991-10-28 1992-09-28 コンピュータシステム内への機能的サブシステム形成方法 Expired - Lifetime JPH0658941B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US783644 1991-10-28
US07/783,644 US5239448A (en) 1991-10-28 1991-10-28 Formulation of multichip modules

Publications (2)

Publication Number Publication Date
JPH05218287A true JPH05218287A (ja) 1993-08-27
JPH0658941B2 JPH0658941B2 (ja) 1994-08-03

Family

ID=25129959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4258706A Expired - Lifetime JPH0658941B2 (ja) 1991-10-28 1992-09-28 コンピュータシステム内への機能的サブシステム形成方法

Country Status (3)

Country Link
US (1) US5239448A (ja)
EP (1) EP0540247A3 (ja)
JP (1) JPH0658941B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007521636A (ja) * 2003-09-30 2007-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 可撓性の重ねられたチップ・アセンブリとその形成方法

Families Citing this family (206)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH05152509A (ja) * 1991-11-27 1993-06-18 Hitachi Ltd 電子回路システム装置
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5397861A (en) * 1992-10-21 1995-03-14 Mupac Corporation Electrical interconnection board
US5389743A (en) * 1992-12-21 1995-02-14 Hughes Aircraft Company Rivet design for enhanced copper thick-film I/O pad adhesion
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5378927A (en) * 1993-05-24 1995-01-03 International Business Machines Corporation Thin-film wiring layout for a non-planar thin-film structure
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
SG63572A1 (en) * 1993-11-12 1999-03-30 Seiko Epson Corp Structure and method for mounting semiconductor devices and liquid crystal display
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
FR2716037B1 (fr) * 1994-02-10 1996-06-07 Matra Marconi Space France Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
US5534465A (en) * 1995-01-10 1996-07-09 At&T Corp. Method for making multichip circuits using active semiconductor substrates
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
US5669775A (en) * 1995-09-05 1997-09-23 International Business Machines Corporation Assembly for mounting components to flexible cables
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US5907903A (en) * 1996-05-24 1999-06-01 International Business Machines Corporation Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US5724230A (en) * 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
FR2754416B1 (fr) * 1996-10-04 1998-12-18 Thomson Csf Module electronique et son procede de fabrication
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
US5795299A (en) * 1997-01-31 1998-08-18 Acuson Corporation Ultrasonic transducer assembly with extended flexible circuits
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
US6188874B1 (en) 1997-06-27 2001-02-13 Lockheed Martin Corporation Control and telemetry signal communication system for geostationary satellites
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6043724A (en) * 1997-12-04 2000-03-28 International Business Machines Corporation Two-stage power noise filter with on and off chip capacitors
JPH11265967A (ja) * 1998-03-17 1999-09-28 Nec Corp Ｌｓｉ実装基板の構造及びその製造方法
JP3109477B2 (ja) 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
US6100113A (en) 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6456502B1 (en) * 1998-09-21 2002-09-24 Compaq Computer Corporation Integrated circuit device/circuit board connection apparatus
US6084779A (en) * 1998-10-02 2000-07-04 Sigrity, Inc. Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
JP3162677B2 (ja) * 1998-12-10 2001-05-08 株式会社双晶テック 多点導電シート
US6163155A (en) 1999-01-28 2000-12-19 Dresser Industries, Inc. Electromagnetic wave resistivity tool having a tilted antenna for determining the horizontal and vertical resistivities and relative dip angle in anisotropic earth formations
US7659722B2 (en) 1999-01-28 2010-02-09 Halliburton Energy Services, Inc. Method for azimuthal resistivity measurement and bed boundary detection
US6476609B1 (en) * 1999-01-28 2002-11-05 Dresser Industries, Inc. Electromagnetic wave resistivity tool having a tilted antenna for geosteering within a desired payzone
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6569604B1 (en) 1999-06-30 2003-05-27 International Business Machines Corporation Blind via formation in a photoimageable dielectric material
US20030156400A1 (en) * 1999-07-15 2003-08-21 Dibene Joseph Ted Method and apparatus for providing power to a microprocessor with intergrated thermal and EMI management
US6542379B1 (en) 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
WO2001015231A1 (fr) * 1999-08-19 2001-03-01 Seiko Epson Corporation Panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et dispositif electronique
WO2001015228A1 (fr) * 1999-08-19 2001-03-01 Seiko Epson Corporation Panneau de cablage, procede de fabrication d'un panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et appareil electronique
US6777785B1 (en) 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US6593645B2 (en) * 1999-09-24 2003-07-15 United Microelectronics Corp. Three-dimensional system-on-chip structure
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001244391A (ja) * 1999-12-21 2001-09-07 Toyota Central Res & Dev Lab Inc マルチチップモジュールの冷却構造
US6535398B1 (en) 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6469375B2 (en) * 2001-02-28 2002-10-22 William F. Beausoleil High bandwidth 3D memory packaging technique
EP1256982A1 (fr) * 2001-05-11 2002-11-13 Valtronic S.A. Module électronique et son procede d'assemblage
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6987661B1 (en) 2001-06-19 2006-01-17 Amkor Technology, Inc. Integrated circuit substrate having embedded passive components and methods therefor
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6831371B1 (en) 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
DE10214847A1 (de) * 2002-04-04 2003-10-23 Diehl Munitionssysteme Gmbh Flexibler dünner Schaltungsaufbau
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6700207B2 (en) * 2002-08-05 2004-03-02 Lsi Logic Corporation Flip-chip ball grid array package for electromigration testing
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US7505862B2 (en) * 2003-03-07 2009-03-17 Salmon Technologies, Llc Apparatus and method for testing electronic systems
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
JP4397210B2 (ja) 2003-10-20 2010-01-13 ローム株式会社 半導体装置
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7042077B2 (en) * 2004-04-15 2006-05-09 Intel Corporation Integrated circuit package with low modulus layer and capacitor/interposer
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US20050255722A1 (en) * 2004-05-07 2005-11-17 Salmon Peter C Micro blade assembly
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US7288726B2 (en) * 2004-10-13 2007-10-30 Chang Gung University Hollow wire and method for making the same
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20070007983A1 (en) * 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
US7586192B2 (en) * 2005-03-21 2009-09-08 Intel Corporation Routing configuration for high frequency signals in an integrated circuit package
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7586747B2 (en) 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US20070023889A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Copper substrate with feedthroughs and interconnection circuits
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
JP4828202B2 (ja) * 2005-10-20 2011-11-30 ルネサスエレクトロニクス株式会社 モジュール半導体装置
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
AU2006344741B2 (en) * 2006-06-19 2011-07-07 Halliburton Energy Services, Inc. Antenna cutout in a downhole tubular
US7727004B2 (en) * 2006-06-30 2010-06-01 Seagate Technology Llc Testing a high speed serial bus within a printed circuit board
WO2008008386A2 (en) * 2006-07-11 2008-01-17 Halliburton Energy Services, Inc. Modular geosteering tool assembly
US8264228B2 (en) * 2006-07-12 2012-09-11 Halliburton Energy Services, Inc. Method and apparatus for building a tilted antenna
WO2008021868A2 (en) 2006-08-08 2008-02-21 Halliburton Energy Services, Inc. Resistivty logging with reduced dip artifacts
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
WO2008076130A1 (en) 2006-12-15 2008-06-26 Halliburton Energy Services, Inc. Antenna coupling component measurement tool having rotating antenna configuration
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
AU2007349251B2 (en) * 2007-03-16 2011-02-24 Halliburton Energy Services, Inc. Robust inversion systems and methods for azimuthally sensitive resistivity logging tools
KR20090007120A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US7880310B2 (en) * 2007-09-28 2011-02-01 Intel Corporation Direct device attachment on dual-mode wirebond die
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
JP2009246104A (ja) * 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
US7473618B1 (en) 2008-04-22 2009-01-06 International Business Machines Corporation Temporary structure to reduce stress and warpage in a flip chip organic package
GB2472155B (en) 2008-12-16 2013-12-18 Halliburton Energy Serv Inc Azimuthal at-bit resistivity and geosteering methods and systems
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
DE102009001461A1 (de) * 2009-03-11 2010-09-16 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
US8278752B2 (en) 2009-12-23 2012-10-02 Intel Corporation Microelectronic package and method for a compression-based mid-level interconnect
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
GB2486759B (en) 2010-01-22 2014-09-03 Halliburton Energy Serv Inc Method and apparatus for resistivity measurements
JP5501846B2 (ja) * 2010-05-07 2014-05-28 オリンパス株式会社 電子デバイス、ケーブル接続構造および電子デバイスの製造方法
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
CN102328494A (zh) * 2011-07-18 2012-01-25 吴江市锦邦纺织品有限公司 带可拆卸的扩展台面的印花机
CN102328490A (zh) * 2011-07-18 2012-01-25 吴江市锦邦纺织品有限公司 印花机的台面扩展装置
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
EP2836860A4 (en) 2012-06-25 2015-11-11 Halliburton Energy Services Inc TIP ANTENNA MEASURING SYSTEMS AND METHOD FOR GENERATING ROBUST MEASUREMENT SIGNALS
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
KR101982905B1 (ko) * 2015-08-11 2019-05-27 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
US20160198072A1 (en) * 2015-01-07 2016-07-07 Magna Electronics Inc. Pcb for camera of vehicle vision system
CN105990307B (zh) * 2015-03-06 2019-06-07 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法
CN106358360B (zh) * 2015-07-14 2019-07-19 财团法人工业技术研究院 软性电子装置及其制造方法
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI701982B (zh) 2019-05-14 2020-08-11 欣興電子股份有限公司 電路板結構及其製造方法
CN110572927A (zh) * 2019-08-23 2019-12-13 鹤山市中富兴业电路有限公司 一种多层fpc四阶hdi软硬结合板制作方法及hdi板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104728A (en) * 1973-06-06 1978-08-01 Sharp Kabushiki Kaisha Electronic apparatus equipped on a flexible substratum
US4177519A (en) * 1975-07-28 1979-12-04 Sharp Kabushiki Kaisha Electronic control assembly mounted on a flexible carrier and manufacture thereof
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
US4081898A (en) * 1976-04-19 1978-04-04 Texas Instruments Incorporated Method of manufacturing an electronic calculator utilizing a flexible carrier
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS57193094A (en) * 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
US4567543A (en) * 1983-02-15 1986-01-28 Motorola, Inc. Double-sided flexible electronic circuit module
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4598337A (en) * 1984-09-17 1986-07-01 Timex Corporation Electronic circuit board for a timepiece
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPH01503663A (ja) * 1986-05-01 1989-12-07 ハネウエル・インコーポレーテツド 多重集積回路相互接続装置
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4990948A (en) * 1986-12-27 1991-02-05 Canon Kabushiki Kaisha Flexible printed circuit board
US4843520A (en) * 1987-02-03 1989-06-27 Matsushita Electric Industrial Co. Ltd. Electronic circuit module
US4933810A (en) * 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
EP0337485A3 (en) * 1988-04-15 1991-04-03 Nippon Telegraph And Telephone Corporation Film carrier for rf ic
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
JPH0638464B2 (ja) * 1988-05-26 1994-05-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄い可撓性基板構造体
US4987100A (en) * 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
WO1990006609A1 (en) * 1988-11-16 1990-06-14 Motorola, Inc. Flexible substrate electronic assembly
US4982376A (en) * 1989-04-20 1991-01-01 U.S. Philips Corporation Method of mounting electrical and/or electronic components on a single-sided printed board
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007521636A (ja) * 2003-09-30 2007-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 可撓性の重ねられたチップ・アセンブリとその形成方法

Also Published As

Publication number Publication date
EP0540247A2 (en) 1993-05-05
US5239448A (en) 1993-08-24
EP0540247A3 (en) 1994-10-19
JPH0658941B2 (ja) 1994-08-03

Similar Documents

Publication Publication Date Title
US5239448A (en) Formulation of multichip modules
US5198965A (en) Free form packaging of specific functions within a computer system
US5039628A (en) Flip substrate for chip mount
US4926241A (en) Flip substrate for chip mount
US6081026A (en) High density signal interposer with power and ground wrap
US6239485B1 (en) Reduced cross-talk noise high density signal interposer with power and ground wrap
US5229916A (en) Chip edge interconnect overlay element
US6400573B1 (en) Multi-chip integrated circuit module
EP0527044B1 (en) Memory package
US5432677A (en) Multi-chip integrated circuit module
US5450290A (en) Printed circuit board with aligned connections and method of making same
US6320256B1 (en) Quick turn around fabrication process for packaging substrates and high density cards
US5391917A (en) Multiprocessor module packaging
US5343366A (en) Packages for stacked integrated circuit chip cubes
US6242279B1 (en) High density wire bond BGA
US4322778A (en) High performance semiconductor package assembly
TWI444120B (zh) 含有覆蓋直接接合於主機板的晶粒的封裝的主機板組裝件、形成主機板組裝件的方法及計算系統
US4446477A (en) Multichip thin film module
US6392301B1 (en) Chip package and method
US6495912B1 (en) Structure of ceramic package with integrated passive devices
EP0460822A1 (en) Integrated circuit packaging using flexible substrate
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
JPH04229645A (ja) 電子回路パッケージ・モジュール
JPH06163809A (ja) 集積回路素子およびその製造方法
JP3247634B2 (ja) 半導体デバイス・パッケージ及び組み立て方法