CN104335344B - 复合模块 - Google Patents

复合模块 Download PDF

Info

Publication number
CN104335344B
CN104335344B CN201380027321.4A CN201380027321A CN104335344B CN 104335344 B CN104335344 B CN 104335344B CN 201380027321 A CN201380027321 A CN 201380027321A CN 104335344 B CN104335344 B CN 104335344B
Authority
CN
China
Prior art keywords
electrode
cloth line
line electrode
notch part
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380027321.4A
Other languages
English (en)
Other versions
CN104335344A (zh
Inventor
北嶋宏通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104335344A publication Critical patent/CN104335344A/zh
Application granted granted Critical
Publication of CN104335344B publication Critical patent/CN104335344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的目的在于提供一种复合模块，能够防止来自外部的泄漏信号与形成于布线基板内部的布线电极发生干涉，并且能够减小布线电极所产生的寄生电容以及进行布线电极的阻抗调整。复合模块(1)包括：形成于布线基板(2)的一个主面的外部接地电极(5)、形成于布线基板(2)的布线电极(6)、以及形成在布线电极(6)与外部接地电极(5)之间的第一接地电极(7)，在第一接地电极(7)中，在俯视时与布线电极(6)及外部接地电极(5)相重叠的区域的至少一部分形成缺口部(10)，以使布线电极(6)在俯视时与第一接地电极(7)和外部接地电极(5)中的至少一个相重叠的方式对布线电极(6)进行配置，由此，能够防止来自外部的泄漏信号与布线电极(6)发生干涉，并能够减小布线电极(6)所产生的寄生电容以及进行布线电极(6)的阻抗调整。

Description

复合模块
技术领域
本发明涉及具备布线基板的复合模块，该布线基板在主面及内部形成有布线电极。
背景技术
近年来，随着移动电话的小型化、薄型化，对其所搭载的复合模块也提出了小型化、低高度化的要求。因此，在使复合模块所具备的布线基板小型化、薄型化的同时，通过将该布线基板上构成电感器、电容器等的布线电极、接地电极等彼此靠近地进行配置，构成各种电路，从而实现复合模块的小型化、低高度化。然而，若按上述方式将各电极靠近地进行配置，则例如在构成电感器元件的布线电极与接地电极之间会产生不需要的寄生电容等，从而产生下述问题：电感器元件的频率特性劣化，或者布线电极与接地电极之间所确定的布线电极的特性阻抗得不到规定的值。
因此，在现有技术中，如图5所示,提出了下述高频模块200，该高频模块200中，在形成于布线基板201内部的接地电极202中，俯视时在其与电感器元件203重叠的部分设有缺口204(参照专利文献1)。通过采用这种结构，能够减小接地电极202与电感器元件203之间产生的寄生电容，因而能够防止电感器元件203的频率特性劣化。
现有技术文献
专利文献
专利文献1：日本专利特开2006－33211号(参照段落0059～0063，图7等)
发明内容
发明所要解决的技术问题
然而，若如现有技术那样，在接地电极202设置缺口204，则对电感器元件203进行屏蔽的接地电极202不再存在，例如，在将该高频模块200搭载于母基板时，从形成于母基板的其他元件、模块泄漏的信号会与电感器元件203发生干涉，从而有可能导致高频模块200的频率特性等发生劣化。
此外，为了在接地电极202的与电感器元件203相对应的部分设置缺口204，需要去除较多的接地电极202，因此，接地电极202的面积变小，从而导致连接安装于布线基板201的电子元器件与接地电极202的布线中的寄生电感增加。
本发明是鉴于上述问题而完成的，其第一目的在于，能够防止复合模块中，从母基板等外部元器件泄漏的信号与形成于布线基板内部的电感器、电容器等发生干涉，并且其第二目的在于，在防止上述泄漏信号的干涉的同时，能够调整构成形成于布线基板内部的电路的布线电极的阻抗，并减小布线电极与接地电极之间产生的寄生电容。
解决技术问题的技术方案
为了实现上述第一目的，本发明的复合模块的特征在于，包括：形成于布线基板的一个主面的外部连接用的外部接地电极、形成于所述布线基板的内部的布线电极、以及在与所述布线电极相同的面或在所述布线基板的内部，形成在所述布线电极与所述外部接地电极之间的第一接地电极，所述布线电极在俯视时与所述第一接地电极和所述外部接地电极中的至少一个相重叠。
由此，布线电极在布线基板的一个主面侧被外部接地电极和第一接地电极屏蔽，因此，例如在布线基板的一个主面侧与母基板相连接的情况下，能够防止从形成或搭载于母基板的其他元件、模块等泄漏的信号与布线电极发生干涉。
为了实现上述第二目的，可以将所述第一接地电极设置于与所述布线电极不同的面，并在所述第一接地电极中，在俯视时与所述布线电极和所述外部接地电极相重叠的区域的至少一部分形成第一缺口部。该情况下，由于在俯视时第一缺口部与外部接地电极相重叠，因此，能够确保布线电极的布线基板的一个主面侧的屏蔽性。并且，通过形成该缺口部，能够减小俯视时第一接地电极的电极形成部与布线电极重叠的面积，从而能够减小两个电极之间产生的寄生电容。并且，通过调整第一缺口部俯视时的面积，能够进行布线电极的阻抗调整。
此外，还可以包括设置在所述布线电极与所述布线基板的另一个主面之间的第二接地电极，在第二接地电极中，在俯视时与所述布线电极重叠的至少一部分形成第二缺口部。该情况下，能够同时利用第一及第二缺口部进行阻抗调整，因此，能够增大调整的自由度，并能够扩大该调整范围。
此外，所述第二缺口部可以以俯视时不与所述第一缺口部重叠的方式进行配置。该情况下，例如，由于从布线基板的另一个主面侧通过第二缺口部的不需要的泄漏信号被第一接地电极切断，因此，能够抑制因设置第二缺口部而产生的屏蔽效果的降低。
此外，所述第一缺口部及所述第二缺口部中，可以使得在所述第一接地电极及所述第二接地电极与所述布线电极之间的距离较近的一侧形成的一个缺口部俯视时的面积大于形成于较远一侧的另一个缺口部俯视时的面积。
通过这种结构，与使得形成在与布线电极之间的距离较近一侧的一个缺口部俯视时的面积大于另一个缺口部俯视时的面积的情况相比，能够抑制寄生电容，因而能够有效的抑制寄生电容。
此外，也可以将所述第一接地电极设置于与所述布线电极相同的面，在所述第一接地电极中，在俯视时与所述外部接地电极重叠的区域的至少一部分形成第三缺口部，在所述第三缺口部设置所述布线电极。该情况下，通过将布线电极形成于与第一接地电极相同的面，能够实现形成于布线基板的电极的高密度化，从而能够使复合模块小型化。此外，由于布线电极设置于俯视时与外部接地电极重叠的第三缺口部，因此，还能够确保布线电极的布线基板的一个主面侧的屏蔽性。
发明效果
根据本发明，形成于布线基板内部的布线电极在俯视时与第一接地电极和外部接地电极中的至少一个相重叠，在第一接地电极中，在俯视时与布线电极和外部接地电极相重叠的区域的至少一部分形成有第一缺口部，因此，在确保布线电极的布线基板的一个主面侧的屏蔽性的同时，利用第一缺口部，能够减小布线电极与第一接地电极之间产生的寄生电容，并且还能够进行布线电极的阻抗调整。
附图说明
图1是本发明的实施方式1所涉及的复合模块的剖视图。
图2是图1的布线基板的内部结构图。
图3是图1的布线基板的内部结构图。
图4是本发明的实施方式2所涉及的复合模块的布线基板的内部结构图。
图5是现有的复合模块的布线基板的内部结构图。
具体实施方式
参照图1至图3，对本发明的一实施方式所涉及的复合模块进行说明。另外，图1是本发明的实施方式1所涉及的复合模块的剖视图，图2和图3是图1的布线基板的内部结构图，示出形成有布线电极、第一和第二接地电极、外部接地电极等的各层的俯视图。
本实施方式所涉及的复合模块1是搭载于可收发多个频带的信号的移动电话等的支持多频带的开关模块，如图1所示，包括：布线基板2，该布线基板2在表面背面及其内部形成有电极、层间连接用的过孔导体；开关IC3，该开关IC3安装于布线基板2的表面；以及贴片元器件4，该贴片元器件4构成形成于布线基板2的阻抗匹配电路等的电容器、电感器，该开关模块具有将从公共天线接收到的多个频带的信号通过开关IC3的切换连接提供给分别支持各频带的信号路径，或者将从母基板输入的发送信号提供给公共天线，从而发送至各频带的每个频带。
布线基板2由玻璃环氧树脂多层基板、低温同时烧成陶瓷(LTCC)多层基板等形成，例如，在布线基板2为LTCC多层基板的情况下，将氧化铝及玻璃等的混合粉末与有机粘合剂及溶剂等一起混合，将由此得到的浆料制成片状，从而形成陶瓷生片，通过激光加工等在该陶瓷生片的规定位置上形成过孔，再将含有Ag或Cu等的导体糊料填充到所形成的过孔中，从而形成层间连接用的过孔导体，然后通过利用导体糊料进行印刷，来形成各种电极图案。然后，通过对各陶瓷生片进行层叠、压接，来形成陶瓷层叠体，并在约1000℃左右的较低温度下进行烧成，即通过所谓的低温烧成来进行制造。
如图1所示，在布线基板2的一个主面及内部形成外部连接用的外部接地电极5、形成电感器元件的布线电极6、形成在外部接地电极5与布线电极6之间的第一接地电极7、形成在布线电极6与布线基板2的另一个主面之间的第二接地电极8、以及形成于布线基板的信号传输线路用的布线图案11等。
在该情况下，如图2(a)所示，在布线基板2的各层中，在位于最下层的层2a的背面(布线基板2的一个主面)的周边部分形成多个安装电极9，用于在母基板与复合模块1之间进行信号的输入输出，并且在各安装电极9所包围的区域内的三个部位形成外部连接用的外部接地电极5，用于与母基板的接地电极进行连接。另外，作为各安装电极9的示例，可以举出RF信号的输入输出用电极、用于向开关IC3输入控制信号的电极、用于向开关IC3提供电源的电极、与外部天线连接用的电极等。
如图2(b)所示，在位于最下层2a的上层的层2b形成接地用的第一接地电极7，在该第一接地电极7形成第一缺口部10，用于减小形成电感器元件的布线电极6与第一接地电极7之间产生的寄生电容，并进行布线电极6的阻抗调整。第一缺口部10是没有形成第一接地电极7的部分，构成层2b的材料露出。
如图2(c)所示，在位于层2b的上层的层2c形成布线电极6和信号传输线路用的布线图案11等，其中，布线电极6形成构成复合模块1的电路的一部分的电感器元件。
如图2(d)所示，在位于层2c的上层的层2d形成接地用的第二接地电极8，在该第二接地电极8形成第二缺口部10a，用于减小布线电极6与第二接地电极8之间产生的寄生电容、以及进行布线电极6的阻抗调整。该第二缺口部10a也与第一缺口部10相同，是构成层2d的材料露出的部分。另外，外部接地电极5、第一接地电极7、第二接地电极8分别经由形成于布线基板2各层的过孔导体(未图示)来进行连接。
在布线基板2的另一个主面(未图示)形成用于与开关IC3和贴片元器件4进行连接的安装电极等，通过利用焊料使开关IC3和贴片元器件4与该安装电极相连接，从而将开关IC3和贴片元器件4安装到布线基板2的另一个主面上。
接着，参照图3，对布线电极6与外部接地电极5、第一接地电极的第一缺口部10、第二接地电极8的第二缺口部10各自的配置关系进行说明。另外，图3是以图2(c)的层2c为基准，在使图2(a)、(b)及(d)所示的各层2a、2b、2d重合时的各电极的俯视时的配置图，示出层的一部分(图2的各层中的纸面左侧部分)。此外，用实线示出形成于层2c的布线电极6，用虚线示出形成于其他的层2a、2b、2d的各电极、各缺口部。并且，仅示出外部接地电极5、第一接地电极7、形成于第一接地电极7的第一缺口部10、以及形成于第二接地电极8的第二缺口部10a，其他部分省略图示。
如图3所示，在俯视时布线电极6与外部接地电极5和第一接地电极7中的至少一个相重叠。第一缺口部10形成于第一接地电极7中在俯视时与布线电极6和外部接地电极5重叠的区域。第一缺口部10只要形成于第一接地电极7中在俯视时与布线电极6和外部接地电极5重叠的区域中的至少一部分即可。此时，通过调整第一缺口部10在俯视时与布线电极6重叠的区域的面积，能够调整布线电极6与第一接地电极7之间产生的寄生电容，从而能够将第一缺口部10利用于布线电极6的阻抗调整。
如图3所示，第二缺口部10a形成于第二接地电极8中在俯视时与布线电极6重叠的区域的一部分。此时，第一缺口部10与第二缺口部10a以俯视时一部分重叠的方式进行配置。另外，也可以构成为以第二缺口部10a在俯视时不与第一缺口部10重叠的方式对第二缺口部10a进行配置。若以俯视时不与第一缺口部10重叠的方式配置第二缺口部10a，则从布线基板2的另一个主面侧通过第二缺口部10a的不需要的泄漏信号被第一接地电极7切断，因此，能够抑制因设置第二缺口部10a而产生的屏蔽效果的降低。
另外，若想要在确保布线电极6的屏蔽性的同时，抑制第一和第二接地电极7、8与布线电极6之间产生的寄生电容，则只要使形成于第一接地电极7及第二接地电极8与布线电极6之间的距离较近的一侧的一个缺口部俯视时的面积(两个缺口部10、10a在俯视时分别与布线电极6重叠的部分)大于形成于较远一侧的另一个缺口部俯视时的面积即可。由此，通过增大形成于与布线电极6之间的距离较近的一侧的缺口部俯视时的面积，从而使得与使得形成于与布线电极之间的距离较远的一侧的一个缺口部俯视时的面积大于另一个缺口部俯视时的面积的情况相比，能够抑制寄生电容，从而能够有效地抑制寄生电容。
因此，根据上述实施方式，由于布线电极6在布线基板2的一个主面侧被外部接地电极5和第一接地电极7屏蔽，因此，例如在布线基板2的一个主面侧与母基板相连接的情况下，能够防止从形成于母基板、或搭载于母基板的其他元件、模块等泄漏的信号与布线基板6发生干涉，由此，能够防止复合模块1的高频特性发生劣化。
此外，利用形成于第一接地电极7的第一缺口部10能够减小俯视时第一接地电极7的电极形成部与布线电极6相重叠的面积，因此，能够减小两个电极6、7之间产生的寄生电容。此外，由于第一缺口部10在俯视时与外部接地电极5重叠，因此，从母基板侧泄漏的不需要的信号不会与布线电极6发生干涉，从而通过在第一接地电极7形成第一缺口部10，能够防止复合模块1的高频特性发生劣化。
此外，由于在第二接地电极8中的俯视时与布线电极6相重叠的区域的一部分形成第二缺口部10a，因此，通过调整第二缺口部10a俯视时的面积，从而也能利用第二缺口部10a进行布线电极6的阻抗调整。由此，布线电极6的阻抗调整的自由度得以提高，并且还能够扩大其调整范围。
此外，由于两个缺口部10、10a分别仅形成于第一及第二接地电极7、8在俯视时与布线电极6相重叠的区域，因此，与现有技术那样的在对应于电感器元件的部分设置俯视时面积较大的缺口部的结构相比，能够减小两个缺口部10、10a俯视时的面积。因此，与现有技术相比，各接地电极7、8的电极形成部在俯视时的面积变大，由此，能够抑制连接安装于布线基板2的开关IC3、贴片元器件4与各接地电极7、8的布线中的寄生电感的增加。
并且，通过变更形成有各缺口部10、10a的层2b、2d及形成有布线电极6的层2c的厚度，能够改变布线电极6与第一及第二接地电极7、8之间的间隔，因此，能够进一步扩大阻抗的调整范围。
(实施方式2)
参照图4对本发明的实施方式2所涉及的复合模块1a进行说明。图4是复合模块1a的布线基板12的内部结构图，是布线基板12的形成有外部接地电极5、第一接地电极7、布线电极6等的各层的俯视图。
该实施方式所涉及的复合模块1a与参照图1和图2所说明的实施方式1的复合模块1的不同点在于，如图4(b)和图4(c)所示，形成于复合模块1a的布线基板12的内部的第一接地电极7与布线电极6的一部分6a形成于同一面(同一层12b)，在与形成第一接地电极7和布线电极6的一部分6a的层12b不同的其他层12c上形成有布线电极6的剩余部分6b。其它结构与实施方式1的复合模块1相同，因此通过标注相同标号来省略说明。
在该情况下，如图4(a)所示，在布线基板12的各层中，与实施方式1所说明的布线基板2的层2a相同地，在位于最下层的层12a(布线基板2的一个主面)的周边部分形成多个安装电极9，用于在母基板与复合模块1a之间进行信号的输入输出，并且在各安装电极9所包围的区域内的三个部位形成外部连接用的外部接地电极5，用于与母基板的接地电极进行连接。
此外，如图4(b)所示，在位于最下层12a的上层的层12b形成接地用的第一接地电极7，并且在该第一接地电极7中，在俯视时与外部接地电极5相重叠的区域的一部分形成第三缺口部10b。并且，在第三缺口部10b形成用于形成电感器元件布线电极6的一部分6a。
此外，如图4(c)所示，在位于层12b的上层的层12c形成作为与布线电极6的剩余的部分6b进行信号传输的信号传输线路用的布线图案11。此时，布线电极6的剩余部分6b形成在俯视时与第一接地电极7重叠的位置。
另外，与图2(d)所示的实施方式1的布线基板2的层2d相同，在位于层12c的上层的层中，可以构成为形成第二接地电极8。该情况下，可以在第二接地电极8的俯视时与布线电极6相重叠的区域的一部分设置缺口部，将该缺口部利用于布线电极6的阻抗调整等。
因此，根据上述实施方式2，通过将第一接地电极7与布线电极6a形成于同一面(层12b)，能够实现形成于布线基板12的电极的高密度化，从而能够使复合模块1a小型化。此外，由于布线电极6在俯视时与外部接地电极5和第一接地电极7中的至少一个相重叠，因此，能够确保布线电极6中布线基板12的一个主面侧的屏蔽性。
另外，本发明并不限于上述的各实施方式，只要不脱离其技术思想，可以在上述实施方式以外进行各种变更。
例如，在上述各实施方式中，在各接地电极7、8中，在俯视时构成电感器元件的布线电极6与各接地电极7、8相重叠的区域形成第一、第二缺口部10、10a，但设置第一、第二缺口部10、10a的对象并不限于构成电感器元件的布线电极6，可将形成于布线基板2、12的内部的各种布线作为对象。该情况下，只要在各接地电极7、8中，在俯视时作为对象的布线与各接地电极7、8相重叠的区域形成第一、第二缺口部10、10a，将该第一、第二缺口部10、10a利用于作为对象的布线的阻抗调整、用于减小各接地电极7、8之间产生的寄生电容即可。
此外，形成于布线基板2、12的内部的接地电极不仅限于第一和第二接点电极7、8，也可以是在其他的层也形成有接地电极的结构。对于该情况也是一样，只要在接地电极形成缺口部，利用该缺口部来进行阻抗调整、减小寄生电容即可。
工业上的实用性
本发明能够适用于具备布线基板的各种复合模块，该布线基板在主面及内部形成有布线电极。
标号说明
1、1a 复合模块
2、12 布线基板
5 外部接地电极
6、6a、6b 布线电极
7 第一接地电极
8 第二接地电极
10 第一缺口部
10a 第二缺口部
10b 第三缺口部

Claims (4)

1.一种复合模块，其特征在于，包括：
外部接地电极，该外部接地电极形成于布线基板的一个主面，用于进行外部连接；
布线电极，该布线电极形成于所述布线基板的内部；以及
第一接地电极，该第一接地电极形成于所述布线基板的内部，位于所述布线电极与所述外部接地电极之间，
所述布线电极在俯视时与所述第一接地电极和所述外部接地电极中的至少一个相重叠，所述第一接地电极形成于与所述布线电极不同的面，
在所述第一接地电极中，在俯视时与所述布线电极及所述外部接地电极相重叠的区域的至少一部分形成有第一缺口部。
2.如权利要求1所述的复合模块，其特征在于，
还包括第二接地电极，该第二接地电极设置于所述布线电极与所述布线基板的另一个主面之间，
在所述第二接地电极中，在俯视时与所述布线电极相重叠的区域的至少一部分形成有第二缺口部。
3.如权利要求2所述的复合模块，其特征在于，
所述第二缺口部以俯视时不与所述第一缺口部重叠的方式进行配置。
4.如权利要求3所述的复合模块，其特征在于，
所述第一缺口部及所述第二缺口部中，在所述第一接地电极及所述第二接地电极与所述布线电极之间的距离较近的一侧形成的一个缺口部俯视时的面积大于形成于较远一侧的另一个缺口部俯视时的面积。
CN201380027321.4A 2012-05-28 2013-05-13 复合模块 Active CN104335344B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012120595 2012-05-28
JP2012-120595 2012-05-28
PCT/JP2013/063247 WO2013179875A1 (ja) 2012-05-28 2013-05-13 複合モジュール

Publications (2)

Publication Number Publication Date
CN104335344A CN104335344A (zh) 2015-02-04
CN104335344B true CN104335344B (zh) 2017-10-17

Family

ID=49673079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380027321.4A Active CN104335344B (zh) 2012-05-28 2013-05-13 复合模块

Country Status (4)

Country Link
US (1) US9686858B2 (zh)
JP (1) JP5900616B2 (zh)
CN (1) CN104335344B (zh)
WO (1) WO2013179875A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691762B2 (ja) 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
US10454163B2 (en) * 2017-09-22 2019-10-22 Intel Corporation Ground layer design in a printed circuit board (PCB)
JP7292610B2 (ja) * 2019-09-04 2023-06-19 株式会社アイシン 車両用ドア制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1390075A (zh) * 2001-05-31 2003-01-08 日本特殊陶业株式会社 电子部件及采用该电子部件的移动通信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745276B2 (ja) 2001-01-17 2006-02-15 キヤノン株式会社 多層プリント配線板
JP4135936B2 (ja) 2004-07-14 2008-08-20 Ｔｄｋ株式会社 高周波モジュールおよび高周波回路
JP4557768B2 (ja) * 2005-03-29 2010-10-06 京セラ株式会社 半導体装置
JP4653005B2 (ja) * 2006-04-17 2011-03-16 富士通株式会社 電子部品パッケージ
KR100850217B1 (ko) * 2007-07-05 2008-08-04 삼성전자주식회사 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판
JP2009246317A (ja) 2008-04-01 2009-10-22 Nec Electronics Corp 半導体装置および配線基板
JP4958849B2 (ja) * 2008-06-19 2012-06-20 パナソニック株式会社 差動伝送線路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1390075A (zh) * 2001-05-31 2003-01-08 日本特殊陶业株式会社 电子部件及采用该电子部件的移动通信装置

Also Published As

Publication number Publication date
US20150080050A1 (en) 2015-03-19
WO2013179875A1 (ja) 2013-12-05
CN104335344A (zh) 2015-02-04
JP5900616B2 (ja) 2016-04-06
JPWO2013179875A1 (ja) 2016-01-18
US9686858B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
CN105122443B (zh) 高频元件及具备其的高频模块
TWI405322B (zh) 內藏電容基板模組
CN100437986C (zh) 复合电子部件
EP3013127A1 (en) Printed circuit board, design method thereof and mainboard of terminal product
US9484608B2 (en) Switch module
US20110114380A1 (en) Electromagnetic bandgap structure and printed circuit board comprising the same
CN105409060A (zh) 天线一体型无线模块以及该模块的制造方法
CN103636124A (zh) 电路模块
JP5018858B2 (ja) 高周波モジュール
US9263780B2 (en) Switch module
JP2009141326A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
CN104335344B (zh) 复合模块
US20070103257A1 (en) High frequency module
JP2014179821A (ja) アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール
CN103945023A (zh) 层叠基板模块
US9538644B2 (en) Multilayer wiring substrate and module including same
US20090008134A1 (en) Module
CN106100662B (zh) 印刷电路板以及具有印刷电路板的无线通信装置
KR101077439B1 (ko) 전자기밴드갭 구조물을 구비한 인쇄회로기판
CN109769342A (zh) 多层布线基板
CN109565926B (zh) 层叠电路基板、层叠电子部件和模块
CN102256436B (zh) 层叠型高频模块
JP4471281B2 (ja) 積層型高周波回路基板
WO2023135911A1 (ja) 高周波モジュール
CN205005347U (zh) 层叠型陶瓷电子元器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant