JP3745276B2 - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP3745276B2 JP3745276B2 JP2002004632A JP2002004632A JP3745276B2 JP 3745276 B2 JP3745276 B2 JP 3745276B2 JP 2002004632 A JP2002004632 A JP 2002004632A JP 2002004632 A JP2002004632 A JP 2002004632A JP 3745276 B2 JP3745276 B2 JP 3745276B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- ground
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、複数の配線層を有する多層プリント配線板に関し、特に高密度配線を実現する場合に好適な多層プリント配線板に関する。
【0002】
【従来の技術】
近年、デジタル機器に実装されるプリント配線板においては、デジタル機器の高機能化に伴って、BGA(Ball Grid Array)に代表される多ピンパッケージの半導体素子を多数搭載することが増えてきている。多ピンパッケージの半導体素子の中には500ピン以上の多ピンのICもあり、多ピン化に伴いプリント配線板上の配線密度が増加してきている。そのため、プリント配線板の配線層を増やす必要があり、4層の多層プリント配線板で配線が収容できない場合には、6層の多層プリント配線板、更には8層の多層プリント配線板を用いるといった対応がとられてきている。
【0003】
多層プリント配線板に関する従来例としては、特開平10−270862号公報に記載のものが提案されている(第1の従来技術)。該公報記載の従来例は、複数の回路素子を搭載し、グラウンド層と信号層と回路素子に電源電圧を供給するための電源供給層とがそれぞれ絶縁材を介して積層されたものであり、各回路素子は、その動作速度に応じて複数のグループに分類され、グループごとに多層プリント配線板における搭載領域が決定され、電源供給層では、グループごとに電源供給配線が形成され、異なるグループに対応する電源供給配線間が、当該電源供給配線間を高周波的に分離する電源配線によって接続したものである。この際、グラウンド配線のみからなるグラウンド専用層及び電源供給配線のみからなる電源供給専用層は、放射ノイズを抑制する為、多層プリント配線板においては必須であった。
【0004】
また、2層プリント配線板に関する従来例としては、特開平7−321429号公報に記載のものが提案されている(第2の従来技術)。該公報記載の従来例は、各配線層にグランド配線と電源供給配線を平行にかつ交互に交差するように格子状に設け、第1の配線層と第2の配線層でそれらの配線が、立体的に垂直に交差するように配置し、各配線層のグランド配線と電源配供給線をスルーホールで接続している。このような構造をとることで強固なグランドを形成し、放射ノイズの抑制を図っている。
【0005】
【発明が解決しようとする課題】
しかしながら、上述した従来技術においては下記のような問題があった。
【0006】
即ち、第1の従来技術(特開平10−270862号公報に記載のプリント配線板)のように、配線を全て収容するために多層化を進めることは、高密度配線を容易に実現するものの、プリント配線板製造期間が長期化すると共に、プリント配線板の製造コストが増大するという大きな問題があった。
【0007】
また、第2の従来技術(特開平7−321429号公報に記載の2層プリント配線板)のように、各配線層に格子状にグランド配線及び電源供給配線を設けることは、放射ノイズの抑制には効果があるが、信号配線の配置スペースの制約が大きく、高密度配線に対応することが困難であるという問題点があった。
【0008】
本発明の目的は、配線層の数を減らしても、配線密度を低下させることなく、かつ放射ノイズを低減させることを可能とした多層プリント配線板を提供することである。
【0017】
【課題を解決するための手段】
上記目的を達成するため、請求項1記載の発明は、電源供給配線、グラウンド配線及び信号配線の少なくとも2つからなる、少なくとも3層以上の配線層を備えた多層プリント配線板であって、前記各配線層の1つを構成する第1の配線層であって、外縁部に形成された第1のグラウンド配線と、該第1のグラウンド配線の内側に隣接して形成された第1の基幹電源供給配線と、該第1の基幹電源供給配線から延出された第1の電源供給配線とを有する第1の配線層と、前記各配線層の1つを構成する第2の配線層であって、前記外縁部に形成された第2のグラウンド配線と、該第2のグラウンド配線の内側に隣接して形成され前記第1の基幹電源供給配線とは異なる電圧を供給する第2の基幹電源供給配線であって、同一投影面上において前記第1の基幹電源供給配線の投影される位置に形成された第2の基幹電源供給配線と、該第2の基幹電源供給配線から延出された第2の電源供給配線とを有する第2の配線層と、前記各配線層のうち少なくとも1つの配線層に実装された複数の電子部品とを備え、前記第1、第2の基幹電源供給配線からそれぞれ延出された前記第1及び第2の電源供給配線は、前記各配線層のうち少なくとも1つの配線層を経由して前記各電子部品の実装個所に配線されていることを特徴とする。
【0018】
上記目的を達成するため、請求項2記載の発明は、前記第1、第2のグラウンド配線、前記第1、第2の基幹電源供給配線は、各々環状に形成されていることを特徴とする。
【0019】
上記目的を達成するため、請求項3記載の発明は、前記各配線層に設けられた信号配線であって、同一の配線層内に実装された前記各電子部品同士を接続、もしくは前記各配線層のうち少なくとも1つの配線層を経由して、前記配線層の異なるものに実装された前記各電子部品同士を接続する信号配線と、前記第1、第2の電源供給配線及び前記信号配線以外の領域に形成され前記第1、第2のグラウンド配線に接続されたグラウンドパターンとを備え、前記第1、第2の電源供給配線及び前記信号配線は、前記第1、第2の基幹電源供給配線に対して内側に形成されていることを特徴とする。
【0020】
上記目的を達成するため、請求項4記載の発明は、電源供給配線、グラウンド配線及び信号配線の少なくとも2つからなる、少なくとも3層以上の配線層を備えた多層プリント配線板であって、前記各配線層のうち少なくとも1つの配線層の外縁部に形成されたグラウンド配線と、前記グラウンド配線の内側に隣接して形成された第1の基幹電源供給配線と、前記第1の基幹電源供給配線の内側に隣接して形成され、前記第1の基幹電源供給配線とは異なる電圧を供給する第2の基幹電源供給配線と、前記第1、第2の基幹電源供給配線からそれぞれ延出された少なくとも2つの電源供給配線と、前記各配線層のうち少なくとも1つの配線層に実装された複数の電子部品とを備え、前記電源供給配線は、前記各配線層のうち少なくとも1つの配線層を経由して前記各電子部品の実装個所に配線されていることを特徴とする。
【0021】
上記目的を達成するため、請求項5記載の発明は、前記グラウンド配線、前記第1、第2の基幹電源供給配線は、各々環状に形成されていることを特徴とする。
【0022】
上記目的を達成するため、請求項6記載の発明は、前記各配線層に設けられた信号配線であって、同一の配線層内に実装された前記各電子部品同士を接続、もしくは前記各配線層のうち少なくとも1つの配線層を経由して、前記配線層の異なるものに実装された前記各電子部品同士を接続する信号配線と、前記電源供給配線及び前記信号配線以外の領域に形成され前記グラウンド配線に接続されたグラウンドパターンとを備え、前記電源供給配線及び前記信号配線は、前記第2の基幹電源供給配線に対して内側に形成されていることを特徴とする。
【0023】
上記目的を達成するため、請求項7記載の発明は、電源供給配線、グラウンド配線及び信号配線の少なくとも2つからなる、少なくとも3層以上の配線層を備えた多層プリント配線板であって、前記各配線層の外縁部にそれぞれ形成されたグラウンド配線と、前記各配線層における前記グラウンド配線の内側にそれぞれ隣接して形成された基幹電源供給配線と、前記各配線層のうち少なくとも1つの配線層に実装された複数の電子部品と、前記各配線層のうち少なくとも1つの配線層に設けられ、前記基幹電源供給配線に対して内側に位置すると共に、前記基幹電源供給配線から延出されて前記各配線層のうち少なくとも他の1つの配線層を経由して前記電子部品の実装個所に配線された少なくとも1つの電源供給配線と、前記各配線層に設けられ、同一の配線層内に実装された前記各電子部品同士を接続、もしくは前記各配線層のうち少なくとも1つの配線層を経由して、前記配線層の異なるものに実装された前記各電子部品同士を接続する信号配線と、前記各配線層のうち少なくとも1つの配線層における前記基幹電源供給配線の内側において前記電源供給配線及び前記信号配線以外の領域に形成されたグラウンドパターンとを備え、前記各配線層のうち少なくとも1つの配線層における前記グラウンド配線は、他の配線層における前記グラウンド配線より幅が広く形成されると共に、前記グラウンドパターンとスルーホールを介して接続されていることを特徴とする。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0025】
[第1の実施の形態]
図1は本発明の第1の実施の形態に係る多層プリント配線板の構成を示す模式図である。図2は第1の実施の形態に係る多層プリント配線板の全層を上部から透視した場合の構成を示す模式図であり、信号配線の接続及び位置関係を補足するものである。
【0026】
第1の実施の形態に係る多層プリント配線板は、図1(a)〜図1(d)にそれぞれ示される第1の配線層1、第2の配線層2、第3の配線層3、第4の配線層4この順で積層されて構成されている。各配線層は、基板と、該基板上に設けられた電子部品や各種配線から構成されている。この基本構成は、後述する他の実施の形態でも同様である。
【0027】
図1(a)に示すように、第1の配線層1には、電子部品7a、7b、7cが実装されており、信号配線6a、6b及びグラウンドパターン8aが設けられている。信号配線6aは、電子部品7aと図1(d)に示す第4層4の電子部品7eとを不図示のスルーホールを介して接続している。信号配線6bは、電子部品7bと電子部品7cを接続している。グラウンドパターン8aは、第1の配線層1の信号配線以外の領域に基板の主面のほぼ全体に亘って、且つ電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0028】
図1(b)に示すように、第2の配線層2には、環状のグラウンド配線8と、その内側に環状の基幹電源供給配線5が設けられている。グラウンド配線8は基板の外縁部に環状に形成され、その内側に基幹電源供給配線5が製造上必要最小限のクリアランスを隔てて環状に形成されている。基幹電源供給配線5の内側には、信号配線6c、6d及びグラウンドパターン8bが設けられている。信号配線6cは、不図示のスルーホールを介して第1の配線層1の電子部品7aと図1(d)に示す第4層4の電子部品7dとを接続している。また、信号配線6dは、不図示のスルーホールを介して第1の配線層1の電子部品7cと図1(d)に示す第4の配線層4の電子部品7eとを接続している。また、基幹電源供給配線5の内側には、基幹電源供給配線5と不図示のスルーホールを介して第1の配線層1の電子部品7bと接続する電源供給配線5aが設けられている。グラウンドパターン8bは、第2の配線層2の基幹電源供給配線5の内部において、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0029】
図1(c)に示すように、第3の配線層3には、信号配線6e、6f、電源供給配線5b、5c、5d、5e、及びグラウンドパターン8cが設けられている。信号配線6eは、不図示のスルーホールを介して第1の配線層1の電子部品7bと図1(d)に示す第4層4の電子部品7dとを接続している。また、信号配線6fは、不図示のスルーホールを介して第1の配線層1の電子部品7cと図1(d)に示す第4の配線層4の電子部品7eとを接続している。電源供給配線5bは、不図示のスルーホールを介して第1の配線層1の電子部品7aと第2の配線層2の基幹電源供給配線5を接続している。電源供給配線5cは、不図示のスルーホールを介して第2の配線層2の基幹電源供給配線5と図1(d)に示す第4の配線層4の電子部品7dとを接続している。電源供給配線5dは、不図示のスルーホールを介して第2の配線層2の基幹電源供給配線5と第4の配線層4の電子部品7eとを接続している。電源供給配線5eは、不図示のスルーホールを介して第2の配線層2の基幹電源供給配線5と第1の配線層1の電子部品7cとを接続している。第3の配線層3において、グラウンドパターン8cは、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0030】
図1(d)に示すように、第4の配線層4には、電子部品7d、7eが実装されている。また、第4の配線層4には、信号配線6g、6h、6i、電源供給配線5f及びグラウンドパターン8dが設けられている。信号配線6gは、不図示のスルーホールを介して第1の配線層1の電子部品7aと電子部品7bとを接続している。また、信号配線6hは、不図示のスルーホールを介して第1の配線層1の電子部品7cと第4の配線層4の電子部品7dとを接続している。また、信号配線6iは、電子部品7eと不図示のスルーホールを介して第1の配線層1の電子部品7bとを接続している。電源供給配線5fは、不図示のスルーホールを介して第2の配線層2の基幹電源供給配線5と第4の配線層4の電子部品7eとを接続している。グラウンドパターン8dは、第4の配線層4の電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0031】
尚、各配線層のグラウンド配線8、グラウンドパターン8a、8b、8c、8dは、不図示のスルーホールにて接続されている。そのため、第2の配線層2の環状のグランド配線8は少なくともスルーホールを形成することが可能な幅になっている。また、環状の基幹電源供給配線5も同様にスルーホールを形成するため、スルーホールを形成することが可能な幅になっている。また、各配線層の信号配線6a〜6iは、図2からも分るように、全て第2の配線層2の電源供給配線5の内側に設けられている。図2において各配線層のグラウンドパターン8a〜8dは、図面の理解を高めるために省略してある。
【0032】
第1の実施の形態においては、電源供給配線は、第2の配線層2の基幹電源供給配線5から、第2の配線層2に加えて第3の配線層3及び第4の配線層4に電源供給配線を延出し、第1の配線層1及び第4の配線層4に実装されている電子部品に電源を供給している。また、信号配線は、第1の配線層1、第2の配線層2、第3の配線層3、第4の配線層4の全ての層に渡って設けられている。すなわち、電源供給配線及び信号配線は全ての配線層において自由に配線することができ、高密度配線を実現することができる。
【0033】
ただし、図2に示すように、電源供給配線5a〜5f及び信号配線6a〜6iは、上部から同一投影面に投影した場合に、隣接した配線層に位置する配線は互いに重ならない位置に配線されている。これにより、隣接した配線によるクロストークの影響を極力低減することができる。尚、図2において、電源供給配線5bと信号配線6aとは、一部重なっているが、電源供給配線5bは第3の配線層3に配線され、信号配線6aは第1の配線層1に配線されているため問題とはならない。
【0034】
また、各配線層のグラウンドパターン8a〜8dは、電源供給配線及び信号配線以外の領域を被っているため、放射ノイズの発生源の1つであるグラウンド電流の経路が制限されず、信号配線の近傍(上下左右)を流れることができるために、放射ノイズを低減する効果を有することができる。
【0035】
図3(a)〜図3(d)は、図1(a)〜図1(d)の多層プリント配線板の各グラウンド配線8、グラウンドパターン8a、8b、8c、8dのみを表した模式図であり、図4は、その各配線層を透視で上面からみたものである。図4に示すように、各配線層のグラウンド配線8、グラウンドパターン8a、8b、8c、8dを同一投影面に投影した場合、多層プリント配線板の全面を被うように構成されている。このような構成にすることでより強固なグラウンドを形成することができる。
【0036】
尚、第1の実施の形態においては、グラウンド配線が多層プリント配線板の全面を被っているが、必ずしも全面である必要はなくほぼ全面を被っていれば同等の効果を有することは言うまでもない。また、第1の実施の形態においては、環状のグラウンド配線8と環状の基幹電源供給配線5は必ずしも環状である必要はなく、それに順ずる形態であれば良い。また、グラウンド配線8は2つ以上の配線層に形成しても良い。更にまた、第1の実施の形態においては、4層の多層プリント配線板を使用しているが、本発明の目的を達成するには3層以上でグラウンド専用層及び電源専用層を持たない多層プリント配線板であれば良い。
【0037】
以上説明したように、第1の実施の形態に係る多層プリント配線板によれば、4つの配線層のうち少なくとも1つの配線層の外縁部にグラウンド配線8を形成し、その内側に基幹電源供給配線5を形成し、電源供給配線5a〜5e及び信号配線6a〜6iを、基幹電源供給配線5から各配線層のうち少なくとも何れか1つの配線層を経由して電子部品の実装箇所に延出しているため、グラウンド専用層及び電源供給専用層を持つ6層の多層プリント配線板に比べて、配線密度を低下させることなく、高密度配線に対応することができるという効果を奏する。また、基幹電源供給配線5及びグラウンド配線8を環状とし、隣接して配線している為、基幹電源供給配線5とグラウンド配線8の容量性結合を増し、放射ノイズを低減する効果を奏する。
【0038】
また、各配線層において、電源供給配線5a〜5f及び信号配線6a〜6iを環状の基幹電源供給配線5の内側に配線し、ことにより放射ノイズを低減する効果を奏する。 環状の基幹電源配線5を外縁部に設けているため、その内部の電源供給配線を効率的に配置でき、その結果、信号配線の自由度が増すという効果を奏する。
【0039】
また、基幹電源供給配線5及びグラウンド配線8を環状とし、隣接して配線しているため、基幹電源供給配線5とグラウンド配線8の容量性結合を増し、放射ノイズを低減することができるという効果を奏する。
【0040】
また、各配線層において信号配線6a〜6i、電源供給配線5a〜5f以外の領域に、グラウンドパターン8a〜8dを設け、お互いをスルーホールで接続しているため、強固なグラウンドを形成することができ、放射ノイズを低減することができるという効果を奏する。
【0041】
また、各配線層のグラウンド配線8、グラウンドパターン8a、8b、8c、8dを同一投影面に投影した場合に、多層プリント配線板の全面を被うような構成としているため、更に強固なグラウンドを形成することができ、放射ノイズを低減することができるという効果を奏する。
【0042】
また、信号配線6a〜6i、電源供給配線5a〜5fは、同一投影面に投影した場合に、隣接する配線層の信号配線及び電源供給配線と互いに重ならない位置に配線しているため、クロストークの影響を低減することができるという効果を奏する。
【0043】
また、各配線層におけるグラウンドパターン8a〜8dは、スルーホールにて各少なくとも1つ以上の配線層のグラウンド配線8と相互に接続を行うため、グラウンド専用層を廃しても、放射ノイズを充分に抑制することができるという効果を奏する。
【0044】
このように第1の実施の形態においては、配線層の数を減らしても、配線密度を低下させることなく、かつ放射ノイズを低減させる構造を持つ多層プリント配線板を提供することができるという効果を奏する。
【0045】
[第2の実施の形態]
図5(a)〜図5(d)は本発明の第2の実施の形態に係る多層プリント配線板の構成を示す模式図である。
【0046】
第2の実施の形態では、第1の電圧で駆動する電子部品17a、17b、17c及び第1の電圧と異なる第2の電圧で駆動する電子部品17a’17b’に、電源を供給する多層プリント配線板の構成を示している。
【0047】
第2の実施の形態に係る多層プリント配線板は、第1の配線層11、第2の配線層12、第3の配線層13、第4の配線層14から構成されており、第1の配線層11及び第4の配線層14には異なる2つの電圧で駆動する電子部品が実装されている。
【0048】
図5(a)に示すように、第1の配線層11には、第1の電圧で駆動する電子部品17a、及び第2の電圧で駆動する電子部品17a’、17b’が実装されており、信号配線16a、16b、電源供給配線15a及びグラウンドパターン18aが図1(a)と同様の配置で設けられている。信号配線16aは、電子部品17a’と不図示のスルーホールを介して図5(d)に示す第4の配線層14の電子部品17cとを接続している。信号配線16bは、電子部品17aと電子部品17b’を接続している。電源供給配線15aは、電子部品17aと不図示のスルーホールを介して図5(b)に示す第2の配線層12の第1の基幹電源供給配線15とを接続している。第1の配線層11では、グラウンドパターン18aは、電源供給配線及び信号配線以外の領域に基板の主面のほぼ全体に亘って、且つ電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0049】
図5(b)に示すように、第2の配線層12の外縁部には、環状のグラウンド配線18と、その内側にそれに沿って環状の第1の基幹電源供給配線15が設けられている。第1の基幹電源供給配線15の内側には、信号配線16c、16d及びグラウンドパターン18bが設けられている。信号配線16cは、不図示のスルーホールを介して第1の配線層11の電子部品17a’と図5(d)に示す第4の配線層14の電子部品17bとを接続している。また、信号配線16dは、不図示のスルーホールを介して第1の配線層11の電子部品17b’と下記に示す第4の配線層14の電子部品17cとを接続している。また、第1の基幹電源供給配線15の内側には、第1の基幹電源供給配線15と不図示のスルーホールを介して第1の配線層1の電子部品17aと接続する電源供給配線15b、第4の配線層14の電子部品17bと接続する電源供給配線15c、第4の配線層14の電子部品17cと接続する電源供給配線15dが設けられている。グラウンドパターン18bは、第2の配線層12の第1の基幹電源供給配線15の内部において、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0050】
図5(c)に示すように、第3の配線層13には、環状のグラウンド配線18eと、その内側に環状の第2の基幹電源供給配線15’が設けられている。グラウンド配線18e及び第2の基幹電源供給配線15’は、第2の配線層12に設けられたグラウンド配線18及び第1の基幹電源供給配線15と重なる位置に配置されている。第2の基幹電源供給配線15’の内側には、信号配線16e及びグラウンドパターン18cが設けられている。信号配線16eは、不図示のスルーホールを介して第1の配線層11の電子部品17aと図5(d)に示す第4の配線層14の電子部品17bとを接続している。また、第2の基幹電源供給配線15’の内側には、第2の基幹電源供給配線15’と不図示のスルーホールを介して第1の配線層11の電子部品17b’と接続する電源供給配線15a’が設けられている。第3の配線層13では、グラウンドパターン18cは、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0051】
図5(d)に示すように、第4の配線層14には、第1の電圧で駆動する電子部品17b、17cが実装されている。また、第4の配線層14には、信号配線16f、16g、16h、16i、電源供給配線15b’、15e及びグラウンドパターン18dが設けられている。信号配線16fは、電子部品17cと不図示のスルーホールを介して第1の配線層11の電子部品17b’とを接続している。信号配線16gは、不図示のスルーホールを介して第1の配線層11の電子部品17a’と17aを接続している。また、信号配線16hは、電子部品17bと不図示のスルーホールを介して第1の配線層11の電子部品17b’とを接続している。また、信号配線16iは、電子部品17cと不図示のスルーホールを介して第1の配線層11の電子部品17aとを接続している。電源供給配線15b’は、不図示のスルーホールを介して第3の配線層13の第2の基幹電源供給配線15’と第1の配線層11の電子部品17a’とを接続している。電源供給配線15eは、不図示のスルーホールを介して第2の配線層12の第1の基幹電源供給配線15と第4の配線層14の電子部品17cとを接続している。第4の配線層14では、グラウンドパターン18dは、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0052】
尚、各配線層のグラウンド配線18、18e、グラウンドパターン18a、18b、18c、18dは、不図示のスルーホールにて接続されている。そのため、第2の配線層12のグラウンド配線18及び第3の配線層13のグラウンド配線18eは少なくともスルーホールを形成することが可能な幅になっている。また、第1、第2の基幹電源供給配線15、15’も同様にスルーホールを形成するため、スルーホールを形成することが可能な幅になっている。
【0053】
また、各配線層の信号配線16a〜16iは、全て第2の配線層12の第1の基幹電源供給配線15及び第3の配線層13の第2の基幹電源供給配線15’の内側に設けられている。また、各配線層の電源供給配線15a、15b、15c、15d、15e、15a’、15b’と信号配線26a〜26hは、上部から同一投影面に投影した場合に、互いに重ならない位置に配線されている。これにより、隣接した配線によるクロストークの影響を極力低減することができる。
【0054】
第2の実施の形態では、多層プリント配線板は、外縁部にグラウンド配線18を設け、その内側に第1の基幹電源供給配線15を隣接して設けた第2の配線層12と、外縁部にグラウンド配線18eを設け、その内側に第2の基幹電源供給配線15’を隣接して設けた第3の配線層13とを有している。第1の基幹電源供給配線15に接続された電源供給配線15a、15b、15c、15d、15eは所定の配線層を通り、第1の電圧で駆動する電子部品17a、17b、17cに電源を供給している。また、第2の基幹電源供給配線15’に接続された電源供給配線15a’、15b’は所定の配線層を通り、第2の電圧で駆動する電子部品17a’、17bに電源を供給している。
【0055】
以上説明したように、第2の実施の形態に係る多層プリント配線板によれば、第2の電源供給配線15’を、同一投影面に投影した場合に第1の電源供給配線15の投影される位置に設けているため、第1の実施の形態における効果に加え、多層プリント配線板に異なる2つの電源を供給する際に、信号配線の配線密度を低下させることなく、放射ノイズを充分に抑制することができるという効果を奏する。
【0056】
[第3の実施の形態]
図6(a)〜図6(d)は本発明の第3の実施の形態に係る多層プリント配線板の構成を示す模式図である。図7は第3の実施の形態に係る多層プリント配線板の全層を上部から透視した場合の構成を示す模式図であり、信号配線の接続及び位置関係を補足するものである。
【0057】
第3の実施の形態では、第1の電圧で駆動する電子部品27a、27b、27c及び第1の電圧と異なる第2の電圧で駆動する電子部品27a’27b’に、電源を供給する多層プリント配線板の構成を示している。
【0058】
第3の実施の形態に係る多層プリント配線板は、第1の配線層21、第2の配線層22、第3の配線層23、第4の配線層24から構成されており、第1の配線層21及び第4の配線層24には異なる2つの電圧で駆動する電子部品が実装されている。
【0059】
図6(a)に示すように、第1の配線層21には、第1の電圧で駆動する電子部品27a、27b及び第2の電圧で駆動する電子部品27a’が実装されており、信号配線26a、26b、電源供給配線25a及びグラウンドパターン28aが設けられている。信号配線26aは、電子部品27aと図6(d)に示す第4の配線層4の電子部品27b’とを不図示のスルーホールを介して接続している。信号配線26bは、電子部品27a’と電子部品27bを接続している。電源供給配線25aは、不図示のスルーホールを介して図6(b)に示す第2の配線層22の第1の基幹電源供給配線25と図6(d)に示す第4の配線層24の電子部品27cとを接続している。第1の配線層21では、グラウンドパターン28aは、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0060】
図6(b)に示すように、第2の配線層22には、環状のグラウンド配線28と、その内側に環状の第1の基幹電源供給配線25と、その内側に環状の第2の基幹電源供給配線25’が設けられている。第2の基幹電源供給配線25’の内側には、信号配線26c、26dが設けられている。信号配線26cは、不図示のスルーホールを介して第1の配線層21の電子部品27aと電子部品27a’とを接続している。また、信号配線26dは、不図示のスルーホールを介して第1の配線層21の電子部品27bと第4の配線層24の電子部品27cとを接続している。グラウンドパターン28bは、第2の配線層22の第2の基幹電源供給配線25’の内部において、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0061】
図6(c)に示すように、第3の配線層23には、信号配線26e、電源供給配線25b、25a’、25b’、及びグラウンドパターン28cが設けられている。信号配線26eは、不図示のスルーホールを介して第1の配線層21の電子部品27bと第4の配線層24の電子部品27b’とを接続している。電源供給配線25bは、不図示のスルーホールを介して第2の配線層22の第1の基幹電源供給配線25と第1の配線層21の電子部品27aとを接続している。電源供給配線25a’は、不図示のスルーホールを介して第2の配線層22の第2の基幹電源供給配線25’と第1の配線層21の電子部品27a’とを接続している。電源供給配線25b’は、不図示のスルーホールを介して第2の配線層22の第2の基幹電源供給配線25’と第4の配線層24の電子部品27b’とを接続している。第3の配線層23においては、グラウンドパターン28cは、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0062】
図6(d)に示すように、第4の配線層24には、第1の電圧で駆動する電子部品27cと第2の電圧で駆動する電子部品27b’が実装されている。また、第4の配線層24には、信号配線26f、26g、26h、電源供給配線25c及びグラウンドパターン28dが設けられている。信号配線26fは、電子部品27cと不図示のスルーホールを介して第1の配線層21の電子部品27aとを接続している。信号配線26gは、電子部品27cと不図示のスルーホールを介して第1の配線層21の電子部品27a’とを接続している。また、信号配線26hは、電子部品27b’と不図示のスルーホールを介して第1の配線層21の電子部品27a’とを接続している。電源供給配線25cは、不図示のスルーホールを介して第2の配線層22の第1の基幹電源供給配線25と第1の配線層21の電子部品27bとを接続している。第4の配線層24において、グラウンドパターン28dは、電源供給配線及び信号配線以外の領域に、電源供給配線及び信号配線と製造上必要最小限のクリアランスを隔てて設けられている。
【0063】
尚、各配線層のグラウンド配線28、グラウンドパターン28a、28b、28c、28dは、不図示のスルーホールにて接続されている。そのため、第2の配線層22のグラウンド配線28は少なくともスルーホールを形成することが可能な幅になっている。また、第1、第2の基幹電源供給配線25、25’も同様にスルーホールを形成するため、スルーホールを形成することが可能な幅になっている。
【0064】
また、図7に示すように各配線層の信号配線26a〜26hは、全て第2の配線層22の第2の基幹電源供給配線25’の内側に設けられている。また、各配線層の電源供給配線25a、25b、25c、25a’、25b’と信号配線26a〜26hは上部から同一投影面に投影した場合に、互いに重ならない位置に配線されている。これにより、隣接した配線によるクロストークの影響を極力低減することができる。図7において各配線層のグラウンドパターン28a〜28dは、図面の理解を高めるために省略してある。
【0065】
第3の実施の形態では、第2の配線層22の外縁部に配された第1の基幹電源供給配線25の隣接する内側に、第2の基幹電源供給配線25’が設けられている。第1の基幹電源供給配線25に接続された電源供給配線25a、25b、25cは所定の層を通り、第1の電圧で駆動する電子部品27a、27b、27cに電源を供給している。また第2の基幹電源供給配線25’に接続された電源供給配線25a’、25b’は所定の層を通り、第2電圧で駆動する電子部品27a’、27b’に電源を供給している。
【0066】
以上説明したように、第3の実施の形態に係る多層プリント配線板によれば、第2の電源供給配線25’を第1の電源供給配線25の内側に設けているため、第1の実施の形態における効果に加え、多層プリント配線板に異なる2つの電源を供給する際に、信号配線の配線密度を低下させることなく、放射ノイズを充分に抑制することができるという効果を奏する。
【0067】
[第4の実施の形態]
図8(a)〜図8(d)は本発明の第4の実施の形態に係る多層プリント配線板の構成を示す模式図であり、基幹電源供給配線の内側の信号配線、電子部品、電源供給配線、グラウンド配線及び電子部品は記載せず、その説明も省略する。図9は第4の実施の形態に係る多層プリント配線板の断面の構成を示す模式図であり、各配線層の外縁部のグラウンド配線及び基幹電源供給配線の位置関係を示している。
【0068】
第4の実施の形態では、全ての配線層(第4の実施の形態では四つの配線層)の外縁部に異なる電圧の電源供給配線を設けた多層プリント配線板の構成を示している。
【0069】
第4の実施の形態に係る多層プリント配線板は、第1の配線層31、第2の配線層32、第3の配線層33、第4の配線層34から構成されている。
【0070】
図8(a)及び図9に示すように、第1の配線層31の外縁部には、グラウンド配線38aが設けられており、その内側には、第1の基幹電源供給配線35aが設けられている。第1の基幹電源供給配線35aの内側には、信号配線36aが設けられている。
【0071】
図8(b)及び図9に示すように、第2の配線層32の外縁部には、第1の配線層31のグラウンド配線38aとスルーホール39aにより接続されたグラウンド配線38bが設けられており、その内側には、第2の基幹電源供給配線35bが設けられている。第2の基幹電源供給配線35bの内側には、グラウンドパターン38e及び信号配線36bが設けられている。グラウンド配線38b及び第2の基幹電源供給配線35bは、同一投影面に投影した場合に、第1の配線層31のグラウンド配線38a及び第1の基幹電源供給配線35aを投影した位置に配置されている。
【0072】
図8(c)及び図9に示すように、第3の配線層33の外縁部には、第2の配線層32のグラウンド配線38bとスルーホール39aにより接続されたグラウンド配線38cが設けられており、その内側には、第3の基幹電源供給配線35cが設けられている。第3の基幹電源供給配線35cの内側には、信号配線36c及びグラウンド配線38fが設けられている。グラウンド配線38cは、他の配線層のグラウンド配線38a、38b、38dに比べて幅の広い配線になっている。グラウンド配線38cの外側位置は他の配線層のグラウンド配線の外側位置と同じであるが、グラウンド配線38cの内側位置は他の配線層のグラウンド配線の内側位置よりも内部に入り込み、第2の配線層32のグラウンドパターン38eとスルーホール39bにより接続されている。グラウンド配線38fは、スルーホール39cにより第2の配線層32のグラウンドパターン38eに接続されている。
【0073】
図8(d)及び図9に示すように、第4の配線層34の外縁部には、第3の配線層33のグラウンド配線38cとスルーホール39aにより接続されたグラウンド配線38dが設けられており、その内側には、第4の基幹電源供給配線35dが設けられている。第4の基幹電源供給配線35dの内側には、信号配線36dが設けられている。グラウンド配線38d及び第4の基幹電源供給配線35dは、同一投影面に投影した場合に、第1の配線層31のグラウンド配線38a及び第1の基幹電源供給配線35aを投影した位置に配置されている。
【0074】
尚、第1乃至第4の基幹電源供給配線の電圧は、全て異なる電圧でもよく、また2つまたは3つの基幹電源供給配線が同じ電圧であっても良い。
【0075】
以上説明したように、第4の実施の形態に係る多層プリント配線板によれば、第1の実施の形態における効果に加え、全ての配線層に基幹電源供給配線を設けると共に、少なくとも1つの配線層の基幹電源供給配線(第4の実施の形態では第3の配線層の基幹電源供給配線35c)を他の配線層の基幹電源供給配線よりも内側に設け、その外側に幅の広げられたグラウンド配線を設け、内部のグラウンド配線と接続しているため、全ての配線層の基幹電源供給配線に異なる複数の電圧を供給する際に、信号配線の配線密度を低下させることなく放射ノイズを充分に抑制することができるという効果を奏する。
【0076】
[他の実施の形態]
(1)上述した第1〜第4の実施の形態においては、多層プリント配線板単体の場合を例に上げたが、本発明は、これに限定されるものではなく、本発明の多層プリント配線板を搭載した電子機器(例えば、複写機、機能複合型複写機、各種プリンタ、スキャナ、ファクシミリ、デジタルカメラ等)のように、1つの機器からなる装置に適用してもよい。
【0077】
(2)上述した第1〜第4の実施の形態においては、多層プリント配線板単体の場合を例に上げたが、本発明は、これに限定されるものではなく、本発明の多層プリント配線板を搭載した複数の電子機器(例えば、複写機、機能複合型複写機、各種プリンタ、スキャナ、ファクシミリ、デジタルカメラ等)から構成されるシステム(例えば、画像形成システム、画像読取システム、画像通信システム、撮像システム等)のように、複数の機器から構成されるシステムに適用してもよい。
【0078】
【発明の効果】
以上説明したように、本発明の多層プリント配線板によれば、各配線層のうち少なくとも1つの配線層の外縁部にグラウンド配線を形成し、その内側に基幹電源供給配線を形成し、電源供給配線及び信号配線を、基幹電源供給配線から各配線層のうち少なくとも何れか1つの配線層を経由して電子部品の実装箇所に延出しているため、グラウンド専用層及び電源供給専用層を持つ6層プリント多層プリント配線板に比べて、配線密度を低下させることなく高密度配線に対応することができるという効果を奏する。また、基幹電源供給配線及びグラウンド配線を環状とし、隣接して配線している為、基幹電源供給配線とグラウンド配線の容量性結合を増し、放射ノイズを低減する効果を奏する。
【0079】
また、電源供給配線及び信号配線が設けられている配線層においては、電源供給配線及び信号配線が環状の基幹電源供給配線の内側に配線されているため、信号配線の配線の自由度を向上させることができるという効果を奏する。
【0080】
また、基幹電源供給配線及びグラウンド配線を環状とし、隣接して配線しているため、基幹電源供給配線とグラウンド配線の容量性結合を増し、放射ノイズを低減することができるという効果を奏する。
【0081】
また、電源供給配線及び信号配線が設けられている配線層においては、電源供給配線及び信号配線以外の領域に、グラウンドパターンを設け、これらのグラウンドパターン同士をスルーホールで接続しているため、安定したグラウンドを形成することができ放射ノイズを低減することができるという効果を奏する。
【0084】
また、各配線層におけるグラウンド配線は、スルーホールにて各配線層のグラウンド配線と相互に接続を行うため、グラウンド専用層を廃しても、放射ノイズを充分に抑制することができるという効果を奏する。
【0085】
したがって本発明においては、配線層の数を減らしても、配線密度を低下させることなく、かつ放射ノイズを低減させる構造を持つ多層プリント配線板を提供することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る多層プリント配線板の構成を示す模式図である。
【図2】第1の実施の形態に係る多層プリント配線板の全層を上部から透視した場合の構成を示す模式図である。
【図3】第1の実施の形態に係るプリント配線板のグラウンド配線のみを表した模式図である。
【図4】第1の実施の形態に係るプリント配線板の各層のグラウンド配線のみを透視で上面からみたものである。
【図5】本発明の第2の実施の形態に係る多層プリント配線板の構成を示す模式図である。
【図6】本発明の第3の実施の形態に係る多層プリント配線板の構成を示す模式図である。
【図7】第3の実施の形態に係る多層プリント配線板の全層を上部から透視した場合の構成を示す模式図である。
【図8】本発明の第4の実施の形態に係る多層プリント配線板の構成を示す模式図である。
【図9】第4の実施の形態に係る多層プリント配線板の断面の構成を示す模式図である。
【符号の説明】
1、11、21、31 第1の配線層
2、12、22、32 第2の配線層
3、13、23、33 第3の配線層
4、14、24、34 第4の配線層
5、15、15’、25、25’、35a〜35d 基幹電源供給配線
5a〜5f、15a〜15e、25a〜25c 電源供給配線
6a〜6i、16a〜16i、26a〜26h、36a〜36d 信号配線
7a〜7e、17a〜17c、27a〜27c 電子部品
8、18、18e、28、38a〜38d グラウンド配線
8a〜8d、18a〜18d、28a〜28d、38e〜38f グラウンドパターン
Claims (7)
- 電源供給配線、グラウンド配線及び信号配線の少なくとも2つからなる、少なくとも3層以上の配線層を備えた多層プリント配線板であって、
前記各配線層の1つを構成する第1の配線層であって、外縁部に形成された第1のグラウンド配線と、該第1のグラウンド配線の内側に隣接して形成された第1の基幹電源供給配線と、該第1の基幹電源供給配線から延出された第1の電源供給配線とを有する第1の配線層と、
前記各配線層の1つを構成する第2の配線層であって、前記外縁部に形成された第2のグラウンド配線と、該第2のグラウンド配線の内側に隣接して形成され前記第1の基幹電源供給配線とは異なる電圧を供給する第2の基幹電源供給配線であって、同一投影面上において前記第1の基幹電源供給配線の投影される位置に形成された第2の基幹電源供給配線と、該第2の基幹電源供給配線から延出された第2の電源供給配線とを有する第2の配線層と、
前記各配線層のうち少なくとも1つの配線層に実装された複数の電子部品とを備え、
前記第1、第2の基幹電源供給配線からそれぞれ延出された前記第1及び第2の電源供給配線は、前記各配線層のうち少なくとも1つの配線層を経由して前記各電子部品の実装個所に配線されていることを特徴とする多層プリント配線板。 - 前記第1、第2のグラウンド配線、前記第1、第2の基幹電源供給配線は、各々環状に形成されていることを特徴とする請求項1記載の多層プリント配線板。
- 前記各配線層に設けられた信号配線であって、同一の配線層内に実装された前記各電子部品同士を接続、もしくは前記各配線層のうち少なくとも1つの配線層を経由して、前記配線層の異なるものに実装された前記各電子部品同士を接続する信号配線と、前記第1、第2の電源供給配線及び前記信号配線以外の領域に形成され前記第1、第2のグラウンド配線に接続されたグラウンドパターンとを備え、
前記第1、第2の電源供給配線及び前記信号配線は、前記第1、第2の基幹電源供給配線に対して内側に形成されていることを特徴とする請求項1又は2記載の多層プリント配線板。 - 電源供給配線、グラウンド配線及び信号配線の少なくとも2つからなる、少なくとも3層以上の配線層を備えた多層プリント配線板であって、
前記各配線層のうち少なくとも1つの配線層の外縁部に形成されたグラウンド配線と、
前記グラウンド配線の内側に隣接して形成された第1の基幹電源供給配線と、
前記第1の基幹電源供給配線の内側に隣接して形成され、前記第1の基幹電源供給配線とは異なる電圧を供給する第2の基幹電源供給配線と、
前記第1、第2の基幹電源供給配線からそれぞれ延出された少なくとも2つの電源供給配線と、
前記各配線層のうち少なくとも1つの配線層に実装された複数の電子部品とを備え、
前記電源供給配線は、前記各配線層のうち少なくとも1つの配線層を経由して前記各電子部品の実装個所に配線されていることを特徴とする多層プリント配線板。 - 前記グラウンド配線、前記第1、第2の基幹電源供給配線は、各々環状に形成されていることを特徴とする請求項4記載の多層プリント配線板。
- 前記各配線層に設けられた信号配線であって、同一の配線層内に実装された前記各電子部品同士を接続、もしくは前記各配線層のうち少なくとも1つの配線層を経由して、前記配線層の異なるものに実装された前記各電子部品同士を接続する信号配線と、前記電源供給配線及び前記信号配線以外の領域に形成され前記グラウンド配線に接続されたグラウンドパターンとを備え、
前記電源供給配線及び前記信号配線は、前記第2の基幹電源供給配線に対して内側に形成されていることを特徴とする請求項4又は5記載の多層プリント配線板。 - 電源供給配線、グラウンド配線及び信号配線の少なくとも2つからなる、少なくとも3層以上の配線層を備えた多層プリント配線板であって、
前記各配線層の外縁部にそれぞれ形成されたグラウンド配線と、
前記各配線層における前記グラウンド配線の内側にそれぞれ隣接して形成された基幹電源供給配線と、
前記各配線層のうち少なくとも1つの配線層に実装された複数の電子部品と、
前記各配線層のうち少なくとも1つの配線層に設けられ、前記基幹電源供給配線に対して内側に位置すると共に、前記基幹電源供給配線から延出されて前記各配線層のうち少なくとも他の1つの配線層を経由して前記電子部品の実装個所に配線された少なくとも1つの電源供給配線と、
前記各配線層に設けられ、同一の配線層内に実装された前記各電子部品同士を接続、もしくは前記各配線層のうち少なくとも1つの配線層を経由して、前記配線層の異なるものに実装された前記各電子部品同士を接続する信号配線と、
前記各配線層のうち少なくとも1つの配線層における前記基幹電源供給配線の内側において前記電源供給配線及び前記信号配線以外の領域に形成されたグラウンドパターンとを備え、
前記各配線層のうち少なくとも1つの配線層における前記グラウンド配線は、他の配線層における前記グラウンド配線より幅が広く形成されると共に、前記グラウンドパターンとスルーホールを介して接続されていることを特徴とする多層プリント配線板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004632A JP3745276B2 (ja) | 2001-01-17 | 2002-01-11 | 多層プリント配線板 |
US10/046,163 US6800814B2 (en) | 2001-01-17 | 2002-01-16 | Multi-layered printed wiring board |
US10/949,290 US7199308B2 (en) | 2001-01-17 | 2004-09-27 | Multi-layered printed wiring board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001009475 | 2001-01-17 | ||
JP2001-9475 | 2001-01-17 | ||
JP2002004632A JP3745276B2 (ja) | 2001-01-17 | 2002-01-11 | 多層プリント配線板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002290058A JP2002290058A (ja) | 2002-10-04 |
JP2002290058A5 JP2002290058A5 (ja) | 2005-03-10 |
JP3745276B2 true JP3745276B2 (ja) | 2006-02-15 |
Family
ID=26607859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002004632A Expired - Fee Related JP3745276B2 (ja) | 2001-01-17 | 2002-01-11 | 多層プリント配線板 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6800814B2 (ja) |
JP (1) | JP3745276B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3745276B2 (ja) * | 2001-01-17 | 2006-02-15 | キヤノン株式会社 | 多層プリント配線板 |
JP3835381B2 (ja) * | 2002-09-04 | 2006-10-18 | 株式会社村田製作所 | 積層型電子部品 |
JP2004303812A (ja) * | 2003-03-28 | 2004-10-28 | Toshiba Corp | 多層回路基板および同基板の電磁シールド方法 |
TWI236332B (en) * | 2004-02-17 | 2005-07-11 | Via Tech Inc | Wiring structure for improving wiring response |
JP4006447B2 (ja) * | 2004-04-16 | 2007-11-14 | キヤノン株式会社 | 半導体装置およびプリント回路板 |
CN100544542C (zh) * | 2004-12-09 | 2009-09-23 | 鸿富锦精密工业(深圳)有限公司 | 防止静电放电的印刷电路板 |
CN100518439C (zh) * | 2004-12-24 | 2009-07-22 | 鸿富锦精密工业(深圳)有限公司 | 防止静电放电的印刷电路板 |
US7307220B2 (en) * | 2005-01-12 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Circuit board for cable termination |
US20060237227A1 (en) * | 2005-04-26 | 2006-10-26 | Shiyou Zhao | Circuit board via structure for high speed signaling |
US7866337B2 (en) | 2005-07-08 | 2011-01-11 | Entegris, Inc. | Chemically inert flow controller with non-contaminating body |
JP4844080B2 (ja) * | 2005-10-18 | 2011-12-21 | 日本電気株式会社 | 印刷配線板及びその電源雑音抑制方法 |
KR100782483B1 (ko) * | 2006-01-19 | 2007-12-05 | 삼성전자주식회사 | 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지 |
TW200814871A (en) * | 2006-09-01 | 2008-03-16 | Univ Nat Taiwan | Substrate for high-speed circuit |
JP4916300B2 (ja) * | 2006-12-19 | 2012-04-11 | 新光電気工業株式会社 | 多層配線基板 |
US8013254B2 (en) * | 2008-02-15 | 2011-09-06 | Gigalane Co. Ltd. | Printed circuit board |
JP2009246317A (ja) * | 2008-04-01 | 2009-10-22 | Nec Electronics Corp | 半導体装置および配線基板 |
JP5053241B2 (ja) * | 2008-11-25 | 2012-10-17 | 古河電気工業株式会社 | 光素子駆動装置 |
JP4746692B2 (ja) * | 2009-07-29 | 2011-08-10 | 株式会社タムラ製作所 | 可視光通信用led照明装置 |
CN101886761B (zh) * | 2010-06-12 | 2012-08-01 | 友达光电股份有限公司 | 发光二极管光源模块 |
JP2014502029A (ja) * | 2010-12-21 | 2014-01-23 | コーニンクレッカ フィリップス エヌ ヴェ | 照明システム及び製造方法 |
US8576578B2 (en) | 2011-06-27 | 2013-11-05 | International Business Machines Corporation | Robust power plane configuration in printed circuit boards |
JP2013089313A (ja) * | 2011-10-13 | 2013-05-13 | Tyco Electronics Japan Kk | コネクタ |
JP5819218B2 (ja) * | 2012-02-23 | 2015-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5900616B2 (ja) * | 2012-05-28 | 2016-04-06 | 株式会社村田製作所 | 複合モジュール |
GB2529678B (en) * | 2014-08-28 | 2017-01-25 | Cambium Networks Ltd | Radio frequency connection arrangement |
WO2016208081A1 (ja) * | 2015-06-26 | 2016-12-29 | ルネサスエレクトロニクス株式会社 | 電子装置 |
CN107592728B (zh) * | 2017-09-26 | 2019-03-12 | 郑州云海信息技术有限公司 | 一种pcb布局布线的方法和结构 |
JP2022017605A (ja) * | 2018-10-25 | 2022-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 回路基板、半導体装置、および、電子機器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315069A (en) * | 1992-10-02 | 1994-05-24 | Compaq Computer Corp. | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards |
JP3610114B2 (ja) | 1994-03-31 | 2005-01-12 | キヤノン株式会社 | プリント配線板および設計方法 |
US5586011A (en) * | 1994-08-29 | 1996-12-17 | At&T Global Information Solutions Company | Side plated electromagnetic interference shield strip for a printed circuit board |
JP2988421B2 (ja) | 1997-03-24 | 1999-12-13 | 日本電気株式会社 | Emi抑制多層プリント基板 |
JP3732927B2 (ja) * | 1997-07-31 | 2006-01-11 | 京セラ株式会社 | 多層配線基板 |
US6084779A (en) * | 1998-10-02 | 2000-07-04 | Sigrity, Inc. | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips |
US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
US6028489A (en) * | 1998-12-18 | 2000-02-22 | Chung-Shan Institute Of Science And Technology | Modular high-frequency oscillator structure |
JP2001160663A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 回路基板 |
US6495770B2 (en) * | 2000-12-04 | 2002-12-17 | Intel Corporation | Electronic assembly providing shunting of electrical current |
JP3745276B2 (ja) * | 2001-01-17 | 2006-02-15 | キヤノン株式会社 | 多層プリント配線板 |
US6900992B2 (en) * | 2001-09-18 | 2005-05-31 | Intel Corporation | Printed circuit board routing and power delivery for high frequency integrated circuits |
-
2002
- 2002-01-11 JP JP2002004632A patent/JP3745276B2/ja not_active Expired - Fee Related
- 2002-01-16 US US10/046,163 patent/US6800814B2/en not_active Expired - Fee Related
-
2004
- 2004-09-27 US US10/949,290 patent/US7199308B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002290058A (ja) | 2002-10-04 |
US20020108779A1 (en) | 2002-08-15 |
US7199308B2 (en) | 2007-04-03 |
US6800814B2 (en) | 2004-10-05 |
US20050039947A1 (en) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3745276B2 (ja) | 多層プリント配線板 | |
JP3669219B2 (ja) | 多層プリント配線板 | |
CN111261641B (zh) | 显示面板和显示装置 | |
JP3201345B2 (ja) | 多層プリント配線板 | |
JP5919558B2 (ja) | 多層プリント基板 | |
EP1684558A2 (en) | Multilayer printed circuit board | |
JP2002290058A5 (ja) | ||
US7525817B2 (en) | Wiring layout of auxiliary wiring package and printed circuit wiring board | |
JP2006190873A (ja) | プリント回路基板及びそれを備えた電子機器 | |
TW202031106A (zh) | 多層印刷基板 | |
JP2015002247A (ja) | 半導体装置 | |
US5768106A (en) | Layered circuit-board designing method and layered circuit-board | |
US20050184393A1 (en) | Multilayer wiring board | |
US7528479B2 (en) | Multilayer substrate for digital tuner and multilayer substrate | |
EP1179971B1 (en) | Printed circuit board with pins for being connected to electronic part mounted thereon | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP3610127B2 (ja) | 印刷回路基板及び印刷回路基板の設計方法 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
CN220173699U (zh) | 电路模块 | |
JP4397628B2 (ja) | 印刷回路配線板の配線レイアウト構造 | |
JPH09307061A (ja) | 集積回路装置 | |
JP2018098233A (ja) | 配線基板およびこれを用いた電子装置 | |
KR100643231B1 (ko) | 4층 인쇄회로기판 | |
JP3787409B2 (ja) | アレイ状接続型icを搭載した多層基板 | |
JPS60127797A (ja) | 多層プリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3745276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |