JP3787409B2 - アレイ状接続型icを搭載した多層基板 - Google Patents
アレイ状接続型icを搭載した多層基板 Download PDFInfo
- Publication number
- JP3787409B2 JP3787409B2 JP10924997A JP10924997A JP3787409B2 JP 3787409 B2 JP3787409 B2 JP 3787409B2 JP 10924997 A JP10924997 A JP 10924997A JP 10924997 A JP10924997 A JP 10924997A JP 3787409 B2 JP3787409 B2 JP 3787409B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- array
- mounting surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Description
本発明は、アレイ状接続型ICが搭載された多層基板に関するものであり、アレイ状接続型ICを搭載した基板での前記ICの誤動作を防ぐと共に、前記基板からの電磁波放射ノイズを低減するための構成に関する。
【0002】
【従来の技術】
従来、多層基板に搭載されたアレイ状接続型IC(例えばBGA型IC)から信号線を引き出す場合、アレイ状接続パッドのうちICの外周部分では、パッドの間隔と配線パターンのピッチにより引き出せる配線はそのままICの外周側へ引き出し、より内側のパッドからの配線を引き出す場合は、スルーホールを用いてIC搭載面と反対側の面や内層の信号線層に引き出したりしていた。
【0003】
そこで、図5に従来の多層基板の配線方法の一例である信号線の配線状態を説明するための図を示す。同図(A)はICが搭載された多層基板の一面の信号線層をICを透視して見た図、同図(B)は図(A)のIC搭載領域と対応する多層基板の内層のグランド(GND)層を表した図、同図(C)は図(A)のIC搭載領域と対応する多層基板の内層の電源層を表した図、同図(D)は図(A)のIC搭載領域と対応する多層基板の、ICが搭載された側と反対側面の信号線層を表した図である。これらの図で符号101はアレイ状接続型ICの外形線、符号105はアレイ状接続型ICを各層に投影した外形線を示す。
【0004】
図5に示す従来例では、アレイ状接続型ICが搭載される面に、前記ICの接続電極(不図示)と対応する接続パッド102がアレイ状に配設されている。前記ICのパッケージ外周側の接続パッド102から順次信号線103が引き出されている。そして、パッドの間隔と信号配線のピッチによって引き出しきれなくなった前記ICのパッケージ中心側の接続パッド102にはスルーホール104が隣接して配置されている。これにより、スルーホール104は前記ICのパッケージ中心側に過密する。そして、前記ICのパッケージ中心側の接続パッド102はスルーホール104を介して、前記ICが搭載された側と反対側面の信号線109に接続されている。なお、スルーホール104はIC搭載面からこれと反対側面へと通じているが、内層の銅箔からなるGND層及び電源層とはクリアランス106及び108を設けて絶縁されている。
【0005】
また、従来、多層基板に搭載されたアレイ状接続型IC(例えばBGA型IC)の電源をデカップリングする場合、図6を参照して後で詳述するが、デカップリング・コンデンサを前記ICの搭載面やこれと反対側の面に配置し、内層の電源層からスルーホールを介してデカップリング・コンデンサに電源を一旦供給し、そこから前記ICの電源ピンに電源を供給している。
【0006】
特に、デカップリング・コンデンサを前記ICの搭載面と反対側の面に配置した場合には、内層の電源層から前記ICの搭載面と反対側の面までスルーホールを介して電源をデカップリング・コンデンサに供給し、さらにデカップリング・コンデンサを経由した後、別のスルーホールを介して、前記ICの搭載面に配置された電源パッドに電源を供給している。
【0007】
図6に、従来の多層基板の配線方法の他の例である電源線の配線状態を説明するための図を示す。同図(A)はICが搭載された多層基板の一面の信号線層をICを透視して見た図、同図(B)は図(A)のIC搭載面と対応する多層基板の内層のグランド(GND)層を表した図、同図(C)は図(A)のIC搭載面と対応する多層基板の内層の電源層を表した図、同図(D)は図(A)のIC搭載面と対応する多層基板の、ICが搭載された側と反対側面の信号線層を表した図である。これらの図で符号205はアレイ状接続型ICの外形線、符号209はアレイ状接続型ICを各層に投影した外形線を示す。
【0008】
図6に示す従来例では、アレイ状接続型ICが搭載される面に、信号又はグランドパッド202と電源パッド201とが前記ICの接続電極(不図示)と対応してアレイ状に配設されている。各電源パッド201には電源パターン203で接続されたスルーホール204が隣接配置されている。このスルーホール204はIC搭載面からこれと反対側面のデカップリング・コンデンサ213へと電気的に通じているが、内層の銅箔からなるGND層及び電源層とはクリアランス208及び209を設けて絶縁されている。また同時に、各電源パッド201にはスルーホール215が隣接配置されている。このスルーホール215はIC搭載面からこれと反対側面のデカップリング・コンデンサ213へと通じていて、内層の電源層とは電気的に接続されているが、内層のGND層とはクリアランス208を設けて絶縁されている。
【0009】
【発明が解決しようとする課題】
しかし、図5に示した従来例の、アレイ状接続型ICを搭載した多層基板における信号線の配線方法では、アレイ状接続型ICの接続パッドのグリッド間隔(配置間隔)が狭くなったり接続パッドの数が多くなったりするに従って、ICの外周部分より、他の部品と接続する信号線を引き出すことが困難となるので、IC直下のパッケージ中心側において信号接続用スルーホールの数が増えることになる。このようにスルーホールが配設されると、スルーホール同士の間隔が狭くなり、内層のグランド層や電源層では、スルーホールとグランド層や電源層とがショートしないようにするためのクリアランスが互いにくっついてしまう。その結果、くっついたクリアランスによって大きな絶縁部分(銅箔欠除部分)ができ、IC直下の内層の電源層とグランド層が、IC周辺側に当たる内層の電源層やグランド層と大きく分断されてしまう。最悪の場合には、IC直下に当たる内層の電源層やグランド層が、IC周辺側に当たる内層の電源層やグランド層から細々としか接続されなくなってしまい、グランドのインピーダンスが高くなり、グランドバウンスが発生し、ICの誤動作を招く場合もあった。さらにアレイ状接続型ICからの信号電流と、これと対になるリターン電流によるディファレンシャルモードの電流ループが、クリアランス同士がくっついてできる大きな絶縁部分により大きくなってしまい(図5の(B)及び(C)の符号107で示す電流ループを参照。)、アレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズが大きくなってしまう。
【0010】
このように、従来のようなアレイ状接続型ICを搭載した多層基板における信号線の配線方法では、ICの誤動作や、近年各国で厳しくなっている電磁波放射ノイズに対する規制・規格を充分満足することが困難になってきている。
【0011】
一方、図6に示した従来例の、アレイ状接続型ICを搭載した多層基板における電源線の配線方法では、デカップリング・コンデンサを充分効果的に働かせ、電源層から前記ICの電源パッドに電源を供給するために、1つのデカップリング・コンデンサについて2つのスルーホールが必要であった。そのため、アレイ状接続型ICのパッドのグリッド間隔(配置間隔)が狭くなったり電源パッドの数が多くなったりすると、一つのデカップリング・コンデンサのために必要であった2つのスルーホール同士の間隔が狭くなり、内層のグランド層では、スルーホールとグランド層とがショートしないようにするためのクリアランスが互いにくっついてしまう。その結果、くっついたクリアランスによって大きな絶縁部分ができ、IC直下の内層のグランド層が、IC周辺側に当たる内層のグランド層と大きく分断されてしまう。最悪の場合には、IC直下に当たる内層のグランド層が、IC周辺側に当たる内層のグランド層から細々としか接続されなくなってしまい、グランドのインピーダンスが高くなり、グランドバウンスが発生し、ICの誤動作を招く場合もあった。さらにアレイ状接続型ICからの信号電流と、これと対になるリターン電流によるディファレンシャルモードの電流ループが、クリアランス同士がくっついてできる大きな絶縁部分により大きくなってしまい(図6の(B)の符号221で示すリターン電流の帰路を参照。)、アレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズが大きくなってしまう。
【0012】
このような状況にならない様にするには、デカップリング・コンデンサをIC搭載面に配置して、内層の電源層から電源を一つのスルーホールを介してIC搭載面のデカップリング・コンデンサへ一旦供給した後、このデカップリング・コンデンサから最短で電源パッドに供給するようにすれば良い。しかし、多ピンで狭ピッチのIC直下にデカップリング・コンデンサを配置させるのは困難であるため、デカップリング・コンデンサはICのパッケージ外側に配置されることになり、デカップリング・コンデンサから電源パッドまでの配線の距離が長くなる。また、この配線はパッドの間隔や配線パターンのピッチの制約により細くなってしまう。その結果、デカップリング・コンデンサの効果を充分発揮できず、アレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズが大きくなってしまう。
【0013】
いずれの場合においても、アレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズは大きくなり、近年各国でこれら電磁波放射ノイズに対しての規制が厳しくなっているなかで、これらの規格を充分満足することが非常に困難になってきている。
【0014】
本発明の目的は、上述した従来技術の課題に鑑み、アレイ状接続型ICが搭載された多層基板での前記ICの誤動作を防ぐと共に、前記基板からの電磁波放射ノイズを低減することができる、アレイ状接続型ICを搭載した多層基板を提供することにある。
【0015】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るアレイ状接続型ICを搭載した多層基板は、多層基板に搭載されたアレイ状接続型ICからの信号線を、該アレイ状接続型ICの搭載面と、信号接続用のスルーホールにより該IC搭載面と反対側の面あるいは内層の信号線層に引き出して、他の部品に接続するアレイ状接続型ICを搭載した多層基板において、該多層基板は内層に電源層やグランド層を有しており、前記ICの直下に当たる内層の電源層やグランド層を貫通する前記信号接続用のスルーホールは、前記内層の電源層やグランド層を分断しないように、一つ置きで互い違いに規則正しく分散して配置されていることを特徴とする。
【0017】
上記のような発明では、スルーホール周囲のクリアランスによる分断が最小限に抑えられ、従来のようにIC直下で電源層やグランド層が周辺と大きく分断されることはない。
【0018】
従って、アレイ状接続型ICの直下に当たる内層の電源層やグランド層が、その周囲の電源層やグランド層と太く大面積で接続されるため、グランドのインピーダンスが低くなり、グランドバウンスが小さくなりICの誤動作を防ぐことが可能となる。さらに、アレイ状接続型ICからの信号電流とリターン電流によるディファレンシャルモードの電流ループも小さくなる。その結果、アレイ状接続型ICを搭載した基板からの電磁波放射ノイズも低減される。
【0019】
また、本発明に係るアレイ状接続型ICを搭載した多層基板は、多層基板の内層の電源層から、アレイ状接続型ICの個々のあるいは特定の電源パッドに電源を供給するに際し、前記ICの搭載面から前記ICの搭載面と反対側の面に通じ内層とは絶縁されている第1のスルーホールを前記電源パッドの各々に接続配置し、前記ICの搭載面と反対側の面に表われた前記第1のスルーホールの各々にデカップリング・コンデンサを配置し、前記内層の電源層とのみ接続される第2のスルーホールを1つ以上前記ICの搭載面から前記ICの搭載面と反対側の面に通じるように設け、前記ICの搭載面と反対側の面に表われた前記第2のスルーホールから前記デカップリング・コンデンサの各々に電源パターンを配線したことを特徴とする。
【0020】
この場合、前記ICの直下に当たる内層のグランド層と前記第2のスルーホールとがショートしないようにするクリアランスが互いにくっつかないように、前記第2のスルーホールを配置することが好ましい。
【0021】
上記のような発明では、アレイ状接続型ICを搭載した多層基板において、内層の電源層から1カ所以上のスルーホールを介して電源パターンをIC搭載面と反対側の面に引き出し、この引き出された電源パターンからアレイ状接続型ICの個々の電源パッドあるいは特定の電源パッドに対し、デカップリング・コンデンサを経由して電源を供給した。これにより、従来例に比べ、電源供給のためのスルーホールの数を減らすことが可能となる。その結果、ICの直下に当たる内層のグランド層が周辺と大きく分断されることはなく、周辺のグランド層と太く大面積で接続される。そのため、グランドのインピーダンスが低くなり、グランドバウンスが低減されICの誤動作を防ぐとともに、アレイ状接続型ICからの信号電流とグランドを流れるリターン電流のループも小さくなり、アレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズも低減される。
【0022】
また、デカップリング・コンデンサの位置もアレイ状接続型ICの電源パッドのほぼ直下に配置することが可能なので、電源供給パターンのインダクタンスが非常に小さくなり、デカップリング・コンデンサの効果を充分発揮させることができるので、いっそうアレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズが低減される。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。また、各実施形態では、4層基板にBGAタイプのアレイ状接続型ICを搭載した場合について説明するが、BGA型ICは実際には非常に多ピンなため、説明に使用する図面には一部分を例に挙げている。
【0024】
(第1の実施形態)
図1は本発明の多層基板の配線方法の第1の実施形態による信号線の配線状態を説明するための図を示す。同図(A)はICが搭載された多層基板の一面の信号線層をICを透視して見た図、同図(B)は図(A)のIC搭載領域と対応する多層基板の内層のグランド(GND)層を表した図、同図(C)は図(A)のIC搭載領域と対応する多層基板の内層の電源層を表した図、同図(D)は図(A)のIC搭載領域と対応する多層基板の、ICが搭載された側と反対側面の信号線層を表した図である。これらの図で符号1はアレイ状接続型ICの外形線、符号5はアレイ状接続型ICを各層に投影した外形線を示す。
【0025】
本実施形態の配線方法では、図1に示すように、アレイ状接続型ICが搭載される面に、前記ICの接続電極(不図示)と対応する接続パッド2がグリッドアレイ状に配設されている。また、IC搭載面からこれと反対側面へと通じるスルーホール4がアレイ状の接続パッド2に対して千鳥状に、すなわち一つ置きで互い違いに接続配置される。スルーホール4が接続されていない残りの接続パッド3からは信号線3が前記ICのパッケージ外周側へと順次引き出される。なお、スルーホール4は、前記ICの直下に当たる内層の銅箔からなるGND層及び電源層とはクリアランス6,8を設けて絶縁されている。
【0026】
本実施形態の場合、接続パッド2からの信号線3の引き出しは、図5に示した従来例のようにパッドの間隔と信号配線のピッチによって引き出しきれなくなるまでは行わず、前記ICのパッケージ外周側の接続パッド2においても信号線3に代わりスルーホール4が接続配置される。これにより、前記ICの直下の領域全体にスルーホール4の位置が分散することになる。そのため、図1の(B)や(C)に示すように前記ICの直下に当たる内層のGND層及び電源層では、スルーホール4のクリアランス6,8は互いにくっつかない。
【0027】
従って、IC直下の内層の電源層とグランド層が、IC周辺側に当たる内層の電源層やグランド層とは大きく分断され難くなり周辺と太く接続される。その結果、グランドのインピーダンスが低くなり、グランドバウンスが小さくなりICの誤動作が起こらなくなった。さらに、グランド層や電源層を流れるリターン電流がICに直線的に最短の経路7(図1の(B)及び(C)参照。)で帰ってこられる構成となり、アレイ状接続型ICからの信号電流と、これと対になるリターン電流によるディファレンシャルモードの電流ループが小さくなり、アレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズが低減された。
【0028】
なお、この第1の実施形態の配線方法は、4層基板の内層にさらに2層の信号線層を形成した6層基板についても、同様にICの誤動作は起こらず、そして基板からの電磁波放射ノイズが低減された。
【0029】
(第2の実施形態)
図2は本発明の多層基板の配線方法の第2の実施形態による信号線の配線状態を説明するための図を示す。同図(A)〜(D)はそれぞれ第1の実施形態と同様の配線層を示したものである。
【0030】
この実施形態では、第1の実施形態と比して図2に示すように、スルーホール4を2つづつ組みにして接続パッド2に対して千鳥状に配置した以外は、同じ構成とした。この場合でも第1の実施形態と同様にICの誤動作は起こらず、そして基板からの電磁波放射ノイズが低減された。
【0031】
なお、この第2の実施形態の配線方法は、4層基板の内層にさらに2層の信号線層を形成した6層基板についても、同様にICの誤動作は起こらず、そして基板からの電磁波放射ノイズが低減された。
【0032】
(第3の実施形態)
図3は本発明の多層基板の配線方法の第3の実施形態による電源線の配線状態を説明するための図を示す。同図(A)はICが搭載された多層基板の一面の信号線層をICを透視して見た図、同図(B)は図(A)のIC搭載領域と対応する多層基板の内層のグランド(GND)層を表した図、同図(C)は図(A)のIC搭載領域と対応する多層基板の内層の電源層を表した図、同図(D)は図(A)のIC搭載領域と対応する多層基板の、ICが搭載された側と反対側面の信号線層を表した図である。これらの図で符号15はアレイ状接続型ICの外形線、符号19はアレイ状接続型ICを各層に投影した外形線を示す。
【0033】
本実施形態の配線方法では、図3に示すように、アレイ状接続型ICが搭載される面に、信号又はグランドパッド12と電源パッド11とが前記ICの接続電極(不図示)と対応してグリッドアレイ状に配設されている。各電源パッド11には電源パターン13で接続されたスルーホール(第1のスルーホール)14が隣接配置されている。これらのスルーホール14はIC搭載面からこれと反対側面に電気的に通じており、IC搭載面と反対側の面に表われた各スルーホール14にはデカップリング・コンデンサ23が直接接続されている。このスルーホール14は前記ICの直下に当たる内層の銅箔からなるGND層及び電源層とはクリアランス18及び22を設けて絶縁されている。
【0034】
また、前記ICの搭載面における前記IC直下の領域には別のスルーホール(第2のスルーホール)25が一つ配置されて、IC搭載面からこれと反対側面へと通じている。このスルーホール25は、前記ICの直下に当たる内層の電源層とは電気的に接続されているが、内層のGND層とはクリアランス18を設けて絶縁されている。そして、IC搭載面と反対側の面に表われたスルーホール25から各デカップリング・コンデンサ23へと電源パターン26が配線されている。
【0035】
このように本実施形態の場合、スルーホール25を介して内層の電源層から、IC搭載面と反対側面の信号線層に形成した電源パターン26に電源を供給し、電源パターン26からデカップリング・コンデンサ23を経由して前記ICの搭載面における前記IC直下の領域の電源パッド11に電源を供給する方法を採っている。このようなアレイ状接続型ICへの電源供給方法を採ることにより、内層のグランド層を貫通する電源供給用のスルーホールの数がほぼ半減し、IC直下の内層のグランド層が、IC周辺側に当たる内層のグランド層とは大きく分断され難くなり、かつグランド層の残銅率(グランド層を形成する銅箔の割合)が大きくなる。その結果、グランドのインピーダンスが低くなり、グランドバウンスが小さくなりICの誤動作が起こらなくなった。さらに、グランド層を流れるリターン電流がICに直線的に最短の経路21(図3の(B)参照。)で帰ってこられる構成となり、アレイ状接続型ICからの信号電流と、これと対になるリターン電流によるディファレンシャルモードの電流ループが小さくなり、アレイ状接続型ICを搭載した多層基板からの電磁波放射ノイズが低減された。
【0036】
なお、この第3の実施形態の配線方法は、4層基板の内層にさらに2層の信号線層を形成した6層基板についても、同様にICの誤動作は起こらず、そして基板からの電磁波放射ノイズが低減された。
【0037】
(第4の実施形態)
図4は本発明の多層基板の配線方法の第4の実施形態による電源線の配線状態を説明するための図を示す。同図(A)〜(D)はそれぞれ第3の実施形態と同様の配線層を示したものである。
【0038】
この実施形態では、第3の実施形態と比して図4に示すように、IC搭載面と反対側面の信号線層に形成した電源ライン14に電源層の電源を供給するためのスルーホール25を2つにした以外は、同じ構成とした。この場合でも第3の実施形態と同様にICの誤動作は起こらず、そして基板からの電磁波放射ノイズが低減された。
【0039】
なお、この第4の実施形態の配線方法は、4層基板の内層にさらに2層の信号線層を形成した6層基板についても、同様にICの誤動作は起こらず、そして基板からの電磁波放射ノイズが低減された。
【0040】
【発明の効果】
以上説明したように、本発明によるアレイ状接続型ICを搭載した多層基板は、IC直下の内層の電源層とグランド層を信号接続用のスルーホールの配置によって、IC周辺側に当たる内層の電源層やグランド層と大きく分断されないようにする事ができる。したがって、アレイ状接続型IC周辺のグランドインピーダンスが低くなり、グランドバウンズが低減されICの誤動作を防ぐと共に、アレイ状接続型ICからの出力信号とリターン電流で形成されるディファレンシャルモードの電流ループが小さくなり、基板からの電磁波放射ノイズを低減させることができる。
【0041】
また本発明は、アレイ状接続型ICの搭載面から前記ICの搭載面と反対側の面に通じて内層とは絶縁される第1のスルーホールを前記電源パッドの各々に接続配置する。そして、前記ICの搭載面と反対側の面に表われた前記第1のスルーホールの各々にデカップリング・コンデンサを配置し、前記内層の電源層とのみ接続される第2のスルーホールを1つ以上前記ICの搭載面から前記ICの搭載面と反対側の面に通じるように設ける。さらに、前記ICの搭載面と反対側の面に表われた前記第2のスルーホールから前記デカップリング・コンデンサの各々に電源パターンを配線する。これにより、従来例のように1つのデカップリング・コンデンサについて2つのスルーホールは必要でないので、電源層やグランド層を貫通するスルーホールがほぼ半減される。その結果、IC直下の内層のグランド層がIC周辺側に当たる内層のグランド層と大きく分断されない。したがって、アレイ状接続型IC周辺のグランドインピーダンスが低くなり、グランドバウンスが低減されICの誤動作を防ぐと共に、アレイ状接続型ICからの出力信号とリターン電流で形成されるディファレンシャルモードの電流ループが小さくなり、基板からの電磁波放射ノイズを低減させることができる。
【図面の簡単な説明】
【図1】本発明の多層基板の配線方法の第1の実施形態による信号線の配線状態を説明するための図である。
【図2】本発明の多層基板の配線方法の第2の実施形態による信号線の配線状態を説明するための図である。
【図3】本発明の多層基板の配線方法の第3の実施形態による電源線の配線状態を説明するための図である。
【図4】本発明の多層基板の配線方法の第4の実施形態による電源線の配線状態を説明するための図である。
【図5】従来の多層基板の配線方法の一例である信号線の配線状態を説明するための図である。
【図6】従来の多層基板の配線方法の他の例である電源線の配線状態を説明するための図である。
【符号の説明】
1、15 アレイ状接続型ICの外形
2 接続パッド
3 信号線
4、14、25 スルーホール
5、19 内層のグランド層や電源層に投影されたアレイ状接続型ICの外形
6、18 内層のグランド層とスルーホールとショートしないように設けられたクリアランス
7、21 出力信号に対するリターン電流を模式的に示した経路
8、22 内層のグランド層とスルーホールとショートしないように設けられたクリアランス
9 アレイ状接続型ICの搭載面と反対側面のスルーホールより引き出された信号線
11 電源パッド
12 信号パッド又はグランドパッド
13、26 電源パターン
23 デカップリング・コンデンサ
Claims (3)
- 多層基板に搭載されたアレイ状接続型ICからの信号線を、該アレイ状接続型ICの搭載面と、信号接続用のスルーホールにより該IC搭載面と反対側の面あるいは内層の信号線層とに引き出して、他の部品に接続するアレイ状接続型ICを搭載した多層基板において、該多層基板は内層に電源層やグランド層を有しており、前記ICの直下に当たる内層の電源層やグランド層を貫通する前記信号接続用のスルーホールは、前記内層の電源層やグランド層を分断しないように、一つ置きで互い違いに規則正しく分散して配置されていることを特徴とする、アレイ状接続型ICを搭載した多層基板。
- 多層基板の内層の電源層から、アレイ状接続型ICの個々のあるいは特定の電源パッドに電源を供給するアレイ状接続型ICを搭載した多層基板において、前記ICの搭載面から前記ICの搭載面と反対側の面に通じ内層とは絶縁されている第1のスルーホールを前記電源パッドの各々に接続配置し、前記ICの搭載面と反対側の面に表われた前記第1のスルーホールの各々にデカップリング・コンデンサを配置し、前記内層の電源層とのみ接続される第2のスルーホールを1つ以上前記ICの搭載面から前記ICの搭載面と反対側の面に通じるように設け、前記ICの搭載面と反対側の面に表われた前記第2のスルーホールから前記デカップリング・コンデンサの各々に電源パターンを配線していることを特徴とする、アレイ状接続型ICを搭載した多層基板。
- 前記ICの直下に当たる内層のグランド層と前記第2のスルーホールとがショートしないようにするクリアランスが互いにくっつかないように、前記第2のスルーホールを配置していることを特徴とする、請求項2に記載のアレイ状接続型ICを搭載した多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10924997A JP3787409B2 (ja) | 1997-04-25 | 1997-04-25 | アレイ状接続型icを搭載した多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10924997A JP3787409B2 (ja) | 1997-04-25 | 1997-04-25 | アレイ状接続型icを搭載した多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10303564A JPH10303564A (ja) | 1998-11-13 |
JP3787409B2 true JP3787409B2 (ja) | 2006-06-21 |
Family
ID=14505402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10924997A Expired - Fee Related JP3787409B2 (ja) | 1997-04-25 | 1997-04-25 | アレイ状接続型icを搭載した多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3787409B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6039380B2 (ja) * | 2012-11-22 | 2016-12-07 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
-
1997
- 1997-04-25 JP JP10924997A patent/JP3787409B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10303564A (ja) | 1998-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
JP3669219B2 (ja) | 多層プリント配線板 | |
KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
US7732913B2 (en) | Semiconductor package substrate | |
JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
JPH10341080A (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 | |
JP2007173665A (ja) | プリント基板 | |
US6175088B1 (en) | Multi-layer printed-wiring boards with inner power and ground layers | |
JP2000269211A (ja) | 半導体装置 | |
JPH08288626A (ja) | Ic及びプリント配線基板 | |
JP3554886B2 (ja) | 配線基板 | |
JP3787409B2 (ja) | アレイ状接続型icを搭載した多層基板 | |
JP3745176B2 (ja) | プリント配線板 | |
JP2001060770A (ja) | プリント配線基板 | |
JPH11220263A (ja) | プリント配線板 | |
JP3082579B2 (ja) | シールドケース | |
JP2001189539A (ja) | プリント基板及びその電気部品実装方法 | |
US7084355B2 (en) | Multilayer printed circuit board | |
JP2005005409A (ja) | 半導体装置 | |
JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
JP3610127B2 (ja) | 印刷回路基板及び印刷回路基板の設計方法 | |
JPH06152137A (ja) | 多層プリント板構造 | |
JPH1140947A (ja) | 多層プリント配線板 | |
JP2643113B2 (ja) | プリント配線基板 | |
JP2005203420A (ja) | 電子回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |