JP2002290058A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JP2002290058A
JP2002290058A JP2002004632A JP2002004632A JP2002290058A JP 2002290058 A JP2002290058 A JP 2002290058A JP 2002004632 A JP2002004632 A JP 2002004632A JP 2002004632 A JP2002004632 A JP 2002004632A JP 2002290058 A JP2002290058 A JP 2002290058A
Authority
JP
Japan
Prior art keywords
wiring
power supply
ground
layers
main power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002004632A
Other languages
English (en)
Other versions
JP2002290058A5 (ja
JP3745276B2 (ja
Inventor
Toru Aisaka
徹 逢坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002004632A priority Critical patent/JP3745276B2/ja
Priority to US10/046,163 priority patent/US6800814B2/en
Publication of JP2002290058A publication Critical patent/JP2002290058A/ja
Priority to US10/949,290 priority patent/US7199308B2/en
Publication of JP2002290058A5 publication Critical patent/JP2002290058A5/ja
Application granted granted Critical
Publication of JP3745276B2 publication Critical patent/JP3745276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09345Power and ground in the same plane; Power planes for two voltages in one plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 配線層の数を減らしても、配線密度を低下さ
せることなく、かつ放射ノイズを低減させることを可能
とした多層プリント配線板を提供する。 【解決手段】 多層プリント配線板において、各配線層
1〜4のうち少なくとも1つの配線層の外縁部に形成さ
れたグラウンド配線8と、グラウンド配線8の内側に形
成された基幹電源供給配線5と、基幹電源供給配線5か
ら延出された電源供給配線5a〜5fと、各配線層1〜
4のうち所定の配線層に実装された複数の電子部品7a
〜7eとを備え、電源供給配線5a〜5fを、各配線層
1〜4のうち少なくとも1つの配線層を経由して各電子
部品7a〜7eの実装個所に配線する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の配線層を有
する多層プリント配線板に関し、特に高密度配線を実現
する場合に好適な多層プリント配線板に関する。
【0002】
【従来の技術】近年、デジタル機器に実装されるプリン
ト配線板においては、デジタル機器の高機能化に伴っ
て、BGA(Ball Grid Array)に代表される多ピンパ
ッケージの半導体素子を多数搭載することが増えてきて
いる。多ピンパッケージの半導体素子の中には500ピ
ン以上の多ピンのICもあり、多ピン化に伴いプリント
配線板上の配線密度が増加してきている。そのため、プ
リント配線板の配線層を増やす必要があり、4層の多層
プリント配線板で配線が収容できない場合には、6層の
多層プリント配線板、更には8層の多層プリント配線板
を用いるといった対応がとられてきている。
【0003】多層プリント配線板に関する従来例として
は、特開平10−270862号公報に記載のものが提
案されている(第1の従来技術)。該公報記載の従来例
は、複数の回路素子を搭載し、グラウンド層と信号層と
回路素子に電源電圧を供給するための電源供給層とがそ
れぞれ絶縁材を介して積層されたものであり、各回路素
子は、その動作速度に応じて複数のグループに分類さ
れ、グループごとに多層プリント配線板における搭載領
域が決定され、電源供給層では、グループごとに電源供
給配線が形成され、異なるグループに対応する電源供給
配線間が、当該電源供給配線間を高周波的に分離する電
源配線によって接続したものである。この際、グラウン
ド配線のみからなるグラウンド専用層及び電源供給配線
のみからなる電源供給専用層は、放射ノイズを抑制する
為、多層プリント配線板においては必須であった。
【0004】また、2層プリント配線板に関する従来例
としては、特開平7−321429号公報に記載のもの
が提案されている(第2の従来技術)。該公報記載の従
来例は、各配線層にグランド配線と電源供給配線を平行
にかつ交互に交差するように格子状に設け、第1の配線
層と第2の配線層でそれらの配線が、立体的に垂直に交
差するように配置し、各配線層のグランド配線と電源配
供給線をスルーホールで接続している。このような構造
をとることで強固なグランドを形成し、放射ノイズの抑
制を図っている。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。
【0006】即ち、第1の従来技術(特開平10−27
0862号公報に記載のプリント配線板)のように、配
線を全て収容するために多層化を進めることは、高密度
配線を容易に実現するものの、プリント配線板製造期間
が長期化すると共に、プリント配線板の製造コストが増
大するという大きな問題があった。
【0007】また、第2の従来技術(特開平7−321
429号公報に記載の2層プリント配線板)のように、
各配線層に格子状にグランド配線及び電源供給配線を設
けることは、放射ノイズの抑制には効果があるが、信号
配線の配置スペースの制約が大きく、高密度配線に対応
することが困難であるという問題点があった。
【0008】本発明の目的は、配線層の数を減らして
も、配線密度を低下させることなく、かつ放射ノイズを
低減させることを可能とした多層プリント配線板を提供
することである。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明は、各々、少なくとも電源供給
配線又はグラウンド配線及びその他の種類の配線からな
る、少なくとも3層以上の配線層を備えた多層プリント
配線板であって、前記各配線層のうち少なくとも1つの
配線層の外縁部に形成されたグラウンド配線と、前記グ
ラウンド配線の内側に形成された基幹電源供給配線と、
前記基幹電源供給配線から延出された少なくとも1つの
電源供給配線と、前記各配線層のうち少なくとも1つの
配線層に実装された複数の電子部品とを備え、前記少な
くとも1つの電源供給配線は、前記各配線層のうち少な
くとも1つの配線層を経由して前記各電子部品の実装個
所に配線されていることを特徴とする。
【0010】上記目的を達成するため、請求項2記載の
発明は、前記グラウンド配線及び前記基幹電源供給配線
は、各々ほぼ環状に形成されると共に、隣接して配置さ
れていることを特徴とする。
【0011】上記目的を達成するため、請求項3記載の
発明は、前記各配線層に設けられた信号配線であって、
同一の配線層内に実装された前記各電子部品同士を接
続、もしくは前記各配線層のうち少なくとも1つの配線
層を経由して、前記配線層の異なるものに実装された前
記各電子部品同士を接続する信号配線を備え、前記電源
供給配線及び前記信号配線は、前記基幹電源供給配線に
対して内側に形成されていることを特徴とする。
【0012】上記目的を達成するため、請求項4記載の
発明は、各々、少なくとも電源供給配線又はグラウンド
配線及びその他の種類の配線からなる、少なくとも3層
以上の配線層を備えた多層プリント配線板であって、前
記各配線層のうち少なくとも1つの配線層の外縁部に形
成されたグラウンド配線と、前記各配線層のうち少なく
とも1つの配線層に実装された複数の電子部品と、前記
各配線層のうち少なくとも1つの配線層に設けられ、前
記グラウンド配線に対して内側に位置すると共に、前記
各配線層のうち少なくとも他の1つの配線層を経由して
前記電子部品の実装個所に配線された少なくとも1つの
電源供給配線と、前記各配線層に設けられ、同一の配線
層内に実装された前記各電子部品同士を接続、もしくは
前記各配線層のうち少なくとも1つの配線層を経由し
て、前記配線層の異なるものに実装された前記各電子部
品同士を接続する信号配線と、前記電源供給配線及び前
記信号配線以外の領域に形成され、前記グラウンド配線
に接続されたグラウンドパターンとを備えたことを特徴
とする。
【0013】上記目的を達成するため、請求項5記載の
発明は、前記グラウンド配線及びグラウンドパターン
は、該グラウンド配線及びグラウンドパターンを同一投
影面に投影した場合に、多層プリント配線板面のほぼ全
体を被うように形成されていることを特徴とする。
【0014】上記目的を達成するため、請求項6記載の
発明は、前記各配線層のうち少なくとも1つの配線層の
前記外縁部に形成された基幹電源供給配線であって、前
記グラウンド配線の内側に隣接して形成された基幹電源
供給配線を備え、前記電源供給配線は、前記基幹電源供
給配線の内側に形成されると共に、前記基幹電源供給配
線から、前記各配線層のうち少なくとも1つの配線層を
経由して前記各電子部品の実装個所に配線され、前記信
号配線は、前記基幹電源供給配線の内側に形成されると
共に、同一の配線層内に実装された前記各電子部品同士
を接続、もしくは前記各配線層のうち少なくとも1つの
配線層を経由して、前記配線層の異なるものに実装され
た前記各電子部品同士を接続することを特徴とする。
【0015】上記目的を達成するため、請求項7記載の
発明は、前記グラウンド配線及び前記基幹電源供給配線
は、各々ほぼ環状に形成されると共に、隣接して配置さ
れていることを特徴とする。
【0016】上記目的を達成するため、請求項8記載の
発明は、前記電源供給配線及び前記信号配線は、該電源
供給配線及び信号配線を同一投影面に投影した場合に隣
接する他の配線層の電源供給配線及び信号配線に対して
重なった位置関係にないことを特徴とする。
【0017】上記目的を達成するため、請求項9記載の
発明は、各々、少なくとも電源供給配線又はグラウンド
配線及びその他の種類の配線からなる、少なくとも3層
以上の配線層を備えた多層プリント配線板であって、前
記各配線層の1つを構成する第1の配線層であって、外
縁部に形成された第1のグラウンド配線と、該第1のグ
ラウンド配線の内側に隣接して形成された第1の基幹電
源供給配線と、該第1の基幹電源供給配線から延出され
た第1の電源供給配線とを有する第1の配線層と、前記
各配線層の1つを構成する第2の配線層であって、前記
外縁部に形成された第2のグラウンド配線と、該第2の
グラウンド配線の内側に隣接して形成され前記第1の基
幹電源供給配線とは異なる電圧を供給する第2の基幹電
源供給配線であって、同一投影面上において前記第1の
基幹電源供給配線の投影される位置に形成された第2の
基幹電源供給配線と、該第2の基幹電源供給配線から延
出された第2の電源供給配線とを有する第2の配線層
と、前記各配線層のうち少なくとも1つの配線層に実装
された複数の電子部品とを備え、前記第1、第2の基幹
電源供給配線からそれぞれ延出された前記第1及び第2
の電源供給配線は、前記各配線層のうち少なくとも1つ
の配線層を経由して前記各電子部品の実装個所に配線さ
れていることを特徴とする。
【0018】上記目的を達成するため、請求項10記載
の発明は、前記第1、第2のグラウンド配線、前記第
1、第2の基幹電源供給配線は、各々ほぼ環状に形成さ
れていることを特徴とする。
【0019】上記目的を達成するため、請求項11記載
の発明は、前記各配線層に設けられた信号配線であっ
て、同一の配線層内に実装された前記各電子部品同士を
接続、もしくは前記各配線層のうち少なくとも1つの配
線層を経由して、前記配線層の異なるものに実装された
前記各電子部品同士を接続する信号配線と、前記第1、
第2の電源供給配線及び前記信号配線以外の領域に形成
され前記第1、第2のグラウンド配線に接続されたグラ
ウンドパターンとを備え、前記第1、第2の電源供給配
線及び前記信号配線は、前記第1、第2の基幹電源供給
配線に対して内側に形成されていることを特徴とする。
【0020】上記目的を達成するため、請求項12記載
の発明は、各々、少なくとも電源供給配線又はグラウン
ド配線及びその他の種類の配線からなる、少なくとも3
層以上の配線層を備えた多層プリント配線板であって、
前記各配線層のうち少なくとも1つの配線層の外縁部に
形成されたグラウンド配線と、前記グラウンド配線の内
側に隣接して形成された第1の基幹電源供給配線と、前
記第1の基幹電源供給配線の内側に隣接して形成され、
前記第1の基幹電源供給配線とは異なる電圧を供給する
第2の基幹電源供給配線と、前記第1、第2の基幹電源
供給配線からそれぞれ延出された少なくとも2つの電源
供給配線と、前記各配線層のうち少なくとも1つの配線
層に実装された複数の電子部品とを備え、前記電源供給
配線は、前記各配線層のうち少なくとも1つの配線層を
経由して前記各電子部品の実装個所に配線されているこ
とを特徴とする。
【0021】上記目的を達成するため、請求項13記載
の発明は、前記グラウンド配線、前記第1、第2の基幹
電源供給配線は、各々ほぼ環状に形成されていることを
特徴とする。
【0022】上記目的を達成するため、請求項14記載
の発明は、前記各配線層に設けられた信号配線であっ
て、同一の配線層内に実装された前記各電子部品同士を
接続、もしくは前記各配線層のうち少なくとも1つの配
線層を経由して、前記配線層の異なるものに実装された
前記各電子部品同士を接続する信号配線と、前記電源供
給配線及び前記信号配線以外の領域に形成され前記グラ
ウンド配線に接続されたグラウンドパターンとを備え、
前記電源供給配線及び前記信号配線は、前記第2の基幹
電源供給配線に対して内側に形成されていることを特徴
とする。
【0023】上記目的を達成するため、請求項15記載
の発明は、各々、少なくとも電源供給配線又はグラウン
ド配線及びその他の種類の配線からなる、少なくとも3
層以上の配線層を備えた多層プリント配線板であって、
前記各配線層の外縁部にそれぞれ形成されたグラウンド
配線と、前記各配線層における前記グラウンド配線の内
側にそれぞれ隣接して形成された基幹電源供給配線と、
前記各配線層のうち少なくとも1つの配線層に実装され
た複数の電子部品と、前記各配線層のうち少なくとも1
つの配線層に設けられ、前記基幹電源供給配線に対して
内側に位置すると共に、前記基幹電源供給配線から延出
されて前記各配線層のうち少なくとも他の1つの配線層
を経由して前記電子部品の実装個所に配線された少なく
とも1つの電源供給配線と、前記各配線層に設けられ、
同一の配線層内に実装された前記各電子部品同士を接
続、もしくは前記各配線層のうち少なくとも1つの配線
層を経由して、前記配線層の異なるものに実装された前
記各電子部品同士を接続する信号配線と、前記各配線層
のうち少なくとも1つの配線層における前記基幹電源供
給配線の内側において前記電源供給配線及び前記信号配
線以外の領域に形成されたグラウンドパターンとを備
え、前記各配線層のうち少なくとも1つの配線層におけ
る前記グラウンド配線は、他の配線層における前記グラ
ウンド配線より幅が広く形成されると共に、前記グラウ
ンドパターンとスルーホールを介して接続されているこ
とを特徴とする。
【0024】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0025】[第1の実施の形態]図1は本発明の第1
の実施の形態に係る多層プリント配線板の構成を示す模
式図である。図2は第1の実施の形態に係る多層プリン
ト配線板の全層を上部から透視した場合の構成を示す模
式図であり、信号配線の接続及び位置関係を補足するも
のである。
【0026】第1の実施の形態に係る多層プリント配線
板は、図1(a)〜図1(d)にそれぞれ示される第1
の配線層1、第2の配線層2、第3の配線層3、第4の
配線層4この順で積層されて構成されている。各配線層
は、基板と、該基板上に設けられた電子部品や各種配線
から構成されている。この基本構成は、後述する他の実
施の形態でも同様である。
【0027】図1(a)に示すように、第1の配線層1
には、電子部品7a、7b、7cが実装されており、信
号配線6a、6b及びグラウンドパターン8aが設けら
れている。信号配線6aは、電子部品7aと図1(d)
に示す第4層4の電子部品7eとを不図示のスルーホー
ルを介して接続している。信号配線6bは、電子部品7
bと電子部品7cを接続している。グラウンドパターン
8aは、第1の配線層1の信号配線以外の領域に基板の
主面のほぼ全体に亘って、且つ電源供給配線及び信号配
線と製造上必要最小限のクリアランスを隔てて設けられ
ている。
【0028】図1(b)に示すように、第2の配線層2
には、環状のグラウンド配線8と、その内側に環状の基
幹電源供給配線5が設けられている。グラウンド配線8
は基板の外縁部に環状に形成され、その内側に基幹電源
供給配線5が製造上必要最小限のクリアランスを隔てて
環状に形成されている。基幹電源供給配線5の内側に
は、信号配線6c、6d及びグラウンドパターン8bが
設けられている。信号配線6cは、不図示のスルーホー
ルを介して第1の配線層1の電子部品7aと図1(d)
に示す第4層4の電子部品7dとを接続している。ま
た、信号配線6dは、不図示のスルーホールを介して第
1の配線層1の電子部品7cと図1(d)に示す第4の
配線層4の電子部品7eとを接続している。また、基幹
電源供給配線5の内側には、基幹電源供給配線5と不図
示のスルーホールを介して第1の配線層1の電子部品7
bと接続する電源供給配線5aが設けられている。グラ
ウンドパターン8bは、第2の配線層2の基幹電源供給
配線5の内部において、電源供給配線及び信号配線以外
の領域に、電源供給配線及び信号配線と製造上必要最小
限のクリアランスを隔てて設けられている。
【0029】図1(c)に示すように、第3の配線層3
には、信号配線6e、6f、電源供給配線5b、5c、
5d、5e、及びグラウンドパターン8cが設けられて
いる。信号配線6eは、不図示のスルーホールを介して
第1の配線層1の電子部品7bと図1(d)に示す第4
層4の電子部品7dとを接続している。また、信号配線
6fは、不図示のスルーホールを介して第1の配線層1
の電子部品7cと図1(d)に示す第4の配線層4の電
子部品7eとを接続している。電源供給配線5bは、不
図示のスルーホールを介して第1の配線層1の電子部品
7aと第2の配線層2の基幹電源供給配線5を接続して
いる。電源供給配線5cは、不図示のスルーホールを介
して第2の配線層2の基幹電源供給配線5と図1(d)
に示す第4の配線層4の電子部品7dとを接続してい
る。電源供給配線5dは、不図示のスルーホールを介し
て第2の配線層2の基幹電源供給配線5と第4の配線層
4の電子部品7eとを接続している。電源供給配線5e
は、不図示のスルーホールを介して第2の配線層2の基
幹電源供給配線5と第1の配線層1の電子部品7cとを
接続している。第3の配線層3において、グラウンドパ
ターン8cは、電源供給配線及び信号配線以外の領域
に、電源供給配線及び信号配線と製造上必要最小限のク
リアランスを隔てて設けられている。
【0030】図1(d)に示すように、第4の配線層4
には、電子部品7d、7eが実装されている。また、第
4の配線層4には、信号配線6g、6h、6i、電源供
給配線5f及びグラウンドパターン8dが設けられてい
る。信号配線6gは、不図示のスルーホールを介して第
1の配線層1の電子部品7aと電子部品7bとを接続し
ている。また、信号配線6hは、不図示のスルーホール
を介して第1の配線層1の電子部品7cと第4の配線層
4の電子部品7dとを接続している。また、信号配線6
iは、電子部品7eと不図示のスルーホールを介して第
1の配線層1の電子部品7bとを接続している。電源供
給配線5fは、不図示のスルーホールを介して第2の配
線層2の基幹電源供給配線5と第4の配線層4の電子部
品7eとを接続している。グラウンドパターン8dは、
第4の配線層4の電源供給配線及び信号配線以外の領域
に、電源供給配線及び信号配線と製造上必要最小限のク
リアランスを隔てて設けられている。
【0031】尚、各配線層のグラウンド配線8、グラウ
ンドパターン8a、8b、8c、8dは、不図示のスル
ーホールにて接続されている。そのため、第2の配線層
2の環状のグランド配線8は少なくともスルーホールを
形成することが可能な幅になっている。また、環状の基
幹電源供給配線5も同様にスルーホールを形成するた
め、スルーホールを形成することが可能な幅になってい
る。また、各配線層の信号配線6a〜6iは、図2から
も分るように、全て第2の配線層2の電源供給配線5の
内側に設けられている。図2において各配線層のグラウ
ンドパターン8a〜8dは、図面の理解を高めるために
省略してある。
【0032】第1の実施の形態においては、電源供給配
線は、第2の配線層2の基幹電源供給配線5から、第2
の配線層2に加えて第3の配線層3及び第4の配線層4
に電源供給配線を延出し、第1の配線層1及び第4の配
線層4に実装されている電子部品に電源を供給してい
る。また、信号配線は、第1の配線層1、第2の配線層
2、第3の配線層3、第4の配線層4の全ての層に渡っ
て設けられている。すなわち、電源供給配線及び信号配
線は全ての配線層において自由に配線することができ、
高密度配線を実現することができる。
【0033】ただし、図2に示すように、電源供給配線
5a〜5f及び信号配線6a〜6iは、上部から同一投
影面に投影した場合に、隣接した配線層に位置する配線
は互いに重ならない位置に配線されている。これによ
り、隣接した配線によるクロストークの影響を極力低減
することができる。尚、図2において、電源供給配線5
bと信号配線6aとは、一部重なっているが、電源供給
配線5bは第3の配線層3に配線され、信号配線6aは
第1の配線層1に配線されているため問題とはならな
い。
【0034】また、各配線層のグラウンドパターン8a
〜8dは、電源供給配線及び信号配線以外の領域を被っ
ているため、放射ノイズの発生源の1つであるグラウン
ド電流の経路が制限されず、信号配線の近傍(上下左
右)を流れることができるために、放射ノイズを低減す
る効果を有することができる。
【0035】図3(a)〜図3(d)は、図1(a)〜
図1(d)の多層プリント配線板の各グラウンド配線
8、グラウンドパターン8a、8b、8c、8dのみを
表した模式図であり、図4は、その各配線層を透視で上
面からみたものである。図4に示すように、各配線層の
グラウンド配線8、グラウンドパターン8a、8b、8
c、8dを同一投影面に投影した場合、多層プリント配
線板の全面を被うように構成されている。このような構
成にすることでより強固なグラウンドを形成することが
できる。
【0036】尚、第1の実施の形態においては、グラウ
ンド配線が多層プリント配線板の全面を被っているが、
必ずしも全面である必要はなくほぼ全面を被っていれば
同等の効果を有することは言うまでもない。また、第1
の実施の形態においては、環状のグラウンド配線8と環
状の基幹電源供給配線5は必ずしも環状である必要はな
く、それに順ずる形態であれば良い。また、グラウンド
配線8は2つ以上の配線層に形成しても良い。更にま
た、第1の実施の形態においては、4層の多層プリント
配線板を使用しているが、本発明の目的を達成するには
3層以上でグラウンド専用層及び電源専用層を持たない
多層プリント配線板であれば良い。
【0037】以上説明したように、第1の実施の形態に
係る多層プリント配線板によれば、4つの配線層のうち
少なくとも1つの配線層の外縁部にグラウンド配線8を
形成し、その内側に基幹電源供給配線5を形成し、電源
供給配線5a〜5e及び信号配線6a〜6iを、基幹電
源供給配線5から各配線層のうち少なくとも何れか1つ
の配線層を経由して電子部品の実装箇所に延出している
ため、グラウンド専用層及び電源供給専用層を持つ6層
の多層プリント配線板に比べて、配線密度を低下させる
ことなく、高密度配線に対応することができるという効
果を奏する。また、基幹電源供給配線5及びグラウンド
配線8を環状とし、隣接して配線している為、基幹電源
供給配線5とグラウンド配線8の容量性結合を増し、放
射ノイズを低減する効果を奏する。
【0038】また、各配線層において、電源供給配線5
a〜5f及び信号配線6a〜6iを環状の基幹電源供給
配線5の内側に配線し、ことにより放射ノイズを低減す
る効果を奏する。 環状の基幹電源配線5を外縁部に設
けているため、その内部の電源供給配線を効率的に配置
でき、その結果、信号配線の自由度が増すという効果を
奏する。
【0039】また、基幹電源供給配線5及びグラウンド
配線8を環状とし、隣接して配線しているため、基幹電
源供給配線5とグラウンド配線8の容量性結合を増し、
放射ノイズを低減することができるという効果を奏す
る。
【0040】また、各配線層において信号配線6a〜6
i、電源供給配線5a〜5f以外の領域に、グラウンド
パターン8a〜8dを設け、お互いをスルーホールで接
続しているため、強固なグラウンドを形成することがで
き、放射ノイズを低減することができるという効果を奏
する。
【0041】また、各配線層のグラウンド配線8、グラ
ウンドパターン8a、8b、8c、8dを同一投影面に
投影した場合に、多層プリント配線板の全面を被うよう
な構成としているため、更に強固なグラウンドを形成す
ることができ、放射ノイズを低減することができるとい
う効果を奏する。
【0042】また、信号配線6a〜6i、電源供給配線
5a〜5fは、同一投影面に投影した場合に、隣接する
配線層の信号配線及び電源供給配線と互いに重ならない
位置に配線しているため、クロストークの影響を低減す
ることができるという効果を奏する。
【0043】また、各配線層におけるグラウンドパター
ン8a〜8dは、スルーホールにて各少なくとも1つ以
上の配線層のグラウンド配線8と相互に接続を行うた
め、グラウンド専用層を廃しても、放射ノイズを充分に
抑制することができるという効果を奏する。
【0044】このように第1の実施の形態においては、
配線層の数を減らしても、配線密度を低下させることな
く、かつ放射ノイズを低減させる構造を持つ多層プリン
ト配線板を提供することができるという効果を奏する。
【0045】[第2の実施の形態]図5(a)〜図5
(d)は本発明の第2の実施の形態に係る多層プリント
配線板の構成を示す模式図である。
【0046】第2の実施の形態では、第1の電圧で駆動
する電子部品17a、17b、17c及び第1の電圧と
異なる第2の電圧で駆動する電子部品17a’17b’
に、電源を供給する多層プリント配線板の構成を示して
いる。
【0047】第2の実施の形態に係る多層プリント配線
板は、第1の配線層11、第2の配線層12、第3の配
線層13、第4の配線層14から構成されており、第1
の配線層11及び第4の配線層14には異なる2つの電
圧で駆動する電子部品が実装されている。
【0048】図5(a)に示すように、第1の配線層1
1には、第1の電圧で駆動する電子部品17a、及び第
2の電圧で駆動する電子部品17a’、17b’が実装
されており、信号配線16a、16b、電源供給配線1
5a及びグラウンドパターン18aが図1(a)と同様
の配置で設けられている。信号配線16aは、電子部品
17a’と不図示のスルーホールを介して図5(d)に
示す第4の配線層14の電子部品17cとを接続してい
る。信号配線16bは、電子部品17aと電子部品17
b’を接続している。電源供給配線15aは、電子部品
17aと不図示のスルーホールを介して図5(b)に示
す第2の配線層12の第1の基幹電源供給配線15とを
接続している。第1の配線層11では、グラウンドパタ
ーン18aは、電源供給配線及び信号配線以外の領域に
基板の主面のほぼ全体に亘って、且つ電源供給配線及び
信号配線と製造上必要最小限のクリアランスを隔てて設
けられている。
【0049】図5(b)に示すように、第2の配線層1
2の外縁部には、環状のグラウンド配線18と、その内
側にそれに沿って環状の第1の基幹電源供給配線15が
設けられている。第1の基幹電源供給配線15の内側に
は、信号配線16c、16d及びグラウンドパターン1
8bが設けられている。信号配線16cは、不図示のス
ルーホールを介して第1の配線層11の電子部品17
a’と図5(d)に示す第4の配線層14の電子部品1
7bとを接続している。また、信号配線16dは、不図
示のスルーホールを介して第1の配線層11の電子部品
17b’と下記に示す第4の配線層14の電子部品17
cとを接続している。また、第1の基幹電源供給配線1
5の内側には、第1の基幹電源供給配線15と不図示の
スルーホールを介して第1の配線層1の電子部品17a
と接続する電源供給配線15b、第4の配線層14の電
子部品17bと接続する電源供給配線15c、第4の配
線層14の電子部品17cと接続する電源供給配線15
dが設けられている。グラウンドパターン18bは、第
2の配線層12の第1の基幹電源供給配線15の内部に
おいて、電源供給配線及び信号配線以外の領域に、電源
供給配線及び信号配線と製造上必要最小限のクリアラン
スを隔てて設けられている。
【0050】図5(c)に示すように、第3の配線層1
3には、環状のグラウンド配線18eと、その内側に環
状の第2の基幹電源供給配線15’が設けられている。
グラウンド配線18e及び第2の基幹電源供給配線1
5’は、第2の配線層12に設けられたグラウンド配線
18及び第1の基幹電源供給配線15と重なる位置に配
置されている。第2の基幹電源供給配線15’の内側に
は、信号配線16e及びグラウンドパターン18cが設
けられている。信号配線16eは、不図示のスルーホー
ルを介して第1の配線層11の電子部品17aと図5
(d)に示す第4の配線層14の電子部品17bとを接
続している。また、第2の基幹電源供給配線15’の内
側には、第2の基幹電源供給配線15’と不図示のスル
ーホールを介して第1の配線層11の電子部品17b’
と接続する電源供給配線15a’が設けられている。第
3の配線層13では、グラウンドパターン18cは、電
源供給配線及び信号配線以外の領域に、電源供給配線及
び信号配線と製造上必要最小限のクリアランスを隔てて
設けられている。
【0051】図5(d)に示すように、第4の配線層1
4には、第1の電圧で駆動する電子部品17b、17c
が実装されている。また、第4の配線層14には、信号
配線16f、16g、16h、16i、電源供給配線1
5b’、15e及びグラウンドパターン18dが設けら
れている。信号配線16fは、電子部品17cと不図示
のスルーホールを介して第1の配線層11の電子部品1
7b’とを接続している。信号配線16gは、不図示の
スルーホールを介して第1の配線層11の電子部品17
a’と17aを接続している。また、信号配線16h
は、電子部品17bと不図示のスルーホールを介して第
1の配線層11の電子部品17b’とを接続している。
また、信号配線16iは、電子部品17cと不図示のス
ルーホールを介して第1の配線層11の電子部品17a
とを接続している。電源供給配線15b’は、不図示の
スルーホールを介して第3の配線層13の第2の基幹電
源供給配線15’と第1の配線層11の電子部品17
a’とを接続している。電源供給配線15eは、不図示
のスルーホールを介して第2の配線層12の第1の基幹
電源供給配線15と第4の配線層14の電子部品17c
とを接続している。第4の配線層14では、グラウンド
パターン18dは、電源供給配線及び信号配線以外の領
域に、電源供給配線及び信号配線と製造上必要最小限の
クリアランスを隔てて設けられている。
【0052】尚、各配線層のグラウンド配線18、18
e、グラウンドパターン18a、18b、18c、18
dは、不図示のスルーホールにて接続されている。その
ため、第2の配線層12のグラウンド配線18及び第3
の配線層13のグラウンド配線18eは少なくともスル
ーホールを形成することが可能な幅になっている。ま
た、第1、第2の基幹電源供給配線15、15’も同様
にスルーホールを形成するため、スルーホールを形成す
ることが可能な幅になっている。
【0053】また、各配線層の信号配線16a〜16i
は、全て第2の配線層12の第1の基幹電源供給配線1
5及び第3の配線層13の第2の基幹電源供給配線1
5’の内側に設けられている。また、各配線層の電源供
給配線15a、15b、15c、15d、15e、15
a’、15b’と信号配線26a〜26hは、上部から
同一投影面に投影した場合に、互いに重ならない位置に
配線されている。これにより、隣接した配線によるクロ
ストークの影響を極力低減することができる。
【0054】第2の実施の形態では、多層プリント配線
板は、外縁部にグラウンド配線18を設け、その内側に
第1の基幹電源供給配線15を隣接して設けた第2の配
線層12と、外縁部にグラウンド配線18eを設け、そ
の内側に第2の基幹電源供給配線15’を隣接して設け
た第3の配線層13とを有している。第1の基幹電源供
給配線15に接続された電源供給配線15a、15b、
15c、15d、15eは所定の配線層を通り、第1の
電圧で駆動する電子部品17a、17b、17cに電源
を供給している。また、第2の基幹電源供給配線15’
に接続された電源供給配線15a’、15b’は所定の
配線層を通り、第2の電圧で駆動する電子部品17
a’、17bに電源を供給している。
【0055】以上説明したように、第2の実施の形態に
係る多層プリント配線板によれば、第2の電源供給配線
15’を、同一投影面に投影した場合に第1の電源供給
配線15の投影される位置に設けているため、第1の実
施の形態における効果に加え、多層プリント配線板に異
なる2つの電源を供給する際に、信号配線の配線密度を
低下させることなく、放射ノイズを充分に抑制すること
ができるという効果を奏する。
【0056】[第3の実施の形態]図6(a)〜図6
(d)は本発明の第3の実施の形態に係る多層プリント
配線板の構成を示す模式図である。図7は第3の実施の
形態に係る多層プリント配線板の全層を上部から透視し
た場合の構成を示す模式図であり、信号配線の接続及び
位置関係を補足するものである。
【0057】第3の実施の形態では、第1の電圧で駆動
する電子部品27a、27b、27c及び第1の電圧と
異なる第2の電圧で駆動する電子部品27a’27b’
に、電源を供給する多層プリント配線板の構成を示して
いる。
【0058】第3の実施の形態に係る多層プリント配線
板は、第1の配線層21、第2の配線層22、第3の配
線層23、第4の配線層24から構成されており、第1
の配線層21及び第4の配線層24には異なる2つの電
圧で駆動する電子部品が実装されている。
【0059】図6(a)に示すように、第1の配線層2
1には、第1の電圧で駆動する電子部品27a、27b
及び第2の電圧で駆動する電子部品27a’が実装され
ており、信号配線26a、26b、電源供給配線25a
及びグラウンドパターン28aが設けられている。信号
配線26aは、電子部品27aと図6(d)に示す第4
の配線層4の電子部品27b’とを不図示のスルーホー
ルを介して接続している。信号配線26bは、電子部品
27a’と電子部品27bを接続している。電源供給配
線25aは、不図示のスルーホールを介して図6(b)
に示す第2の配線層22の第1の基幹電源供給配線25
と図6(d)に示す第4の配線層24の電子部品27c
とを接続している。第1の配線層21では、グラウンド
パターン28aは、電源供給配線及び信号配線以外の領
域に、電源供給配線及び信号配線と製造上必要最小限の
クリアランスを隔てて設けられている。
【0060】図6(b)に示すように、第2の配線層2
2には、環状のグラウンド配線28と、その内側に環状
の第1の基幹電源供給配線25と、その内側に環状の第
2の基幹電源供給配線25’が設けられている。第2の
基幹電源供給配線25’の内側には、信号配線26c、
26dが設けられている。信号配線26cは、不図示の
スルーホールを介して第1の配線層21の電子部品27
aと電子部品27a’とを接続している。また、信号配
線26dは、不図示のスルーホールを介して第1の配線
層21の電子部品27bと第4の配線層24の電子部品
27cとを接続している。グラウンドパターン28b
は、第2の配線層22の第2の基幹電源供給配線25’
の内部において、電源供給配線及び信号配線以外の領域
に、電源供給配線及び信号配線と製造上必要最小限のク
リアランスを隔てて設けられている。
【0061】図6(c)に示すように、第3の配線層2
3には、信号配線26e、電源供給配線25b、25
a’、25b’、及びグラウンドパターン28cが設け
られている。信号配線26eは、不図示のスルーホール
を介して第1の配線層21の電子部品27bと第4の配
線層24の電子部品27b’とを接続している。電源供
給配線25bは、不図示のスルーホールを介して第2の
配線層22の第1の基幹電源供給配線25と第1の配線
層21の電子部品27aとを接続している。電源供給配
線25a’は、不図示のスルーホールを介して第2の配
線層22の第2の基幹電源供給配線25’と第1の配線
層21の電子部品27a’とを接続している。電源供給
配線25b’は、不図示のスルーホールを介して第2の
配線層22の第2の基幹電源供給配線25’と第4の配
線層24の電子部品27b’とを接続している。第3の
配線層23においては、グラウンドパターン28cは、
電源供給配線及び信号配線以外の領域に、電源供給配線
及び信号配線と製造上必要最小限のクリアランスを隔て
て設けられている。
【0062】図6(d)に示すように、第4の配線層2
4には、第1の電圧で駆動する電子部品27cと第2の
電圧で駆動する電子部品27b’が実装されている。ま
た、第4の配線層24には、信号配線26f、26g、
26h、電源供給配線25c及びグラウンドパターン2
8dが設けられている。信号配線26fは、電子部品2
7cと不図示のスルーホールを介して第1の配線層21
の電子部品27aとを接続している。信号配線26g
は、電子部品27cと不図示のスルーホールを介して第
1の配線層21の電子部品27a’とを接続している。
また、信号配線26hは、電子部品27b’と不図示の
スルーホールを介して第1の配線層21の電子部品27
a’とを接続している。電源供給配線25cは、不図示
のスルーホールを介して第2の配線層22の第1の基幹
電源供給配線25と第1の配線層21の電子部品27b
とを接続している。第4の配線層24において、グラウ
ンドパターン28dは、電源供給配線及び信号配線以外
の領域に、電源供給配線及び信号配線と製造上必要最小
限のクリアランスを隔てて設けられている。
【0063】尚、各配線層のグラウンド配線28、グラ
ウンドパターン28a、28b、28c、28dは、不
図示のスルーホールにて接続されている。そのため、第
2の配線層22のグラウンド配線28は少なくともスル
ーホールを形成することが可能な幅になっている。ま
た、第1、第2の基幹電源供給配線25、25’も同様
にスルーホールを形成するため、スルーホールを形成す
ることが可能な幅になっている。
【0064】また、図7に示すように各配線層の信号配
線26a〜26hは、全て第2の配線層22の第2の基
幹電源供給配線25’の内側に設けられている。また、
各配線層の電源供給配線25a、25b、25c、25
a’、25b’と信号配線26a〜26hは上部から同
一投影面に投影した場合に、互いに重ならない位置に配
線されている。これにより、隣接した配線によるクロス
トークの影響を極力低減することができる。図7におい
て各配線層のグラウンドパターン28a〜28dは、図
面の理解を高めるために省略してある。
【0065】第3の実施の形態では、第2の配線層22
の外縁部に配された第1の基幹電源供給配線25の隣接
する内側に、第2の基幹電源供給配線25’が設けられ
ている。第1の基幹電源供給配線25に接続された電源
供給配線25a、25b、25cは所定の層を通り、第
1の電圧で駆動する電子部品27a、27b、27cに
電源を供給している。また第2の基幹電源供給配線2
5’に接続された電源供給配線25a’、25b’は所
定の層を通り、第2電圧で駆動する電子部品27a’、
27b’に電源を供給している。
【0066】以上説明したように、第3の実施の形態に
係る多層プリント配線板によれば、第2の電源供給配線
25’を第1の電源供給配線25の内側に設けているた
め、第1の実施の形態における効果に加え、多層プリン
ト配線板に異なる2つの電源を供給する際に、信号配線
の配線密度を低下させることなく、放射ノイズを充分に
抑制することができるという効果を奏する。
【0067】[第4の実施の形態]図8(a)〜図8
(d)は本発明の第4の実施の形態に係る多層プリント
配線板の構成を示す模式図であり、基幹電源供給配線の
内側の信号配線、電子部品、電源供給配線、グラウンド
配線及び電子部品は記載せず、その説明も省略する。図
9は第4の実施の形態に係る多層プリント配線板の断面
の構成を示す模式図であり、各配線層の外縁部のグラウ
ンド配線及び基幹電源供給配線の位置関係を示してい
る。
【0068】第4の実施の形態では、全ての配線層(第
4の実施の形態では四つの配線層)の外縁部に異なる電
圧の電源供給配線を設けた多層プリント配線板の構成を
示している。
【0069】第4の実施の形態に係る多層プリント配線
板は、第1の配線層31、第2の配線層32、第3の配
線層33、第4の配線層34から構成されている。
【0070】図8(a)及び図9に示すように、第1の
配線層31の外縁部には、グラウンド配線38aが設け
られており、その内側には、第1の基幹電源供給配線3
5aが設けられている。第1の基幹電源供給配線35a
の内側には、信号配線36aが設けられている。
【0071】図8(b)及び図9に示すように、第2の
配線層32の外縁部には、第1の配線層31のグラウン
ド配線38aとスルーホール39aにより接続されたグ
ラウンド配線38bが設けられており、その内側には、
第2の基幹電源供給配線35bが設けられている。第2
の基幹電源供給配線35bの内側には、グラウンドパタ
ーン38e及び信号配線36bが設けられている。グラ
ウンド配線38b及び第2の基幹電源供給配線35b
は、同一投影面に投影した場合に、第1の配線層31の
グラウンド配線38a及び第1の基幹電源供給配線35
aを投影した位置に配置されている。
【0072】図8(c)及び図9に示すように、第3の
配線層33の外縁部には、第2の配線層32のグラウン
ド配線38bとスルーホール39aにより接続されたグ
ラウンド配線38cが設けられており、その内側には、
第3の基幹電源供給配線35cが設けられている。第3
の基幹電源供給配線35cの内側には、信号配線36c
及びグラウンド配線38fが設けられている。グラウン
ド配線38cは、他の配線層のグラウンド配線38a、
38b、38dに比べて幅の広い配線になっている。グ
ラウンド配線38cの外側位置は他の配線層のグラウン
ド配線の外側位置と同じであるが、グラウンド配線38
cの内側位置は他の配線層のグラウンド配線の内側位置
よりも内部に入り込み、第2の配線層32のグラウンド
パターン38eとスルーホール39bにより接続されて
いる。グラウンド配線38fは、スルーホール39cに
より第2の配線層32のグラウンドパターン38eに接
続されている。
【0073】図8(d)及び図9に示すように、第4の
配線層34の外縁部には、第3の配線層33のグラウン
ド配線38cとスルーホール39aにより接続されたグ
ラウンド配線38dが設けられており、その内側には、
第4の基幹電源供給配線35dが設けられている。第4
の基幹電源供給配線35dの内側には、信号配線36d
が設けられている。グラウンド配線38d及び第4の基
幹電源供給配線35dは、同一投影面に投影した場合
に、第1の配線層31のグラウンド配線38a及び第1
の基幹電源供給配線35aを投影した位置に配置されて
いる。
【0074】尚、第1乃至第4の基幹電源供給配線の電
圧は、全て異なる電圧でもよく、また2つまたは3つの
基幹電源供給配線が同じ電圧であっても良い。
【0075】以上説明したように、第4の実施の形態に
係る多層プリント配線板によれば、第1の実施の形態に
おける効果に加え、全ての配線層に基幹電源供給配線を
設けると共に、少なくとも1つの配線層の基幹電源供給
配線(第4の実施の形態では第3の配線層の基幹電源供
給配線35c)を他の配線層の基幹電源供給配線よりも
内側に設け、その外側に幅の広げられたグラウンド配線
を設け、内部のグラウンド配線と接続しているため、全
ての配線層の基幹電源供給配線に異なる複数の電圧を供
給する際に、信号配線の配線密度を低下させることなく
放射ノイズを充分に抑制することができるという効果を
奏する。
【0076】[他の実施の形態] (1)上述した第1〜第4の実施の形態においては、多
層プリント配線板単体の場合を例に上げたが、本発明
は、これに限定されるものではなく、本発明の多層プリ
ント配線板を搭載した電子機器(例えば、複写機、機能
複合型複写機、各種プリンタ、スキャナ、ファクシミ
リ、デジタルカメラ等)のように、1つの機器からなる
装置に適用してもよい。
【0077】(2)上述した第1〜第4の実施の形態に
おいては、多層プリント配線板単体の場合を例に上げた
が、本発明は、これに限定されるものではなく、本発明
の多層プリント配線板を搭載した複数の電子機器(例え
ば、複写機、機能複合型複写機、各種プリンタ、スキャ
ナ、ファクシミリ、デジタルカメラ等)から構成される
システム(例えば、画像形成システム、画像読取システ
ム、画像通信システム、撮像システム等)のように、複
数の機器から構成されるシステムに適用してもよい。
【0078】
【発明の効果】以上説明したように、本発明の多層プリ
ント配線板によれば、各配線層のうち少なくとも1つの
配線層の外縁部にグラウンド配線を形成し、その内側に
基幹電源供給配線を形成し、電源供給配線及び信号配線
を、基幹電源供給配線から各配線層のうち少なくとも何
れか1つの配線層を経由して電子部品の実装箇所に延出
しているため、グラウンド専用層及び電源供給専用層を
持つ6層プリント多層プリント配線板に比べて、配線密
度を低下させることなく高密度配線に対応することがで
きるという効果を奏する。また、基幹電源供給配線及び
グラウンド配線を環状とし、隣接して配線している為、
基幹電源供給配線とグラウンド配線の容量性結合を増
し、放射ノイズを低減する効果を奏する。
【0079】また、電源供給配線及び信号配線が設けら
れている配線層においては、電源供給配線及び信号配線
が環状の基幹電源供給配線の内側に配線されているた
め、信号配線の配線の自由度を向上させることができる
という効果を奏する。
【0080】また、基幹電源供給配線及びグラウンド配
線を環状とし、隣接して配線しているため、基幹電源供
給配線とグラウンド配線の容量性結合を増し、放射ノイ
ズを低減することができるという効果を奏する。
【0081】また、電源供給配線及び信号配線が設けら
れている配線層においては、電源供給配線及び信号配線
以外の領域に、グラウンドパターンを設け、これらのグ
ラウンドパターン同士をスルーホールで接続しているた
め、安定したグラウンドを形成することができ放射ノイ
ズを低減することができるという効果を奏する。
【0082】また、各配線層のグラウンド配線を同一投
影面に投影した場合に、多層プリント配線板の全面を被
うような構成としているため、更に安定なグラウンドを
形成することができ放射ノイズを低減することができる
という効果を奏する。
【0083】また、信号配線及び電源供給配線は、同一
投影面に投影した場合に、隣接する層の信号配線及び電
源供給配線と平行に重ならない位置に配線しているた
め、クロストークの影響を低減することができるという
効果を奏する。
【0084】また、各配線層におけるグラウンド配線
は、スルーホールにて各配線層のグラウンド配線と相互
に接続を行うため、グラウンド専用層を廃しても、放射
ノイズを充分に抑制することができるという効果を奏す
る。
【0085】したがって本発明においては、配線層の数
を減らしても、配線密度を低下させることなく、かつ放
射ノイズを低減させる構造を持つ多層プリント配線板を
提供することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る多層プリント
配線板の構成を示す模式図である。
【図2】第1の実施の形態に係る多層プリント配線板の
全層を上部から透視した場合の構成を示す模式図であ
る。
【図3】第1の実施の形態に係るプリント配線板のグラ
ウンド配線のみを表した模式図である。
【図4】第1の実施の形態に係るプリント配線板の各層
のグラウンド配線のみを透視で上面からみたものであ
る。
【図5】本発明の第2の実施の形態に係る多層プリント
配線板の構成を示す模式図である。
【図6】本発明の第3の実施の形態に係る多層プリント
配線板の構成を示す模式図である。
【図7】第3の実施の形態に係る多層プリント配線板の
全層を上部から透視した場合の構成を示す模式図であ
る。
【図8】本発明の第4の実施の形態に係る多層プリント
配線板の構成を示す模式図である。
【図9】第4の実施の形態に係る多層プリント配線板の
断面の構成を示す模式図である。
【符号の説明】
1、11、21、31 第1の配線層 2、12、22、32 第2の配線層 3、13、23、33 第3の配線層 4、14、24、34 第4の配線層 5、15、15’、25、25’、35a〜35d 基
幹電源供給配線 5a〜5f、15a〜15e、25a〜25c 電源供
給配線 6a〜6i、16a〜16i、26a〜26h、36a
〜36d 信号配線 7a〜7e、17a〜17c、27a〜27c 電子部
品 8、18、18e、28、38a〜38d グラウンド
配線 8a〜8d、18a〜18d、28a〜28d、38e
〜38f グラウンドパターン

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 各々、少なくとも電源供給配線又はグラ
    ウンド配線及びその他の種類の配線からなる、少なくと
    も3層以上の配線層を備えた多層プリント配線板であっ
    て、 前記各配線層のうち少なくとも1つの配線層の外縁部に
    形成されたグラウンド配線と、 前記グラウンド配線の内側に形成された基幹電源供給配
    線と、 前記基幹電源供給配線から延出された少なくとも1つの
    電源供給配線と、 前記各配線層のうち少なくとも1つの配線層に実装され
    た複数の電子部品とを備え、 前記少なくとも1つの電源供給配線は、前記各配線層の
    うち少なくとも1つの配線層を経由して前記各電子部品
    の実装個所に配線されていることを特徴とする多層プリ
    ント配線板。
  2. 【請求項2】 前記グラウンド配線及び前記基幹電源供
    給配線は、各々ほぼ環状に形成されると共に、隣接して
    配置されていることを特徴とする請求項1記載の多層プ
    リント配線板。
  3. 【請求項3】 前記各配線層に設けられた信号配線であ
    って、同一の配線層内に実装された前記各電子部品同士
    を接続、もしくは前記各配線層のうち少なくとも1つの
    配線層を経由して、前記配線層の異なるものに実装され
    た前記各電子部品同士を接続する信号配線を備え、 前記電源供給配線及び前記信号配線は、前記基幹電源供
    給配線に対して内側に形成されていることを特徴とする
    請求項2記載の多層プリント配線板。
  4. 【請求項4】 各々、少なくとも電源供給配線又はグラ
    ウンド配線及びその他の種類の配線からなる、少なくと
    も3層以上の配線層を備えた多層プリント配線板であっ
    て、 前記各配線層のうち少なくとも1つの配線層の外縁部に
    形成されたグラウンド配線と、 前記各配線層のうち少なくとも1つの配線層に実装され
    た複数の電子部品と、 前記各配線層のうち少なくとも1つの配線層に設けら
    れ、前記グラウンド配線に対して内側に位置すると共
    に、前記各配線層のうち少なくとも他の1つの配線層を
    経由して前記電子部品の実装個所に配線された少なくと
    も1つの電源供給配線と、 前記各配線層に設けられ、同一の配線層内に実装された
    前記各電子部品同士を接続、もしくは前記各配線層のう
    ち少なくとも1つの配線層を経由して、前記配線層の異
    なるものに実装された前記各電子部品同士を接続する信
    号配線と、 前記電源供給配線及び前記信号配線以外の領域に形成さ
    れ、前記グラウンド配線に接続されたグラウンドパター
    ンとを備えたことを特徴とする多層プリント配線板。
  5. 【請求項5】 前記グラウンド配線及びグラウンドパタ
    ーンは、該グラウンド配線及びグラウンドパターンを同
    一投影面に投影した場合に、多層プリント配線板面のほ
    ぼ全体を被うように形成されていることを特徴とする請
    求項4記載の多層プリント配線板。
  6. 【請求項6】 前記各配線層のうち少なくとも1つの配
    線層の前記外縁部に形成された基幹電源供給配線であっ
    て、前記グラウンド配線の内側に隣接して形成された基
    幹電源供給配線を備え、 前記電源供給配線は、前記基幹電源供給配線の内側に形
    成されると共に、前記基幹電源供給配線から、前記各配
    線層のうち少なくとも1つの配線層を経由して前記各電
    子部品の実装個所に配線され、 前記信号配線は、前記基幹電源供給配線の内側に形成さ
    れると共に、同一の配線層内に実装された前記各電子部
    品同士を接続、もしくは前記各配線層のうち少なくとも
    1つの配線層を経由して、前記配線層の異なるものに実
    装された前記各電子部品同士を接続することを特徴とす
    る請求項4記載の多層プリント配線板。
  7. 【請求項7】 前記グラウンド配線及び前記基幹電源供
    給配線は、各々ほぼ環状に形成されると共に、隣接して
    配置されていることを特徴とする請求項6記載の多層プ
    リント配線板。
  8. 【請求項8】 前記電源供給配線及び前記信号配線は、
    該電源供給配線及び信号配線を同一投影面に投影した場
    合に隣接する他の配線層の電源供給配線及び信号配線に
    対して重なった位置関係にないことを特徴とする請求項
    4、6、7の何れかに記載の多層プリント配線板。
  9. 【請求項9】 各々、少なくとも電源供給配線又はグラ
    ウンド配線及びその他の種類の配線からなる、少なくと
    も3層以上の配線層を備えた多層プリント配線板であっ
    て、 前記各配線層の1つを構成する第1の配線層であって、
    外縁部に形成された第1のグラウンド配線と、該第1の
    グラウンド配線の内側に隣接して形成された第1の基幹
    電源供給配線と、該第1の基幹電源供給配線から延出さ
    れた第1の電源供給配線とを有する第1の配線層と、 前記各配線層の1つを構成する第2の配線層であって、
    前記外縁部に形成された第2のグラウンド配線と、該第
    2のグラウンド配線の内側に隣接して形成され前記第1
    の基幹電源供給配線とは異なる電圧を供給する第2の基
    幹電源供給配線であって、同一投影面上において前記第
    1の基幹電源供給配線の投影される位置に形成された第
    2の基幹電源供給配線と、該第2の基幹電源供給配線か
    ら延出された第2の電源供給配線とを有する第2の配線
    層と、 前記各配線層のうち少なくとも1つの配線層に実装され
    た複数の電子部品とを備え、 前記第1、第2の基幹電源供給配線からそれぞれ延出さ
    れた前記第1及び第2の電源供給配線は、前記各配線層
    のうち少なくとも1つの配線層を経由して前記各電子部
    品の実装個所に配線されていることを特徴とする多層プ
    リント配線板。
  10. 【請求項10】 前記第1、第2のグラウンド配線、前
    記第1、第2の基幹電源供給配線は、各々ほぼ環状に形
    成されていることを特徴とする請求項9記載の多層プリ
    ント配線板。
  11. 【請求項11】 前記各配線層に設けられた信号配線で
    あって、同一の配線層内に実装された前記各電子部品同
    士を接続、もしくは前記各配線層のうち少なくとも1つ
    の配線層を経由して、前記配線層の異なるものに実装さ
    れた前記各電子部品同士を接続する信号配線と、前記第
    1、第2の電源供給配線及び前記信号配線以外の領域に
    形成され前記第1、第2のグラウンド配線に接続された
    グラウンドパターンとを備え、 前記第1、第2の電源供給配線及び前記信号配線は、前
    記第1、第2の基幹電源供給配線に対して内側に形成さ
    れていることを特徴とする請求項9又は10記載の多層
    プリント配線板。
  12. 【請求項12】 各々、少なくとも電源供給配線又はグ
    ラウンド配線及びその他の種類の配線からなる、少なく
    とも3層以上の配線層を備えた多層プリント配線板であ
    って、 前記各配線層のうち少なくとも1つの配線層の外縁部に
    形成されたグラウンド配線と、 前記グラウンド配線の内側に隣接して形成された第1の
    基幹電源供給配線と、 前記第1の基幹電源供給配線の内側に隣接して形成さ
    れ、前記第1の基幹電源供給配線とは異なる電圧を供給
    する第2の基幹電源供給配線と、 前記第1、第2の基幹電源供給配線からそれぞれ延出さ
    れた少なくとも2つの電源供給配線と、 前記各配線層のうち少なくとも1つの配線層に実装され
    た複数の電子部品とを備え、 前記電源供給配線は、前記各配線層のうち少なくとも1
    つの配線層を経由して前記各電子部品の実装個所に配線
    されていることを特徴とする多層プリント配線板。
  13. 【請求項13】 前記グラウンド配線、前記第1、第2
    の基幹電源供給配線は、各々ほぼ環状に形成されている
    ことを特徴とする請求項12記載の多層プリント配線
    板。
  14. 【請求項14】 前記各配線層に設けられた信号配線で
    あって、同一の配線層内に実装された前記各電子部品同
    士を接続、もしくは前記各配線層のうち少なくとも1つ
    の配線層を経由して、前記配線層の異なるものに実装さ
    れた前記各電子部品同士を接続する信号配線と、前記電
    源供給配線及び前記信号配線以外の領域に形成され前記
    グラウンド配線に接続されたグラウンドパターンとを備
    え、 前記電源供給配線及び前記信号配線は、前記第2の基幹
    電源供給配線に対して内側に形成されていることを特徴
    とする請求項12又は13記載の多層プリント配線板。
  15. 【請求項15】 各々、少なくとも電源供給配線又はグ
    ラウンド配線及びその他の種類の配線からなる、少なく
    とも3層以上の配線層を備えた多層プリント配線板であ
    って、 前記各配線層の外縁部にそれぞれ形成されたグラウンド
    配線と、 前記各配線層における前記グラウンド配線の内側にそれ
    ぞれ隣接して形成された基幹電源供給配線と、 前記各配線層のうち少なくとも1つの配線層に実装され
    た複数の電子部品と、 前記各配線層のうち少なくとも1つの配線層に設けら
    れ、前記基幹電源供給配線に対して内側に位置すると共
    に、前記基幹電源供給配線から延出されて前記各配線層
    のうち少なくとも他の1つの配線層を経由して前記電子
    部品の実装個所に配線された少なくとも1つの電源供給
    配線と、 前記各配線層に設けられ、同一の配線層内に実装された
    前記各電子部品同士を接続、もしくは前記各配線層のう
    ち少なくとも1つの配線層を経由して、前記配線層の異
    なるものに実装された前記各電子部品同士を接続する信
    号配線と、 前記各配線層のうち少なくとも1つの配線層における前
    記基幹電源供給配線の内側において前記電源供給配線及
    び前記信号配線以外の領域に形成されたグラウンドパタ
    ーンとを備え、 前記各配線層のうち少なくとも1つの配線層における前
    記グラウンド配線は、他の配線層における前記グラウン
    ド配線より幅が広く形成されると共に、前記グラウンド
    パターンとスルーホールを介して接続されていることを
    特徴とする多層プリント配線板。
JP2002004632A 2001-01-17 2002-01-11 多層プリント配線板 Expired - Fee Related JP3745276B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002004632A JP3745276B2 (ja) 2001-01-17 2002-01-11 多層プリント配線板
US10/046,163 US6800814B2 (en) 2001-01-17 2002-01-16 Multi-layered printed wiring board
US10/949,290 US7199308B2 (en) 2001-01-17 2004-09-27 Multi-layered printed wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-9475 2001-01-17
JP2001009475 2001-01-17
JP2002004632A JP3745276B2 (ja) 2001-01-17 2002-01-11 多層プリント配線板

Publications (3)

Publication Number Publication Date
JP2002290058A true JP2002290058A (ja) 2002-10-04
JP2002290058A5 JP2002290058A5 (ja) 2005-03-10
JP3745276B2 JP3745276B2 (ja) 2006-02-15

Family

ID=26607859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002004632A Expired - Fee Related JP3745276B2 (ja) 2001-01-17 2002-01-11 多層プリント配線板

Country Status (2)

Country Link
US (2) US6800814B2 (ja)
JP (1) JP3745276B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303812A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 多層回路基板および同基板の電磁シールド方法
JP2010129552A (ja) * 2008-11-25 2010-06-10 Furukawa Electric Co Ltd:The 光素子駆動装置
JP2011030122A (ja) * 2009-07-29 2011-02-10 Tamura Seisakusho Co Ltd 可視光通信用led照明装置
WO2013179875A1 (ja) * 2012-05-28 2013-12-05 株式会社村田製作所 複合モジュール
WO2016208081A1 (ja) * 2015-06-26 2016-12-29 ルネサスエレクトロニクス株式会社 電子装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745276B2 (ja) * 2001-01-17 2006-02-15 キヤノン株式会社 多層プリント配線板
JP3835381B2 (ja) * 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
TWI236332B (en) * 2004-02-17 2005-07-11 Via Tech Inc Wiring structure for improving wiring response
JP4006447B2 (ja) * 2004-04-16 2007-11-14 キヤノン株式会社 半導体装置およびプリント回路板
CN100544542C (zh) * 2004-12-09 2009-09-23 鸿富锦精密工业(深圳)有限公司 防止静电放电的印刷电路板
CN100518439C (zh) * 2004-12-24 2009-07-22 鸿富锦精密工业(深圳)有限公司 防止静电放电的印刷电路板
US7307220B2 (en) * 2005-01-12 2007-12-11 Hewlett-Packard Development Company, L.P. Circuit board for cable termination
US20060237227A1 (en) 2005-04-26 2006-10-26 Shiyou Zhao Circuit board via structure for high speed signaling
US7866337B2 (en) * 2005-07-08 2011-01-11 Entegris, Inc. Chemically inert flow controller with non-contaminating body
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
KR100782483B1 (ko) * 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
TW200814871A (en) * 2006-09-01 2008-03-16 Univ Nat Taiwan Substrate for high-speed circuit
JP4916300B2 (ja) * 2006-12-19 2012-04-11 新光電気工業株式会社 多層配線基板
US8013254B2 (en) * 2008-02-15 2011-09-06 Gigalane Co. Ltd. Printed circuit board
JP2009246317A (ja) * 2008-04-01 2009-10-22 Nec Electronics Corp 半導体装置および配線基板
CN101886761B (zh) * 2010-06-12 2012-08-01 友达光电股份有限公司 发光二极管光源模块
US20130294075A1 (en) * 2010-12-21 2013-11-07 Koninklijke Phillips Electronics N.V. Lighting system and method of manufacture
US8576578B2 (en) 2011-06-27 2013-11-05 International Business Machines Corporation Robust power plane configuration in printed circuit boards
JP2013089313A (ja) * 2011-10-13 2013-05-13 Tyco Electronics Japan Kk コネクタ
JP5819218B2 (ja) 2012-02-23 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置
GB2529678B (en) * 2014-08-28 2017-01-25 Cambium Networks Ltd Radio frequency connection arrangement
CN107592728B (zh) 2017-09-26 2019-03-12 郑州云海信息技术有限公司 一种pcb布局布线的方法和结构
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315069A (en) * 1992-10-02 1994-05-24 Compaq Computer Corp. Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
JP3610114B2 (ja) 1994-03-31 2005-01-12 キヤノン株式会社 プリント配線板および設計方法
US5586011A (en) * 1994-08-29 1996-12-17 At&T Global Information Solutions Company Side plated electromagnetic interference shield strip for a printed circuit board
JP2988421B2 (ja) 1997-03-24 1999-12-13 日本電気株式会社 Emi抑制多層プリント基板
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
US6084779A (en) * 1998-10-02 2000-07-04 Sigrity, Inc. Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
US6028489A (en) * 1998-12-18 2000-02-22 Chung-Shan Institute Of Science And Technology Modular high-frequency oscillator structure
JP2001160663A (ja) * 1999-12-02 2001-06-12 Nec Corp 回路基板
US6495770B2 (en) * 2000-12-04 2002-12-17 Intel Corporation Electronic assembly providing shunting of electrical current
JP3745276B2 (ja) * 2001-01-17 2006-02-15 キヤノン株式会社 多層プリント配線板
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303812A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 多層回路基板および同基板の電磁シールド方法
JP2010129552A (ja) * 2008-11-25 2010-06-10 Furukawa Electric Co Ltd:The 光素子駆動装置
JP2011030122A (ja) * 2009-07-29 2011-02-10 Tamura Seisakusho Co Ltd 可視光通信用led照明装置
JP4746692B2 (ja) * 2009-07-29 2011-08-10 株式会社タムラ製作所 可視光通信用led照明装置
WO2013179875A1 (ja) * 2012-05-28 2013-12-05 株式会社村田製作所 複合モジュール
CN104335344A (zh) * 2012-05-28 2015-02-04 株式会社村田制作所 复合模块
JPWO2013179875A1 (ja) * 2012-05-28 2016-01-18 株式会社村田製作所 複合モジュール
US9686858B2 (en) 2012-05-28 2017-06-20 Murata Manufacturing Co., Ltd. Composite module
WO2016208081A1 (ja) * 2015-06-26 2016-12-29 ルネサスエレクトロニクス株式会社 電子装置
US10043755B2 (en) 2015-06-26 2018-08-07 Renesas Electronics Corporation Electronic device

Also Published As

Publication number Publication date
US6800814B2 (en) 2004-10-05
US7199308B2 (en) 2007-04-03
JP3745276B2 (ja) 2006-02-15
US20050039947A1 (en) 2005-02-24
US20020108779A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
JP3745276B2 (ja) 多層プリント配線板
US6384476B2 (en) Semiconductor integrated circuit and printed wiring substrate provided with the same
JP3669219B2 (ja) 多層プリント配線板
US7728428B2 (en) Multilayer printed circuit board
WO2013111194A1 (ja) 多層プリント基板
US7525817B2 (en) Wiring layout of auxiliary wiring package and printed circuit wiring board
JP2006190873A (ja) プリント回路基板及びそれを備えた電子機器
TW202031106A (zh) 多層印刷基板
JP4049885B2 (ja) プリント配線基板
JP2004056144A (ja) プリント配線板
EP1594353A1 (en) High frequency multilayer printed wiring board
US7528479B2 (en) Multilayer substrate for digital tuner and multilayer substrate
US5768106A (en) Layered circuit-board designing method and layered circuit-board
US20050184393A1 (en) Multilayer wiring board
JP2007150212A (ja) 回路基板
CN220173699U (zh) 电路模块
WO2012153835A1 (ja) プリント配線基板
US11769720B2 (en) Electronic substrate with first and second wirings supplied with same potential
JP2005310885A (ja) プリント配線板
EP1349212A2 (en) Semiconductor integrated circuit with a shield wiring
JP2008211100A (ja) 多層プリント基板装置
US20070138645A1 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection
JPH09307061A (ja) 集積回路装置
JP2001102406A (ja) エリアアレイパッケージ及び半導体装置
JP3664743B2 (ja) バーンインボード

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3745276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees