CN1656611A - 半导体器件安装板、其制造方法、其检查方法及半导体封装 - Google Patents

半导体器件安装板、其制造方法、其检查方法及半导体封装 Download PDF

Info

Publication number
CN1656611A
CN1656611A CNA038121115A CN03812111A CN1656611A CN 1656611 A CN1656611 A CN 1656611A CN A038121115 A CNA038121115 A CN A038121115A CN 03812111 A CN03812111 A CN 03812111A CN 1656611 A CN1656611 A CN 1656611A
Authority
CN
China
Prior art keywords
electrode pattern
semiconductor device
insulator film
metallic
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038121115A
Other languages
English (en)
Other versions
CN100437987C (zh
Inventor
菊池克
下户真典
马场和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1656611A publication Critical patent/CN1656611A/zh
Application granted granted Critical
Publication of CN100437987C publication Critical patent/CN100437987C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种半导体器件安装板、其制造方法，其检查方法以及半导体封装，其中通过改进传统布线板，能够实现与缩小的间距对应的高密度和精细结构并具有高的安装可靠性。一种半导体器件安装板，其特征在于包括：布线结构膜，其包含交替层叠在其上的绝缘层和布线层；第一电极图案，其中电极图案设置在布线结构膜的一个表面上，电极图案的一个侧面与绝缘层接触，电极图案的至少一个后表面不与绝缘层接触，且绝缘层表面位于与电极图案后表面相同的平面上；第二电极图案，其在第一电极图案的相对侧上的表面上形成；绝缘体膜，其中开口图案设置在第一电极图案之下；以及金属载体，其设置在绝缘体膜的后表面上。

Description

半导体器件安装板、其制造方法、其检查方法及半导体封装
技术领域
本发明涉及半导体器件安装板、其制造方法，其检查方法以及半导体封装，其中半导体器件安装板用于通过以高密度安装例如半导体器件等各种器件而实现具有高密度、高速和高频的模块和/或高频系统。
背景技术
近来，由于半导体器件的速度和集成度的增加，端子数量增加，间距(pitch)减小，也希望封装布线板具有较高的密度和较细的间距，以将这些半导体器件安装在其上。目前广泛使用的安装板举例来说是陶瓷衬底、组合衬底(buildup substrate)以及带衬底(tape substrate)。
如日本专利公开出版物第8-330474号所披露的，陶瓷衬底包括由氧化铝和类似物等制成的绝缘体衬底和在其表面上形成的布线导体，所述导体由例如W或Mo等难熔金属制成。
此外，如日本专利公开出版物第11-17058号和日本专利公开出版物第2679681号所披露的，组合衬底包括印刷电路板，其中通过将有机树脂作为绝缘体材料进行蚀刻和电镀，在印刷电路板上形成以包括铜布线的多层形成精细电路。
另外，带衬底包括在例如日本专利公开第2000-58701号中描述的聚酰亚胺基薄膜等薄膜上形成的铜布线。
本发明将解决的问题
然而，传统技术具有以下所述的问题。
由于构成绝缘体衬底的陶瓷具有刚性和脆性特征，所以陶瓷衬底具有这样的问题，例如芯片等的损坏和破裂容易发生在制造过程和传输过程中，因而产量降低。
而且，通过在燃烧(firing)之前将布线印刷在印刷电路基板上，然后将每个基板层压和燃烧的工艺，制造陶瓷板。所述制造工艺具有这样的问题，即，由于以高温燃烧，发生收缩，且在燃烧后在板上容易发生轮廓缺陷，例如翘曲、变形和尺寸波动(dimensional fluctuation)。轮廓缺陷导致这样的问题，即不能充分解决例如高集成电路板和倒装芯片板等板所需要的严格的平整度。即，存在这样的问题，由于这种轮廓缺陷防止插脚(pin)增加，所以不能形成电路中的高密度精细结构，导致半导体器件部分中的平整度损失；容易在半导体器件和板之间的连接部分中发生破裂、剥落等，从而降低了半导体器件的可靠性。
此外，在组合衬底中，由于用作核心材料的印刷电路板和形成为表面层的绝缘树脂薄膜之间的热膨胀之差，产生翘曲。这种翘曲也在具有多个插脚的半导体器件连接到板上时成为障碍，从而，如上所述，防碍电路具有高密度精细结构，并降低了组合衬底的产量。
而且，在使用聚酰亚胺基带或类似物等的衬底中，存在这样的问题，即由于在半导体器件安装在板上时带基材料的膨胀和收缩，会出现大的定位误差，从而板不能充分解决电路密度的增加。
在此情形下，为了解决这些问题，提出了一种封装布线板，其中在包括如日本专利公开第2000-3980号所披露的金属板的底板上形成组合结构。然而，由于外部端子通过蚀刻形成，所以存在这样的问题，由于蚀刻步骤中的侧蚀刻数量控制受限制，难以制造具有窄间距的外部端子。此外，当封装布线板安装在外部板或器件上时，由于应力集中在外部端子和绝缘体膜之间的边界上，造成明显缺陷，因此不能获得充分的封装可靠性。
因此已经设计(devise)为解决上述问题的本发明的一个目的是，提供一种半导体器件安装板、其制造方法、其检查方法以及半导体封装，其中通过改进传统的布线板，半导体器件安装板能实现相应于窄间距的高密度精细结构，并具有很高的安装可靠性。
发明内容
为了获得上述目的，根据本发明采用了如下所述的半导体器件安装板、其制造方法、其检查方法以及半导体封装。
即，根据权利要求1的半导体器件安装板特征在于，包括：布线结构膜(16)，所述布线结构膜(16)包含交替层叠在其上的绝缘层(14)和布线层(15)，
第一电极图案(13)，其中电极图案设置在布线结构膜的一个表面上，电极图案的一个侧面与绝缘层接触，至少电极图案的后表面不与绝缘层接触，且绝缘层表面位于与电极图案后表面相同的平面上；
第二电极图案(17)，在第一电极图案的相对侧上的表面上形成；
绝缘体膜(12)，其中开口图案设置在第一电极图案之下；以及
金属载体(supporter)(11)，设置在绝缘体膜的后表面上。
另外，根据权利要求2的半导体器件安装板的特征在于，布线层(15)的各个层经由设置在绝缘层(14)中的第一通孔(first via)彼此相连；以及
第二电极图案(17)经由布线层(15)和第一通孔连接到第一电极图案(13)。
而且，根据权利要求3的半导体器件安装板的特征在于，导体图案(18)设置在第一电极图案(13)之间和周缘中，以及
导体图案(18)通过第一通孔连接到布线层(15)。
另外，根据权利要求4的半导体器件安装板的特征在于，金属载体(11)通过在绝缘体膜(12)中形成的通孔(19)连接到导体图案(18)。
并且，根据权利要求5的半导体器件安装板的特征在于，绝缘层(14)包括这样的绝缘材料：膜强度为70MPa或更大；破裂伸长率(percentage ofelongation for rupture)为5％或更大；玻璃转化温度为150℃或更大；以及热膨胀系数为60ppm/℃或更小。
另外，根据权利要求6所述的半导体器件安装板的特征在于，绝缘层(14)包括这样的绝缘材料：弹性模量为10GPa或更大；热膨胀系数为30ppm/℃或更小；以及玻璃转化温度为150℃或更大。
而且，根据权利要求7所述的半导体器件安装板的特征在于，绝缘体膜(12)具有阻焊剂的作用。
另外，根据权利要求8所述的半导体器件安装板的特征在于，绝缘体膜(12)包括与绝缘层(14)的材料相同的材料。
并且，根据权利要求9所述的半导体器件安装板的特征在于，包括冷凝器(22)，所述冷凝器(22)包括在第一电极图案(13)的上表面上形成的介电层(20)和在介电层(20)的上表面上形成的导体层(21)，所述导体层(21)与布线结构膜(16)电连接。
另外，根据权利要求10所述的半导体器件安装板的特征在于，金属载体(11)包括选自包括不锈钢、铁、镍、铜和铝的组的至少一种金属或这样选择的金属的合金。
此外，根据权利要求11所述的半导体器件安装板的特征在于，金属载体(11)设置在绝缘体膜(12)的后表面上，以使绝缘体膜表面(12)暴露。
另外，根据权利要求12所述的半导体器件安装板的特征在于，金属载体(11)设置在绝缘体膜(12)的整个后表面上，且包括与第一电极图案(13)接触的凸起(24)。
并且，根据权利要求13所述的半导体器件安装板的特征在于，导体图案(18)通过凸起(24)连接到金属载体(11)。
此外，根据权利要求14所述的半导体器件安装板的特征在于，凸起(24)通过电镀法、蚀刻、导电粘合(pasting)和机械加工的其中之一或其组合形成。
而且，根据权利要求15所述的半导体封装的特征在于，包括在权利要求1至14中任一所述的半导体器件安装板，其上安装有至少一个半导体器件。
并且，根据权利要求16所述的半导体器件安装板的特征在于，半导体器件安装在至少一个表面上。
另外，根据权利要求17所述的半导体器件安装板的特征在于，半导体器件是通过易熔金属和导电树脂中任何一个倒装连接。
并且，根据权利要求18所述的半导体器件安装板的特征在于，半导体器件通过选自包括易熔金属、导电树脂和混合有金属的树脂的组的至少一种材料链接(link)。
此外，一种根据权利要求19制造所述半导体器件安装板的方法的特征在于，包括：在金属载体(11)的表面上的任何理想的位置处形成多个凸起(24)的步骤，
在金属载体表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在绝缘体膜上形成第一电极图案(13)的步骤，
形成与第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一电极图案(13)的一个表面上形成布线层(15)的步骤，
在第一电极图案(13)的相对侧上的表面上形成第二电极图案(17)的步骤，
在金属载体中形成第一开口以暴露绝缘体膜和凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
另外，根据权利要求20制造半导体器件安装板的方法的特征在于，包括：在金属载体(11)的表面上的任何理想的位置处形成多个凸起(24)的步骤，
在金属载体表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在绝缘体膜上形成第一电极图案(13)的步骤，
在第一电极图案之间和周缘中形成导体图案(18)的步骤，
形成与第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一电极图案(13)的一个表面上形成布线层(15)的步骤，
在第一电极图案(13)的相对侧上的表面上形成第二电极图案(17)的步骤，
在金属载体中形成第一开口以暴露绝缘体膜和凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
此外，根据权利要求21制造半导体器件安装板的方法的特征在于，包括：在金属载体(11)的表面上的任何理想的位置处形成多个凸起(24)的步骤，
在金属载体表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在绝缘体膜上形成第一电极图案(13)的步骤，
形成通孔(19)以暴露金属载体的部分的步骤，
在第一电极图案之间和周缘中形成导体图案(18)以使导体图案(18)通过通孔连接到金属载体的步骤，
形成与第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一电极图案(13)的一个表面上形成布线层(15)的步骤，
在第一电极图案的相对侧上的表面上形成第二电极图案(17)的步骤，
在金属载体中形成第一开口以暴露绝缘体膜和凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
另外，根据权利要求22制造半导体器件安装板的方法特征在于，在与形成导体图案的步骤相同的步骤中形成第一电极图案。
而且，根据权利要求23制造半导体器件安装板的方法特征在于，在形成第一电极图案的步骤和在第一电极图案上形成布线层(15)的步骤之间具有在第一电极图案的至少一个上形成薄膜冷凝器的步骤。
此外，根据权利要求24制造半导体器件安装板的方法特征在于，在形成第一电极图案的步骤之前有在待形成第一开口的区域中形成凹陷(29)的步骤。
而且，根据权利要求25制造半导体器件安装板的方法特征在于，在金属载体(11)的两个表面上的任何理想的位置处形成多个凸起(24)的步骤，
在金属载体的两个表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在绝缘体膜上形成第一电极图案(13)的步骤，
形成与第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一电极图案(13)的一个表面上形成布线层(15)的步骤，
在第一电极图案的相对侧上的表面上形成第二电极图案(17)的步骤，
在水平方向上将金属载体细分为两个部分以形成第一和第二金属载体(11a、11b)的步骤，
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
另外，根据权利要求26制造半导体器件安装板的方法特征在于，包括：在金属载体(11)的两个表面上的任何理想的位置处形成多个凸起(24)的步骤，
在金属载体的两个表面上除形成凸起的区域外的区域中形成绝缘体膜(12)的步骤，
在绝缘体膜上形成第一电极图案(13)的步骤，
在第一电极图案之间和周缘中形成导体图案(18)的步骤，
形成与第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一电极图案(13)的一个表面上形成布线层(15)的步骤，
在第一电极图案的相对侧上的表面上形成第二电极图案(17)的步骤，
在水平方向上将金属载体细分为两个部分以形成第一和第二金属载体(11a、11b)的步骤，
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
此外，根据权利要求27制造半导体器件安装板的方法的特征在于，包括：在金属载体(11)的两个表面上的任何理想的位置处形成多个凸起(24)的步骤，
在金属载体的两个表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在绝缘体膜上形成第一电极图案(13)的步骤，
形成通孔(19)以暴露金属载体的部分的步骤，
在第一电极图案之间和周缘中形成导体图案(18)以使导体图案(18)通过通孔连接到金属载体的步骤，
形成与第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一电极图案(13)的一个表面上形成布线层(15)的步骤，
在第一电极图案的相对侧上的表面上形成第二电极图案(17)的步骤，
在水平方向上将金属载体细分为两个部分以形成第一和第二金属载体(11a、11b)的步骤，
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
而且，根据权利要求28制造半导体器件安装板的方法特征在于，包括：将第一和第二金属载体彼此固定(fix)的步骤，
在第一和第二金属载体的表面上的任何理想的位置处形成多个凸起(24)的步骤，
在第一和第二金属载体的表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在第一和第二金属载体的各个绝缘体膜上形成第一电极图案(13)的步骤，
形成与第一和第二金属载体的各个第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一和第二金属载体的第一电极图案(13)中每个的一个表面上形成布线层(15)的步骤，
在第一电极图案的相对侧上的表面上形成第二电极图案(17)的步骤，
在水平方向上将第一和第二金属载体细分为两个部分的步骤，
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
另外，根据权利要求29制造半导体器件安装板的方法特征在于，包括：将第一和第二金属载体彼此固定的步骤，
在第一和第二金属载体(11a、11b)的表面上的理想位置处形成多个凸起的步骤，
在第一和第二金属载体的表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在第一和第二金属载体的各个绝缘体膜上形成第一电极图案(13)的步骤，
在第一和第二金属载体的各个第一电极图案之间和周缘中形成导体图案(18)的步骤，
形成与第一和第二金属载体的各个第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一和第二金属载体的第一电极图案(13)中每个的一个表面上形成布线层(15)的步骤，
在第一电极图案的相对侧上的表面上形成第二电极图案(17)的步骤，
在水平方向上将第一和第二金属载体细分为两个部分的步骤，
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
而且，根据权利要求30制造半导体器件安装板的方法特征在于，包括：将第一和第二金属载体彼此固定的步骤，
在第一和第二金属载体(11a、11b)的表面上的理想位置处形成多个凸起(24)的步骤，
在第一和第二金属载体的表面上除形成凸起的区域之外的区域中形成绝缘体膜(12)的步骤，
在第一和第二金属载体的各个绝缘体膜上形成第一电极图案(13)的步骤，
形成通孔(19)以暴露第一和第二金属载体的部分的步骤，
在第一和第二金属载体的第一电极图案之间和周缘中形成导体图案(18)以使导体图案(18)通过通孔连接到金属载体的步骤，
形成与第一和第二金属载体的各个第一电极图案(13)的侧表面的周缘接触的绝缘层(14)的步骤，所述绝缘层(14)的后表面与第一电极图案(13)的后表面在同一平面中，
在第一和第二金属载体的每个第一电极图案(13)的一个表面上形成布线层(15)的步骤，
在各个第一电极图案的相对侧上的表面上形成第二电极图案(17)的步骤，
在水平方向上将第一和第二金属载体细分为两个部分的步骤，
在第一和第二金属载体中形成第一开口以暴露各个薄膜和凸起的步骤，
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤，以及
使绝缘体膜中的开口轮廓成形的步骤。
而且，根据权利要求31制造半导体器件安装板的方法特征在于，在将第一和第二金属载体(11a、11b)彼此固定的步骤之前，具有在待形成第一开口的区域中形成凹陷(29)的步骤。
另外，根据权利要求32制造半导体器件安装板的方法特征在于，在形成第一电极图案(13)的步骤和在第一电极图案上形成布线层的步骤之间具有在第一电极图案的至少一个上形成薄膜冷凝器的步骤。
而且，根据权利要求33制造半导体器件安装板的方法特征在于，包括形成焊球或连接销以使第一电极图案连接到第二电极图案的理想位置的步骤。
此外，根据权利要求34制造半导体器件安装板的方法特征在于，金属载体包括选自包括不锈钢、铁、镍、铜和铝的组的至少一种金属或这样选择的金属的合金。
而且，根据权利要求35制造半导体器件安装板的方法特征在于，凸起通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成。
此外，制造根据权利要求36所述的半导体器件安装板的方法特征在于，包括用在权利要求19到35中任一所述的方法制造的半导体器件安装板，其中半导体器件连接到板的至少一个表面。
而且，制造根据权利要求37所述的半导体器件安装板的方法特征在于，半导体器件是通过易熔金属和导电树脂中任何一个倒装连接。
另外，检查根据权利要求38所述的半导体器件安装板的方法特征在于，在用在权利要求19至35中任一所述的方法制造的半导体器件安装板的金属载体上形成第二电极图案并有选择地去除金属载体后，没有去除凸起，且凸起用作接触端子。
附图说明
图1示出本发明的半导体器件安装板和半导体封装的第一实施例的图示，其中(a)是截面视图的轮廓，(b)是从金属载体11的侧面看的后部轮廓。
图2示出本发明的半导体器件安装板和半导体封装的第一实施例的变化的截面图的轮廓。
图3示出本发明的半导体器件安装板和半导体封装的第二实施例的截面图的轮廓。
图4示出本发明的半导体器件安装板和半导体封装的第二实施例的变化的截面图的轮廓。
图5示出本发明的半导体器件安装板和半导体封装的第三实施例的截面图的轮廓。
图6示出本发明的半导体器件安装板和半导体封装的第四实施例的截面图的轮廓。
图7示出本发明的半导体器件安装板和半导体封装的第四实施例的变化的截面图的轮廓。
图8示出本发明的半导体器件安装板和半导体封装的第五实施例的截面图的轮廓。
图9示出制造本发明的半导体器件安装板和半导体封装的方法的第一实施例的截面图的轮廓。
图10示出制造本发明的半导体器件安装板和半导体封装的方法的第二实施例的部分截面图。
图11示出制造本发明的半导体器件安装板和半导体封装的方法的第二实施例的变化的部分截面图。
图12示出制造本发明的半导体器件安装板和半导体封装的方法的第三实施例的部分截面图。
图13示出制造本发明的半导体器件安装板和半导体封装的方法的第三实施例的变化的部分截面图。
图14示出制造本发明的半导体器件安装板和半导体封装的方法的第四实施例的部分截面图。
图15示出制造本发明的半导体器件安装板和半导体封装的方法的第五实施例的部分截面图。
图16示出制造本发明的半导体器件安装板和半导体封装的方法的第六实施例的部分截面图。
图17示出制造本发明的半导体器件安装板和半导体封装的方法的第七实施例的部分截面图。
图18示出制造本发明的半导体器件安装板和半导体封装的方法的第八实施例的部分截面图。
图19示出制造本发明的半导体器件安装板和半导体封装的方法的第九实施例的部分截面图。
图20示出制造本发明的半导体器件安装板和半导体封装的方法的第九实施例的变化的部分截面图。
图21示出制造本发明的半导体器件安装板和半导体封装的方法的第九实施例的变化的部分截面图。
图22示出制造本发明的半导体器件安装板和半导体封装的方法的第十实施例的部分截面图。
图23示出制造本发明的半导体器件安装板和半导体封装的方法的第十实施例的变化的部分截面图。
图24用来说明检查根据本发明的半导体器件安装板的方法的部分截面图。
附图标记11是金属载体。附图标记11a是金属载体。附图标记12是绝缘体膜。附图标记13是第一电极图案。附图标记14是绝缘层。附图标记15是布线层。附图标记16是布线结构膜。附图标记17是第二电极图案。附图标记18是导体图案。附图标记19是通孔。附图标记20是介电层。附图标记21是导体层。附图标记22是冷凝器。附图标记23是阻焊剂。附图标记24是凸起。附图标记25是半导体器件。附图标记26是衬垫。附图标记27是金属隆起(bump)。附图标记28是未充满树脂(underfill resin)。附图标记29是凹陷。附图标记30是注模树脂。附图标记31是垫片。附图标记32是散热片。附图标记33是探针。
具体实施方式
接下来，参看附图，将详细描述本发明的实施例。首先，将描述根据本发明的半导体器件安装板和半导体封装的实施例。下文中，将半导体器件安装板称为“安装板”。
将描述半导体器件安装板和半导体封装的第一实施例。图1示出根据本发明的半导体器件安装板的构造的图示，其中图1(a)是截面视图的轮廓，图1(b)是从金属载体11的侧面看的后部轮廓。
图1的(a)和(b)中所示的安装板包括：第一电极图案13，位于布线结构膜16的一个表面上，所述布线结构膜16包括绝缘层14和布线层；第二电极图案17，位于布线结构膜16的相对表面上；绝缘体膜12，位于第一电极图案的表面上，所述表面不与布线结构膜16接触；以及金属载体11，位于绝缘体膜12的后表面上。
本实施例的第一电极图案13包括与绝缘层14接触的侧边缘和与绝缘层14的后表面处于同一平面中的后表面。这意味着，第一电极图案13埋在绝缘层14中，同时其后表面不与绝缘层14接触。
布线结构膜16包括布线层15，所述布线层15包括具有预定图案的布线和填充在布线和绝缘层14之间的间隙中的绝缘材料，其中绝缘层14包括绝缘材料，布线层15和布线层15交替层叠。以组合(buildup)制造方法中采用的减成工艺、半加成工艺或全加成工艺层叠布线结构膜16。
减成工艺是这样一种方法，其中通过在衬底或树脂上蚀刻铜箔而获得电路图案，如日本专利公开第Hei 10-51105中所披露的。
半加成工艺是这样一种方法，其中在形成电源层后，在抗蚀剂中沉淀电解电镀，然后在将抗蚀剂去除后蚀刻电源，以形成电路图案，如日本专利公开出版物第9-64493号所披露的。
全加成工艺是这样一种方法，其中在活化(activate)衬底或树脂表面后，使用抗蚀剂形成图案，然后将抗蚀剂用作绝缘层，用化学镀方法形成电路图案，如日本专利公开出版物第Hei 6-334334号所披露的。
使用选自包括环氧树脂、环氧丙烯酸酯树脂、尿烷丙烯酸酯树脂、聚脂树脂、酚醛树脂、聚酰亚胺树脂、BCB(苯并环丁烯)和PBO(聚对苯撑苯并双恶唑纤维)的组的一种有机树脂或两种或多种有机树脂，形成绝缘层14。特别地，有利的是包括这样的绝缘材料(下文中，在必要时简称为“绝缘材料”A)：膜强度为70MPa或更大；破裂伸长率为5％或更大；玻璃转化温度为150℃或更大；以及热膨胀系数为60ppm/℃或更小，或包括这样的绝缘材料(下文中，在必要时简称为“绝缘材料”B)：弹性模量为10GPa或更大；热膨胀系数为30ppm/℃或更小；以及玻璃转化温度为150℃或更大。有利的是绝缘层14的厚度为8μm或更大。
在这种连接中，弹性模量和破裂伸长率是通过根据JIS K 7161的绝缘材料的张力试验(张力特征试验)所测量的值，且弹性模量是根据张力试验结果使用变形率为0.1％的强度所计算的值。热膨胀系数是使用根据JISC 6481的TMA方法获得的测量值，且玻璃转化温度为使用根据JIS C 6481的DMA方法获得的测量值。
举例来说，环氧基树脂(Hitachi Chemical Co.，Ltd.；MCF-7000LX)、聚酰亚胺基树脂(Nitto Electric Industrial Co.，Ltd.；AP-6832C)、苯并环丁烯树脂(Dow Chemical；Cyclotene 4000 Series)、聚亚苯基醚树脂(AsahiChemical Industry Co.，Ltd.；Xylon)、液晶高分子膜(Kuraray Co.，Ltd.；LCP-A)和拉伸的多孔含氟树脂饱和热固性树脂(drawn porous fluorine resinsaturating thermoset resin)(Japan Goatex；MICROLAM 600)适于作为绝缘材料A。
举例来说，饱和环氧树脂的玻璃布(Hitachi Chemical Co.，Ltd.；MCL-E-679)、饱和环氧树脂的芳族聚酰胺非织造物(Shin-Kobe ElectricMachinery Co.，Ltd.；EA-541)和拉伸的多孔含氟树脂饱和热固性树脂的(Japan Goatex；MICROLAM 400)适于作为绝缘材料B。
对于绝缘层14，这些有机树脂中任一可用作位于布线层15之间的所有绝缘层14，或上述有机树脂的两层或多层可混合地设置在布线层15之间。在本实施例中，绝缘层14举例来说使用聚酰亚胺树脂形成。然而，也可能的是，最低的绝缘层14举例来说使用聚酰亚胺树脂形成，且接着的(subsequent)第二层通过使用环氧树脂形成。
从成本观点来看，铜作为构造布线层15中的布线的金属是最佳的。然而，使用选自包括金、银、铝和镍的组的至少一种金属或所选择的金属的合金也是可能的。在本实施例中，布线层15的布线包括铜。
绝缘体膜12与第一电极图案13的后表面接触，且开口存在于绝缘体膜12中，且开口将位于第一电极图案中。而且，金属载体11设置在绝缘体膜12的后表面上，起阻焊剂的作用。无疑，任何具有阻焊剂作用的绝缘材料都可用作绝缘体膜12的材料。另外，用于绝缘体膜14的材料也可于应用于绝缘体膜12。
而且，第二电极图案17连接到布线层15的最高层，布线层的各层经由绝缘层14中的通孔彼此连接，且布线层15的最低层经由绝缘层14中的通孔连接到第一电极图案13。
尽管在图1(a)的形式中，第二电极图案17在绝缘层14中形成，但是无疑的是，第二电极图案17也可在绝缘层14中形成，如图2(a)所示。并且，如图2(b)所示，阻焊剂23可设置在形成在绝缘层14上的第二电极图案17上。
设置金属载体11以增强安装板。通过为安装板设置金属载体11，可能抑制例如安装板的翘曲和波动等变形，从而保证将半导体器件安装在安装板上时的安装可靠性和将安装板或半导体封装安装到外部板上时的封装可靠性。除了图1(a)所示框架(frame)外，金属载体11可设置为能暴露第一电极图案13的格子或网格轮廓。
金属载体11理想地由这样的金属制成，所述金属能增加充分强度给安装板，且具有能在安装板或半导体封装的封装工艺中抵抗热处理的耐热性。
制成金属载体11的材料可以是选自包括不锈钢、铁、镍、铜和铝的组的至少一种金属或所选金属的合金。然而，考虑到处理(handle)，不锈钢和铜合金是最佳的。并且，金属载体11的最佳厚度从0.1到1.5mm。金属载体11由金属制成，且具有传导性，因此可能将电力供给此处。
根据本发明，由于第一电极图案13埋在绝缘层14中，所以减少了第一电极图案3的应力和变形，且也可减少应力的集中，并且由于绝缘体膜12起阻焊剂的作用，所以中可防止在焊球的凝固(setting)中球出现定位误差，从而可提高可工作性。由于这些优点，减少了凝固后应力集中到连接处(junction)，且可获得相对于外部板具有高凝固稳定性和高封装可靠性的安装板。
接下来，将描述根据本发明的安装板和半导体封装的第二实施例。图3示出根据本实施例的半导体器件安装板的构造的截面图的轮廓。除了导体图案18设置在第一电极图案13之间或周缘中和导体图案8经由通孔连接到布线结构膜16中的布线层15外，图3的构造与第一实施例的安装板的构造相同。
从成本观点来看，铜作为构造导体图案18的金属是最佳的。然而，使用选自包括金、银、铝和镍的组的至少一种金属或所选金属的合金也是可能的。在本实施例中，导体图案18中的布线包括铜。
另外，如图4中所示，由于金属载体11包括金属，且可以电的方式使用(electrically used)，所以电路也可构造为使得导体图案18经由通孔连接到金属载体11。
根据本发明，由于包括绝缘体膜12，所以可能以稳定的状态将使用导体图案18电路(特别是，电源和地线)设置在形成第一电极图案13的平面中。因此，增加了自由度，且可提高电特征，因而形成这样的优点：当安装板包括很多层时，可减少层叠的层的数目。
接下来，将描述根据本发明的安装板的第三实施例。图5示出本发明的半导体器件安装板的构造的截面图的轮廓。除了所述构造包括电容器22外，其中所述电容器22包括设置在第一电极图案3的上表面上的介电层20和位于介电层20的上表面上的导体层21，所述导体层21电连接到布线结构膜16；安装板与第一或第二实施例的构造相同。
电容器22的介电层20通过溅射法、蒸发法、CVD或阳极氧化法等形成。构成电容器22的材料有利地是钙钛矿基材料，例如氧化钛、氧化钽、Al2O3、SiO2、Nb2O5和BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)和SrBi2Ta2O9。然而，0≤x≤1和0＜y＜1适用于这些化合物中的任一种。而且，电容器22可包括能获得理想的介电常数的有机树脂或类似物。
根据本发明，通过构造这样的冷凝器，可减小传输噪声，且可获得最适于提高操作速度的安装板。
接下来，将描述根据本发明的安装板和半导体封装的第四实施例。图6示出本实施例的半导体器件安装板的构造的截面图的轮廓。除了金属载体22包括凸起24并设置在绝缘膜12的整个后表面上，和凸起24的上部与第一电极图案13接触之外，安装板与第一、第二或第三实施例的安装板相同。
凸起24通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成。另外，如图7的(a)和(b)所示，在包括导体图案18的安装板中，也可能构造为使得金属载体11经由凸起24电连接到导体图案18。
在此构造中，要求凸起24以电稳定的状态连接到导体图案18。而且，即使在其中图7(b)中所示的金属载体11被去除和开口设置在绝缘体膜12中的构造中，也可能构造为使得金属载体11经由凸起24电连接到导体图案18。
根据本发明，保证了金属载体11、第一电极图案13和导体图案18之间的电导，从而可能对安装板进行开路试验。而且，由于在使用焊球、易熔金属、布线、引线结合等安装半导体器件的过程中，金属载体11设置在安装板的整个后表面上，所以可更充分地保证安装板的平整度，从而可提高半导体器件的安装可靠性。另外，当整个后表面用于金属载体11时，在将半导体器件安装在其上时不可能确定安装板的质量。因此，为了仅使必要的凸起24不与金属载体11接触，可有选择地去除金属载体11，以暴露将用于试验的凸起24。
通过使用这种方法，可能在通过金属载体11保证平整度的同时确定安装板的质量；而且通过使用凸起24，可能防止去除金属载体11时损坏第一电极图案13。另外，不管是否使用确定质量的方法，都可通过在半导体封装形成后有选择地去除呈框架等形式的金属载体11和凸起24，而暴露第一电极图案13。就去除金属载体11而言，如果没有金属载体11，待形成的半导体封装也具有能保证安装到外部板上的充分可靠性，则可完全去除金属载体11。
接下来，将描述根据本发明的安装板和半导体封装的第五实施例。图8示出本发明的倒装芯片中的半导体封装的截面图的轮廓。
根据本发明的半导体封装可通过在本发明的第一、第二、第三或第四实施例中描述的安装板上安装半导体器件25而构成。例如半导体器件25的衬垫等电连接部可用各种方法电连接到安装板的布线，例如可使用倒装芯片、引线结合、带结合。
本发明的半导体封装可构造为包括位于安装板的整个后表面上的金属载体11，如图8(a)所示。当在另一板等上安装构造封装时，去除金属载体11和凸起24以暴露第一电极图案13。在其中暴露第一电极图案13的构造中，在绝缘体膜12的后表面上将金属载体11机械加工成框架、格子或网格形，以使剩余的部分加强半导体封装，如图8(b)所示。当即使没有形成这样的增强但提供了充分强度时，也可在图8(c)中所示的构造中完全去除金属载体11。
而且，如图8(d)所示，也可使用这样的构造，其中在通过有选择地去除金属载体11而暴露第一电极图案13后，将半导体器件25安装在第一电极图案13上。在此情形下，金属载体11具有增强半导体封装的功能和抑制保持的张力施加给绝缘体膜12和布线结构膜16时安装板的翘曲和波动。另外，如图8(e)中所示，如果必要，可将半导体器件25安装在安装板的两侧上。
而且，在本发明的半导体封装中，设置在半导体器件25中的衬垫26举例来说可经由金属隆起27电连接到本发明的安装板的第一电极图案13或第二电极图案17，如图8所示。在此情形下，未充满树脂28可根据需要填充在半导体器件25和安装板之间的间隙中。
另外，也可使用这样的构造，其中半导体器件25用注模树脂密封，且其中散热片32和散热器(heat sink)连接到半导体器件25，以增加热辐射。而且，当半导体器件25安装在第一电极图案13上时，可将金属载体11用作散热器的垫片(spacer)31。
接下来，将描述制造根据本发明的半导体安装板和半导体封装的方法的实施例。图9(a)到9(f)以工艺顺序示出制造根据本发明的第一实施例的半导体器件安装板的方法的部分截面图。本实施例用于制造根据本发明的第一实施例的安装板。在这种连接中，根据需要在工艺之间进行冲洗和热处理。
首先，如图9(a)所示，使用电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合，在金属载体11表面上形成厚度从0.1mm到1.5mm的范围的凸起24。在通过蚀刻去除凸起24的过程中作为用于第一电极图案13的蚀刻障碍物(barrier)，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12和第一电极图案13如图9(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对于所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液态树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体(carrier)侧上设置垫层(cushion)，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，通过减成工艺、半加成工艺或全加成工艺等形成第一电极图案。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。
并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。在本实施例中，使用带有树脂的铜箔(SumitomoBakelite Co.，Ltd.；APL-4501；copper foil thickness，18μm)形成绝缘体膜12，且通过在半加成工艺中将铜箔图案化形成第一电极图案13。
随后，绝缘层14和布线层15如图9(c)所示形成。在绝缘层14的形成中，如果用于绝缘层14的树脂是液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当绝缘体树脂层是干膜时，绝缘体树脂通过层叠法等层叠，然后对于所述层进行热处理工艺，以使所述层变硬。
另外，如果绝缘体树脂是感光的，则通过以光刻工艺等对绝缘体树脂执行图案化而形成通孔；如果绝缘体树脂是不感光的，则通过激光加工等对绝缘体树脂执行图案化而形成通孔。将绝缘体树脂固化以使其变硬，从而形成绝缘层14。接着，以减成工艺、半加成工艺、全加成工艺等形成布线图案，以形成布线层15。
接着，如图9(d)所示，分别执行以减成工艺、半加成工艺、全加成工艺等形成绝缘层13的工艺和形成布线层14的工艺，以在表面层中形成布线结构膜16和第二电极图案17。在本实施例中，将饱和环氧树脂的芳族聚酰胺非织造物(Shin-Kobe Electric Machinery Co.，Ltd.；EA-541)用于绝缘体树脂13，且将2μm厚的化学镀铜用作电源层以半加成工艺形成布线层14。
接着，通过蚀刻有选择地去除金属载体11，如图9(e)所示。对于去除方法，抗腐蚀剂形成有用于蚀刻的开口。在形成方法中，如果抗腐蚀剂是液体，则通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成防蚀涂层。而且，当抗腐蚀剂是干膜时，防蚀涂层通过层叠法等形成，然后对所述层进行热处理工艺，以使抗腐蚀剂变硬。如果抗腐蚀剂是感光的，则以光刻工艺使抗腐蚀剂图案化，如果抗腐蚀剂不是感光的，则通过激光加工使抗腐蚀剂图案化。
此后，将抗腐蚀剂用作掩模，蚀刻金属载体11，直到暴露出绝缘体膜11和凸起24。在本实施例中，使用将氨作为主要成分的碱铜蚀刻液(Meltex；A Process)有选择地去除铜合金板。
接着，蚀刻凸起24，或通过激光将其有选择地去除，如图9(f)所示。激光可用于在蚀刻后使开口的轮廓成形。在去除凸起24后，使第一电极图案13的暴露表面规格化，以获得安装板。在本实施例中，通过包含硫酸∶过氧化氢液∶去电离的水＝1∶1∶10的混合物的蚀刻液去除用于凸起24的镍。
安装板与根据本发明的第一实施例的安装板相同。使用上述的制造方法，可有效地制造安装板。在本实施例的制造方法中，由于将平坦的金属载体11用作衬底层叠布线结构膜16，所以可提高布线结构膜16的平整度。因此，稳定的层叠是可能的。
而且，不使用凸起24也可形成安装板。然而，如对本发明的第四实施例中所示的安装板的优点所描述的，在利用金属载体11的平整度将半导体器件安装在第二电极图案17之前，不可能确定安装板的质量。由于确定质量对安装板来说是必需的，所以在不使用凸起24的方法中，不可能利用金属载体11的平整度安装半导体器件。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第二实施例。图10(a)到图10(d)以工艺顺序示出制造根据本发明的第二实施例的安装板的方法的部分截面图。
本实施例用于制造根据本发明的第二实施例的安装板(图3)。在这种连接中，根据需要在工艺之间执行冲洗和热处理。除了导体图案18设置在第一电极图案13之间或周缘中，和导体图案18经由通孔连接到布线结构膜16中的布线层15之外，所述构造与制造本发明的第一实施例中的安装板的方法的构造相同。
首先，如图10(a)中所示，在厚度范围从0.1到0.5mm的金属载体11的表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12和第一电极图案13如图10(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液态树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，通过减成工艺、半加成工艺或全加成工艺等形成第一电极图案。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。
并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。在本实施例中，使用带有树脂的铜箔(SumitomoBakelite Co.，Ltd.；APL-4501；copper foil thickness，18μm)形成绝缘体膜12，且通过在半加成工艺中将铜箔图案化形成第一电极图案13。
接着，在第一电极图案13之间或其周缘中形成导体图案18，如图10(c)所示。以减成工艺、半加成工艺或全加成工艺等形成导体图案18。在本实施例中，在形成第一电极图案13后，沉淀2μm厚的化学镀铜，然后将镀铜用作电源层，以半加成工艺形成导体图案18。
随后，绝缘层14和布线层15如图10(d)所示形成。在绝缘层14的形成中，如果用于绝缘层14的树脂是液体，则通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成绝缘体树脂。而且，当绝缘体树脂是干膜时，绝缘体树脂通过层叠法等形成，然后对所述层进行热处理工艺，以使抗腐蚀剂变硬。
另外，如果绝缘体树脂是感光的，则以光刻工艺等使绝缘体树脂图案化以形成通孔，如果绝缘体树脂是不感光的，则通过激光加工使绝缘体树脂图案化。将绝缘体树脂固化以使其变硬，从而形成绝缘层14。
接着，以减成工艺、半加成工艺、全加成工艺等形成布线图案，以形成布线层15。在本实施例中，将饱和环氧树脂的芳族聚酰胺非织造物(Shin-Kobe Electric Machinery Co.，Ltd.；EA-541)用于绝缘体树脂13，且将2μm厚的化学镀铜用作电源层以半加成工艺形成布线层14。此后的工艺与本发明的第一实施例中图9(d)以后的工艺相同。
另一方面，如图11(a)和11(b)所示，第一电极图案13和导体图案18可同时形成。图11仅示出与图10的工艺不同的工艺。在本方法中，获得第一电极图案13和导体图案18之间的对准精度(aligning precision)得以提高的优点和工艺数目减少从而降低成本的优点。
首先，如图11(a)所示，在厚度范围在0.1到1.5mm的金属载体11的表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在通过蚀刻去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12、第一电极图案13和导体图案18如图11(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液体，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的于膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液体树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，通过减成工艺、半加成工艺或全加成工艺等形成第一电极图案。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。
在本实施例中，使用带有树脂的铜箔(Sumitomo Bakelite Co.，Ltd.；APL-4501；copper foil thickness，18μm)形成绝缘体膜12，且通过在半加成工艺中将铜箔图案化形成第一电极图案13和导体图案18。
在此工艺中形成的状态与图10(c)相同，且此后的工艺与图10(d)的工艺相同。
安装板与根据本发明的第二实施例的安装板相同。使用上述制造方法，可有效地制造安装板。另外，安装板具有本发明的第一实施例的优点，且由于另外形成导体图案18，获得布线密度增加和层叠的层的数目减少的优点。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第三实施例。图12(a)到图12(c)以工艺顺序示出制造本发明的第三实施例的安装板的方法的部分截面图。本实施例用于制造根据本发明的第三实施例的安装板(图4)。在这种连接中，根据需要在工艺之间执行冲洗和热处理。除了导体图案18经由通孔19连接到金属载体11以外，所述构造与制造本发明的第二实施例中的安装板的方法的构造相同。
首先，如图12(a)中所示，在厚度范围从0.1到0.5mm的金属载体11的表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在通过蚀刻去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12、第一电极图案13和通孔19如图12(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液体，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液体树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，通过减成工艺、半加成工艺或全加成工艺等形成第一电极图案13。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。
另外，使用例如光刻、激光或干蚀刻等方法形成通孔19，以暴露金属载体11。在绝缘体膜12的图案化中，如果膜是感光的，则可通过光刻同时使通孔19图案化，如果膜是不感光的，则可通过激光和通过干蚀刻同时使通孔19图案化。
在本实施例中，使用带有树脂的铜箔(Sumitomo Bakelite Co.，Ltd.；APL-4501；copper foil thickness，18μm)形成绝缘体膜12，通过在半加成工艺中将铜箔图案化形成第一电极图案13，且使用二氧化碳激光形成通孔直径为80μm的通孔19。
接着，在第一电极图案13之间或周缘中形成导体图案18，以使导体图案18经由通孔19连接到金属载体11，如图12(c)所示。导体图案18以减成工艺、半加成工艺、全加成工艺等形成。在本实施例中，在形成第一电极图案13后，沉淀2μm厚的化学镀铜，然后将镀铜用作电源层，以半加成工艺形成导体图案18。
在此工艺中形成的状态与图10(c)所示的状态相同，且此后的工艺与图10(d)之后的工艺相同。
而且，如图13所示，第一电极图案13和导体图案18可同时形成。在本方法中，获得第一电极图案13和导体图案18之间的对准精度(aligningprecision)得以提高的优点和工艺数目减少从而降低成本的优点。
首先，如图13(a)所示，在厚度范围在0.1到1.5mm的金属载体11的表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在通过蚀刻去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12和通孔19如图13(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液体，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液体树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
另外，使用例如光刻、激光或干蚀刻等方法形成通孔19，以暴露金属载体11。在绝缘体膜12的图案化中，如果膜是感光的，则可通过光刻同时使通孔19图案化，如果膜是不感光的，则可通过激光和通过干蚀刻同时使通孔19图案化。在带有树脂的铜箔的情形下，蚀刻铜箔，然后利用激光形成通孔(19)。
在本实施例中，使用带有树脂的铜箔(Sumitomo Bakelite Co.，Ltd.；APL-4501；copper foil thickness，18μm)形成绝缘体膜12，且在蚀刻铜箔后使用二氧化碳激光形成通孔直径为80μm的通孔19。
接着，以减成工艺、半加成工艺或全加成工艺等形成第一电极图案13。在本实施例中，沉淀2μm厚的化学镀铜，以将镀铜用作电源层，以半加成工艺形成图案。在此工艺中形成的状态与图10(c)所示的状态相同，且此后的工艺与图10(d)之后的工艺相同。
安装板与根据本发明的第二实施例的安装板相同。使用上述制造方法，可有效地制造安装板。另外，安装板具有本发明的第一和第二实施例的优点，且由于导体图案18连接到金属载体11和金属载体11也用作电路，所以与本发明的第二实施例相比获得布线密度增加和层叠的层的数目减少的优点。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第四实施例。图14(a)到图14(c)以工艺顺序示出制造本发明的第四实施例的安装板的方法的部分截面图。本实施例用于制造根据本发明的第四实施例的安装板(图7)。在这种连接中，根据需要在工艺之间执行冲洗和热处理。除了使导体图案18与金属载体11相连的通孔19使用凸起24外，所述构造与制造本发明的第二实施例中的安装板的方法的构造相同。
首先，如图14(a)中所示，在厚度范围从0.1到0.5mm的金属载体11的表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在通过蚀刻去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12、第一电极图案13和导体图案18如图14(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液体，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液体树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，通过减成工艺、半加成工艺或全加成工艺等形成第一电极图案13和导体图案18。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。
并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。另外，第一电极图案13和导体图案18可在彼此不同的工艺中形成，或可在相同的工艺中形成。如果使用不同工艺，则适合(adapt)适于待形成的图案的工艺，提高了产量，且如果同时形成图案，则获得第一电极图案13和导体图案18之间的对准精度得以提高和工艺数目减少的优点。
在本实施例中，使用带有树脂的铜箔(Sumitomo Bakelite Co.，Ltd.；APL-4501；copper foil thickness，18μm)形成绝缘体膜12，且通过在半加成工艺中将铜箔图案化形成第一电极图案13和导体图案18。
随后，绝缘层14和布线层15如图14(c)中所示形成。在绝缘层14的形成中，如果用于绝缘层14的树脂是液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当绝缘体树脂层是干膜时，绝缘体树脂通过层叠法等层叠，然后对于所述层进行热处理工艺，以使所述层变硬。
另外，如果绝缘体树脂是感光的，则通过以光刻工艺等对绝缘体树脂执行图案化而形成通孔；如果绝缘体树脂是不感光的，则通过激光加工等对绝缘体树脂执行图案化而形成通孔。将绝缘体树脂固化以使其变硬，从而形成绝缘层14。
接着，以减成工艺、半加成工艺、全加成工艺等形成布线图案，以形成布线层15。在本实施例中，将饱和环氧树脂的芳族聚酰胺非织造物(Shin-Kobe Electric Machinery Co.，Ltd.；EA-541)用于绝缘体树脂13，且将2μm厚的化学镀铜用作电源层以半加成工艺形成布线层14。在此工艺中形成的状态与图10(c)所示的状态相同，且此后的工艺与图10(d)以后的工艺相同。
安装板与根据本发明的第四实施例的安装板相同。使用上述制造方法，可有效地制造安装板。另外，安装板具有本发明的第一、第二和第三实施例的优点，且由于导体图案18经由凸起24连接到金属载体11，所以工艺数量减少。因此，获得成本和产量上的优点。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第五实施例。图15(a)到图15(d)以工艺顺序示出制造本发明的第三实施例的安装板的方法的部分截面图。本实施例用于制造根据本发明的第三实施例的安装板(图5)。在这种连接中，根据需要在工艺之间执行冲洗和热处理。除了为至少一个电极图案13设置介电层20和导体层21以形成电容器22外，所述构造与制造本发明的第一实施例中的安装板的方法的构造相同。
另外，尽管图15采用本发明的第一实施例的构造，但是第二实施例中的图10(b)和10(c)和图11(b)、第三实施例中的图12(b)和12(c)和图13(c)或第四实施例的图14(b)可用于代替图15(b)。
首先，如图15(a)中所示，在厚度范围从0.1到0.5mm的金属载体11的表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在通过蚀刻去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12和第一电极图案13如图15(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液体，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液体树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，以减成工艺、半加成工艺或全加成工艺等形成第一电极图案13。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。
并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。在本实施例中，使用聚酰亚胺基树脂(NittoElectric Industrial Co.，Ltd.；AP-6832C)形成绝缘体膜12，通过图案化以使用电源层的半加成工艺形成第一电极图案13。
接着，将介电层20和导体层21设置在至少一个第一电极图案13上，如图15(c)所示。尽管没有特别示出，对于作为去耦冷凝器的使用，构成冷凝器的第一电极图案13也包括电连接为衬垫(pad)的部分。
介电层20通过溅射法、蒸发法、CVD、阳极氧化法等在第一电极图案13上形成。构成电容器22的材料有利地是钙钛矿基材料，例如氧化钛、氧化钽、Al2O3、SiO2、Nb2O5和BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)或SrBi2Ta2O9。然而，0≤x≤1和0＜y＜1适用于这些化合物中的任一种。
而且，介电层20可包括有机树脂或能获得理想的介电常数的类似物。另外，导体层21通过溅射法、蒸发法、CVD、阳极氧化法等在介电层上形成。在本实施例中，使用金属掩模，用溅射法在需要的电极图案13上将BST层叠20nm，然后用溅射法在BST上将铂层叠80nm作为导体层21。
随后，绝缘层14和布线层15如图15(d)所示形成。在绝缘层14的形成中，如果用于绝缘层14的树脂是液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当绝缘体树脂层是干膜时，绝缘体树脂通过层叠法等层叠，然后对于所述层进行热处理工艺，以使所述层变硬。
另外，如果绝缘体树脂是感光的，则通过以光刻工艺等对绝缘体树脂执行图案化而形成通孔；如果绝缘体树脂是不感光的，则通过激光加工等对绝缘体树脂执行图案化而形成通孔。将绝缘体树脂固化以使其变硬，从而形成绝缘层14。
接着，以减成工艺、半加成工艺、全加成工艺等形成布线图案，以形成布线层15。在本实施例中，将饱和环氧树脂的芳族聚酰胺非织造物(Shin-Kobe Electric Machinery Co.，Ltd.；EA-541)用于绝缘体树脂13，且将2μm厚的化学镀铜用作电源层以半加成工艺形成布线层14。在此工艺中形成的状态与图9(c)相同，且此后的工艺与图9(d)以后的工艺相同。
安装板与根据本发明的第三实施例的安装板相同。使用上述制造方法，可有效地制造安装板。通过配置这种类型的冷凝器，可减少传输噪声，且可获得最适于提高操作速度的安装板。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第六实施例。图16(a)到图16(f)以工艺顺序示出制造本发明的第六实施例的安装板的方法的部分截面图。本实施例用于制造根据本发明的第六实施例的安装板。在这种连接中，根据需要在工艺之间执行冲洗和热处理。除了预先将待为金属载体去除的部分制备为凹陷29外，所述构造与制造本发明的第一实施例中的安装板的方法的构造相同。尽管所示的制造图16的安装板的方法与本发明的第一实施例相同，但是也可根据第二、第三、第四或第五实施例形成安装板。
首先，如图16(a)中所示，在厚度范围从0.1到1.5mm的金属载体11的后表面上，形成凹陷29。也可将蚀刻和机械加工中的任一或组合作为形成方法。并且，金属载体11可通过将框架状金属板固定到平坦的金属板上而形成。
此后，在金属载体11的表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12和第一电极图案13如图16(b)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对于所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液态树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，通过减成工艺、半加成工艺或全加成工艺等形成第一电极图案。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。
并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。在本实施例中，使用带有树脂的铜箔(SumitomoBakelite Co.，Ltd.； APL-4501；copper foil thickness，18μm)形成绝缘体膜12；且通过在半加成工艺中将铜箔图案化形成第一电极图案13。
随后，绝缘层14和布线层15如图16(d)所示形成。在绝缘层14的形成中，如果用于绝缘层14的树脂是液体，则通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成绝缘体树脂。而且，当绝缘体树脂是干膜时，绝缘体树脂通过层叠法等形成，然后对所述层进行热处理工艺，以使抗腐蚀剂变硬。
另外，如果绝缘体树脂是感光的，则以光刻工艺等使绝缘体树脂图案化以形成通孔，如果绝缘体树脂是不感光的，则通过激光加工等使绝缘体树脂图案化以形成通孔。将绝缘体树脂固化以使其变硬，从而形成绝缘层14。接着，以减成工艺、半加成工艺、全加成工艺等形成布线图案，以形成布线层15。
接着，如图16(d)中所示，重复执行以减成工艺、半加成工艺、全加成工艺等形成绝缘层13的工艺和形成布线层14的工艺，以表面层中形成布线结构薄膜16和第二电极图案17。在本实施例中，将饱和环氧树脂的芳族聚酰胺非织造物(Shin-Kobe Electric Machinery Co.，Ltd.；EA-541)用于绝缘体树脂13，且将2μm厚的化学镀铜用作电源层以半加成工艺形成布线层14。
接着，通过蚀刻有选择地去除金属载体11，如图16(e)中所示。对于去除方法，抗腐蚀剂形成有用于蚀刻的开口。在形成方法中，如果抗腐蚀剂是液体，则通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成防蚀涂层。而且，当抗腐蚀剂是干膜时，防蚀涂层通过层叠法等形成，然后对所述层进行热处理工艺，以使抗腐蚀剂变硬。如果抗腐蚀剂是感光的，则以光刻工艺使抗腐蚀剂图案化；如果抗腐蚀剂不是感光的，则通过激光加工使抗腐蚀剂图案化。
此后，将抗腐蚀剂用作掩模，蚀刻金属载体11，直到暴露出绝缘体膜11和凸起24。另外，由于形成凹陷29，所以不使用抗腐蚀剂就可进行蚀刻。在本实施例中，使用将氨作为主要成分的碱铜蚀刻液(Meltex；AProcess)有选择地去除铜合金板，而不使用抗腐蚀剂。
接着，蚀刻凸起24，或通过激光将其有选择地去除，如图16(f)所示。激光可用于在蚀刻后使开口的轮廓成形。在去除凸起24后，使第一电极图案13的暴露表面规格化，以获得安装板。在本实施例中，通过包含硫酸∶过氧化氢液∶去电离的水＝1∶1∶10的混合物的蚀刻液去除用于凸起24的镍。
使用上述的制造方法，可有效地制造安装板。而且，使用本实施例的制造方法，可能分别用于(cope with)本发明的第一、第二、第三、第四和第五实施例，因此可使用各自的优点。另外，由于用于蚀刻金属载体11的区域是凹陷29，所以可减少蚀刻量，从而获得蚀刻精度和产量得以提高的优点。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第七实施例。图17(a)到图17(e)以工艺顺序示出制造本发明的第七实施例的安装板的方法的部分截面图。在这种连接中，根据需要在工艺之间执行冲洗和热处理。除了安装板在金属载体11的两个表面上形成，然后金属载体11在水平方向上细分成两个部分外，所述构造与制造本发明的第一实施例中的安装板的方法的构造相同。尽管制造图17的安装板的方法的构造与本发明的第一实施例的构造相同，但是安装板也可根据第二、第三、第四或第五实施例形成。
首先，如图17(a)中所示，制备厚度范围从0.2到3.0mm并具有剪切边缘的金属载体11。在此情形下，金属载体11在水平方向上被细分后，其厚度范围有利地在0.1到1.5mm之间。
接着，如图17(b)中所示，在金属载体11的两个表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在通过蚀刻去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。
在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12和第一电极图案13如图17(c)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液体，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液体树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，以减成工艺、半加成工艺或全加成工艺等形成第一电极图案13。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。
在本实施例中，使用聚酰亚胺基树脂(Nitto Electric IndustrialCo.，Ltd.；AP-6832C)形成绝缘体膜12，通过以半加成工艺图案化铜箔形成第一电极图案13。
随后，绝缘层14和布线层15如图17(d)所示形成。在绝缘层14的形成中，如果用于绝缘层14的树脂是液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当绝缘体树脂层是干膜时，绝缘体树脂通过层叠法等层叠，然后对于所述层进行热处理工艺，以使所述层变硬。
另外，如果绝缘体树脂是感光的，则通过以光刻工艺等对绝缘体树脂执行图案化而形成通孔；如果绝缘体树脂是不感光的，则通过激光加工等对绝缘体树脂执行图案化而形成通孔。将绝缘体树脂固化以使其变硬，从而形成绝缘层14。
接着，以减成工艺、半加成工艺、全加成工艺等形成布线图案，以形成布线层15。而且，重复执行以减成工艺、半加成工艺、全加成工艺等形成绝缘层13的工艺和形成布线层14的工艺，以表面层中形成布线结构薄膜16和第二电极图案17。在本实施例中，将饱和环氧树脂的芳族聚酰胺非织造物(Shin-Kobe Electric Machinery Co.，Ltd.；EA-541)用于绝缘体树脂13，且将2μm厚的化学镀铜用作电源层以半加成工艺形成布线层14。
接着，如图17(e)中所示，在水平方向上将金属载体11在中央位置处细分成两部分，以形成第二表面。对于细分方法，可将切片机、水刀等用于细分。如图16(e)中所示，通过蚀刻有选择地去除。此工艺中形成的状态与图9(d)相同，且此后的工艺与图9(e)后相同。
使用上述的制造方法，可有效地制造安装板。而且，使用本实施例的制造方法，可能分别用于本发明的第一、第二、第三、第四和第五实施例，因此可使用各自的优点。另外，由于使用金属载体11的两个表面，所以产品数量加倍，从而获得产量提高的优点。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第八实施例。图18(a)到图18(e)以工艺顺序示出制造本发明的第八实施例的安装板的方法的部分截面图。在这种连接中，根据需要在工艺之间执行冲洗和热处理。除了两个金属载体11彼此固定在一起，安装板安装在其两个表面上，然后金属载体11被细分外，所述构造与制造本发明的第一实施例中的安装板的方法的构造相同。尽管制造图18的安装板的方法的构造与本发明的第一实施例的构造相同，但是安装板也可根据第二、第三、第四、第五或第六实施例形成。特别地，在凹陷29设置在金属载体11中的轮廓中，可仅通过本发明的固定(fixing)形成两个表面。
首先，如图18(a)中所示，将金属载体11a固定到金属载体11a上，以使其厚度范围在0.1到1.5mm之间。而且，也可使用其中形成有凹陷29的金属载体11进行固定。在固定中，小的凹陷和凸起在金属载体11a和11b的固定表面中形成，从而金属载体11a和11b铆紧(clinch)或彼此接合；或，金属载体11a和11b的整个部分或端部使用粘合材料、焊接等彼此固定在一起。考虑到图18(e)中的细分，更适于在端部中进行固定。
接着，如图18(b)中所示，在金属载体11的两个表面上，通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成凸起24。在通过蚀刻去除凸起24中作为用于第一电极图案13的蚀刻障碍物，也可能使用例如金、银、铂和钯等金属中的其中一种形成凸起24的最上层。在本实施例中，铜合金板(Kobe Steel，Ltd.；KFC Series)用于金属载体11，且凸起24通过电镀镍形成。在形成凸起24的方法中，在金属载体11上形成30μm厚的电镀抗蚀剂层，通过包括暴露和显影的光刻技术或通过激光，在用于凸起24的区域中形成抗蚀剂开口图案，然后沉淀25μm厚的电解镀镍。
接着，绝缘体膜12和第一电极图案13如图18(c)所示形成。在绝缘体膜12的形成中，如果用于绝缘体膜12的树脂为液体，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当使用带有树脂的干膜或铜箔时，膜或箔通过层叠法等进行层叠，然后对所述层进行热处理工艺，以使所述层变硬。在操作中，要求凸起24顶部出现在绝缘体膜12的表面上。因此，对于液体树脂，如果树脂是感光的，则通过光刻执行图案化工艺。如果所述树脂是不感光的，或如果树脂在树脂溶液不充分时是感光的，则树脂通过抛光成形。
另外，对于带有树脂的干膜或铜箔，有利的是在膜载体侧上设置垫层，以使凸起24顶部在层叠工艺中显露出来。在干膜的情形下，也可能通过在层叠工艺后抛光使干膜成形。
在形成绝缘膜12后，以减成工艺、半加成工艺或全加成工艺等形成第一电极图案13。特别是，当带有树脂的铜箔树脂用作绝缘体膜12时，用作载体的铜箔可通过减成工艺形成图案。
并且，当铜箔较薄即厚度为2μm或更小时，可将铜箔用作电源层在半加成工艺中进行图案化。在本实施例中，使用带有树脂的铜箔(SumitomoBakelite Co.，Ltd.；APL-4501；copper foil thickness，18μm)形成绝缘体膜12，且通过在半加成工艺中将铜箔图案化形成第一电极图案13。
随后，绝缘层14和布线层15如图18(d)所示形成。在绝缘层14的形成中，如果用于绝缘层14的树脂是液态，则绝缘体树脂层通过旋压涂敷法、染色涂敷法、帘式涂敷法或印刷法形成。而且，当绝缘体树脂层是干膜时，绝缘体树脂通过层叠法等层叠，然后对于所述层进行热处理工艺，以使所述层变硬。
另外，如果绝缘体树脂是感光的，则通过以光刻工艺等对绝缘体树脂执行图案化而形成通孔；如果绝缘体树脂是不感光的，则通过激光加工等对绝缘体树脂执行图案化而形成通孔。将绝缘体树脂固化以使其变硬，从而形成绝缘层14。
接着，以减成工艺、半加成工艺、全加成工艺等形成布线图案，以形成布线层15。而且，分别执行以减成工艺、半加成工艺、全加成工艺等形成绝缘层13的工艺和形成布线层14的工艺，以在表面层中形成布线结构膜16和第二电极图案17。
在本实施例中，将饱和环氧树脂的芳族聚酰胺非织造物(Shin-KobeElectric Machinery Co.，Ltd.；EA-541)用于绝缘体树脂13，且将2μm厚的化学镀铜用作电源层以半加成工艺形成布线层14。
接着，如图18(e)中所示，用切片机、水刀等将通过将金属载体11的所有表面彼此固定到一起而获得的金属载体11在其中心处细分成金属载体11a和金属载体11b。对于通过将金属载体11的所有表面彼此固定到一起而获得的金属载体11，剪切端部以将金属载体11细分成金属载体11a和金属载体11b。
在此工艺中形成的状态与图9(d)所示相同，且此后的工艺与图9(e)后相同。
使用上述的制造方法，可有效地制造安装板。而且，使用本实施例的制造方法，可能分别用于本发明的第一、第二、第三、第四和第五实施例，各有优点。另外，由于在加工金属载体1后可将其彼此固定在一起，所以增加金属载体11的加工自由度的数目。而且，由于两个表面均用于固定，所以产品数量加倍，从而获得产量提高的优点。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第九实施例。图19(a)到图19(d)以工艺顺序示出制造本发明的第七实施例的安装板的方法的部分截面图。该实施例用于制造根据本发明的第五实施例的安装板(图8(a)、(b)、(c))。在这种连接中，根据需要在工艺之间执行冲洗和热处理。
在图19中，将焊球用作金属隆起27通过倒装芯片建立连接。包括金、铜、锡的金属和焊料有利地用于金属隆起27。而且，可将引线结合和带结合用作衬垫26和第二电极图案17之间的连接。
首先，如图19(a)中所示，制备了处于这样的构造的安装板(例如，图9(d)的构造)，其中结构构造到根据本发明的第一、第二、第三、第四、第五、第六、第七或第八实施例的布线结构膜16和第二电极图案17。
接着，如图19(b)中所示，使用金属凸起27使第二电极图案17与半导体器件25的衬垫26耦合(couple)。另外，根据需要，可在其中填充未充满树脂28。在本实施例中，使用焊球进行连接，然后将未充满树脂28填充在其中。
接着，如图19(c)中所示，有选择地去除金属载体11和凸起24，以暴露第一电极图案13。金属载体11通过蚀刻去除，且凸起24通过蚀刻或通过激光和蚀刻中之一或组合去除。在操作中，有利的是利用抗蚀剂材料保护这样安装的半导体器件25不受损坏。而且，如果其上安装半导体器件25的半导体封装具有充分的强度，则可将金属载体11完全去除，如图19(d)中所示。
另外，可采用这样一种工艺，其中在19(b)的状态开始时，可使用注模树脂30密封上面安装半导体器件25的半导体封装，如图20所示。
首先，如图20(a)中所示，制备了处于这样的构造的安装板(例如，图9(d)的构造)，其中结构构造到根据本发明的第一、第二、第三、第四、第五、第六、第七或第八实施例的布线结构膜16和第二电极图案17。半导体器件25使用倒装芯片连接，然后将未充满树脂28填充在其中。
接着，如图20(b)中所示，用注模树脂30密封封装。此后，如图20(c)中所示，有选择地去除金属载体11和凸起24，以暴露第一电极图案13。金属载体11通过蚀刻去除，且凸起24通过蚀刻或通过激光和蚀刻中之一或组合去除。
在操作中，有利的是利用抗蚀剂材料保护这样安装的半导体器件25不受损坏。而且，当其上安装半导体器件25的半导体封装具有充分的强度时，可将金属载体11完全去除，如图20(d)中所示。
另外，可采用这样一种工艺，其中在19(b)的状态开始时，使用垫片31将散热片32连接到半导体封装上。
首先，如图21(a)中所示，制备了处于这样的构造的安装板(例如，图9(d)的构造)，其中结构构造到根据本发明的第一、第二、第三、第四、第五、第六、第七或第八实施例的布线结构膜16和第二电极图案17。半导体器件25使用倒装芯片连接，然后将未充满树脂28填充在其中。
接着，如图21(b)中所示，将垫片31附加在其上。一般地，垫片31是在散热片32和散热器连接到半导体器件25上时使用的加强框架。尽管将不锈钢和铜用作其材料，也可使用具有所要求的强度的树脂来形成框架。
随后，将连接散热器的散热片31连接在其上，如图21(c)中所示。在连接中，在半导体器件25和散热片32之间使用包括导热金属膏的注模材料，在垫片31和散热片32之间使用绝缘注模材料。
在连接后，有选择地去除金属载体11和凸起24，以暴露第一电极图案13。金属载体11通过蚀刻去除，且凸起24通过蚀刻或通过激光和蚀刻中之一或组合去除。在操作中，有利的是利用抗蚀剂材料保护散热片32、垫片31和这样安装的半导体器件25不受损坏。而且，如果其上安装半导体器件25的半导体封装具有充分的强度，则可将金属载体11完全去除，如图21(d)中所示。
安装板与根据本发明的第五实施例的半导体封装相同。使用上述制造方法，可有效地制造安装板。使用本发明，通过金属载体11可防止在各个工艺中发生例如翘曲和波动等变形，所述各个工艺包括半导体器件25的安装工艺、底部填充28的填充工艺、注模树脂30的填充工艺、衬垫31的工艺和散热片32的工艺。因此，提高了安装可靠性和组装成品率。
随后，将描述制造根据本发明的半导体器件安装板和半导体封装的方法的第十实施例。图22(a)到图22(d)以工艺顺序示出制造本发明的第十实施例的安装板的方法的部分截面图。本实施例用于制造根据本发明的第五实施例的安装板(图8(b)、(c)、(d))。在这种连接中，根据需要在工艺之间执行冲洗和热处理。
在图22中，将焊球用作金属隆起27通过倒装法建立连接。包括金、铜、锡的金属和焊料有利地用于金属隆起27。而且，可将引线结合和带结合用作衬垫26和第二电极图案17之间的连接。
首先，如图22(a)中所示，制备了根据本发明的第一、第二、第三、第四、第五、第六、第七或第八实施例的安装板。
接着，如图22(b)中所示，使用金属凸起27使第二电极图案17与半导体器件25的衬垫26耦合(couple)。另外，根据需要，可在其中填充未充满树脂28。在本实施例中，使用焊球进行连接，然后将未充满树脂28填充在其中。
顺便提及，当图22(a)的安装板具有其中金属载体11被去除的轮廓时，获得图22(c)中所示的半导体封装。而且，如果图22(b)中获得的半导体封装具有充分的强度，则可将用于加强的金属载体11从构造完全去除，如图22(c)中所示。
另外，可采用这样的构造，其中半导体器件25的安装侧如图22(d)所示用注模材料30密封，且可配置这样的半导体封装，其中使用垫片31连接散热片32，如图22(e)中所示。
尽管图22(d)和图22(e)示出金属载体11仍保留的轮廓，但是如果半导体封装具有充分的强度，则可去除金属载体11。
并且，如图23中所示，可使用这样的工艺，其中金属载体11用作用于加强框架的垫片31。
首先，如图23(a)中所示，制备了根据本发明的第一、第二、第三、第四、第五、第六、第七或第八实施例形成的安装板。
接着，如图23(b)中所示，使用金属凸起27使第一电极图案13与半导体器件25的衬垫26耦合(couple)。另外，根据需要，可在其中填充未充满树脂28。在本实施例中，使用焊球进行连接，然后将未充满树脂28填充在其中。
随后，散热片32被附加(attach)，如图23(c)中所示。为了获得这种构造，要求金属载体1的厚度几乎等于安装板的半导体器件25的厚度。另外，可采用用注模树脂30密封而不附加散热片的构造(图23(d))。在用注模树脂30进行密封中，不必要求金属载体1的厚度等于半导体器件25的安装厚度。
安装板与根据本发明的第五实施例的半导体封装相同，且使用上述制造方法，可有效地制造安装板。使用本发明，可在确定半导体器件25的质量后安装半导体器件。而且，将金属载体11用作垫片31，可减少半导体封装装配的数量。
随后，将描述根据本发明的检查半导体器件安装板和半导体封装安装板的方法。图24(a)到图24(c)是部分截面图，示出检查根据本发明的第十实施例的安装板的方法的实例。
图24(a)以金属板11和凸起24去除之前的安装板的构造执行。尽管图24(a)使用本发明的第一实施例(图9(d)的构造)，也可使用根据第二、第三、第四、第五、第六、第七或第八实施例形成的安装板。
通过检查，对安装板进行开路测试(错误传导)。通过用图案识别检测器或类似物进行图案检索(pattern retrieval)，对每个层进行电路的短路测试。或，在金属载体11和凸起24去除后，对安装板的电路进行短路测试。通过使用这种方法，可在确定将在本发明的第九实施例中使用的安装板的质量后安装半导体器件25。
在图24(b)中，在金属载体11被有选择地去除且凸起24没有去除的状态下，使用第二电极图案17和凸起24进行安装板的电路的开路和短路测试。尽管图24(b)使用本发明的第一实施例(图9(e)的构造)，也可使用根据第二、第三、第四、第五、第六、第七或第八实施例形成的安装板。通过使用本发明，可确定安装板的质量，而不会因检查而损坏第一电极图案，且在本发明的第十实施例的图23的安装方法中可获得连接稳定性。
在图24(c)中，形成开口，以使金属载体11不与待检查的凸起24接触，然后使用开口中的凸起24和第二电极图案17进行安装板的电路的开路和短路测试。尽管图24(b)使用本发明的第一实施例(使用图9(d)的构造形成开口)，也可使用根据第二、第三、第四、第五、第六、第七或第八实施例形成的安装板。通过使用本发明，可用电力完全确定本发明的第九实施例中使用的安装板的质量，且由于保留了金属载体11的大部分，所以可以保持第九实施例中所示的安装可靠性的状态进行操作。
工业适用性
根据本发明，与端子的增加和半导体的间距的减小相结合，可实现安装板的较高密度和更精细的布线，且可实现这样的一种安装板，其中与系统的尺寸的减小和密度的增大相结合，外部电极也是窄间距的。
而且，根据本发明，可提供具有高安装可靠性的安装板，且可实现具有高性能和高可靠性的半导体封装。

Claims (38)

1.一种半导体器件安装板，其特征在于包括：
布线结构膜，其包含交替层叠在其上的绝缘层和布线层；
第一电极图案，其中电极图案设置在布线结构膜的一个表面上，电极图案的一个侧面与绝缘层接触，电极图案的至少一个后表面不与绝缘层接触，且绝缘层表面位于与电极图案后表面相同的平面上；
第二电极图案，其在第一电极图案的相对侧上的表面上形成；
绝缘体膜，其中开口图案设置在第一电极图案之下；以及
金属载体，其设置在绝缘体膜的后表面上。
2.根据权利要求1所述的半导体器件安装板，其特征在于：
布线层的各个层经由设置在绝缘层中的第一通孔彼此相连；以及
第二电极图案经由布线层和第一通孔连接到第一电极图案。
3.根据权利要求1或2所述的半导体器件安装板，其特征在于：
导体图案设置在第一电极图案之间和周缘中；以及
导体图案通过第一通孔连接到布线层。
4.根据权利要求1至3中任一所述的半导体器件安装板，其特征在于，金属载体通过在绝缘体膜中形成的通孔连接到导体图案。
5.根据权利要求1至4中任一所述的半导体器件安装板，其特征在于，绝缘层包括这样的绝缘材料：膜强度为70MPa或更大；破裂伸长率为5％或更大；玻璃转化温度为150℃或更大；以及热膨胀系数为60ppm/℃或更小。
6.根据权利要求1至4中任一所述的半导体器件安装板，其特征在于，绝缘层包括这样的绝缘材料：弹性模量为10GPa或更大；热膨胀系数为30ppm/℃或更小；以及玻璃转化温度为150℃或更大。
7.根据权利要求1至6中任一所述的半导体器件安装板，其特征在于，绝缘体膜(12)具有阻焊剂的作用。
8.根据权利要求1至7中任一所述的半导体器件安装板，其特征在于，绝缘体膜包括与绝缘层的材料相同的材料。
9.根据权利要求1至8中任一所述的半导体器件安装板，其特征在于，包括冷凝器，所述冷凝器包括在第一电极图案的上表面上形成的介电层和在介电层的上表面上形成的导体层，所述导体层与布线结构膜电连接。
10.根据权利要求1至9中任一所述的半导体器件安装板，其特征在于，金属载体包括选自包括不锈钢、铁、镍、铜和铝的组的至少一种金属或这样选择的金属的合金。
11.根据权利要求1至10中任一所述的半导体器件安装板，其特征在于，金属载体设置在绝缘体膜的后表面上，以使绝缘体膜表面暴露。
12.根据权利要求1至10中任一所述的半导体器件安装板，其特征在于，金属载体设置在绝缘体膜的整个后表面上，且包括与第一电极图案接触的凸起。
13.根据权利要求1至12中任一所述的半导体器件安装板，其特征在于，导体图案通过凸起连接到金属载体。
14.根据权利要求12或13所述的半导体器件安装板，其特征在于，凸起通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成。
15.一种半导体封装，其特征在于，包括在权利要求1至14中任一所述的半导体器件安装板，其上安装有至少一个半导体器件。
16.根据权利要求15所述的半导体封装，其特征在于，至少一个半导体器件安装在至少一个表面上。
17.根据权利要求15或16所述的半导体封装，其特征在于，半导体器件是通过易熔金属和导电树脂中任何一个倒装连接。
18.根据权利要求15或16所述的半导体封装，其特征在于，半导体器件通过选自包括易熔金属、导电树脂和混合有金属的树脂的组的至少一种材料链接(link)。
19.一种制造半导体器件安装板的方法，其特征在于，包括：
在金属载体表面上的理想位置处形成多个凸起的步骤；
在金属载体表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在绝缘体膜上形成第一电极图案的步骤；
形成与第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一电极图案的一个表面上形成布线层的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在金属载体中形成第一开口以暴露绝缘体膜和凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
20.一种制造半导体器件安装板的方法，其特征在于，包括：
在金属载体表面上的理想位置处形成多个凸起的步骤；
在金属载体表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在绝缘体膜上形成第一电极图案的步骤；
在第一电极图案之间和周缘中形成导体图案的步骤；
形成与第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一电极图案的一个表面上形成布线层的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在金属载体中形成第一开口以暴露绝缘体膜和凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
21.一种制造半导体器件安装板的方法，其特征在于，包括：
在金属载体表面上的理想位置处形成多个凸起的步骤；
在金属载体表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在绝缘体膜上形成第一电极图案的步骤；
形成通孔以暴露金属载体的部分的步骤；
在第一电极图案之间和周缘中形成导体图案以使导体图案通过通孔连接到金属载体的步骤；
形成与第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一电极图案的一个表面上形成布线层的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在金属载体中形成第一开口以暴露绝缘体膜和凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
22.根据权利要求20或21制造半导体器件安装板的方法，其特征在于，在与形成导体图案的步骤相同的步骤中形成第一电极图案。
23.根据权利要求19至22中任一制造半导体器件安装板的方法，其特征在于，在形成第一电极图案的步骤和在第一电极图案上形成布线层的步骤中间具有在第一电极图案的至少一个上形成薄膜冷凝器的步骤。
24.根据权利要求19至23中任一制造半导体器件安装板的方法，其特征在于，在形成第一电极图案的步骤之前有在待形成第一开口的区域中形成凹陷的步骤。
25.一种制造半导体器件安装板的方法，其特征在于，包括：
在金属载体的两个表面上的理想位置处形成多个凸起的步骤；
在金属载体的两个表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在第一电极图案的一个表面上形成布线层的步骤；
形成与第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在绝缘体膜上形成第一电极图案的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在水平方向上将金属载体细分为两个部分以形成第一和第二金属载体的步骤；
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
26.一种制造半导体器件安装板的方法，其特征在于，包括：
在金属载体的两个表面上的理想位置处形成多个凸起的步骤；
在金属载体的两个表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在绝缘体膜上形成第一电极图案的步骤；
在第一电极图案之间和周缘中形成导体图案的步骤；
形成与第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一电极图案的一个表面上形成布线层的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在水平方向上将金属载体细分为两个部分以形成第一和第二金属载体的步骤；
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
27.一种制造半导体器件安装板的方法，其特征在于，包括：
在金属载体的两个表面上的理想位置处形成多个凸起的步骤；
在金属载体的两个表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在绝缘体膜上形成第一电极图案的步骤；
形成通孔以暴露金属载体的部分的步骤；
在第一电极图案之间和周缘中形成导体图案以使导体图案通过通孔连接到金属载体的步骤；
形成与第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一电极图案的一个表面上形成布线层的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在水平方向上将金属载体细分为两个部分以形成第一和第二金属载体的步骤；
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
28.一种制造半导体器件安装板的方法，其特征在于，包括：
将第一和第二金属载体彼此固定的步骤；
在第一和第二金属载体的表面上的理想位置处形成多个凸起的步骤；
在第一和第二金属载体的表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在第一和第二金属载体的各个绝缘体膜上形成第一电极图案的步骤；
形成与第一和第二金属载体的各个第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一和第二金属载体的第一电极图案中每个的一个表面上形成布线层的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在水平方向上将第一和第二金属载体细分为两个部分的步骤；
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
29.一种制造半导体器件安装板的方法，其特征在于，包括：
将第一和第二金属载体彼此固定的步骤；
在第一和第二金属载体的表面上的理想位置处形成多个凸起的步骤；
在第一和第二金属载体的表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在第一和第二金属载体的各个绝缘体膜上形成第一电极图案的步骤；
在第一和第二金属载体的各个第一电极图案之间和周缘中形成导体图案的步骤；
形成与第一和第二金属载体的各个第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一和第二金属载体的第一电极图案中每个的一个表面上形成布线层的步骤；
在第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在水平方向上将第一和第二金属载体细分为两个部分的步骤；
在第一和第二金属载体中形成第一开口以暴露各个绝缘体膜和各个凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
30.一种制造半导体器件安装板的方法，其特征在于，包括：
将第一和第二金属载体彼此固定的步骤；
在第一和第二金属载体的表面上的理想位置处形成多个凸起的步骤；
在第一和第二金属载体的表面上除形成凸起的区域之外的区域中形成绝缘体膜的步骤；
在第一和第二金属载体的各个绝缘体膜上形成第一电极图案的步骤；
形成通孔以暴露第一和第二金属载体的部分的步骤；
在第一和第二金属载体的第一电极图案之间和周缘中形成导体图案以使导体图案通过通孔连接到金属载体的步骤；
形成与第一和第二金属载体的各个第一电极图案的侧表面的周缘接触的绝缘层的步骤，所述绝缘层的后表面与第一电极图案的后表面在同一平面中；
在第一和第二金属载体的第一电极图案中每个的一个表面上形成布线层的步骤；
在各个第一电极图案的相对侧上的表面上形成第二电极图案的步骤；
在水平方向上将第一和第二金属载体细分为两个部分的步骤；
在第一和第二金属载体中形成第一开口以暴露绝缘体膜和凸起的步骤；
去除凸起并在绝缘体膜中形成第二开口以暴露第一电极图案的步骤；
以及
使绝缘体膜中的开口轮廓成形的步骤。
31.一种制造半导体器件安装板的方法，其特征在于，在将第一和第二金属载体彼此固定的步骤之前，具有在待形成第一开口的区域中形成凹陷的步骤。
32.根据权利要求25至31中任一所述制造半导体器件安装板的方法，其特征在于，在形成第一电极图案的步骤和在第一电极图案上形成布线层的步骤之间，具有在第一电极图案的至少一个上形成薄膜冷凝器的步骤。
33.根据权利要求19至32中任一所述制造半导体器件安装板的方法，其特征在于，包括形成焊球或连接销以使第一电极图案连接到第二电极图案的理想位置的步骤。
34.根据权利要求19至33中任一所述制造半导体器件安装板的方法，其特征在于，金属载体包括选自包括不锈钢、铁、镍、铜和铝的组的至少一种金属或这样选择的金属的合金。
35.根据权利要求19至34中任一所述制造半导体器件安装板的方法，其特征在于，凸起通过电镀法、蚀刻、导电粘合和机械加工的其中之一或其组合形成。
36.一种制造半导体封装的方法，其特征在于，包括用在权利要求19到35中任一所述的方法制造的半导体器件安装板，其中半导体器件连接到所述安装板的至少一个表面。
37.根据权利要求36制造半导体封装的方法，其特征在于，半导体器件是通过易熔金属和导电树脂中任何一个倒装连接。
38.一种检查半导体器件安装板的方法，其特征在于，在用在权利要求19至35中任一所述的方法制造的半导体器件安装板的金属载体上形成第二电极图案并有选择地去除金属载体后，没有去除凸起，且凸起用作接触端子。
CNB038121115A 2002-05-27 2003-05-26 半导体器件安装板制造、检查方法及半导体封装制造方法 Expired - Lifetime CN100437987C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002151864A JP3591524B2 (ja) 2002-05-27 2002-05-27 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP151864/2002 2002-05-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101971652A Division CN100561727C (zh) 2002-05-27 2003-05-26 半导体器件安装板及半导体封装

Publications (2)

Publication Number Publication Date
CN1656611A true CN1656611A (zh) 2005-08-17
CN100437987C CN100437987C (zh) 2008-11-26

Family

ID=29561264

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2007101971652A Expired - Lifetime CN100561727C (zh) 2002-05-27 2003-05-26 半导体器件安装板及半导体封装
CNB038121115A Expired - Lifetime CN100437987C (zh) 2002-05-27 2003-05-26 半导体器件安装板制造、检查方法及半导体封装制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2007101971652A Expired - Lifetime CN100561727C (zh) 2002-05-27 2003-05-26 半导体器件安装板及半导体封装

Country Status (3)

Country Link
JP (1) JP3591524B2 (zh)
CN (2) CN100561727C (zh)
WO (1) WO2003100851A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883917B2 (en) 2007-04-04 2011-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
CN102858090A (zh) * 2011-06-27 2013-01-02 株式会社东芝 半导体装置
CN103245802A (zh) * 2012-02-14 2013-08-14 东京毅力科创株式会社 半导体器件检查装置用布线基板及其制造方法
CN107403770A (zh) * 2016-08-29 2017-11-28 上海兆芯集成电路有限公司 电子结构以及电子结构阵列
CN107403734A (zh) * 2016-08-29 2017-11-28 上海兆芯集成电路有限公司 电子结构制程
CN109644568A (zh) * 2016-09-06 2019-04-16 松下知识产权经营株式会社 印刷布线板、印刷电路板、半固化片
CN110024496A (zh) * 2016-12-22 2019-07-16 三井金属矿业株式会社 多层电路板的制造方法
CN111250184A (zh) * 2020-02-20 2020-06-09 北京京东方传感技术有限公司 微流控芯片及其工作方法、金属离子检测装置
WO2022206526A1 (zh) * 2021-03-31 2022-10-06 华为技术有限公司 一种电路板及其制备方法、通信设备

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004009567B4 (de) * 2004-02-25 2007-01-04 Infineon Technologies Ag Verdrahtungsträger zur Aufnahme von Chips
JP4549693B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4549692B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4597561B2 (ja) * 2004-04-09 2010-12-15 日本特殊陶業株式会社 配線基板およびその製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4561193B2 (ja) * 2004-06-14 2010-10-13 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及び半導体装置
JP4170266B2 (ja) * 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP3961537B2 (ja) 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5259053B2 (ja) * 2005-12-15 2013-08-07 パナソニック株式会社 半導体装置および半導体装置の検査方法
JP2008091719A (ja) * 2006-10-03 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4635033B2 (ja) * 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US7790503B2 (en) * 2007-12-18 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device module
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
JP5120342B2 (ja) * 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
TWI462201B (zh) * 2011-03-04 2014-11-21 Adl Engineering Inc 半導體封裝結構及其製造方法
CN102891131B (zh) 2011-07-22 2017-07-14 先进封装技术私人有限公司 用于制造半导体封装元件的半导体结构及其制造方法
CN202948918U (zh) 2011-10-20 2013-05-22 先进封装技术私人有限公司 封装基板及半导体元件的封装结构
TWI500124B (zh) * 2011-11-29 2015-09-11 Advanpack Solutions Pte Ltd 基板結構、半導體封裝元件及基板結構之製造方法
TWI474444B (zh) * 2011-12-28 2015-02-21 Princo Corp 超薄多層基板之封裝方法
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
TWI433621B (zh) * 2011-12-28 2014-04-01 Princo Corp 超薄多層基板之封裝方法
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
CN109637995B (zh) * 2013-09-03 2022-11-22 日月光半导体制造股份有限公司 基板结构、封装结构及其制造方法
TWI549234B (zh) * 2014-01-17 2016-09-11 矽品精密工業股份有限公司 用於接置半導體裝置之層結構及其製法
US20150206812A1 (en) * 2014-01-23 2015-07-23 Qualcomm Incorporated Substrate and method of forming the same
KR102249660B1 (ko) * 2014-08-14 2021-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
JP6485777B2 (ja) * 2016-05-31 2019-03-20 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP6485776B2 (ja) * 2016-05-31 2019-03-20 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP6930073B2 (ja) * 2016-07-28 2021-09-01 凸版印刷株式会社 配線基板積層体
JP6693850B2 (ja) * 2016-09-30 2020-05-13 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
JP7007882B2 (ja) 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法
JP2023069417A (ja) 2021-11-05 2023-05-18 日東電工株式会社 再配線基板およびその製造方法
US11942424B2 (en) 2021-12-01 2024-03-26 International Business Machines Corporation Via patterning for integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672169B2 (ja) * 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP4060491B2 (ja) * 1999-07-08 2008-03-12 イビデン株式会社 パッケージ基板
EP1168445A1 (en) * 1999-12-27 2002-01-02 Mitsubishi Denki Kabushiki Kaisha Integrated circuit
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883917B2 (en) 2007-04-04 2011-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
CN102858090A (zh) * 2011-06-27 2013-01-02 株式会社东芝 半导体装置
CN102858090B (zh) * 2011-06-27 2015-05-20 株式会社东芝 半导体装置
TWI503945B (zh) * 2011-06-27 2015-10-11 Toshiba Kk Semiconductor device
CN103245802A (zh) * 2012-02-14 2013-08-14 东京毅力科创株式会社 半导体器件检查装置用布线基板及其制造方法
CN107403734A (zh) * 2016-08-29 2017-11-28 上海兆芯集成电路有限公司 电子结构制程
CN107403770A (zh) * 2016-08-29 2017-11-28 上海兆芯集成电路有限公司 电子结构以及电子结构阵列
CN107403734B (zh) * 2016-08-29 2020-06-02 上海兆芯集成电路有限公司 电子结构制程
CN107403770B (zh) * 2016-08-29 2020-06-02 上海兆芯集成电路有限公司 电子结构以及电子结构阵列
CN109644568A (zh) * 2016-09-06 2019-04-16 松下知识产权经营株式会社 印刷布线板、印刷电路板、半固化片
CN110024496A (zh) * 2016-12-22 2019-07-16 三井金属矿业株式会社 多层电路板的制造方法
CN111250184A (zh) * 2020-02-20 2020-06-09 北京京东方传感技术有限公司 微流控芯片及其工作方法、金属离子检测装置
CN111250184B (zh) * 2020-02-20 2022-04-15 北京京东方传感技术有限公司 微流控芯片及其工作方法、金属离子检测装置
WO2022206526A1 (zh) * 2021-03-31 2022-10-06 华为技术有限公司 一种电路板及其制备方法、通信设备

Also Published As

Publication number Publication date
CN100561727C (zh) 2009-11-18
JP2003347459A (ja) 2003-12-05
CN101179062A (zh) 2008-05-14
WO2003100851A1 (fr) 2003-12-04
CN100437987C (zh) 2008-11-26
JP3591524B2 (ja) 2004-11-24

Similar Documents

Publication Publication Date Title
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1278413C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1305133C (zh) 半导体器件及其制造方法
CN1868062A (zh) 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1675760A (zh) 多层印刷线路板
CN1949500A (zh) 配线板、半导体器件及制造配线板和半导体器件的方法
CN1224137C (zh) 测量电阻用的连接器和用于电路板的电阻测量装置以及测量方法
CN100336426C (zh) 多层印刷电路板以及多层印刷电路板的制造方法
CN1771771A (zh) 多层印刷电路板
CN1321411A (zh) 印刷布线板及其制造方法
CN1199536C (zh) 多层印刷配线板及多层印刷配线板的制造方法
CN1765161A (zh) 刚挠性电路板
CN1625805A (zh) 半导体芯片安装用基板及其制造方法和半导体模块
CN1321410A (zh) 印刷布线板及其制造方法
CN1568546A (zh) 半导体器件及其制造方法
CN1630946A (zh) 电子电路部件
CN1237785A (zh) 半导体器件和半导体器件的制作方法
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1677652A (zh) 元件搭载基板以及使用该基板的半导体装置
CN1612322A (zh) 半导体集成电路器件的制造方法
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20081126

CX01 Expiry of patent term