CN1568546A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1568546A
CN1568546A CNA038012693A CN03801269A CN1568546A CN 1568546 A CN1568546 A CN 1568546A CN A038012693 A CNA038012693 A CN A038012693A CN 03801269 A CN03801269 A CN 03801269A CN 1568546 A CN1568546 A CN 1568546A
Authority
CN
China
Prior art keywords
mentioned
semiconductor
semiconductor device
construction
semiconductor construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038012693A
Other languages
English (en)
Other versions
CN1568546B (zh
Inventor
定别当裕康
三原一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002232737A external-priority patent/JP3951854B2/ja
Priority claimed from JP2002232289A external-priority patent/JP3918681B2/ja
Priority claimed from JP2002254695A external-priority patent/JP3888267B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1568546A publication Critical patent/CN1568546A/zh
Application granted granted Critical
Publication of CN1568546B publication Critical patent/CN1568546B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

一种半导体器件，它包括半导体结构部件(23)，它具有一块半导体基片(24)，这块基片有第一表面和第二表面，并具有在第一表面上形成的集成电路元件、多个连接在集成电路元件上的连接条带(25)、覆盖半导体基片并具有用于暴露上述连接条带(25)的孔(28)的保护层(27)、以及多个布置在保护层(27)上与连接条带(25)连接并具有条带的导体(31)。上绝缘层(37)覆盖除了条带之外、包括上述导体(31)在内的半导体结构部件(23)的整个上表面。密封构件(34或36)覆盖半导体结构部件(23)的至少一个侧表面。上导体(43)在上绝缘层上形成，并分别具有与上述条带电连接的端部和外连接条带，至少一个上导体的外连接条带布置在与密封构件相对应的区域内。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种包括一个芯片尺寸的半导体组件的半导体器件，以及制造这种半导体器件的方法。
背景技术
例如，在称作BGA(球形栅极矩阵，Ball Grid Array)的半导体器件中，把用LSI等制成的半导体芯片安装在尺寸稍微大于半导体芯片的继电器盘(插入件)上部中央表面上。焊球的连接端子在这块继电器盘的下表面上排成矩阵。这种继电器盘是用来尽可能能地通过配电线来增大其尺寸和间距，以便保证把在半导体芯片上形成的外连接电极粘接在另一块电路板上的连接强度和可靠性。
图84是一个断面图，表示常用的半导体器件的一个例子。一块半导体芯片1具有这样的结构，在这种结构中，铜或类似物制成的多个凸起电极3布置在一块硅基片2的下表面的周边上。
一块继电器盘4具有一层基部薄膜5，其尺寸稍微大于半导体芯片1的硅基片2的尺寸。在基部薄膜5的上表面上形成了若干分别连接在半导体芯片1的凸起电极3上的配电线6。
配电线6包括与半导体芯片1的凸起电极3对应布置的第一连接条带(pad)7；布置成矩阵的第二连接条带8；以及连接第一和第二连接条带7和8的导线9。圆孔10形成在基部薄膜5与第二连接条带8的中心对应的部分上。
半导体芯片1借助于各向异性的导电粘接剂11安装在继电器盘4的上部中央表面上。这种各向异性的导电粘接剂11是在热固化树脂12中加入多个导电粒子13而制成的。
当要把半导体芯片1安装在继电器盘4上时，只是借助于薄片状的各向异性的导电粘接剂11，简单地把半导体芯片1对准并放置在继电器盘4的上部中央表面上。
施加预定的压力，在热固化树脂12固化的温度下粘接起来。然后，凸起电极3推开热固化树脂12，借助于导电粒子13与第一连接条带7的上表面电连接。此外，半导体芯片1的下表面用热固化树脂12粘接在继电器盘4的上表面上。
在包括半导体芯片1的继电器盘4的整个上表面上，形成了一层用环氧树脂制成的树脂密封薄膜14。焊球15形成在圆孔10中并连接到第二连接条带8的下表面上。由于第二连接条带8是排成矩阵的，所以焊球15也排成矩阵。
焊球15的尺寸大于半导体芯片1的凸起电极3的尺寸。为了避免焊球15之间的接触，所以它们的布置间隔必须大于凸起电极3的尺寸。当半导体芯片1的凸起电极3的数量增加时，布置焊球15的区域必须设定得大于半导体芯片1的尺寸，以便获得布置焊球15所必要的间隔。为此，要把继电器盘4的尺寸设计得稍微大于半导体芯片1的尺寸。在排列成矩阵的焊球15中，周边上的焊球15都布置成围绕着半导体芯片1。
常用的半导体器件都采用具有配电线6的继电器盘4。对准后通过粘接，半导体芯片1的凸起电极3的下表面借助于各向异性的导电粘接剂11中的导电粒子13电连接到继电器盘4上的配电线6的第一连接条带7的上表面上。如果半导体芯片1的凸起电极3的数量增加了，而凸起电极3的尺寸和布置间隔又减小了，对准就会变得很困难。增大半导体芯片1的尺寸，固然可以增大凸起电极3的尺寸和布置间隔，然而，能在一块晶片上形成的半导体芯片的数量却大大减少了，会导致半导体芯片的价格昂贵。半导体芯片1必须一块一块地粘接和安装在继电器盘4上，使得制造工艺过程变得很麻烦。对于具有多个半导体芯片的多芯片模式的半导体器件来说，也是这样。
发明内容
本发明的一个目的是提供一种能增加不需粘接的外连接电极的布置间隔的半导体器件，以及一种制造这种半导体器件的方法。
本发明的另一个目的是提供一种能一次制造出多个半导体器件的半导体器件制造方法。
按照本发明的一个方面，提供一种半导体器件，包括：
半导体结构部件，它具有一块半导体基片，这块基片有一个表面、面向这个表面的另一个表面、以及在上述一个表面与另一个表面之间的多个侧表面，并且具有形成在上述一个表面上的集成电路元件、布置在上述一个表面上并与上述集成电路元件连接的多个连接条带、一层用来覆盖半导体基片的上述一个表面并具有用于暴露上述连接条带的多个孔的保护层、以及连接在上述连接条带上并布置在上述保护层上且具有条带的多个导体；
上绝缘层，它完全覆盖除了条带之外、包括上述导体在内的上述半导体结构部件的上述一个表面；
密封构件，它覆盖上述半导体结构部件的至少一个侧表面；
上导体，它在上绝缘层上形成，并分别具有与上述条带电连接的端部和外连接条带，至少一个上导体的外连接条带布置在与密封构件相对应的区域内。
按照本发明的另一个方面，提供一种制造半导体器件的方法，包括：
把多个半导体结构部件布置在一块基板上，在这些半导体结构部件中，在半导体基片上形成了多个带有条带的导体，使得上述半导体结构部件互相分隔开来；
在包括多个半导体结构部件在内的基板的整个上表面上形成一层绝缘层；
在绝缘层的上表面上形成多个上导体，这些上导体具有连接条带，并且将连接在上述半导体结构部件的导体的相应的条带上，以便把至少一个上述上导体布置在上述半导体结构部件之间形成的绝缘层上；
把上述半导体结构部件之间的绝缘层切开，获得多个半导体器件，每一个半导体器件具有至少一个半导体结构部件，在这个半导体结构部件中，上述上导体的连接条带在上述半导体结构部件以外的区域在绝缘层上形成。
附图说明
图1表示按照本发明的第一实施例的一种半导体器件的放大断面图；
图2是表示制造图1中所示的半导体器件的一种方法的例子中，预先准备的结构的放大断面图；
图3表示接在图2之后的制造步骤的放大断面图；
图4表示接在图3之后的制造步骤的放大断面图；
图5表示接在图4之后的制造步骤的放大断面图；
图6表示接在图5之后的制造步骤的放大断面图；
图7表示接在图6之后的制造步骤的放大断面图；
图8表示接在图7之后的制造步骤的放大断面图；
图9表示接在图8之后的制造步骤的放大断面图；
图10表示接在图9之后的制造步骤的放大断面图；
图11表示接在图10之后的制造步骤的放大断面图；
图12表示接在图11之后的制造步骤的放大断面图；
图13表示接在图12之后的制造步骤的放大断面图；
图14表示接在图13之后的制造步骤的放大断面图；
图15表示接在图14之后的制造步骤的放大断面图；
图16表示接在图15之后的制造步骤的放大断面图；
图17表示接在图16之后的制造步骤的放大断面图；
图18表示接在图17之后的制造步骤的放大断面图；
图19是表示制造图1中所示的半导体器件的另一种方法的例子中，预先准备的基部构件的放大断面图；
图20是用于说明这种方法的制造步骤的细节的放大断面图；
图21是表示制造图1中所示的半导体器件的又一种方法的例子中的一个预定制造步骤的放大断面图；
图22是表示继图21之后的制造步骤的放大断面图；
图23是表示按照本发明的第一实施例的半导体器件的第一种改进型的放大断面图；
图24是表示按照本发明的第一实施例的半导体器件的第二种改进型的放大断面图；
图25是表示按照本发明的第一实施例的半导体器件的第三种改进型的放大断面图；
图26是表示按照本发明的第一实施例的半导体器件的第四种改进型的放大断面图；
图27是表示按照本发明的第一实施例的半导体器件的第五种改进型的放大断面图；
图28是表示按照本发明的第一实施例的半导体器件的第六种改进型的放大断面图；
图29是表示按照本发明的第一实施例的半导体器件的第七种改进型的放大断面图；
图30是表示按照本发明的第一实施例的半导体器件的第八种改进型的放大断面图；
图31是表示按照本发明的第一实施例的半导体器件的第九种改进型的放大断面图；
图32是表示按照本发明的第一实施例的半导体器件的第十种改进型的放大断面图；
图33是表示按照本发明的第一实施例的半导体器件的第十一种改进型的放大断面图；
图34是表示按照本发明的第一实施例的半导体器件的第十二种改进型的放大断面图；
图35是表示按照本发明的第一实施例的半导体器件的第十三种改进型的放大断面图；
图36是表示按照本发明的第一实施例的半导体器件的第十四种改进型的放大断面图；
图37是表示按照本发明的第一实施例的半导体器件的第十五种改进型的放大断面图；
图38是说明用于图37中所示的半导体器件的原始制造步骤的放大断面图；
图39是表示继图38之后的制造步骤的放大断面图；
图40是表示继图39之后的制造步骤的放大断面图；
图41是表示继图40之后的制造步骤的放大断面图；
图42是表示继图41之后的制造步骤的放大断面图；
图43是表示继图42之后的制造步骤的放大断面图；
图44是表示继图43之后的制造步骤的放大断面图；
图45是表示按照本发明的第一实施例的半导体器件的第十六种改进型的放大断面图；
图46是表示按照本发明的第一实施例的半导体器件的第十七种改进型的放大断面图；
图47是表示按照本发明的第一实施例的半导体器件的第十八种改进型的放大断面图；
图48是表示按照本发明的第一实施例的半导体器件的第十九种改进型的放大断面图；
图49是表示按照本发明的第一实施例的半导体器件的第二十种改进型的放大断面图；
图50是说明修理图48中所示的半导体器件的放大断面图；
图51是表示按照本发明的第二实施例的半导体器件的放大断面图；
图52是表示用于制造图51中的半导体器件的原始步骤的放大断面图；
图53是表示继图52之后的制造步骤的放大断面图；
图54是表示继图53之后的制造步骤的放大断面图；
图55是表示按照本发明的第二实施例的半导体器件的第一种改进型的放大断面图；
图56是表示按照本发明的第二实施例的半导体器件的第二种改进型的放大断面图；
图57是表示按照本发明的第二实施例的半导体器件的第三种改进型的放大断面图；
图58是表示按照本发明的第二实施例的半导体器件的第四种改进型的放大断面图；
图59是表示按照本发明的第二实施例的半导体器件的第五种改进型的放大断面图；
图60是表示按照本发明的第二实施例的半导体器件的第六种改进型的放大断面图；
图61是表示按照本发明的第二实施例的半导体器件的第七种改进型的放大断面图；
图62是表示按照本发明的第二实施例的半导体器件的第八种改进型的放大断面图；
图63是表示按照本发明的第二实施例的半导体器件的第九种改进型的放大断面图；
图64是表示按照本发明的第二实施例的半导体器件的第十种改进型的放大断面图；
图65是表示按照本发明的第二实施例的半导体器件的第十一种改进型的放大断面图；
图66是表示按照本发明的第二实施例的半导体器件的第十二种改进型的放大断面图；
图67是表示按照本发明的第二实施例的半导体器件的第十三种改进型的放大断面图；
图68是表示按照本发明的第二实施例的半导体器件的第十四种改进型的放大断面图；
图69是表示按照本发明的第三实施例的半导体器件的放大断面图；
图70是用来说明图69中所示的半导体器件的制造方法的放大断面图；
图71是表示继图70之后的制造步骤的放大断面图；
图72是表示继图71之后的制造步骤的放大断面图；
图73是表示继图72之后的制造步骤的放大断面图；
图74是表示继图73之后的制造步骤的放大断面图；
图75是表示继图74之后的制造步骤的放大断面图；
图76是表示继图75之后的制造步骤的放大断面图；
图77是表示按照本发明的第三实施例的半导体器件的第一种改进型的放大断面图；
图78是表示按照本发明的第三实施例的半导体器件的第二种改进型的放大断面图；
图79是表示按照本发明的第三实施例的半导体器件的第三种改进型的放大断面图；
图80是表示按照本发明的第三实施例的半导体器件的第四种改进型的放大断面图；
图81是表示按照本发明的第三实施例的半导体器件的第五种改进型的放大断面图；
图82是表示按照本发明的第三实施例的半导体器件的第六种改进型的放大断面图；
图83是表示按照本发明的第三实施例的半导体器件的第七种改进型的放大断面图；以及
图84是表示常用的半导体器件一个例子的放大断面图。
具体实施方式
图1是按照本发明的第一实施例的一种半导体器件的放大断面图。这种半导体器件包括一块用硅、玻璃、陶瓷、树脂、金属或类似物制成的扁平方形基板21。在基板21的上表面形成了一层用粘接剂、压敏粘接剂薄膜、双面粘接带或类似物做成的粘接剂层22。
尺寸稍微比基板21小一些的扁平方形半导体结构部件23的下表面粘接在粘接剂层22上方中央表面上。在这种情况下，这种半导体结构部件23称为CSP(芯片尺寸组件)，它具有一块粘接在粘接剂层22的上方中央表面上的硅基片(半导体基片)24。在硅基片24的上方中央表面上有若干个构成存储电路或者控制电路的集成电路元件。在集成电路周围布置了多个用铝或类似物制成并且连接在上述集成电路元件上的连接条带25。在硅基片24的除了连接条带25的各中心以外的上表面上形成有用氧化硅或类似物制成的绝缘薄膜26。实际中，多个连接条带25排列在硅基片24上表面的周边。为了便于说明，在图中只示出了一对连接条带25。通常，在硅基片24上形成连接条带25和绝缘薄膜26的构件是通过把一块处于晶片状态的半导体基片切成多个芯片而制成的。但是，在第一实施例中，不需要对处于晶片状态的半导体基片上形成连接条带25和绝缘薄膜26的基片进行切割。如下文将要描述的，处于晶片状态的半导体基片是在半导体结构部件23已经有了配电线和装上圆柱形电极之后才进行切割的。下面，将要说明这种半导体结构部件23的结构。
在形成在硅基片24上的绝缘薄膜26上形成一层用聚酰亚胺或类似物制成的保护薄膜27。连接条带25的中心通过在绝缘薄膜26和保护薄膜27上形成的多个孔28而暴露出来。每一根具有一层下金属层31a和一层在该下金属层31a上形成的上金属层31b的配电线31从上述连接条带25通过孔28暴露的上表面延伸到上述保护薄膜27上表面上的预定部分。
圆柱形电极32布置在配电线31的连接条带的上表面上。每一个圆柱形电极32都用铜制成，其高度为100～200μm。在具有配电线31的保护薄膜27的上表面上形成了一层用环氧树脂或类似物制成的密封薄膜(绝缘薄膜)33，以使这层密封薄膜33的上表面与圆柱形电极32的上表面平齐。这样，这种半导体结构部件23便具有硅基片24、连接条带25、绝缘薄膜26，并且还具有保护薄膜27、配电线31、圆柱形电极32和密封薄膜33。
一个方形框架状的埋设件34围绕着半导体结构部件23粘接在粘接剂层22上表面上。图1是沿一个方向的断面图。甚至在垂直于图1的方向的断面上，上述埋设件34也是粘接在这个半导体结构部件23的侧表面上。换言之，埋设件34具有围绕着半导体结构部件23全部侧表面的形状。在这种情况下，上述埋设件34可以采用与基板21同样的材料，或者采用耐热的电路板材料，例如，填充了玻璃纤维的环氧树脂。埋设件34的厚度几乎与半导体结构部件23的总厚度相等。在半导体结构部件23与布置在这个半导体结构部件23外部的方形框架状埋设件34之间，形成一条较窄的缝隙35。一种用环氧树脂或类似物制成的密封薄膜(绝缘薄膜)36填充在这条缝隙35中，以使密封薄膜36的上表面几乎与上述密封薄膜33和埋设件34的上表面平齐。
在半导体结构部件23、埋设件34和密封薄膜36的整个上表面上，形成了一层用光敏或者非光敏聚酰亚胺或类似物制成的第一上绝缘薄膜37。在第一上绝缘薄膜37的与圆柱形电极32的上部中心表面相对应的部分上，形成了多个孔38。从各圆柱形电极32通过孔38暴露的上表面到第一上绝缘薄膜37上表面的预定部分，形成了由第一下金属层39a和在该第一下金属层39a上形成的第一上金属层39b所构成的第一上配电线39。
在包括第一上配电线39在内的第一上绝缘薄膜37的整个上表面上，形成了一层由光敏或非光敏聚酰亚胺或类似物制成的第二上绝缘层41。在第二上绝缘薄膜41与第一上配电线39的连接条带相对应的部分上形成了多个孔42。从各第一上配电线39的连接条带通过孔42暴露出来的上表面到第二上绝缘薄膜41的上表面的预定部分，形成了由第二下金属层43a和在该第二下金属层43a上形成的第二上金属层43b所构成的第二上配电线43。
在包括第二上配电线43在内的第二上绝缘薄膜41的整个上表面上，形成了由光敏或非光敏聚酰亚胺或类似物制成的第三上绝缘层44。在第三上绝缘薄膜44与第二上配电线43的连接条带相对应的部分上形成了多个孔45。在各个孔45上方和内部形成了焊球(凸起的连接端子)46，并且，这些焊球46与第二上配电线43的连接条带连接。这些焊球46在第三上绝缘薄膜44上排列成矩阵。
如上所述，基板21的尺寸稍微比半导体结构部件23大一点，以便布置焊球46的范围稍大于半导体结构部件23的尺寸，以适应硅基片24上连接条带25数量的增加，并且把连接条带25的尺寸和布置间隔定得大于圆柱形电极32的尺寸和布置间隔。
布置成矩阵的第二上配电线43的连接条带(在第三上绝缘薄膜44的孔45中的部分)，不仅布置在与半导体结构部件23相对应的区域中，也布置在围绕着半导体结构部件23的埋设件34的区域、和填充在半导体结构部件23与埋设件34之间的缝隙35中的密封薄膜36的区域中。在排列成矩阵的焊球46中，至少最外部的焊球46布置成围绕着半导体结构部件23。
在这种情况下，作为一种改进型，所有第二上配电线43的连接条带都可以布置成围绕着半导体结构部件23。上配电线可以只由一层形成，即，第一上配电线39，以及至少最外部的连接条带可以布置成围绕着半导体结构部件23。
在这种半导体器件中，密封薄膜36和埋设件34都布置成围绕着半导体结构部件23，不仅连接条带25和绝缘薄膜26，而且连保护薄膜27、配电线31、圆柱形电极32、密封薄膜33等等都在硅基片24上形成。至少第一上绝缘薄膜37和通过在第一上绝缘薄膜37中形成的孔38与圆柱形电极32连接的第一上配电线39，是在半导体结构部件23的上表面上形成的。
在这种情况下，上述比较窄的缝隙35是在半导体结构部件23与方形框架状埋设件34之间围绕着半导体结构部件23形成的。用环氧树脂或类似物制成的密封薄膜36填充在上述缝隙35中。与没有任何埋设件34相比，密封薄膜36的总量能减少埋设件34这样的体积。结果，就能减小在硬化由环氧树脂或类似物制成的密封薄膜36时由于收缩而产生的应力，防止基板21翘曲。
下面，参照图2～18描述半导体器件制造方法的一个例子。先参照图2～8描述制造半导体结构部件23的方法的一个例子。如图2所示，准备一个在晶片状态的硅基片(半导体基片)24上形成了有铝制连接条带25、氧化硅绝缘薄膜26、以及聚酰亚胺保护薄膜27的构件，而且连接条带25的中心都通过在绝缘薄膜26和保护薄膜27中形成的孔28暴露出来。
如图3所示，在包括通过孔28暴露出来的连接条带25的上表面在内的整个保护薄膜27的上表面上形成了一层下金属层31a。在这种情况下，下金属层31a只有一层由无电镀形成的铜层。但是，这层下金属层31a可以只有一层由阴极溅镀形成的铜层，或者一层在用阴极溅镀形成的薄的钛薄膜层上用阴极溅镀形成的一层铜层。这种镀层也适用于上层的下金属层39a和43a上(将在下文中描述)。
在下金属层31a的上表面上形成了一层构成图案的抗镀薄膜51。这样，便在抗镀薄膜51的与形成配电线31的区域相对应的部分中形成了孔52。利用下金属层31a作为电镀电流通道，把铜电镀在上面，从而在抗镀薄膜51的孔52中，在下金属层31a的上表面上形成了上金属层31b。然后，把抗镀薄膜51撕下来。
如图4所示，在包括上金属层31b的下金属层31a的上表面上形成了一层构成图案的抗镀薄膜53。这样，便在抗镀薄膜53的与形成圆柱形电极32的区域相对应的部分中形成了孔54。利用下金属层31a作为电镀电流通道，把铜电镀在上面，在抗镀薄膜53的孔54中在上金属层31b的连接条带的上表面上形成了圆柱形电极32。
把抗镀薄膜53撕下来，并利用圆柱形电极32和上金属层31b作为防护膜，把下金属层31a的不需要的部分刻蚀掉。如图5所示，只留下了在上金属层31b下方的下金属层31a。保留的下金属层31a和在整个下金属层31a的上表面上形成的上金属层31b形成为配电线31。
如图6所示，在包括圆柱形电极32和配电线31的保护薄膜27的整个上表面上，形成了由环氧树脂制成的密封薄膜33，使得密封薄膜33的厚度大于圆柱形电极32的高度。在缀状态下，密封薄膜33便覆盖了圆柱形电极32的上表面。对密封薄膜33和圆柱形电极32的上表面进行适当的抛光，如图7所示，把圆柱形电极32的上表面暴露出来。于是，密封薄膜33的上表面便与暴露出来的圆柱形电极32的上表面处于一个平面上了。如图8所示，在把成品部件切成小块的步骤之后，便能获得多个如图1所示的半导体结构部件23。
用电镀形成的圆柱形电极32的高度可能各不相同。因此，如上所述，要对圆柱形电极32的上表面进行抛光，消除高度上的差别，使圆柱形电极32的高度互相相等。圆柱形电极32上表面的抛光要使用昂贵的、高精度的磨床。
下面，描述用上述方式所获得的半导体结构部件23制造图1中所示的半导体器件的例子。如图9所示，先准备一个构件，在这个构件中，在能够做成多个基板21的一块基板21的整个上表面上形成了一层粘接剂层22。
格栅状的埋设件34的下表面粘接在粘接剂层22上表面的预定部分上。例如，这种格栅状的埋设件34是在用硅、玻璃、陶瓷、某种树脂、某种金属等等制成的薄片状埋设件34中用模具冲切、刻蚀、或者诸如此类的方式形成多个方孔34a而获得的。这种格栅状埋设件34也可以通过把薄片状埋设件34粘接在上述粘接剂层22的整个上表面上，用锪孔的方法形成。
各半导体结构部件23的硅基片24的下表面粘接在格栅状的埋设件34的各个孔34a中的粘接剂层22的上中心表面上。在这种状态下，埋设件34和半导体结构部件23的上表面几乎都是互相平齐的。在半导体结构部件23和围绕着半导体结构部件23的方形框架状埋设件34之间形成了比较窄的缝隙35。
如图10所示，一层用环氧树脂或类似物制成的密封薄膜36用印制等方式敷设在半导体结构部件23和埋设件34的整个上表面上，包括缝隙35的内部。在这种状态下，半导体结构部件23和埋设件34的上表面就被密封薄膜36所覆盖。覆盖半导体结构部件23和埋设件34的上表面的未固化的密封薄膜36用抛光轮抛光把它除掉。因此，如图11所示，半导体结构部件23和埋设件34的上表面就暴露出来了。除此之外，密封薄膜36在缝隙35中的那一部分的上表面也被抛光得与几乎与半导体结构部件23和埋设件34的上表面齐平，整个上表面基本上都是平整的。然后使密封薄膜36固化。
这种抛光可以使用廉价的、低精度的抛光轮，因为半导体结构部件23的上表面，即，铜的圆柱形电极32的上表面并不抛光，只有覆盖了半导体结构部件23和埋设件34的上表面的密封薄膜36被除掉了。为了防止在缝隙35中的未固化的密封薄膜36的过度抛光、并减少密封薄膜36的固化收缩量，可以用紫外线辐射或者加热对覆盖的密封薄膜36进行暂时固化。如果由于缝隙35中的密封薄膜36的固化收缩量大，平整度不够，则可以重复敷设和抛光密封树脂。
使用廉价的、低精度的循环抛光带进行抛光是另一种抛光的例子。把循环抛光带的一部分做成平坦的，用抛光带的平坦部分把覆盖着半导体结构部件23和埋设件34的未固化的或者暂时固化的密封薄膜36整平并抛光，使抛光的极限表面不超过半导体结构部件23和硅基片24的上表面。
在半导体结构部件23和围绕着上述半导体结构部件23的方形框架状埋设件34之间，形成相对较窄的缝隙35。用环氧树脂密封薄膜36填充在缝隙35中。与没有任何埋设件34的情况相比，密封薄膜36的用量可以减少上述埋设件34这样多的体积。结果，在固化环氧树脂密封薄膜36时由于收缩而产生的应力就能减小，从而防止基板21的翘曲。
如图11所示，在结束抛光步骤时，便在半导体结构部件23、埋设件34和密封薄膜36的整个上表面上形成了一块第一上绝缘薄膜37，如图12所示，这三种部件几乎是互相齐平的。这块第一上绝缘薄膜37是用下列一种材料制成的：光敏聚酰亚胺、光敏聚苯并恶唑、光敏环氧树脂、光敏酚醛树脂或者光敏丙烯酸螺旋正酯化树脂，并制成一种干薄膜。这种干薄膜用层叠器层叠起来，形成第一上绝缘薄膜37。这种方式也应用于第二上绝缘薄膜41和第三上绝缘薄膜44(将在下文中描述)。第一上绝缘薄膜37可以用涂敷的方式，例如用印制的方式形成。
孔38是用光刻的方法在第一上绝缘薄膜37与圆柱形电极32的上中心表面相对应的部位上形成的。如图13所示，在第一上绝缘薄膜37的包括通过孔38暴露出来的圆柱形电极32的上表面在内的整个上表面上，形成了第一下金属层39a。在第一下金属层39a的上表面上形成了带有图案的抗电镀薄膜55。于是，就在抗电镀薄膜55的与上述第一上配电线39的形成区域相对应的部位上形成了孔56。利用上述第一下金属层39a作为电镀电流通道，用电镀镀上铜，于是就在第一下金属层39a的上表面的抗电镀薄膜55的孔56中，形成了第一上金属层39b。
然后，把抗电镀薄膜55撕下来，并利用这层第一上金属层39b作为防护膜，把第一下金属层39a的不必要的部分刻蚀掉。如图14所示，只有在第一上金属层39b下方的第一下金属层39a留下来。留下来的第一下金属层39a和在第一下金属层39a的整个上表面上形成的第一上金属层39b形成了第一上配电线39。
如图15所示，在包括第一上配电线39的第一上绝缘薄膜37的整个上表面上，形成了用光敏聚酰亚胺或类似物制成的带有图案的第二上绝缘薄膜41。这样，就在第二上绝缘薄膜41的与第一上配电线39的连接条带相对应的部分上形成了孔42。在第二上绝缘薄膜41的包括通过孔42暴露出来的第一上配电线39的连接条带在内的整个上表面上，用无电镀法形成了一层第二下金属层43a。
在第二下金属层43a的上表面上形成了带有图案的抗电镀薄膜57。此时，就在抗电镀薄膜57的与上述第二上配电线43的形成区域相对应的部位上形成了孔58。利用上述第二下金属层43a作为电镀电流通道，用电镀镀上铜，于是就在第二下金属层43a的上表面的抗电镀薄膜57的孔58中，形成了第二上金属层43b。
把抗电镀薄膜57撕下来，并利用这层第二上金属层43b作为防护膜，把第二下金属层43a的不必要的部分刻蚀掉。如图16所示，只有在第二上金属层43b下方的第二下金属层43a留下来。留下来的第二下金属层43a和在第二下金属层43a的整个上表面上形成的第二上金属层43b形成了第二上配电线43。
如图17所示，在包括第二上配电线43的第二上绝缘薄膜41的整个上表面上，形成了用光敏聚酰亚胺或类似物制成的带有图案的第三上绝缘薄膜44。在第三上绝缘薄膜44的与第二上配电线43的连接条带相对应的部分上形成了孔45。焊球46在孔45中形成，并从其中延伸出来，并连接到第二上配电线43的连接条带上。
如图18所示，在相邻的半导体结构部件23之间，把三层绝缘薄膜44、42和37，埋设件34，粘接剂层22，和基板21切开，获得多个如图1所示的半导体器件。
在所得到的半导体器件中，连接在半导体结构部件23的圆柱形电极32上的第一下金属层39a和第一上金属层39b是用无电镀法(或者阴极阴极溅镀法)和电镀法形成的。连接在第一上配电线39的连接条带上的第二下金属层43a和第二上金属层43b是用无电镀法(或者阴极阴极溅镀法)和电镀法形成的。上述半导体结构部件23的圆柱形电极32与第一上配电线39，以及上述第一上配电线39与第二上配电线43可以不用粘接就电连接起来。
在上述制造方法中，格栅状的埋设件34和多个半导体结构部件23都布置并粘接在基板21上的粘接剂层22上。密封薄膜36，第一、第二和第三上绝缘薄膜37、41和44，第一和第二下金属层39a和43a，第一和第二上金属层39b和43b，以及焊球46，都是在多个半导体结构部件23上一次形成的。此后，把成品构件切成多个半导体器件。这样能简化制造工艺。
可以把多个半导体结构部件23与基板21一起输送，这样也能简化制造工艺。如果基板21的外轮廓尺寸固定不变，就可以共用一个输送装置，而与所要制造的半导体器件的外轮廓尺寸无关。
按照以上的制造方法，如图9所示，把一种具有配电线31和圆柱形电极32的CSP型的半导体结构部件23粘接在粘接剂层22上。与把在硅基片24上形成的连接条带25和绝缘薄膜26粘接在粘接剂层22上，并在密封薄膜上形成围绕着半导体芯片形成配电线和圆柱形电极而形成的普通的半导体芯片相比，这种制造方法能降低成本。
例如，如果切割之前的基板21大致是具有预定尺寸的圆形，就像一块硅晶片，则在粘接在粘接剂层22上的半导体芯片周围形成一根配电线和圆柱形电极就要增加加工的面积。换言之，由于加工的密度低，每一个工序中所加工的芯片数量减少了，从而造成产量低而成本高。
相反，在以上的制造方法中，半导体器件是在具有配电线31和圆柱形电极32的CSP型半导体结构部件23粘接在粘接剂层22上之后才组合起来的。虽然工序的数量增加了，但效率却提高了，因为提高了加工圆柱形电极32的成形密度。即使考虑到工序的数量增加，也能降低总成本。
在第一实施例中，焊球46排成与全部半导体结构部件23和埋设件34对应的矩阵。焊球46可以只布置在围绕着半导体结构部件23的埋设件34的上方区域中。在这种情况下，焊球46可以布置成不是围绕着整个半导体结构部件23，而是只围绕着半导体结构部件23的四条边中的一条边或者三条边。在这种情况下，埋设件34的形状就不必做成方形框架，而且可以只布置在布置了焊球46的几条边上。埋设件34可以用印制、转移、模制或类似的方法形成，或者，也可以在把半导体结构部件23排列在基板21上之后形成。
下面，描述图1中所示的半导体器件的另一种制造方法。如图19所示，先准备一个构件，这个构件上，把用紫外线固化压敏粘接片或类似物所制成的粘接剂层61，粘接在另一块用能透过紫外线的透明的树脂板、玻璃板或类似物制成的基板60的整个上表面上，而上述基板21和粘接剂层22则粘接在粘接剂层61的上表面上。
在经过图9～17中所示的制造步骤之后，如图20所示，把三层绝缘薄膜44、41和37，埋设件34，粘接剂层22，基板21，以及粘接剂层61切开，但不切开基板60。用紫外线照射基板60的下表面，使粘接剂层61固化。于是，粘接剂层61相对于切开后的基板21的下表面的粘性便减小。这样，就能把粘接剂层61上的多个小块撕开，一块一块地取下，得到多个如图1所示的半导体器件。
按照这种制造方法，处于图20中所示状态的在粘接剂层61上的单个半导体器件并不分开，而且不必使用为安装半导体器件用的托盘，就可以在安装到电路板(图中未示出)上去的时候把它们一块一块撕下来。在处于基板60的上表面上、并且粘性减小了的粘接剂层61撕下来之后，上述基板60就可以重新利用。如果基板60的外轮廓尺寸是恒定的，那么不论所制造的半导体器件的外轮廓尺寸如何，输送装置都可以通用。
例如，可以采用通常的分隔成小块的展开后移去半导体器件的带子作为基板60。在这种情况下，上述粘接剂层就不需要用紫外线固化的材料来制作。上述基板可以用抛光或者刻蚀把它除掉。
下面，说明制造图1中所示的半导体器件的方法的又一个例子。在这种制造方法中，在图12中所示的制造步骤之后，便如图21所示，用无电镀铜层在第一上绝缘薄膜37的整个上表面上，包括通过孔38暴露出来的圆柱形电极32的上表面，形成第一下金属层39a。再利用第一下金属层39a作为电镀电流通道，把铜电镀在上面，从而在第一下金属层39a的整个上表面上形成一层第一上金属形成层39c。在第一上金属形成层39c上表面与第一上配电线形成区域相对应的一些部分上形成电阻薄膜62的图案。
利用上述电阻薄膜62作为防护层把第一上金属形成层39c和第一下金属层39a中不需要的部分刻蚀掉。如图22所示，只有在电阻薄膜62下方才留下第一上金属形成层39c。然后，撕掉电阻薄膜62。第二上配电线43可以用同样的成形方法形成。
图9中所示的基板21，或者图19中所示的基板60可以做成托盘的形状。这就是说，基板做成碟子的形状，其中，布置半导体结构部件23的区域从边缘处凹下去。在托盘形基板围绕着排列了半导体结构部件23的边缘的上表面形成了用作电镀电流通道的金属层。用作电镀电流通道的金属层和用作电镀电流通道的下金属层(39a或43a)用一个导电构件连接起来，以完成电镀。在这种情况下，如果托盘的外轮廓尺寸设计成恒定的，就能有效地把同一台制造设备用于制造不同尺寸的半导体器件。
(第一实施例的第一种改进型)
在图9所示的制造步骤中，在半导体结构部件23的硅基片24的下表面和埋设件34的下表面上，形成了粘接剂层22。这种粘接剂层22粘接在基板21的上表面的预定部分上。在这种情况下，就能像本发明的第一实施例的图23中所示的第一改进型那样，制成一个半导体器件。
在所制成的半导体器件中，例如，硅基片24的下表面通过粘接剂层22附着在基板21的上表面上。硅基片24或类似物的侧表面则借助于密封薄膜36粘接在基板21的上表面上。半导体结构部件23与埋设件34粘接在基板21上的粘接强度有一定程度的增强。
(第一实施例的第二种改进型)
图24表示按照本发明的第一实施例的第二种改进型的半导体器件的断面图。这种半导体器件与图1中所示的半导体器件不同，它没有基板21和粘接剂层22。
在制造这种按照第一实施例的第二种改进型的半导体器件时，在形成如图17所示的焊球46之后，用抛光、刻蚀或类似的方法除掉基板21和粘接剂层22。在相邻的半导体结构部件23之间切开三层绝缘薄膜44、41、37，和埋设件34，便获得了多个如图24中所示的半导体器件。所获得的半导体器件没有基板21和粘接剂层22，所以它的轮廓高度较低。
(第一实施例的第三种改进型)
在用抛光、刻蚀或类似的方法除掉基板21和粘接剂层22之后，适当抛光硅基片24、埋设件34以及密封薄膜36的下表面。在相邻的半导体结构部件23之间切开三层绝缘薄膜44、41、37，和埋设件34，便获得了多个如图25中所示的，按照本发明的第一实施例的第三种改进型的半导体器件。所获得的半导体器件的轮廓高度可以降低很多。
在形成焊球46之前，可以用抛光、刻蚀或类似的方法除掉基板21和粘接剂层22。(如有需要，硅基片24、埋设件34，以及密封薄膜36的下表面也进行适当抛光。)然后，就可以形成焊球46，并在相邻的半导体结构部件23之间切开三层绝缘薄膜44、41、37，和埋设件34。
(第一实施例的第四种改进型)
图26表示按照本发明的第一实施例的第四种改进型的半导体器件的断面图。这种半导体器件与图1中所示的半导体器件不同之处是，有一层散热金属层63粘接在上述粘接剂层22的下表面上。这种金属层63是例如由厚度为几十微米的铜箔制成的。
在制造这种按照第一实施例的第四种改进型的半导体器件时，在形成如图17所示的焊球46之后，用抛光、刻蚀或类似的方法除掉基板21。把金属层63粘接在粘接剂层22的整个下表面上。在相邻的半导体结构部件23之间切开三层绝缘薄膜44、41、37，埋设件34，粘接剂层22，以及金属层63，便获得了多个如图26中所示的半导体器件。
粘接剂层22也可以用抛光、刻蚀或类似的方法除掉。(如有需要，硅基片24、埋设件34，以及密封薄膜36的下表面也进行适当抛光。)金属层63可以借助于一层新的粘接剂层粘接在硅基片24、埋设件34和密封薄膜36的下表面上。
(第一实施例的第五种改进型)
图27表示按照本发明的第一实施例的第五种改进型的半导体器件的断面图。这种半导体器件与图1中所示的半导体器件不同之处是，上述第一和第二上绝缘薄膜37和41上的孔38和42的尺寸减小到最小，并且第一和第二上配电线39和43在孔38和42上的边界也减小到最小。
例如，第一上配电线39用电镀直接结合在圆柱形电极32上。直到孔38的面积为10微米×10微米的方形面积、或者同样的圆形面积时，第一上绝缘薄膜37的孔38也足够坚固。第一上绝缘薄膜37的孔38的尺寸可以减小到最小，而且第一上配电线39在孔38上的边界也可以减小到最小。
按照第一实施例的第五种改进型，第一和第二上绝缘薄膜37和41的孔38和42的尺寸可以减小到最小。第一和第二上配电线39和43在孔38和42上的边界也可以减小到最小。而且第一和第二上配电线39和43所占据的面积也可以减小。即使在半导体结构部件23的硅基片24上的连接条带25(即，圆柱形电极32)的数量增加了，但半导体器件的整体尺寸却能够减小。
(第一实施例的第六种改进型)
图28是按照本发明的第一实施例的第六种改进型的半导体器件的断面图。这种半导体器件与图1中所示的半导体器件不同之处是，上配电线只由一层形成，即，第一上配电线39与半导体结构部件23的配电线31的一部分设计成一条横穿的配电线。
当半导体结构部件23的保护薄膜27的面积有一个界限时，则在这层保护薄膜27上形成了一条不连接在连接条带25上的配电线31A。在这根配电线31A的两端形成圆柱形电极32A。上述第一上配电线39连接在这个圆柱形电极32A和原来的圆柱形电极32上，使配电线31A成为一条横穿的配电线。这样就能减少上配电线的数量。
(第一实施例的第七种改进型)
图29是按照本发明的第一实施例的第七种改进型的半导体器件的断面图。这种半导体器件与图1中所示的半导体器件不同之处是，省略了第一上绝缘薄膜37，而让密封薄膜36从半导体结构部件23和埋设件34的上表面围绕着缝隙35向上凸起，而上述第一上配电线39则在上述凸起部分、半导体结构部件23和埋设件34的上表面上形成。
在这种情况下，上述密封薄膜36是用金属防护膜或丝网印刷形成的。
(第一实施例的第八种改进型)
在第一实施例的第七种改进型中，从半导体结构部件23和埋设件34的上表面围绕着缝隙35稍稍凸起来的、未硬化的或者暂时硬化的密封薄膜36可以用软抛光轮或类似的抛光方式来除掉。在这种情况下，就能获得按照本发明的第一实施例的第八种改进型的，如图30所示的半导体器件。
(第一实施例的第九种改进型)
图31是按照本发明的第一实施例的第九种改进型的半导体器件的断面图。这种半导体器件与图1中所示的半导体器件不同之处是，省略了第二上配电线43和第三上绝缘薄膜44，焊球46则设定在第一上绝缘薄膜37的连接条带上，而一根配电线64在埋设件34的上表面上形成。在这种情况下，埋设件34上的配电线64的两端是通过在盖住这两端的第一上绝缘薄膜37中形成的孔38，连接在第一上配电线39上。
(第一实施例的第十种改进型)
图32是按照本发明的第一实施例的第十种改进型的半导体器件的断面图。这种半导体器件与图31中所示的半导体器件不同之处是，密封薄膜36和第一上绝缘薄膜37，是通过用一个模具涂敷器或类似物涂敷光敏聚酰亚胺或类似物而整体形成的。在这种情况下，孔38可以用光刻蚀法或CO2激光器照射在第一上绝缘薄膜37中形成。
当涂敷材料是在固化之前加热到比较低的温度时是液体的热固化树脂或流体树脂时，通过涂敷而整体形成的绝缘薄膜36和37能用加热和加压的工艺过程使其平坦。如果图12中所示的第一上绝缘薄膜37也用这种涂敷材料形成，也可以用加热和加压的工艺过程使其平坦。
(第一实施例的第十一种改进型)
图33是按照本发明的第一实施例的第十一种改进型的半导体器件的断面图。这种半导体器件与图31中所示的半导体器件不同之处是，省略了第一上绝缘薄膜37，而另一层第一上绝缘薄膜65是用丝网印刷或类似的方法在半导体结构部件23的上表面的周边、在密封薄膜36的上表面上、以及包括配电线64的埋设件34的整个上表面上形成的。
在这种情况下，埋设件34上的配电线64的两端，是通过在盖住这两端的第一上绝缘薄膜65中用CO2激光器照射或类似的方法形成的孔66连接在第一上配电线39上的。而第一上配电线39是直接连接在圆柱形电极32的上表面上，不用绝缘薄膜的孔作媒介。
(第一实施例的第十二种改进型)
图34是按照本发明的第一实施例的第十二种改进型的半导体器件的断面图。这种半导体器件与图31中所示的半导体器件大不相同之处是，包括配电线64在内的埋设件34的高度低于半导体结构部件23的高度。
在这种情况下，包括配电线64在内的埋设件34由密封薄膜36覆盖住。埋设件34上的配电线64的两端，通过用导电树脂或类似物制成的导电构件68，并且，如果需要，还通过填充在盖住这两端的密封薄膜36中用CO2激光器照射或类似的方法形成的孔67中的导电构件68连接在第一上配电线39上。
(第一实施例的第十三种改进型)
作为图35中所示的本发明的第一实施例的地十三种改进型，包括配电线64在内的埋设件34的高度可以高于半导体结构部件23的高度。在这种情况下，半导体结构部件23的上表面用密封薄膜36覆盖。圆柱形电极32通过用导电树脂或类似物制成的导电构件70，并且，如果需要，还通过填充在盖住这两端的密封薄膜36中用CO2激光器照射或类似方法形成的孔69中的导电构件70连接在第一上配电线39上。
(第一实施例的第十四种改进型)
在图18所示的情况下，上述构件是在相邻的半导体结构部件23之间切开的。但，本发明不仅限于这种方式，上述构件也可以是两个切成一组，或者把更多个切成一组。例如，作为图36中所示的本发明的第一实施例的第十四种改进型，这种构件可以把三个半导体结构部件23切成一组，以获得一种多芯片模式的半导体器件。一组中的三个半导体结构部件23可以是同样类型的，也可以是不同类型的。
(第一实施例的第十五种改进型)
图37是按照本发明的第一实施例的第十五种改进型的半导体器件的断面图。在这种半导体器件中，与图1中的一样的第一半导体结构部件73a的硅基片74a的下表面，借助于一层第一粘接剂层72a粘接在平坦的方形基板71的的中央上表面上。
方形框架状第一埋设件75a的下表面，粘接在处于第一半导体结构部件73a的周边的基板71的上表面上。一层第一密封薄膜76a夹在第一半导体结构部件73a与第一埋设件75a之间。第一上配电线77a在第一半导体结构部件73a、第一埋设件75a和第一密封薄膜76a的上表面的预定部分连接到第一半导体结构部件73a的圆柱形电极78a上。
一个与图1中的一样的第二半导体结构部件73b的硅基片74b的下表面，借助于一层第二粘接剂层72b，粘接在包括第一上配电线77a在内的第一半导体结构部件73a的上表面上。方形框架状第二埋设件75b的下表面粘接在包括第一上配电线77a在内的第一埋设件75a的上表面上。在这种情况下，在第二埋设件75b的一些预定部分中形成了垂直电连接构件79b。这些垂直电连接构件79b的下表面连接在第一上配电线77a的连接条带上。一层第二密封薄膜76b夹在第二半导体结构部件73b与第二埋设件75b之间。
第二上配电线77b在第二半导体结构部件73b、第二埋设件75b和第二密封薄膜76b的上表面的预定部分连接到第二半导体结构部件73b的圆柱形电极78b、和第二埋设件75b中的垂直电连接构件79b上。与图1中的一样的第三半导体结构部件73c的硅基片74c的下表面借助于一层第三粘接剂层72c，粘接在包括第二上配电线77b在内的第二半导体结构部件73b的上表面上。
方形框架状第三埋设件75c的下表面粘接在包括第二上配电线77b在内的第二埋设件75b的上表面上。在这种情况下，在第三埋设件75c的各预定部分形成了垂直电连接构件79c。垂直电连接构件79c的下表面连接在第二上配电线77b的连接条带上。一层第三密封薄膜76c夹在第三半导体结构部件73c与第三埋设件75c之间。
第三上配电线77c在第三半导体结构部件73c、第三埋设件75c和第三密封薄膜76c的上表面的预定部分上连接到第三半导体结构部件73c的圆柱形电极78c和第三埋设件75c中的垂直连接构件79c上。在包括第三上配电线77c、第三埋设件75c和第三密封薄膜76c在内的第三半导体结构部件73c的整个上表面上形成了一层上绝缘薄膜80。焊球81在上绝缘薄膜80的预定部分上形成，并连接在第三上配电线77c的连接条带上。
下面，描述按照第一实施例的第十五改进型的半导体器件的制造方法的一个例子。如图38所示，一个格栅状的第一埋设件75a布置在一块能够形成图37中所示的多个基板71的基板71的上表面的预定位置上。在这种情况下，基板71、第一埋设件75a，以及第二和第三埋设件75b与75c(将在以后描述)都是用热固化树脂制成的。上述第一埋设件75a用加热和加压的方法粘接在基板71上表面的预定部分上。
如图39所示，各第一半导体结构部件73a的硅基片74a的下表面借助于事先粘接在硅基片74a的下表面上的第一粘接剂层72a，在格栅状第一埋设件75a的孔的范围内粘接在基板71的中央上表面上。在这种状态下，第一埋设件75a和第一半导体结构部件73a的上表面几乎互相平齐。在第一半导体结构部件73a和方向框架状第一埋设件75a之间形成了围绕着第一半导体结构部件73a的较窄的第一缝隙82a。
如图40所示，在第一缝隙82a中形成了第一密封薄膜76a。第一上配电线77a在第一半导体结构部件73a、第一埋设件75a和第一密封薄膜76a的上表面的预定部分连接在第一半导体结构部件73a的圆柱形电极78a上。
如图41所示，一个格栅状第二埋设件75b用热压粘接法粘接在格栅状第一埋设件75a的包括第一上配电线77a在内的上表面上。在这种情况下，在第二埋设件75b中的预定部分事先就形成了垂直电连接构件79b。由于采用了热压粘接法，所以省略了连接第一上配电线77a的步骤。第二埋设件75b中的垂直电连接构件79b的下表面连接在第一上配电线77a的连接条带上。
如图42所示，第二半导体结构部件73b的下表面借助于事先粘接在硅基片74b的下表面上的第二粘接剂层72b粘接到包括处于格栅状的第二埋设件75b的孔内的第一上配电线77a在内的第一半导体结构部件73a的上表面上。
在第二半导体结构部件73b和方形框架状第二埋设件75b之间围绕着第二半导体结构部件73b形成了一条比较窄的第二缝隙，在这条缝隙中形成了一层第二密封薄膜76b。第二上配电线77b在第二半导体结构部件73b、第二埋设件75b和第二密封薄膜76b的上表面的预定部分上形成，并与第二半导体结构部件73b的圆柱形电极78b和第二埋设件75b中的垂直电连接构件79b连接。
如图43所示，一个格栅状第三埋设件75c用热压粘接法粘接在格栅状第二埋设件75b的包括第二上配电线77b在内的上表面上。在这种情况下，在第三埋设件75中的预定部分事先就形成了垂直电连接构件79c。由于采用了热压粘接法，所以省略了连接第二上配电线77b的步骤。第三埋设件75c中的垂直电连接构件79c的下表面连接在第二上配电线77b的连接条带上。
第三半导体结构部件73c的硅基片74c的下表面借助于事先粘接在硅基片74c的下表面上的第三粘接剂层72c，粘接到包括处于格栅状的第三埋设件75c的孔内的第二上配电线77b在内的第二半导体结构部件73b的上表面上。
在第三半导体结构部件73c和方形框架状第三埋设件75c之间围绕着第三半导体结构部件73c形成了一条比较窄的第三缝隙，在这条缝隙中形成了一层第三密封薄膜76c。第三上配电线77c在第三半导体结构部件73c、第三埋设件75c和第三密封薄膜76c的上表面的预定部分上形成，并与第三半导体结构部件73c的圆柱形电极78c和第三埋设件75c中的垂直电连接构件79c连接。
一层上绝缘薄膜80覆盖在包括第三上配电线77c、第三埋设件75c和第三密封薄膜76c在内的第三半导体结构部件73c的上表面上。在上绝缘薄膜80的预定部分形成了焊球81，它连接在第三上配电线77c的连接条带上。如图44所示，在预定的切开步骤之后，获得了多个如图37所示的半导体器件。
(第一实施例的第十六种改进型)
图45是按照本发明的第一实施例的第十六种改进型的半导体器件的断面图。先准备一个与图1中所示相同的半导体器件。所准备的半导体器件将称之为第一半导体块81。第一半导体块81的所有焊球46都布置在仅围绕着半导体结构部件23，并且其直径稍微小于图1中所示的焊球的直径。
准备一个几乎与图24中所示的同样的半导体器件，只是垂直电连接构件82在埋设件34中形成。所准备的半导体器件将称之为第二半导体块83。第二半导体块83借助于把第二半导体块83的埋设件34中的垂直电连接构件82的下表面连接在第一半导体块81的焊球46上，从而安装在第一半导体块81上。
(第一实施例的第十七种改进型)
图46是按照本发明的第一实施例的第十七种改进型的半导体器件的断面图。准备一个几乎与图24中所示的同样的半导体器件，只是垂直电连接构件84在埋设件34中形成的。所准备的半导体器件将称之为半导体块85。
在半导体块85中，一层第一绝缘薄膜86覆盖在半导体结构部件23、埋设件34和密封薄膜36的上表面上并图案化。在第一绝缘薄膜86的上表面上形成了多个相互连接件87，它连接在垂直电连接构件84的上表面上。在包括相互连接件87在内的第一绝缘薄膜86的上表面上覆盖了一层第二绝缘薄膜88。在没有被第二绝缘薄膜88覆盖、因而暴露出来的相互连接件87的连接条带上形成了小直径的焊球89。
具有几乎与图1中所示的结构相同的多个半导体结构部件23，通过把半导体结构部件23的圆柱形电极32连接在半导体块85的焊球89上，而安装在半导体块85上。
(第一实施例的第十八种改进型)
作为按照本发明的第一实施例的示于图47中的第十八种改进型，用LSI或类似物制成的第一和第二半导体芯片91和92可以安装在半导体块85上。所有没有被半导体块85的第二绝缘薄膜88覆盖而露出的相互连接件87的连接条带仅布置在半导体结构部件23的周围。
第一和第二半导体芯片91和92都具有把多个连接条带91b和92b布置在芯片主体91a和92a周边上的结构。第一半导体芯片91的平面尺寸几乎等于半导体结构部件23的尺寸。第二半导体芯片92的平面尺寸稍小于半导体芯片91的尺寸。
第一半导体芯片91借助于一层粘接剂层93装在半导体块85的绝缘薄膜88的上部中央表面上。连接条带91b通过电线94连接在没有被半导体块85的第二绝缘薄膜88覆盖而暴露出来的相互连接件87的连接条带上。第二半导体芯片92借助于一层粘接剂层95装在第一半导体芯片91的上部中央表面上。连接条带92b通过电线96连接在没有被半导体块85的第二绝缘薄膜88覆盖而暴露出来的相互连接件87的连接条带上。在包括第一和第二半导体芯片91和92以及电线94和96在内的绝缘薄膜88的上表面上，形成了一层用环氧树脂或类似物制成的密封薄膜97。
(第一实施例的第十九种改进型)
图48是按照本发明的第一实施例的第十九种改进型的半导体器件的断面图。准备一个几乎与图1中所示的半导体器件一样的半导体器件，但没有布置第二上配电线43、第三上绝缘薄膜44和焊球46。在这种情况下，埋设件34的一侧34a的二维宽度达到一定的程度。
一条第一上配电线39的一端延伸到埋设件34的一侧34a的端面。靠近这个端面的一部分形成了一个连接端子39d。在第二上绝缘薄膜41包括第一上配电线39但除去包括连接端子39d的部分的上表面上，借助于一层粘接剂层101形成了一层屏蔽金属层102。这层金属层102是，例如，用厚度为几十微米的铜箔形成的。
这种半导体器件的具体应用的例子是存储模块，例如，具有少量端子的DRAM，这种模块必须表现出连接在硅基片24(芯片部分)和一个模块之间时对于温度循环的可靠性。
(第一实施例的第二十种改进型)
作为按照本发明的第一实施例的示于图49中的第二十种改进型，可以把两个去掉基板21的如图48所示的半导体器件用粘接剂层22互相粘接起来。
作为一种修理的方法，当半导体结构部件23中的如图48中所示的半导体器件是次品时，可以用激光器照射把有些第一上配电线39切下来，而不必借助于粘接剂层101来粘接金属层102，并且这个有缺陷的半导体结构部件23可以作废。如图50所示，可以把另一个无缺陷的半导体结构部件23A装上去。在这种情况下，可以用CO2激光器照射在第一上绝缘薄膜41的预定部分上开孔。由导电树脂或类似物的导电构件103可以埋在孔中。可以借助于焊料(图中未示出)把这个无缺陷的半导体结构部件23A的圆柱形电极32连接在导电构件103上。
(第一实施例的其它制造方法)
例如，准备一个构件，其中的半导体结构部件23没有任何处于如图9所示的状态的密封薄膜33。更具体的说，如图5所示，保护薄膜27、配电线31和圆柱形电极32都在处于晶片状态的硅基片24上形成，而在硅基片上则形成了连接条带25和绝缘薄膜26。然后，把所形成构件切开，其上没有任何密封薄膜33。
例如，在图10所示的制造步骤中，密封薄膜33和36可以用同样的密封材料同时在要形成密封薄膜33和36的区域中形成。密封薄膜33和36(这两层密封薄膜成为一个整体，没有边界)的上表面可以抛光到图11所示的状态。
(第二实施例)
图51是按照本发明的第二实施例的一种半导体器件的放大断面图。这种半导体器件包括一块用硅、玻璃、陶瓷、树脂、金属或类似物制成的扁平方形基板21。在基板21的上表面形成了一层用粘接剂、压敏粘接剂薄膜、双面粘接带或类似物做成的粘接剂层22。
尺寸稍微比基板21小一些的扁平方形半导体结构部件23的下表面粘接在粘接剂层22上方中央表面上。半导体结构部件23与本发明的第一实施例中所描述的相同。同样的标号表示同样的部分，并省略了对它们的描述。
在粘接剂层22的上表面上围绕着半导体结构部件23形成了一层环氧树脂密封薄膜(绝缘薄膜)36，使得密封薄膜36的上表面与一层密封薄膜33齐平。在密封薄膜33和36的上表面、以及圆柱形电极32的上表面上，形成了一层用光敏或者非光敏聚酰亚胺制成的第一上绝缘薄膜37。在第一上绝缘薄膜37与圆柱形电极32的上中心表面相对应的部分形成了孔38。在各圆柱形电极32的通过孔38暴露出来的上表面到第一上绝缘薄膜37的上表面的预定部分，形成了由第一下金属层39a和在该第一下金属层39a上形成的第一上金属层39b所构成的第一上配电线39。
在包括第一上配电线39在内的第一上绝缘薄膜37的整个上表面上，形成了一层由光敏或非光敏聚酰亚胺或类似物制成的第二上绝缘层41。在第二上绝缘薄膜41的与第一上配电线39的连接条带相对应的部分上形成了多个孔42。在各第一上配电线39的连接条带通过孔42暴露出来的上表面到第二上绝缘薄膜41的上表面的预定部分，形成了由第二下金属层43a和在该第二下金属层43a上形成的第二上金属层43b所构成的第二上配电线43。
在包括第二上配电线43在内的第二上绝缘薄膜41的整个上表面上形成了由光敏或非光敏聚酰亚胺或类似物制成的第三上绝缘层44。在第三上绝缘薄膜44的与第二上配电线43的连接条带相对应的部分上形成了多个孔45。在各个孔45上方和内部形成了焊球(凸起的连接端子)46，并且，这些焊球46与第二上配电线43的连接条带连接。这些焊球46在第三上绝缘薄膜44上排列成矩阵。
基板21的尺寸稍微比半导体结构部件23大一点，以便布置焊球46的范围稍大于半导体结构部件23的尺寸，以适应硅基片24上连接条带25数量的增加，并且把连接条带25的尺寸和布置间隔定得大于圆柱形电极32的尺寸和布置间隔。
布置成矩阵的第二上配电线43的连接条带(在第三上绝缘薄膜44的孔45中的部分)，不仅布置在与半导体结构部件23相对应的区域中，也布置在围绕着半导体结构部件23的密封薄膜36的区域中。在排列成矩阵的焊球46中，至少最外部的焊球46布置成围绕着半导体结构部件23。
在这种情况下，作为一种改进型，第二上配电线43的所有连接条带都可以布置成围绕着半导体结构部件23。上配电线可以只由一层形成，即，第一上配电线39，以及至少最外部的连接条带可以布置成围绕着半导体结构部件23。
按照本发明，在半导体结构部件23上形成了覆盖该半导体结构部件23的上表面的第一上绝缘薄膜37、通过在第一上绝缘薄膜37上形成的孔38与圆柱形电极32连接的第一上配电线39、以及覆盖半导体结构部件23的侧表面的绝缘薄膜36，在这个半导体结构部件23中，不仅是连接条带25和绝缘薄膜26，而且还有保护薄膜27、配电线31、圆柱形电极32、密封薄膜33等等，都在硅基片24上形成。
通常，圆柱形电极的高度必须在100～200微米，以便减小由于硅基片和电路板之间的热膨胀系数的不同而在圆柱形电极上造成的应力。如上所述，在本发明中，第一上配电线39和第一上绝缘薄膜37都是在圆柱形电极32上形成的。由于第一上配电线39和第一上绝缘薄膜37起缓解应力的作用，所以圆柱形电极32的高度可以降低到50～100微米左右。由于圆柱形电极32较高，加强了缓解应力的作用。根据所要粘接的电路板，圆柱形电极32可以做成平常的高度。
下面，说明半导体器件的制造方法的例子。首先，按照第一实施例中图2～8所示的步骤制成半导体结构部件23或类似物。
如图52所示，半导体结构部件23的硅基片24的下表面粘接在粘接剂层22的上表面的预定部分上。如图53所示，在包括半导体结构部件23在内的粘接剂层22的上表面上用印制的方法形成一层用聚酰亚胺、环氧树脂或类似物制成的密封薄膜36，使得密封薄膜36的厚度稍微比半导体结构部件23的高度高一些。在这种情况下，半导体结构部件23的上表面就被密封薄膜36所覆盖。如图54所示，适当地对密封薄膜36和半导体结构部件23的上表面进行抛光，把圆柱形电极32的上表面暴露出来。
还是在如图52所示的制造半导体结构部件23的过程中，在包括圆柱形电极32和配电线31在内的保护薄膜27的上表面上，形成一层密封薄膜33，与上面说过的一样，使得这层密封薄膜33的厚度稍微大于圆柱形电极32的高度。适当地对密封薄膜33和圆柱形电极32的上表面进行抛光，把圆柱形电极32的上表面暴露出来。因此，要进行两次抛光步骤。
下面，说明可以减少抛光步骤的数量的情况。准备一个构件，其中的半导体结构部件23处于没有如图52所示的任何密封薄膜33的状态。即，保护薄膜27、配电线31和圆柱形电极32都在处于晶片状态的半导体基片上形成，在这种基片上形成了连接条带25和绝缘薄膜26。然后，把制成的构件切开，其上没有任何密封薄膜33。
在图53所示的步骤中，用同一种密封材料在要形成密封薄膜33和36的区域上形成密封薄膜33和36。圆柱形电极32的上表面与密封薄膜33和36一起抛光(两种密封薄膜成为一体，没有任何边界)。换言之，通过把形成密封薄膜的步骤减少到一个，就能把抛光步骤减少到一个。
当完成了一次抛光步骤时，由于电镀成形的缘故，处于图52所示的状态的半导体结构部件23的圆柱形电极32的高度是不同的。当完成了两次抛光步骤时，处于图52所示的状态的半导体结构部件23的高度就均匀了。在图52所示的状态下，能提前把各半导体结构部件23的高度做得均匀。
在完成图54中所示的抛光步骤时，就能完成如图12～18中所示的各个步骤，获得如图51中所示的半导体器件。
作为如图51中所示的制造半导体器件的方法，可以应用使用如图19和20中所示的另一基板60的第一实施例的方法。
作为第二实施例中的另一种半导体器件制造方法，也可以应用如图21和22中所示的第一实施例的方法。
(第二实施例的第一种改进型)
在图53所示的制造步骤中，在半导体结构部件23的硅基片24的下表面上形成了粘接剂层22。这种粘接剂层22粘接在基板21的上表面的预定部分上。在这种情况下，就能像本发明的第二实施例的图55中所示的第一改进型那样获得一个半导体器件。
在所获得的半导体器件中，例如，硅基片24的下表面通过粘接剂层22附着在基板21的上表面上。硅基片24或类似物的侧表面则借助于密封薄膜36粘接在基板21的上表面上。半导体结构部件23粘接在基板21上的粘接强度能增强到一定的程度。
(第二实施例的第二种改进型)
图56表示按照本发明的第二实施例的第二种改进型的半导体器件的断面图。这种半导体器件与图51中所示的半导体器件不同，它没有基板21和粘接剂层22。
在制造这种按照第二实施例的第二种改进型的半导体器件时，在形成如图56所示的焊球46之后，从粘接剂层22上撕下基板21，或者用抛光、刻蚀或类似的方法除掉基板21和粘接剂层22。在相邻的半导体结构部件23之间切开三层绝缘薄膜44、41、37，和密封薄膜36，便获得了多个如图56中所示的半导体器件。所获得的半导体器件没有基板21和粘接剂层22，所以它的轮廓高度可以做得较低。
(第二实施例的第三种改进型)
在用抛光、刻蚀或类似的方法除掉基板21和粘接剂层22之后，适当抛光硅基片24以及密封薄膜36的下表面。在相邻的半导体结构部件23之间切开三层绝缘薄膜44、41、37，和密封薄膜36，便获得了多个如图57中所示的，按照本发明的第二实施例的第三种改进型的半导体器件。所获得的半导体器件的轮廓高度可以降低很多。
在形成焊球46之前，可以用抛光、刻蚀或类似的方法除掉基板21和粘接剂层22。(如有需要，硅基片24和密封薄膜36的下表面也进行适当抛光。)然后，就可以形成焊球46，并在相邻的半导体结构部件23之间切开三层绝缘薄膜44、41、37和密封薄膜36。
(第二实施例的第四种改进型)
图58表示按照本发明的第二实施例的第四种改进型的半导体器件的断面图。这种半导体器件与图51中所示的半导体器件不同之处是，有一层散热金属层63粘接在上述粘接剂层22的下表面上。这种金属层63是用，例如，厚度为几十微米的铜箔制成的。
在制造这种按照第二实施例的第四种改进型的半导体器件时，在形成如图10所示的焊球46之后，用抛光、刻蚀或类似的方法除掉基板21。把金属层63粘接在粘接剂层22的整个下表面上。在相邻的半导体结构部件23之间切开三层上绝缘薄膜44、41和37、粘接剂层22和金属层63，便获得了多个如图58中所示的半导体器件。
粘接剂层22也可以用抛光、刻蚀或类似的方法除掉。(如有需要，硅基片24和密封薄膜36的下表面也进行适当抛光。)金属层63可以借助于一层新的粘接剂层粘接在硅基片24和密封薄膜36的下表面上。
(第二实施例的第五种改进型)
可以把构件切开成一组两个或者几个半导体结构部件23。例如，图59中所示的作为本发明的第二实施例的第十五种改进型，这种构件就是切开成一组三个半导体结构部件23，获得一个多芯片模式的半导体器件。一组三个半导体结构部件23可以是同样类型的，也可以是不同类型的。
图59中，为了便于表示，省略了配电线31、39和43的下金属层。为了便于表示，没有清楚地表示第二上配电线43的连接条带(焊球46)是否布置在围绕着半导体结构部件23的密封薄膜36上。实际上，连接条带都布置在密封薄膜36上。这一点也适用于以下的实施例。
图59中，半导体结构部件23粘接在粘接剂层22的上表面上。与普通的粘接不同，粘接剂的找平不需要很高的精度，各半导体结构部件23之间的布置间隔可以减小到最小。当半导体结构部件23之间的布置间隔为最小时，至少有一些第二上配电线43可以布置在密封薄膜36上。
(第二实施例的第六种改进型)
在图59所示的例子中，只有焊球46在第二上配电线43的连接条带上形成，但，在本发明中不仅限于此。例如，如图60中所示的本发明的第二实施例的第六种改进型，连接条带112可以在第二上配电线43的连接条带上形成。在连接条带112上可以布置焊球46、用LSI或类似物制成的半导体芯片113、以及用电容器或者电阻器制成的芯片构件114。
在这种情况下，半导体芯片113和芯片构件114都布置在第三绝缘薄膜44的上中心表面上。焊球46布置在第三上绝缘薄膜44的上表面的周边。上述半导体芯片113通过在芯片主体113a的下表面的周边布置多个隆起的电极113b而构成。半导体芯片113的隆起的电极113b通过焊球(图中未示出)电连接在连接条带112上。在芯片主体113a与第三上绝缘薄膜44之间填充了绝缘材料115。在芯片构件114的两侧的电极通过焊料构件116连接在连接条带112上。
(第二实施例的第七种改进型)
在图60中，芯片构件114等是安装在用一组三个半导体结构部件23构成的构件的中央，而焊球46是在其周边形成的。但，本发明不仅限于此。例如，在图61中所示的本发明的第二实施例的第七种改进型中，围绕着一个半导体结构部件23的密封薄膜36的尺寸可以设计成大到一定的程度。芯片构件114等可以安装在布置在第三上绝缘薄膜44的中央的连接条带112上。连接销117的下部可以通过焊料构件(图中未示出)与布置在周边的连接条带112连接。这些连接销117都焊接在连接条带112上。虽然图中没有表示，但这些连接销117都插入在电路板上形成的通孔中，并且焊接在下表面上围绕着这些通孔形成的条带上。
(第二实施例的第八种改进型)
图62是表示按照本发明的第二实施例的第八种改进型的半导体器件的断面图。下面，将与制造方法结合在一起，说明这种半导体器件的结构。请参阅图59，准备一个半导体器件，除掉其中的基板21，并且没有图59中的任何焊球46。下面，这种准备好的半导体器件称为半导体块121。
尺寸稍微大于半导体块121的散热金属板122的上表面的中央粘接在半导体块121的粘接剂层22的下表面上。在金属板122的上表面上围绕着半导体块121用模制或者印制法形成了一层密封薄膜123，使得密封薄膜123的上表面与半导体块121的第三上绝缘薄膜44的上表面齐平。可以把粘接剂层22除掉，把金属板122布置在模具中，而半导体块121可以布置在金属板122的上表面的中央。
第三上配电线(包括第三下金属层)124在第三上绝缘薄膜44和密封薄膜123的上表面上形成，并连接在第二上配电线43的连接条带上。在包括第三上配电线124的第三上绝缘薄膜44的上表面上形成了一层第四上绝缘薄膜125。在第四上绝缘薄膜125与第三上配电线124的连接条带相对应的部分上形成了孔126。在孔126中和围绕着孔126的第四上绝缘薄膜125上形成了连接条带127，并将其连接在第三上配电线124的连接条带上。
在用电容器或者电阻器构成的每一个芯片构件128的两侧的电极都通过焊料构件129连接在半导体块121上的连接条带127的上表面上。所有连接销130的下部都通过焊料(图中未示出)连接在密封薄膜123上的连接条带127的上表面上，从而获得如图62所示的半导体器件。
(第二实施例的第九种改进型)
图63是表示按照本发明的第二实施例的第九种改进型的半导体器件的断面图。下面，将与制造方法结合在一起，说明这种半导体器件的结构。再请参阅图59，准备一个半导体器件，除掉其中的基板21，并且没有图59中的形成任何焊球46。下面，把这种准备好的半导体器件称为半导体块131。为便于说明，在图59与63之间，第二上配电线(包括第二上金属层)43的布置是不同的。图63中，连接条带132是在第三上绝缘薄膜44的上表面的预定位置上形成的，并且连接在第二上配电线43的连接条带上。
准备一块柔性接线板133。这块柔性接线板133有一块薄膜基片135，在其中央有一个尺寸稍大于半导体块131的孔134。在薄膜基片135的上表面上形成了一个相互连接件136。这个相互连接件136的一端突入孔134中，起一个连接端子136a的作用。在包括相互连接件136在内的薄膜基片135的上表面上形成了一层保护薄膜137。在保护薄膜137与相互连接件136的另一端相对应的部位形成了一个孔138。一个焊球139布置在通过孔138暴露出来的相互连接件136的另一端上。在柔性接线板133准备好时，还没有形成焊球139。
柔性接线板133的连接端子136a用焊料(图中未示出)连接在布置在半导体块131的周边上的连接条带132上。用模制或印制的方法在柔性接线板133的绕着半导体块131的下表面上形成一层密封薄膜140，使得密封薄膜140的下表面与半导体块131等的硅基片24的下表面齐平。一块散热金属板142通过粘接剂层141粘接在半导体块131等的硅基片24的下表面和密封薄膜140的下表面上。
在各个用一个电容器或者电阻器构成的芯片构件143的两侧的电极通过焊料构件144连接在布置在半导体块131中央的连接条带132的上表面上。在通过孔138而暴露出来的柔性接线板133的相互连接件136的另一端上形成了一个焊球139，即可获得如图63所示的半导体器件。
(第二实施例的第十种改进型)
如图64中的本发明的第二实施例的第十种改进型所示，在如图63所示的例子中，密封薄膜140周边上的部分可以做得比靠近半导体块131的周边的表面的密封薄膜140薄。在这种情况下，密封薄膜140是用模制法形成的。
(第二实施例的第十一种改进型)
图65是表示按照本发明的第二实施例的第十一种改进型的半导体器件的断面图。下面，将与制造方法结合在一起，说明这种半导体器件的结构。再请参阅图59，准备一个半导体器件，除掉其中的基板21和粘接剂层22。下面，把这种准备好的半导体器件称为半导体块151。在这种情况下，图65中所示的焊球的直径稍微比图59中所示的焊球小一些，并形成为圆柱形焊料凸起46A。
准备一块柔性接线板152。这块柔性接线板152有一块尺寸稍大于半导体块151的薄膜基片153。在薄膜基片153的上表面上形成了相互连接件154。在薄膜基片135与相互连接件154的一端相对应的部分上形成通孔155。在包括相互连接件154的薄膜基片135的上表面上形成了一层保护薄膜156。在保护薄膜156的与相互连接件154的另一端相对应的部位形成了一个孔157。一个焊球158布置在通过孔157暴露出来的连接件154的另一端上。在柔性接线板152准备好时，还没有形成焊球158。
半导体块151的焊料凸起46A插入柔性接线板152的通孔155中。各焊料凸起46A在通孔155中连接到相应的相互连接件154的一端的下表面上。用模制或印制法在柔性接线板152的围绕着半导体块151的下表面上性形成一层密封薄膜159，使得密封薄膜159的下表面与半导体块151等的硅基片24的下表面齐平。
一块散热金属板161通过粘接剂层160粘接在半导体块151等的硅基片24的下表面和密封薄膜159的下表面上。在通过柔性接线板152的孔157而暴露出来的各相互连接件154的另一端形成了一个焊球158。因此，就能获得如图65所示的半导体器件。
(第二实施例的第十二种改进型)
图66是表示按照本发明的第二实施例的第十二种改进型的半导体器件的断面图。这种半导体器件与图59中所示的半导体器件很大的不同之处是，没有设置焊球46，而代之以柔性布线板171。
在柔性布线板171上，在薄膜基片172的一个表面上形成了一个连接件173。一层保护薄膜174在薄膜基片172的一个表面上形成，除了由上述连接件173的两端形成的连接端子173a之外(另一个连接端子173a未在图中表示)。在第三上绝缘薄膜44的上表面的一端形成了多个连接端子175，并连接在预定的第二上配电线43的连接条带上。上述柔性布线板171的一个连接端子173a通过各向异性的导电粘接剂或者焊料(图中未示出)连接在连接端子175上。
连接条带176在剩下的第二上配电线43的连接条带上形成。一个用电容器或者电阻器形成的芯片零件177和一个CSP型半导体结构部件178安装在连接条带176上。在这种情况下，上述半导体结构部件178可以采用与半导体结构部件23同样的结构。半导体结构部件178的圆柱形电极179下表面都通过焊料(图中未示出)连接在连接条带176的上表面上。
(第二实施例的第十三种改进型)
图67是表示按照本发明的第二实施例的第十三种改进型的半导体器件的断面图。在这种半导体器件中，把半导体块181与半导体块182用粘接剂层22互相粘接在一起。半导体块181是把图59中所示的半导体器件上的基板21去掉了，而半导体块182则是把图60中所示的半导体器件上的基板21和粘接剂层22去掉了。在这种情况下，只有多个半导体芯片113安装在上半导体块182上。
半导体块181和半导体块182借助于图66中所示的柔性布线板171而互相连接在一起。更具体的说，在上半导体块182的第三上绝缘薄膜44的上表面一端形成了多个连接端子175，并连接在预定的上配电线43A的连接条带上。柔性布线板171的一个连接端子173a通过一种各向异性的导电粘接剂或者焊料(图中未示出)连接在连接端子175上。
在下半导体块181的第三上绝缘薄膜44的下表面的一端由一条预定的第二上配电线43B形成了一个连接端子。柔性布线板171的另一个连接端子173b通过一种各向异性的导电粘接剂(或者焊料)183连接在由一条预定的第二上配电线43B形成的连接端子上。
(第二实施例的第十四种改进型)
图68是表示按照本发明的第二实施例的第十四种改进型的半导体器件的断面图。这种半导体器件与图67中所示的半导体器件很大的不同之处是，上述柔性布线板171作得更长些，并且通过一层粘接剂层201连接在下半导体块181的第三上绝缘薄膜44的下表面上。
在这种情况下，上述焊球46通过在粘接剂层201、保护薄膜174和薄膜基片172上形成的孔202凸出在薄膜基片172的外面。柔性布线板171的另一个连接端子173b借助于布置在粘接剂层201和保护薄膜174上形成的孔203中的焊料元件204，连接在由另一个半导体块181两端的预定的第二上配电线43B形成的连接端子上。
(第三实施例)
图69是按照本发明的第三实施例的半导体器件的断面图。这种半导体器件具有一块用硅、玻璃、陶瓷、树脂、金属等等制成的扁平方形基板21。在这块基板21的上表面上形成了一层用粘接剂、压敏粘接剂薄膜、双面粘接剂带或类似物制成的粘接剂层22。一个尺寸稍微比基板21小一些的扁平方形半导体结构部件223的下表面，粘接在粘接剂层22的上部中央表面上。
这种半导体结构部件223包括下列部分：一块硅基片24；多个在硅基片24的上表面的周边上形成的连接条带25；一层在硅基片24的上表面上由氧化硅或类似物形成并具有用来暴露连接条带25中心的孔28的绝缘薄膜26；一层用光敏或者非光敏聚酰亚胺或类似物制成的保护薄膜27；以及从连接条带25通过保护薄膜27上的孔28暴露的上表面到保护薄膜27的上表面的预定部分形成的配电线31。各配电线31具有由下金属层31a和在下金属层31a上形成的上金属层31b构成的层状结构。
在图69中，为了便于说明，在保护薄膜27的孔28中只有下金属层31a。但，实际上，也有上金属层31b。
在包括半导体结构部件223的配电线31和粘接剂层22的上表面的保护薄膜27的上表面上围绕着半导体结构部件223形成了一层环氧树脂的密封薄膜(绝缘薄膜)36。在密封薄膜36与配电线31的条带相对应的部分上形成了若干孔38。从配电线31通过孔38暴露的条带上表面到密封薄膜36的上表面的预定部分形成了上打底金属层43a。在上打底金属层43a的整个上表面上形成了上金属层43b。上打底金属层43a和上金属层643b形成了配电线43。
在包括上配电线43在内的密封薄膜36的整个上表面上，形成了一层用阻焊剂或类似物制成的绝缘薄膜44。在绝缘薄膜44与上配电线43的连接条带43c相对应的部分形成了孔45。在孔45内部和上方形成了焊球46，并使其与上配电线43的连接条带43c连接。这多个焊球46在绝缘薄膜44上排成矩阵。
基板21的尺寸稍微比半导体结构部件223的大一些，以便把布置焊球46的区域设定得比半导体结构部件223的尺寸稍微大些，与在硅基片24上的连接条带25的数量的增加相对应，并且把连接条带43c的尺寸和布置间隔设定得大于连接条带25的尺寸和布置间隔。
排成矩阵的上配电线43的连接条带43c不仅布置在与半导体结构部件223相应的区域内，也布置在与围绕半导体结构部件223的密封薄膜36相对应的区域内。在排成矩阵的焊球46中，至少最外部的焊球46布置成围绕着半导体结构部件223。
下面，说明制造半导体器件的方法的例子。如图70所示，按照第一实施例中的如图2～4所示的各个步骤，在处于晶片状态的硅基片24上形成铝制连接条带25、氧化硅绝缘薄膜26、以及光敏聚酰亚胺保护薄膜27。在保护薄膜27上形成了分别通过层叠下金属层31a和上金属层31b构成的配电线31。把一层如图3所示的抗镀薄膜51撕掉，并且利用上金属层31b作为防护膜把下金属层31a的不需要的部分刻蚀掉。
把所形成构件切开成多个如图70所示的半导体结构部件223。
如图71所示，准备一个构件，其中，在可以做成多个如图69所示的基板21的整个基板21的上表面上形成了一层粘接剂层22。半导体结构部件223的硅基片24的下表面粘接在粘接剂层22的上表面的预定部分上。
如图72所示，用印制、模制或类似的方法在包括多个半导体结构部件223在内的粘接剂层22的整个上表面上形成一层环氧树脂密封薄膜36，使得这层密封薄膜36的厚度稍微大于半导体结构部件223的高度。在这种状态下，半导体结构部件223的上表面就被这层密封薄膜36所覆盖。如有需要，对这层密封薄膜36的上表面进行抛光和整平。用光刻蚀或者CO2激光器照射在密封薄膜36与配电线31的条带相对应的部分上形成孔38。
通过无电镀铜在密封薄膜36包括配电线31通过孔38露出的条带在内的整个上表面上形成上打底金属层43a。在上打底金属层43a的上表面上加上一层图案化的抗镀薄膜57。在这种情况下，便在抗镀薄膜57与形成上配电线43的区域相对应的各部分上形成了孔58。利用上打底金属层43a作为电镀电流通道进行镀铜，在抗镀薄膜57的孔58中的上打底金属层43a的上表面上形成上金属层43b。
撕下抗镀薄膜57，用上金属层43b作为防护膜把上打底金属层43a的不需要的部分刻蚀掉。如图74所示，只有在上金属层43b下方的上打底金属层43a留了下来。
如图75所示，在包括上配电线43在内的密封薄膜36的整个上表面上形成一层阻焊绝缘薄膜44。在绝缘薄膜44与上配电线43的连接条带43c相对应的部分上形成孔45。在孔45内部和上方形成焊球46，并使其与上配电线43的连接条带43c连接。
如图76所示，在相邻的半导体结构部件223之间切开绝缘薄膜44、密封薄膜36、粘接剂层22和基板21，获得多个如图69所示的半导体器件。
在用这种方法获得的半导体器件中，用非电镀覆法(或者喷镀法)和电镀法形成连接在半导体结构部件223的配电线31上的上打底金属层43a和上金属层43b。半导体结构部件223的配电线31和配电线43能电连接起来，而不必粘接。
上配电线43用电镀法直接粘接在半导体结构部件223的配电线31的条带上。只要孔38有10μm×10μm的方形面积、或者同等的圆形面积，上绝缘薄膜44的孔38就有足够的强度。
相反，在图84中所示的常用的半导体芯片中，凸起电极3的直径大约是100～150μm(通常间距是两倍)。与把凸起电极与配电线粘接起来的通常的方法相比，配电线31的条带的尺寸片要小得多。因此，连接在配电线31的条带上的连接条带43c的尺寸和布置间隔能大大减小，于是工艺过程的效率就提高了。
由于能减小连接条带43c的尺寸和布置间隔，所以具有上配电线的本发明的半导体器件也能把尺寸缩小。
在以上所述的制造方法中，半导体结构部件223是布置并粘接在基板21的粘接剂层22的预定部分上的。在多个半导体结构部件223上，一次就把密封薄膜36、上打底金属层43a、上配电线43、绝缘薄膜44和焊球46都形成了。再把所形成构件切开成多个半导体器件，就能简化制造的工艺过程。
可以把多个半导体结构部件223和基板21一起进行输送，于是就能进一步简化制造工艺过程。如果基板21的外轮廓尺寸是恒定的，则输送装置就能通用，而与所制造的半导体器件的外轮廓尺寸无关。
在图69所示的半导体器件中，保护薄膜27、密封薄膜36和绝缘薄膜44都层叠在硅基片24上。这三层树脂层能减小由于硅基片24与电路板之间的热膨胀系数不同而造成的应力。
作为制造图69中所示的半导体器件的一种方法，可以应用图19和20中所示的使用另一种基板60的第一实施例的方法。
作为第三实施例的另一种半导体器件的制造方法，也可以应用图21和22中所示的第一实施例的方法。
(第三实施例的第一种改进型)
在图71所示的制造步骤中，粘接剂层22是在半导体结构部件223的硅基片24的下表面上形成的，并粘接在基板21上表面的预定部分上。在这种情况下，能获得如图77所示的本发明的第三实施例三第一改进型那样的半导体器件。
在所制成的半导体器件中，硅基片24的下表面通过粘接剂层22粘接在基板21的上表面上。硅基片24等的侧表面则通过密封薄膜36连接在基板21的上表面上。半导体结构部件223粘接在基板21上的粘接强度可以在一定程度上增加。
(第三实施例的第二种改进型)
图78是按照本发明的第三实施例的第二种改进型的半导体器件的断面图。这种半导体器件与图69中所示的半导体器件的不同之处是，没有基板21和粘接剂层22。
在制造按照第三实施例的半导体器件时，如图75所示，在形成焊球46之后，从粘接剂层22上撕掉基板21，或者用抛光、刻蚀或类似的方法除去基板21和粘接剂层22。在相邻的半导体结构部件223之间切开绝缘薄膜44和密封薄膜36，便获得了多个如图78所示的半导体器件。所获得的半导体器件没有基板21和粘接剂层22，并且外形可以做得较低。
(第三实施例的第三种改进型)
图75中，基板21和粘接剂层22已经除掉，并且硅基片24和绝缘薄膜36的下表面适当地抛光。在相邻的半导体结构部件223之间切开绝缘薄膜44和密封薄膜36，便获得了多个如图79所示的按照本发明的第三实施例的第三改进型的半导体器件。所获得的半导体器件的外形可以做得很低。
在形成焊球46之前，可以用抛光、刻蚀或类似的方法除去基板21和粘接剂层22。(如有需要，对硅基片24和密封薄膜36的下表面进行适当的抛光)这样就能形成焊球46，并在相邻的半导体结构部件223之间切开绝缘薄膜44和密封薄膜36。
(第三实施例的第四种改进型)
图80是按照本发明的第三实施例的第四种改进型的半导体器件的断面图。这种半导体器件与图69中所示的半导体器件的不同之处是，在粘接剂层22的下表面上粘接了一层散热金属层61。这种金属层61用例如厚度为几十微米的铜箔制成。
(第三实施例的第五种改进型)
在图69所示的例子中，是在相邻的半导体结构部件223之间切开构件的。但，本发明不仅限于此，也可以把构件切开成一组两个或者更多的半导体结构部件223。例如，如图81中的本发明的第三实施例的第五种改进型所示，可以把构件切成三个一组的半导体结构部件223，获得多芯片模式的半导体器件。三个一组的半导体结构部件223可以是同样类型的，也可以是不同类型的。
(第三实施例的第六种改进型)
图82是按照本发明的第三实施例的第六种改进型的半导体器件的断面图。这种半导体器件与图69中所示的半导体器件的不同之处是，在这种半导体结构部件223中，在包括配电线31在内的保护薄膜27的上表面上形成用光敏聚酰亚胺或类似物制成的上保护薄膜262，并且，在保护薄膜262与配电线31的条带相对应的那些部分上形成了孔263。
(第三实施例的第七种改进型)
图83是按照本发明的第三实施例的第七种改进型的半导体器件的断面图。这种半导体器件与图69中所示的半导体器件的不同之处是，在粘接剂层22的上表面上形成了围绕着半导体结构部件223的方形框架状埋设件34。
在这种情况下，埋设件34的厚度可以等于硅基片24的厚度、一个包括绝缘薄膜26厚度的厚度、一个包括保护薄膜27厚度的厚度，或者一个包括配电线31厚度的厚度。因此，埋设件34的上表面被密封薄膜36所覆盖。上述密封薄膜36填充在半导体结构部件223和埋设件34之间。
(其它实施例)
在第一到第三的各个实施例中，可以应用其他实施例中的改进型，也可以把两种不同实施例的各种改进型适当地结合起来。

Claims (38)

1.一种半导体器件，包括：
半导体结构部件(23)，它具有一块半导体基片(24)，这块基片有一个表面、面向这个表面的另一个表面、以及在上述一个表面与另一个表面之间的多个侧表面，并且具有形成在上述一个表面上的集成电路元件、布置在上述一个表面上并与上述集成电路元件连接的多个连接条带(25)、一层用来覆盖半导体基片(24)的上述一个表面并具有用于暴露上述连接条带(25)的多个孔(28)的保护层(27)、以及连接在上述连接条带(25)上并布置在上述保护层(27)上且具有条带的多个导体(31)；
上绝缘层(37)，它完全覆盖除了条带之外、包括上述导体(31)在内的上述半导体结构部件(23)的上述一个表面；
密封构件(34或36)，它覆盖上述半导体结构部件(23)的至少一个侧表面；
上导体(43)，它在上绝缘层(37)上形成，并分别具有与上述条带电连接的端部和外连接条带，至少一个上导体的外连接条带布置在与密封构件(34或36)相对应的区域内。
2.如权利要求1所述的半导体器件，其特征在于，上述密封构件(34或36)覆盖上述半导体结构部件(23)的整个周边。
3.如权利要求1所述的半导体器件，其特征在于，在半导体结构部件(23)的半导体基片(24)与保护层(27)之间形成了一层用无机材料制成的绝缘层(26)。
4.如权利要求1所述的半导体器件，其特征在于，上述密封构件(34或36)和半导体结构部件(23)的上表面互相齐平。
5.如权利要求1所述的半导体器件，其特征在于，上述密封构件(34或36)和半导体结构部件(23)的下表面互相齐平。
6.如权利要求1所述的半导体器件，其特征在于，上述半导体结构部件(23)具有形成在上述导体(31)上的圆柱形电极(32)。
7.如权利要求1所述的半导体器件，其特征在于，上述半导体结构部件(23)包括形成在上述圆柱形电极(32)之间的密封构件(33)。
8.如权利要求1所述的半导体器件，其特征在于，它还包括一个基部构件(21)，这个基部构件支撑着上述半导体结构部件(23)和密封构件(34或36)。
9.如权利要求8所述的半导体器件，其特征在于，上述基部构件(21)是由散热材料制成。
10.如权利要求8所述的半导体器件，其特征在于，它还包括一层绝缘层(22)，绝缘层(22)把半导体结构部件(23)固定在基部构件(21)上。
11.如权利要求1所述的半导体器件，其特征在于，上述密封构件(34或36)包括一个埋设件(34)。
12.如权利要求11所述的半导体器件，其特征在于，上述埋设件(34)的厚度基本上与上述半导体结构部件(23)的厚度相同。
13.如权利要求11所述的半导体器件，其特征在于，在上述埋设件(34)与半导体结构部件(23)之间填充有绝缘材料(36)。
14.如权利要求1所述的半导体器件，其特征在于，与半导体结构部件(23)的导体(31)和上导体(43)连接的中间层导体(39)以及覆盖上述中间层导体(39)的中间层的介电层(41)布置在上导体(43)与半导体结构部件(23)之间。
15.如权利要求1所述的半导体器件，其特征在于，一层最上部的绝缘层(44)布置在除了上导体(43)的外连接条带之外、包括上述上导体(43)在内的上述介电层(41)的上表面上。
16.如权利要求15所述的半导体器件，其特征在于，凸出连接端子(46)布置在上导体(43)的外连接条带上。
17.如权利要求16所述的半导体器件，其特征在于，每一个凸出的连接端子(46)包括一个焊球。
18.如权利要求15所述的半导体器件，其特征在于，电连接在上述外连接条带之一上的电子元件(113、114)布置在最上层的绝缘层(44)上。
19.如权利要求15所述的半导体器件，其特征在于，连接销(117)布置在上述外连接条带之一上。
20.如权利要求1所述的半导体器件，其特征在于，它还包括一个电连接构件(79b、79c、84)，上述电连接构件电连接在一个上述上导体(43)上，并且通过密封构件(34或36)延伸到上述密封构件(34或36)的另一表面。
21.如权利要求20所述的半导体器件，其特征在于，它还包括一个导体(87)，这个导体布置在上述半导体结构部件(23)的另一个表面上，并且连接在上述电连接构件(84)上。
22.一种半导体器件，包括：
半导体结构部件(23)，它具有覆盖一块半导体基片(24)的一个表面、同时向外暴露凸出电极(32)的至少上表面的密封构件(33)；
上绝缘层(37)，它覆盖上述半导体结构部件(23)的整个表面；
密封构件(34或36)，它覆盖上述半导体结构部件(23)的一个侧表面；以及
上导体(43)，它在上述上绝缘层(37)上形成电连接在凸出电极(32)上、并且延伸到与上述密封构件(34或36)相对应的区域。
23.一种半导体器件，包括：
多个半导体结构部件(23)，每一个半导体结构部件都有一层有机绝缘薄膜(33)，有机绝缘薄膜(33)覆盖一块半导体基片(24)的一个表面，同时向外暴露电极(32)的至少上表面；
密封构件(36)，它覆盖各上述半导体结构部件(23)的一个侧表面；
上绝缘层(37)，它覆盖各上述半导体结构部件(23)的整个表面；以及
上导体(43)，它在上述上绝缘层(37)上形成、电连接在至少一个电极(32)上、并且延伸到与上述密封构件(34或36)相对应的区域。
24.一种半导体器件，包括：
第一半导体器件，包括：
半导体结构部件(73a)，它具有一层绝缘薄膜(33)，这层薄膜覆盖了一块半导体基片(24)的一个表面，同时向外暴露电极(78a)的至少上表面；一个密封构件(76a或75a)，它覆盖上述半导体结构部件(73a)的一个侧表面；以及上导体(77a)，它在上述半导体结构部件(73a)上形成，电连接在电极(78a)上，并且延伸到与上述密封构件(76a或75a)相对应的一个区域；以及
第二半导体器件，包括：
半导体结构部件(73c)，它具有一层绝缘薄膜(33)，这层薄膜覆盖了一块半导体基片(24)的一个表面，同时向外暴露一个电极(78c)的至少上表面；一个密封构件(76c或75c)，它覆盖上述半导体结构部件(73c)的一个侧表面；至少一个上导体(77c)，它在上述半导体结构部件(73c)上形成，电连接在电极(78c)上，并且延伸到与上述密封构件(76c或75c)相对应的一个区域；以及一个电连接构件(79c)，它布置在上述密封构件(76c或75c)中，并把上述上导体(77c)连接在上述第一半导体器件(73a)的一个上导体(77a)上。
25.一种制造半导体器件的方法，包括：
把多个半导体结构部件(23)布置在一块基板(21)上，在这些半导体结构部件中，在半导体基片(24)上形成了多个带有条带的导体(31)，使得上述半导体结构部件(23)互相分隔开来；
在包括多个半导体结构部件(23)在内的基板(21)的整个上表面上形成一层绝缘层(36、37)；
在绝缘层(36)的上表面上形成多个上导体(43)，这些上导体具有连接条带，并且将连接在上述半导体结构部件(23)的导体(31)的相应的条带上，以便把至少一个上述上导体(43)布置在上述半导体结构部件(23)之间形成的绝缘层(36)上；
把上述半导体结构部件(23)之间的绝缘层(36)切开，获得多个半导体器件，每一个半导体器件具有至少一个半导体结构部件(23)，在这个半导体结构部件中，上述上导体(43)的连接条带在上述半导体结构部件(23)以外的区域在绝缘层(36)上形成。
26.如权利要求25所述的制造半导体器件的方法，其特征在于，在切开绝缘层(36)时，把上述绝缘层(36)切成含有多个半导体结构部件(23)。
27.如权利要求25所述的制造半导体器件的方法，其特征在于，把上述半导体结构部件(23)布置在上述基板(21)上以便使上述半导体结构部件(23)互相分隔开来的步骤包括把一个埋设件(34)布置在上述半导体结构部件(23)之间。
28.如权利要求25所述的制造半导体器件的方法，其特征在于，上述多个导体(43)在半导体基片(24)上的保护层(27)上形成。
29.如权利要求25所述的制造半导体器件的方法，其特征在于，上述绝缘层(36)包括多个层，并且还包括在这些层(37、41、44)之间形成的多个层间导体(39)，上述层间导体连接半导体结构部件(23)的导体(31)和相应组的上导体(43)。
30.如权利要求25所述的制造半导体器件的方法，其特征在于，它还包括在除了上述上导体(43)的条带之外、包括上述上导体(43)在内的绝缘层(36)的上表面上形成最上层绝缘层(44)。
31.如权利要求30所述的制造半导体器件的方法，其特征在于，它还包括在上述上导体(43)的条带上形成凸出的连接端子(46)。
32.如权利要求31所述的制造半导体器件的方法，其特征在于，每一个凸出的连接端子(46)包括一个焊球。
33.如权利要求25所述的制造半导体器件的方法，其特征在于，它还包括切开上述绝缘层(36)以及也切开上述基板(21)。
34.如权利要求33所述的制造半导体器件的方法，其特征在于，它还包括在切开之前把另一块基板(60)布置在上述基板(21)的下方，以及在切开基板(21)之后，除去上述另一块基板(60)。
35.如权利要求25所述的制造半导体器件的方法，其特征在于，把上述半导体结构部件(23)布置在上述基板(21)上以使上述半导体结构部件(23)互相分隔开来的步骤包括把一个埋设件(34)布置在上述半导体结构部件(23)之间，以及切开在上述半导体结构部件(23)之间的上述绝缘层(36)包括切开上述埋设件(34)。
36.如权利要求35所述的制造半导体器件的方法，其特征在于，切开在上述半导体结构部件(23)之间的上述绝缘层(36)包括切开上述基板(21)。
37.如权利要求25所述的制造半导体器件的方法，其特征在于，它还包括在切开在上述半导体结构部件(23)之间的上述绝缘层之前除去上述基板(21)。
38.如权利要求37所述的制造半导体器件的方法，其特征在于，它还包括紧随着除去上述基板(21)使上述半导体基片(24)减薄。
CN038012693A 2002-08-09 2003-08-05 半导体器件及其制造方法 Expired - Lifetime CN1568546B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP232737/2002 2002-08-09
JP2002232737A JP3951854B2 (ja) 2002-08-09 2002-08-09 半導体装置およびその製造方法
JP2002232289A JP3918681B2 (ja) 2002-08-09 2002-08-09 半導体装置
JP232289/2002 2002-08-09
JP254695/2002 2002-08-30
JP2002254695A JP3888267B2 (ja) 2002-08-30 2002-08-30 半導体装置およびその製造方法
PCT/JP2003/009958 WO2004015771A2 (en) 2002-08-09 2003-08-05 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN1568546A true CN1568546A (zh) 2005-01-19
CN1568546B CN1568546B (zh) 2010-06-23

Family

ID=31721288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038012693A Expired - Lifetime CN1568546B (zh) 2002-08-09 2003-08-05 半导体器件及其制造方法

Country Status (9)

Country Link
US (4) US7294922B2 (zh)
EP (1) EP1527480A2 (zh)
KR (1) KR100593049B1 (zh)
CN (1) CN1568546B (zh)
AU (1) AU2003253425C1 (zh)
CA (1) CA2464078C (zh)
HK (1) HK1073389A1 (zh)
TW (1) TWI231551B (zh)
WO (1) WO2004015771A2 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843071B2 (en) 2008-01-31 2010-11-30 Casio Computer Co., Ltd. Semiconductor device including wiring and manufacturing method thereof
US8097941B2 (en) 2006-11-08 2012-01-17 Casio Computer Co., Ltd. Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
CN102347251A (zh) * 2010-07-30 2012-02-08 台湾积体电路制造股份有限公司 嵌入式晶圆级接合方法
CN102484106A (zh) * 2009-07-06 2012-05-30 斯图加特微电子研究所 用于制造集成电路的方法和产生的膜芯片
WO2013010353A1 (zh) * 2011-07-18 2013-01-24 江阴长电先进封装有限公司 一种Low-k芯片封装结构
CN103715168A (zh) * 2012-10-08 2014-04-09 三星电机株式会社 封装结构和用于制造封装结构的方法
CN104952858A (zh) * 2014-03-24 2015-09-30 株式会社吉帝伟士 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
CN108780791A (zh) * 2016-03-01 2018-11-09 索尼公司 半导体装置、电子模块、电子设备和用于生产半导体装置的方法
CN109427728A (zh) * 2017-08-30 2019-03-05 日月光半导体制造股份有限公司 集成型无源组件和其制造方法
CN110265786A (zh) * 2018-03-12 2019-09-20 三星电子株式会社 天线模块

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006005101A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 半導体装置
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
WO2007010863A1 (ja) * 2005-07-15 2007-01-25 Ryo Takatsuki 集積回路チップ部品及びマルチチップモジュールとそれらの集積構造とそれらの製造方法
JP2007036060A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
JP4193897B2 (ja) 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
EP2054932A2 (en) * 2006-08-17 2009-05-06 Nxp B.V. Semiconductor component and assembly with projecting electrode
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
CN101689539A (zh) * 2007-08-08 2010-03-31 卡西欧计算机株式会社 半导体装置及其制造方法
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP4752825B2 (ja) 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
TWI419268B (zh) * 2007-09-21 2013-12-11 Teramikros Inc 半導體裝置及其製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
TWI382502B (zh) * 2007-12-02 2013-01-11 Univ Lunghwa Sci & Technology 晶片封裝之結構改良
US8039302B2 (en) * 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US7968378B2 (en) * 2008-02-06 2011-06-28 Infineon Technologies Ag Electronic device
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
KR101478247B1 (ko) * 2008-03-12 2014-12-31 삼성전자주식회사 반도체 패키지 및 이를 이용한 멀티 칩 패키지
JP4666028B2 (ja) 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US8076180B2 (en) * 2008-07-07 2011-12-13 Infineon Technologies Ag Repairable semiconductor device and method
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8441804B2 (en) 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
TW201011830A (en) * 2008-09-03 2010-03-16 United Test Ct Inc Self-adhesive semiconductor wafer
TWI389604B (zh) * 2008-12-29 2013-03-11 Au Optronics Corp 電路板結構與其製造方法及液晶顯示器
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US8381833B2 (en) * 2009-09-24 2013-02-26 Robert Bosch Gmbh Counterbalance for eccentric shafts
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5610422B2 (ja) 2010-02-04 2014-10-22 富士通株式会社 半導体装置及び半導体装置の製造方法
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US10373870B2 (en) * 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
JP5620698B2 (ja) * 2010-03-29 2014-11-05 株式会社テラプローブ 半導体構成体及び半導体構成体の製造方法
JP2011210808A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体装置
CN203242609U (zh) * 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
JP2013098503A (ja) * 2011-11-07 2013-05-20 Toshiba Corp 固体撮像素子
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8523046B1 (en) * 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
US9368460B2 (en) * 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWI611740B (zh) * 2015-02-05 2018-01-11 頎邦科技股份有限公司 可撓性基板
KR101731700B1 (ko) 2015-03-18 2017-04-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
US10304700B2 (en) * 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6625491B2 (ja) * 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
US10177078B2 (en) * 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
US10510709B2 (en) * 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10431549B2 (en) * 2018-01-10 2019-10-01 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102534733B1 (ko) 2018-07-31 2023-05-19 삼성전자 주식회사 재배선 구조물을 가지는 팬 아웃 반도체 패키지
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
US11296030B2 (en) * 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
EP0577779A4 (en) * 1991-03-27 1994-05-25 Integrated System Assemblies Multichip integrated circuit module and method of fabrication
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP3280876B2 (ja) 1996-01-22 2002-05-13 日本テキサス・インスツルメンツ株式会社 ウェハダイシング・接着用シートおよび半導体装置の製造方法
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
JP3526731B2 (ja) 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP2000124354A (ja) 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3455762B2 (ja) 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP4376388B2 (ja) 1999-12-13 2009-12-02 パナソニック株式会社 半導体装置
US6348728B1 (en) 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
JP2001320015A (ja) 2000-05-12 2001-11-16 Sony Corp 半導体装置およびその製造方法
JP3455948B2 (ja) 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3664432B2 (ja) 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002016173A (ja) 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6900532B1 (en) * 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
DE10046314B4 (de) * 2000-09-19 2007-06-14 Siemens Ag Herstellungsverfahren für einen Strahlendetektor
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP4771608B2 (ja) 2000-12-15 2011-09-14 イビデン株式会社 プリント配線板
JP4618919B2 (ja) 2000-12-15 2011-01-26 イビデン株式会社 半導体素子を内蔵する多層プリント配線板の製造方法
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP4135390B2 (ja) * 2002-04-19 2008-08-20 カシオ計算機株式会社 半導体装置およびその製造方法
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US20030197285A1 (en) * 2002-04-23 2003-10-23 Kulicke & Soffa Investments, Inc. High density substrate for the packaging of integrated circuits
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
DE102004003022A1 (de) * 2004-01-20 2005-08-11 Wilhelm Karmann Gmbh Cabriolet-Fahrzeug
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097941B2 (en) 2006-11-08 2012-01-17 Casio Computer Co., Ltd. Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
CN101499448B (zh) * 2008-01-31 2011-05-11 卡西欧计算机株式会社 半导体装置及其制造方法
US7843071B2 (en) 2008-01-31 2010-11-30 Casio Computer Co., Ltd. Semiconductor device including wiring and manufacturing method thereof
CN102484106B (zh) * 2009-07-06 2015-10-07 斯图加特微电子研究所 用于制造集成电路的方法和产生的膜芯片
CN102484106A (zh) * 2009-07-06 2012-05-30 斯图加特微电子研究所 用于制造集成电路的方法和产生的膜芯片
CN102347251A (zh) * 2010-07-30 2012-02-08 台湾积体电路制造股份有限公司 嵌入式晶圆级接合方法
CN102347251B (zh) * 2010-07-30 2013-05-15 台湾积体电路制造股份有限公司 嵌入式晶圆级接合方法
WO2013010353A1 (zh) * 2011-07-18 2013-01-24 江阴长电先进封装有限公司 一种Low-k芯片封装结构
CN103715168B (zh) * 2012-10-08 2018-04-06 三星电机株式会社 封装结构
CN103715168A (zh) * 2012-10-08 2014-04-09 三星电机株式会社 封装结构和用于制造封装结构的方法
CN104952858A (zh) * 2014-03-24 2015-09-30 株式会社吉帝伟士 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
CN104952858B (zh) * 2014-03-24 2019-03-08 株式会社吉帝伟士 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
CN108780791A (zh) * 2016-03-01 2018-11-09 索尼公司 半导体装置、电子模块、电子设备和用于生产半导体装置的方法
US11355444B2 (en) 2016-03-01 2022-06-07 Sony Corporation Semiconductor device, electronic module, electronic apparatus each having stacked embedded active components in multilayer wiring board and method for producing the semiconductor device having the same
CN109427728A (zh) * 2017-08-30 2019-03-05 日月光半导体制造股份有限公司 集成型无源组件和其制造方法
CN110265786A (zh) * 2018-03-12 2019-09-20 三星电子株式会社 天线模块
US10985451B2 (en) 2018-03-12 2021-04-20 Samsung Electronics Co., Ltd. Antenna module
CN110265786B (zh) * 2018-03-12 2021-05-25 三星电子株式会社 天线模块
TWI732131B (zh) * 2018-03-12 2021-07-01 南韓商三星電子股份有限公司 天線模組
US11777200B2 (en) 2018-03-12 2023-10-03 Samsung Electronics Co., Ltd. Antenna module

Also Published As

Publication number Publication date
KR20040047902A (ko) 2004-06-05
TW200405496A (en) 2004-04-01
CA2464078C (en) 2010-01-26
US20040195686A1 (en) 2004-10-07
US7547967B2 (en) 2009-06-16
AU2003253425A1 (en) 2004-02-25
TWI231551B (en) 2005-04-21
KR100593049B1 (ko) 2006-06-28
US20090200665A1 (en) 2009-08-13
WO2004015771A3 (en) 2004-07-08
CA2464078A1 (en) 2004-02-19
CN1568546B (zh) 2010-06-23
EP1527480A2 (en) 2005-05-04
US20070126128A1 (en) 2007-06-07
US7618886B2 (en) 2009-11-17
AU2003253425B2 (en) 2005-12-01
US7294922B2 (en) 2007-11-13
HK1073389A1 (en) 2005-09-30
US7737543B2 (en) 2010-06-15
US20070126127A1 (en) 2007-06-07
AU2003253425C1 (en) 2006-06-15
WO2004015771A2 (en) 2004-02-19

Similar Documents

Publication Publication Date Title
CN1568546A (zh) 半导体器件及其制造方法
CN1193253C (zh) 平台与光模块及其制造方法和光传输装置
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片
CN1264207C (zh) 半导体器件及其制造方法
CN1187822C (zh) 半导体装置及其制造方法和电子装置
CN1110846C (zh) 半导体装置的制造方法
CN1210792C (zh) 半导体器件及其制造方法
CN1278413C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1527370A (zh) 半导体器件的制造方法
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1658439A (zh) 连接部件和安装体及其制造方法
CN1162841A (zh) 半导体集成电路器件及其制造方法
CN1681117A (zh) 半导体元件及其晶片级芯片尺寸封装
CN1295346A (zh) 半导体器件
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1581501A (zh) 固态成像器件及其制造方法
CN1292635A (zh) 布线电路衬底及其制造方法
CN1868062A (zh) 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
CN1503337A (zh) 半导体装置的制造方法以及半导体装置
CN1581500A (zh) 固态成像装置及其制造方法
CN1875481A (zh) 半导体装置及其制造方法
CN1677652A (zh) 元件搭载基板以及使用该基板的半导体装置
CN2909524Y (zh) 半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1073389

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1073389

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170406

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20100623

CX01 Expiry of patent term