CN1503337A - 半导体装置的制造方法以及半导体装置 - Google Patents

Abstract

一种半导体装置的制造方法，包括：在半导体基板上形成由金属构成的、在给定位置上具有开口的阻挡掩模层的工艺；向上述阻挡掩模层的开口内供给金属材料并形成由该金属构成的凸出电极的金属材料供给工艺；在该金属材料供给工艺之后除去上述阻挡掩模层的工艺。

Description

半导体装置的制造方法以及半导体装置

技术领域

本发明涉及一种半导体装置的制造方法以及半导体装置，特别涉及在半导体基板上具有以狭窄间距配置的电极的半导体装置的制造方法以及半导体装置。

背景技术

作为半导体装置的安装技术，有不将半导体芯片进行封装而直接与其它布线基板连接的所谓倒装芯片连接。在用于倒装芯片连接的半导体芯片上，在形成了包含功能元件和布线的活性层的面上形成有凸出电极，通过将该凸出电极和在布线基本上形成的电极焊盘等连接，从而实现倒装芯片连接。这时，半导体芯片本身就是半导体装置。

图26(a)、26(b)、26(c)以及26(d)，表示用于说明形成了凸出电极的现有技术的半导体装置的制造方法的图解性剖视图。

在半导体晶圆等半导体基板101的预先平坦化后的一方表面上，形成了包含功能元件和布线的活性层102，在活性层102上的给定位置上，形成用于将活性层的功能元件等与外部电连接的电极焊盘103。

然后，使电极焊盘103露出，在半导体基板101上形成钝化膜107。然后，在经过以上工艺的半导体基板101的活性层102侧面上，在整个面上形成用于保护电极焊盘103和活性层102的势垒金属层(UBM：UnderBump Metal)104。该状态如图26(a)所示。

进一步，在势垒金属层104上，形成在与电极焊盘103对应的部分上具有开口105a的抗蚀剂膜(光抗蚀剂)105(参见图26(b))。开口105a具有与半导体基板101大致垂直的内壁面。

然后，利用电解电镀，在抗蚀剂膜105的开口105a内形成凸出电极106。这时，通过势垒金属层104，与电镀液之间流入电流。这样，势垒金属层104成为种子层(Seed Layer)，在势垒金属层104上覆盖铜等金属，形成凸出电极106(参照图26(c))。

然后，除去抗蚀剂膜105，进一步，势垒金属层104，除了在电极焊盘103和凸出电极106之间存在的部分外被除去。这样，获得从半导体基板凸出的凸出电极106。该状态如图26(d)所示。

进一步，根据需要，在包含凸出电极106的前端的区域形成低熔点金属层108。例如，除去抗蚀剂膜105后，利用无电解电镀形成低熔点金属层108时，如图27(e)所示，低熔点金属层108，在凸出电极106的露出表面整个面上形成。即，低熔点金属层108，在凸出电极106的侧面上也形成。

另外，也有在由电解电镀对凸出电极106的形成结束后保留开口105a的情况下在除去抗蚀剂膜105和势垒金属层104之前，通过电解电镀形成低熔点金属层108。这时，低熔点金属层108，如图28(f)所示，只是在开口105a内形成。然后，除去抗蚀剂膜105，如果除了电极焊盘103和凸出电极106之间存在的部分以外将势垒金属层104除去，如图28(g)所示，可以获得只在前端形成了低熔点金属层108的凸出电极106。

然后，切断半导体基板101，形成具有凸出电极106的半导体芯片的单片(半导体装置)。在凸出电极106上形成低熔点金属层108时，这样的半导体装置，通过将低熔点金属层熔化并且固化，可以容易与布线基板的电极焊盘等连接。这样的半导体装置的制造方法，例如在下述文献中已经公开。

山本好明，《チツソのウエハバンピングサビス(氮的晶圆植球技术服务)》，电子材料，1995年5月，p.101-104。

然而，当采用电镀形成凸出电极106时，多个凸出电极106的长度(从势垒金属层104开始的高度)有可能出现不均匀的情况。这是因为，在电镀时，凸出电极106的形成速度大致与在势垒金属层104和电镀液之间流动的电流的大小成比例，而在势垒金属层104和电镀液之间流动的电流的大小在半导体基板101的面内(例如在半导体基板101的中心部和周缘部之间)不均匀。

如果多个凸出电极106的长度不一致，其前端将不在同一平面上。这样的凸出电极106形成后的半导体芯片，在与布线基板上形成的电极焊盘等连接时，短凸出电极106与布线基板的电极焊盘等不能良好接触，出现机械上的接触不良以及电的接触不良的情况。

再有，在成为电镀的下底的势垒金属层104上，由于钝化膜107而形成有段差。为此，凸出电极106的前端面，如图26(c)、26(d)、27(e)、28(f)以及28(g)所示，中央部为凹陷形成。这时也会出现机械上的接触不良以及电的接触不良的情况。

进一步，在电镀时，凸出电极106扩压开口105a，在使抗蚀剂膜105变形中进行成长，随着成长的进程，逐渐增大其前端的宽度。其结果，具有图26(d)所示那样的倒梯形截面形状。这样，当相邻电极焊盘103的间隔(间距)狭窄时，在其上形成的凸出电极106之间，其前端相互处于接近状态。为此，在连接等时相邻的凸出电极106容易接触，造成电短路。为此，不能将多个凸出电极106(电极焊盘103)之间相互邻近配置，即不能窄小间距化。

进一步，由于可以用电镀成膜的金属种类有限，有关构成凸出电极106的材料的选择的范围窄小。

进一步，在抗蚀剂膜105除去后用无电解电镀形成低熔点金属层108时，低熔点金属层108不仅在凸出电极106的前端而且在侧面也被形成。用于倒装芯片连接的半导体装置，由于在凸出电极106的前端外部连接，相当于在凸出电极106的前端以外部分上形成的低熔点金属层16的层，不仅无助于连接，而且还会成为相邻凸出电极106之间形成短路的原因。

另外，在由电解电镀形成低熔点金属层108时，和凸出电极106同样，低熔点金属层108的厚度在半导体基板101的面内也不均匀。因此，由于包含低熔点金属层108的凸出电极106的前端，不能处在同一平面上，成为接触不良的原因。

进一步，在用电解电镀形成凸出电极106后，采用湿蚀刻除去势垒金属层104，这时，蚀刻量的控制难，有时会将凸出电极106和钝化膜107以及电极焊盘103之间的势垒金属层104除去(过蚀刻)。这时，对降低凸出电极106对电极焊盘103的连接强度。并且，当势垒金属层104的蚀刻到达电极焊盘103和凸出电极106之间时，出现电极焊盘103露出(没有被覆盖)的区域，这与由于电极焊盘103的腐蚀等造成可靠性降低的情况相关。

发明内容

本发明的目的在于提供一种具有前端大致处在同一平面上的多个凸出电极的半导体装置的制造方法。

本发明的另一目的在于提供一种凸出电极可以狭窄间距化的半导体装置的制造方法。

本发明的又一目的在于提供一种构成凸出电极的金属材料的选择范围宽的半导体装置的制造方法。

本发明的又一目的在于提供一种可以只在凸出电极的前端以大致均匀的膜厚形成低熔点金属层的半导体装置的制造方法。

本发明的又一目的在于提供一种具有前端大致处在同一平面上的多个凸出电极的半导体装置。

本发明的又一目的在于提供一种凸出电极可以狭窄间距化的半导体装置。

本发明的又一目的在于提供一种构成凸出电极的金属材料的选择范围宽的半导体装置。

本发明的又一目的在于提供一种可以只在凸出电极的前端以大致均匀的膜厚形成低熔点金属层的半导体装置。

有关该发明的第1方面的半导体装置的制造方法，包括：在半导体基板上形成由金属构成的、在给定位置上具有开口的阻挡掩模层的工艺；向上述阻挡掩模层的开口内供给金属材料并形成由该金属构成的凸出电极的金属材料供给工艺；在该金属材料供给工艺之后除去上述阻挡掩模层的工艺。

依据该发明，由金属构成的阻挡掩模层，和在现有技术的制造方法中所采用的抗蚀剂膜(光抗蚀剂)相比，在施加力的情况下不容易变形。为此，在金属材料供给工艺中，金属材料向阻挡掩模层供给时，阻挡掩模层基本上不会变形。因此，向阻挡掩模层的开口内供给的金属材料，即凸出电极的形状，遵循开口的初始形状。

并且，形成凸出电极的工艺，当伴随研磨工艺时，即使在这样的工艺中施加力，阻挡掩模层也不容易变形。因此，凸出电极的形状，遵循开口的初始形状。

为此，例如，开口的内壁面与半导体基板基本垂直时，凸出电极的侧面和半导体基板基板上垂直，凸出电极的宽度成为一致(凸出电极不会在沿半导体基板的表面方向上凸出)。即，不会象现有技术的制造方法那样，出现随着凸出电极的成长，凸出电极前端的宽度逐步增大的情况。

因此，这时，由于相邻凸出电极之间，不会出现其前端接触造成电短路的情况，可以接近配置凸出凸出电极。即，凸出电极可以窄小间距化。

在凸出电极形成后，由于阻挡掩模层被除去，在所获得的半导体装置中，不会出现通过阻挡掩模层使凸出电极之间电短路的情况。

如以上那样，阻挡掩模层优选不容易变形，例如可以由比凸出电极硬的金属构成。例如，凸出电极由铜构成时，阻挡掩模层可以由铬(Cr)构成。

有关该发明的第2方面的半导体装置的制造方法，包括：在半导体基板上形成由绝缘体构成的、在给定位置上具有开口的阻挡掩模层的工艺；向上述阻挡掩模层的开口内供给金属材料并形成由该金属构成的凸出电极的金属材料供给工艺；在该金属材料供给工艺之后从表面除去上述阻挡掩模层，使上述凸出电极从表面凸出的工艺。上述阻挡掩模层采用在上述凸出电极形成时不容易变形的材料构成。

依据该发明，阻挡掩模层在凸出电极形成时不容易变形。因此，由于可以形成具有遵循阻挡掩模层的开口的初始形状的凸出电极，不会出现相邻凸出电极接触造成电短路的情况。因此，凸出电极可以窄小间距化。

在金属材料供给工艺后，阻挡掩模层也可以只从表面除去给定厚度，这样，阻挡掩模层的剩余部成为覆盖活性层的保护膜。由于阻挡掩模层是绝缘体，保护膜不会使凸出电极相互之间电短路，反而可以起到保护半导体基板(例如在半导体基板的表面上形成的活性层或者电极)的作用。

这时，可以获得具有大致恒定宽度的、与半导体基板大致垂直延伸的、其前端部从保护膜凸出的凸出电极。即，凸出电极在保护膜的上方没有凸出(横向伸出)。

除去的阻挡掩模层的厚度，优选在凸出电极的高度一半以下，这时，可以获得至少埋没了上述凸出电极的至少一半的保护膜。这样，可以良好包含半导体基板(活性层或者电极)。

在金属材料供给工艺后，也可以将阻挡掩模层完全除去，使凸出电极从半导体基板凸出。

通过从阻挡掩模层(保护膜)或者半导体基板凸出的凸出电极，可以容易将该半导体装置与其它布线基板等连接。

阻挡掩模层，例如可以采用弹性率在1.5GPa以上的材料。在现有技术的制造方法中所采用的抗蚀剂膜(光抗蚀剂)的弹性率为1GPa的程度。因此，具有1.5GPa以上的弹性率的阻挡掩模层，和在现有技术的制造方法中所采用的抗蚀剂膜相比，在施加力的情况下也不容易变形。

阻挡掩模层也可以例如由氧化硅或者氮化硅构成。将由氧化硅或者氮化硅构成的阻挡掩模层的一部分除去时，留在半导体基板上的阻挡掩模层，可以作为保护膜起到良好的作用。

只要阻挡掩模层和在现有技术的制造方法中所采用的抗蚀剂膜相比，在凸出电极形成时不容易变形，也可以采用树脂构成。

在金属材料供给工艺中，向阻挡掩模层的开口内供给金属材料，可以采用化学蒸镀法或者溅射法进行，也可以采用电解电镀法进行，也可以采用无电解电镀进行。

采用化学蒸镀法可以成膜的金属材料，比采用电镀可以成膜的金属材料的种类多。因此，依据该发明，由金属材料供给工艺可以向阻挡掩模层的开口内供给的金属材料的种类多。即，依据该制造方法，构成凸出电极的金属材料的可选择范围广。

形成比较薄的阻挡掩模层时，金属材料工艺也可以采用溅射法向上述阻挡掩模层的开口内供给金属材料。采用溅射法可以成膜的金属材料，也比采用电镀可以成膜的金属材料的种类多。因此，构成凸出电极的金属材料的可选择范围广。

由电解电镀或者无电解电镀供给金属材料时，可以提高生产效率。

根据阻挡掩模层和金属材料的种类等，可以从以上的方法中选择适当的方法。

该发明的半导体装置的制造方法，在形成上述阻挡掩模层的工艺之前，也可以进一步包含在上述半导体基板上形成金属薄膜的工艺。

依据该构成，使金属薄膜与电镀液接触，通过使金属薄膜作为用于与电镀液之间流动电流的种子层进行电解电镀，可以在金属薄膜上形成金属膜。因此，例如阻挡掩模层由金属构成时，可以采用电解电镀形成阻挡掩模层。

再有，形成阻挡掩模层的工艺，可以按照从开口内露出金属薄膜那样形成阻挡掩模层。这时，金属材料供给工艺，可以使电镀液与在开口内露出的金属薄膜接触，以金属薄膜作为种子层采用电解电镀进行。

金属薄膜，也可以作为防止各种原子的扩散，保护在半导体基板的表面上形成的活性层和电极的势垒金属层(UBM：Under Bump Metal)发挥作用。因此，即使采用化学蒸镀法等电解电镀之外的方法形成阻挡掩模层或者凸出电极时，也可以形成金属薄膜。

形成上述阻挡掩模层的工艺也可以包含：在上述阻挡掩模层上形成具有蚀刻用开口的抗蚀剂膜的工艺；通过利用上述蚀刻用开口对上述阻挡掩模层进行蚀刻，形成上述开口的工艺。

依据该构成，例如在形成完全没有开口的阻挡掩模层之后，通过利用抗蚀剂膜的蚀刻形成开口。蚀刻用开口，例如可以通过采用光抗蚀剂的光刻形成。这样，可以容易形成在给定位置上具有开口的阻挡掩模层。

经过蚀刻用开口对阻挡掩模层的蚀刻，虽然也可以采用湿蚀刻进行，但优选采用干蚀刻进行。在干蚀刻(特别是各向异性干蚀刻)中，由于蚀刻媒介与半导体基板大致垂直突入到阻挡掩模层进行蚀刻，开口的内壁面基本上与半导体基板垂直。这时，由金属材料供给工艺，可以获得具有与半导体基板大致垂直的侧面的凸出电极。

上述阻挡掩模层也可以由具有感光性材料构成，这时，形成上述阻挡掩模层的工艺，包含通过利用给定图案的掩模对上述阻挡掩模层进行曝光后进行显影来形成上述开口的工艺。

依据该构成，半导体基板上形成阻挡掩模层或者其前驱体层后，通过采用具有给定图案的掩模对阻挡掩模层或者其前驱体层进行曝光，可以改变曝光部分的蚀刻耐性。然后，通过采用适当的蚀刻液对阻挡掩模层进行蚀刻(显影)，可以在阻挡掩模层上形成开口。

因此，没有必要为了在阻挡掩模层上形成开口而另外形成抗蚀剂膜。这时，作为阻挡掩模层的材料，可以采用光抗蚀剂材料(正型或者负型)中弹性率高的材料或者具有感光性的聚铣亚胺等。

本发明的半导体装置的制造方法，在形成上述阻挡掩模层的工艺之后，在上述金属材料供给工艺之前，也可以进一步包含在上述阻挡掩模层的露出表面上形成用于防止原子的扩散的扩散防止膜的工艺。

根据阻挡掩模层的材质以及形成凸出电极的金属材料的种类，当阻挡掩模层和该金属材料接触时，有可能发生反应。特别是，阻挡掩模层由金属构成，在由电镀形成阻挡掩模层时，容易产生这样的反应。

依据该构成，通过在阻挡掩模层的露出表面形成扩散防止膜，可以防止这样的反应。这样，在凸出电极形成后，除去阻挡掩模层时，容易选择性只除去阻挡掩模层。

扩散防止膜，例如可以由氧化物或者氮化物构成。并且，扩散防止膜可以采用和势垒金属层相同的金属材料构成。即使在该情况下，作为扩散防止膜，通过选择适当金属，可以避免使阻挡掩模层和构成凸出电极的技术材料之间进行反应。金属构成的扩散防止膜，在除去阻挡掩模层之后，容易由湿蚀刻处理除去。因此，最终要想获得不包含扩散防止膜的半导体装置时，扩散防止膜可以采用金属构成。

该发明的半导体装置的制造方法，在上述金属材料供给工艺之后，也可以进一步包括在上述开口内形成金属薄膜的工艺。

依据该构成，可以以金属薄膜作为种子层，采用电解电镀形成金属材料。金属薄膜，也可以作为防止各种原子的扩散，保护在半导体基板的表面上形成的活性层和电极的势垒金属层发挥作用。

例如，阻挡掩模层由绝缘体构成时，通过有关该发明的制造方法，可以只在需要的部分上形成势垒金属层。即，由于势垒金属层不是在活性层以及电极焊盘上全面形成，即使在留下绝缘体构成的阻挡掩模层，形成半导体装置时，电极焊盘之间也不会短路。

上述金属材料供给工艺也可以包含采用上述金属材料填满上述开口内的工艺，这时，在上述金属材料供给工艺之后，进一步包括通过研磨使上述阻挡掩模层的表面以及上述开口内的上述金属材料的表面成为连续的平坦面的平坦化工艺。

上述金属材料供给工艺，例如采用化学蒸镀法供给金属材料时，在阻挡掩模层上等开口之外也供给金属材料而堆积。依据该构成，采用平坦化工艺，可以将这样在开口外堆积的金属材料除去。

并且，在阻挡掩模层上形成多个开口时，使向这些开口内供给的金属材料、即凸出电极的前端，处在大致同一平面上。半导体基板的形成了凸出电极的面平坦，阻挡掩模层的厚度均匀时，凸出电极的高度变得均匀。因此，在将所获得的半导体装置与在布线基板上形成的电极焊盘(pad)等连接时，所有的凸出电极均可以和布线基板的电极焊盘良好接触，使机械上的连接和电连接均良好。

平坦化工艺，例如可以采用CMP(Chemical Mechanical Polishing：化学机械抛光)实施。阻挡掩模层由金属构成时，在CMP中阻挡掩模层和凸出电极之间的化学蚀刻性的差异少。这时，通过使阻挡掩模层由比凸出电极硬的金属材料构成，在CMP中可以避免凸出电极从阻挡掩模层凸出，被磨掉的事态。凸出电极由铜构成时，阻挡掩模层作为比铜硬的金属材料可以由铬构成。

在实施金属材料供给工艺之前，也可以对阻挡掩模层的表面预先平坦化。这时，由平坦化工艺，容易使凸出电极的前端处在大致同一平面上。并且，这时，通过使阻挡掩模层比形成凸出电极的金属材料硬(具有耐磨性)，通过研磨，实际上可以选择性只将在阻挡掩模层的开口之外存在的金属材料除去。

形成上述阻挡掩模层的工艺也可以包含：在上述阻挡掩模层上形成具有蚀刻用开口的抗蚀剂膜的工艺；通过利用上述蚀刻用开口对上述阻挡掩模层进行蚀刻，形成上述开口的工艺，这时，上述金属材料供给工艺也可以包含通过上述抗蚀剂膜的蚀刻用开口，向上述阻挡掩模层的开口内供给上述金属材料的工艺。

依据该构成，在利用抗蚀剂膜在阻挡掩模层上形成开口后，在留下抗蚀剂膜的情况下供给金属材料。在形成阻挡掩模层之前形成金属薄膜，金属材料供给工艺，通过利用在开口底部露出的金属薄膜的电镀供给金属材料时，金属材料，从金属薄膜侧开始填满开口内以及蚀刻用开口内。

因此，在用金属材料填满开口内之后，在用金属材料填满蚀刻用开口之前，如果结束金属材料的供给，金属材料处于不在阻挡掩模层的开口以及蚀刻用开口之外存在的状态。

然后，如果除去抗蚀剂膜，金属材料在开口存在的部分从阻挡掩模层的表面凸出，而在阻挡掩模层的表面上不存在。因此，如果对这样的半导体基板实施平坦化工艺，和在阻挡掩模层的表面上存在金属材料的情况相比，可以减少除去的金属材料的量。为此，金属材料，例如包含由金那样的昂贵材料时，可以降低成本。

该发明的半导体装置的制造方法，进一步包括：在上述平坦化工艺之后，将上述开口内存在的上述金属材料的一部分除去，在上述金属材料上形成凹部的工艺；在包含该凹部内的区域中，形成由比上述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

凹部，例如也可以利用蚀刻将金属材料只除去给定厚度后形成。低熔点金属也可以在凹部外形成，这时，在形成低熔点金属层的工艺后，可以实施例如采用研磨除去凹部外的低熔点金属层的工艺。并且，低熔点金属层，也可以例如采用电镀只在凹部内形成。

这样，低熔点金属层只在凹部内存在。然后，通过将阻挡掩模层的一部分或者全部除去，可以获得只在前端形成了低熔点金属层的凸出电极。通过利用这样的凹部，可以容易制造只在凸出电极的前端形成了低熔点金属的半导体装置。所获得的半导体装置，在与形成在布线基板上的电极焊盘等连接时，将该低熔点金属层熔化后固化，可以将凸出电极和布线基板的电极焊盘连接。

低熔点金属，例如可以采用锡、铟、这些的合金等。

上述金属材料供给工艺也可以是通过在由上述金属材料完全填满上述阻挡掩模层的开口之前结束上述金属材料的供给，在上述金属材料上确保形成凹部的工艺，这时，该发明的半导体装置的制造方法，也可以进一步包括在包含该凹部内的区域中，形成由比上述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

依据该构成，凹部，不是先用金属材料将开口内填满后将金属材料一部分除去后获得，而是通过按照不用金属材料填满开口那样限制供给金属材料而获得。这样，由于不需要将向开口供给的金属材料的一部分除去的工艺，可以简化工艺。

采用这样的方法，也可以获得只在前端形成了低熔点金属层的凸出电极，所获得的半导体装置，在与形成在布线基板上的电极焊盘等连接时，将该低熔点金属层熔化后固化，可以将凸出电极和布线基板的电极焊盘连接。

有关该发明的第3方面的半导体装置的制造方法，包括：在半导体基板上形成由金属构成的、表面平坦的阻挡掩模层的工艺；在该阻挡掩模层的表面的给定位置上形成凹部的工艺；在该凹部内形成由低熔点金属构成的低熔点金属层的工艺；以在该凹部内形成的上述低熔点金属层作为掩模对上述阻挡掩模层进行蚀刻，形成由上述阻挡掩模层的剩余部构成的凸出电极的工艺。构成上述低熔点金属层的低熔点金属的固态线温度，比构成上述凸出电极的金属的固态线温度低。

依据该发明，由于阻挡掩模层的一部分成为凸出电极，采用具有开口的阻挡掩模层，与另外形成凸出电极的情况相比，可以简化工艺。

阻挡掩模层的凹部，例如，采用具有蚀刻用开口的抗蚀剂膜，可以由通过蚀刻用开口的蚀刻形成。这时，低熔点金属层的形成也可以在留下抗蚀剂膜的情况下进行，在凹部之外形成有低熔点金属层时，例如也可以利用研磨将抗蚀剂膜和凹部外的低熔点金属层除去。这样，低熔点金属层只在凹部内存在。

对应于形成多个凹部，获得多个低熔点金属的掩模，通过采用这些掩模对阻挡掩模层的蚀刻，可以获得多个凸出电极。在凹部形成之前的阻挡掩模层的表面由于是平坦的，凹部的深度和低熔点金属层的厚度可以看作为大致恒定，所获得的凸出电极的前端，大致处于同一平面上。当半导体基板的形成了凸出电极的面是平坦的，阻挡掩模层的厚度均匀时，凸出电极高度变得均匀。因此，所获得的半导体装置，可以通过凸出电极与外部良好连接。

有关该发明的第4方面的半导体装置的制造方法，包括：在半导体基板上形成由绝缘体构成的、在给定位置上具有开口的阻挡掩模层的工艺；向上述开口内供给金属材料并形成由该金属构成的凸出电极的金属材料供给工艺；在该金属材料供给工艺之后，通过研磨使上述阻挡掩模层的表面以及上述金属材料的表面成为连续的平坦面的平坦化工艺。上述阻挡掩模层具有比上述凸出电极的固态线温度低的玻璃转移温度。

依据该发明，通过向阻挡掩模层的开口内供给金属材料，可以在半导体基板上的给定位置上形成凸出电极。在阻挡掩模层上形成多个开口时，获得多个凸出电极，利用平坦化工艺，使这些凸出电极的前端处在大致同一平面上。当半导体基板的形成了凸出电极的面是平坦的，阻挡掩模层的厚度均匀时，凸出电极高度变得均匀。因此，所获得的半导体装置，可以通过凸出电极与外部良好连接。

阻挡掩模层，可以在凸出电极形成后不除去而留下。将该半导体基板切断后所获得的半导体芯片，例如可以作为倒装芯片连接用的半导体装置使用。在将该半导体装置与布线基板的电极焊盘等连接时，如果加热到构成阻挡掩模层的绝缘体的玻璃转移温度以上的温度时，阻挡掩模层软化，可以流动埋入到半导体基板和布线基板等之间。

这样，半导体装置的与布线基板等对向的面(例如形成有包含功能元件和布线的活性层的面)，受到阻挡掩模层保护。即，阻挡掩模层起到下填材料的作用。为此，在将半导体装置(半导体芯片)倒装芯片连接后，可以省略在半导体装置和布线基板等之间填充下填材料的工艺。

阻挡掩模层，例如可以由热可塑性树脂或者玻璃构成。阻挡掩模层的玻璃转移温度，优选在通过凸出电极进行连接时的温度(连接温度)以下。

例如，在凸出电极上形成由锡或者铟等低熔点金属构成的层时，通过凸出电极的连接，以这些低熔点金属的熔点(例如对于锡为237℃，对于铟为150℃)以上的温度进行。这时，阻挡掩模层的玻璃转移温度，例如在作为低熔点金属的熔点(固态线温度)的连接温度以下。

当凸出电极由金或者铜等熔点高的金属构成，没有低熔点金属层时，连接温度根据连接工程为室温～350℃。这时，阻挡掩模层的玻璃转移温度，可以在这些连接温度以下。

另外，凸出电极的前端和阻挡掩模层的表面由于是连续的平坦面，在将所获得的半导体装置进行倒装芯片连接时，在阻挡掩模层软化之前的阶段，在半导体装置和布线基板等之间的空间处于由阻挡掩模层大致填埋的状态。通过对该状态的阻挡掩模层加热进行软化，可以使半导体装置和布线基板等之间的空间具有更少的空隙，而由阻挡掩模层填满。

并且，这样的半导体装置，可以与具有同样结构的其它半导体装置的形成了活性层侧的面对向，使凸出电极的前端之间连接，进行所谓的芯片上芯片连接。这时，也和倒装芯片连接时的情况相同，对向连接的半导体装置(芯片)之间的空隙可以由阻挡掩模层填埋。

该半导体装置的制造方法，也可以进一步包括在上述平坦化工艺之后，将上述阻挡掩模层的一部分除去，使上述凸出电极从表面凸出的工艺。依据该制造方法，可以获得具有前端从阻挡掩模层凸出的凸出电极的半导体装置。

通过使凸出电极的前端从阻挡掩模层凸出，可以容易进行芯片上芯片连接。这时，优选凸出电极只是从阻挡掩模层稍微凸出。这样，两半导体装置(芯片)之间的空隙可以由阻挡掩模层基本填满。

用于芯片上芯片连接的半导体装置(芯片)，也可以只使一方的凸出电极的前端从阻挡掩模层凸出，而另一方的凸出电极的前端和阻挡掩模层的表面大致处在同一平面上。

该半导体装置的制造方法，也可以包括在上述平坦化工艺之后，将在上述开口内存在的上述金属材料的一部分除去，在上述金属材料上形成凹部的工艺。

采用这样构成的制造方法制造的半导体装置，可以与具有上述前端从阻挡掩模层凸出的凸出电极的半导体装置进行芯片上芯片连接。这时，一方的半导体装置的凸出的凸出电极可以嵌入到另一方半导体装置的凹部中进行连接。这样，容易将两方半导体装置的凸出电极之间连接，并且由阻挡掩模层可以将两方半导体装置之间的空隙基本填满。

该半导体装置的制造方法，也可以进一步包括在包含该凹部内的区域中，形成由比上述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

所获得的半导体装置，通过加热使低熔点金属层熔化后固化，可以将凸出电极用户布线基板的电极焊盘等连接。加热温度，在低熔点金属层的熔点(固态线温度)以上，并且在阻挡掩模层的玻璃转移温度以上。这样，可以将凸出电极用户布线基板的电极焊盘等连接，同时由阻挡掩模层将方半导体装置和布线基板等之间填埋。

并且，也可以将具有同样结构的2个半导体装置使凸出电极之间对向进行连接。这时，优选使一方半导体装置的凸出电极的前端(低熔点金属层)相对于阻挡掩模层的表面成为大致为同一面或者稍微凹陷的形状，而使另一方半导体装置的凸出电极的前端从阻挡掩模层的表面稍微凸出。这样，2个半导体装置可以良好连接，并且通过加热，使阻挡掩模层软化，可以采用阻挡掩模层将2个半导体装置之间的空间良好填满。

由形成低熔点金属层的工艺，当在凹部外也形成了低熔点金属层时，也可以采用研磨等将凹部外的低熔点金属层除去。通过利用凹部，可以获得只在前端形成了低熔点金属层的凸出电极。

该半导体装置的制造方法，也可以进一步包括在由上述金属材料供给工艺获得的凸出电极的前端上，形成由比上述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

依据该构成，通过使低熔点金属层熔化并且固化，可以将该半导体装置倒装芯片连接在布线基板上的电极焊盘上，或者也可以与具有同样结构的其它半导体装置(芯片)进行芯片上芯片连接。在连接(接合)时通过加热到适当的温度，使阻挡掩模层流动，可以将该半导体装置(芯片)和布线基板上的电极焊盘或者其它半导体装置(芯片)之间由阻挡掩模层填满。

该半导体装置的制造方法，在上述平坦化工艺之后，在形成上述低熔点金属层的工艺之前，也可以进一步包括将在上述开口内存在的上述金属材料的一部分除去，在上述金属材料上形成凹部的工艺，这时，形成上述低熔点金属层的工艺也可以包括在包含该凹部内的区域中形成上述低熔点金属层的工艺。

依据该构成，利用凹部可以在凸出电极的前端上形成低熔点金属层。

该半导体装置的制造方法，也可以进一步包括在形成上述低熔点金属层的工艺之后，将上述阻挡掩模层的一部分除去，使上述低熔点金属层以及上述凸出电极从表面凸出的工艺。

依据该构成，凸出电极在形成低熔点金属层之后从阻挡掩模层凸出。因此，低熔点金属层利用凹部可以容易只在凸出电极的前端上形成。

有关该发明的第5方面的半导体装置的制造方法，包括：在半导体基板上形成在给定位置上具有开口的、在表面中除了上述开口以外的部分大致在同一面上的阻挡掩模层的工艺；在上述开口内填充热固化型的导电性浆料，使其表面和上述阻挡掩模层大致成相同面的浆料填充工艺；在该浆料填充工艺后，通过对上述导电性浆料加热使其固化的固化工艺；在包含由于在上述固化工艺中导电性浆料的收缩所产生的凹部内的区域中形成由低熔点金属构成的低熔点金属层的工艺。

依据该发明，阻挡掩模层的表面，除了开口存在的部分外基本上是平坦的。因此，形成多个开口时，在各开口内充填的导电性浆料的表面，基本上处于同一表面上。相同种类的导电性浆料的收缩率由于基本上恒定，固化后的导电性浆料的表面，即凸出电极的前端也大致处在同一表面上。因此，所获得的半导体装置，通过凸出电极可以与外部良好连接。

另外，利用阻挡掩模层的凹部，可以在凸出电极的前端形成低熔点金属层。

进一步，凹部由于是在导电性浆料固化收缩时形成，和采用蚀刻等的情况相比，可以容易形成凹部。

上述形成低熔点金属层的工艺，也可以包含采用化学蒸镀法形成上述低熔点金属层的工艺。

上述形成低熔点金属层的工艺，也可以包含采用溅射法形成上述低熔点金属层的工艺。

采用化学蒸镀法或者溅射法，可以形成具有均匀膜厚并且良好膜质的低熔点金属层。

上述形成低熔点金属层的工艺，也可以包含采用无电解电镀法形成上述低熔点金属层的工艺。

依据该构成，利用无电解电镀可以只向凹部内供给金属材料。因此，在金属材料供给工艺之后，没有必要除去向凹部外供给的金属材料。

本发明中上述的、或者进一步其它目的、特征以及效果，将在参照附图对以下的实施方案的说明中更加明确。

附图说明

图1表示依据有关本发明第1实施方案的制造方法获得的半导体装置的图解性剖视图。

图2(a)、图2(b)以及图2(c)表示用于说明图1所示半导体装置的制造方法的图解性剖视图。

图3(d)、图3(e)以及图3(f)表示用于说明图1所示半导体装置的制造方法的图解性剖视图。

图4表示依据第1实施方案的变形例的制造方法获得的半导体装置的图解性剖视图。

图5(g)、图5(h)以及图5(i)表示用于说明图4所示半导体装置的制造方法的图解性剖视图。

图6表示依据有关本发明第2实施方案的制造方法获得的半导体装置的图解性剖视图。

图7(a)、图7(b)以及图7(c)表示用于说明图6所示半导体装置的制造方法的图解性剖视图。

图8(d)、图8(e)以及图8(f)表示用于说明图6所示半导体装置的制造方法的图解性剖视图。

图9表示依据第2实施方案的变形例的制造方法获得的半导体装置的图解性剖视图。

图10(g)、图10(h)以及图10(i)表示用于说明图9所示半导体装置的制造方法的图解性剖视图。

图11表示依据有关本发明第3实施方案的制造方法获得的半导体装置的图解性剖视图。

图12(a)、图12(b)以及图12(c)表示用于说明图11所示半导体装置的制造方法的图解性剖视图。

图13(d)、图13(e)以及图13(f)表示用于说明图11所示半导体装置的制造方法的图解性剖视图。

图14表示依据第3实施方案的变形例的制造方法获得的半导体装置的图解性剖视图。

图15(g)、图15(h)以及图15(i)表示用于说明图14所示半导体装置的制造方法的图解性剖视图。

图16表示依据有关本发明第4实施方案的制造方法获得的半导体装置的图解性剖视图。

图17(a)、图17(b)以及图17(c)表示用于说明图16所示半导体装置的制造方法的图解性剖视图。

图18(d)、图18(e)以及图18(f)表示用于说明图16所示半导体装置的制造方法的图解性剖视图。

图19表示依据有关本发明第5实施方案的制造方法获得的半导体装置的图解性剖视图。

图20(a)、图20(b)以及图20(c)表示用于说明图19所示半导体装置的制造方法的图解性剖视图。

图21(d)、图21(e)以及图21(f)表示用于说明图19所示半导体装置的制造方法的图解性剖视图。

图22表示依据有关本发明第6实施方案的制造方法获得的半导体装置的图解性剖视图。

图23(a)、图23(b)以及图23(c)表示用于说明图22所示半导体装置的制造方法的图解性剖视图。

图24表示依据有关本发明第7实施方案的制造方法获得的半导体装置的图解性剖视图。

图25(a)、图25(b)、图25(c)以及图25(d)表示用于说明图24所示半导体装置的制造方法的图解性剖视图。

图26(a)、图26(b)、图26(c)以及图26(d)表示形成了凸出电极的现有技术的半导体装置的制造方法的图解性剖视图。

图27(e)表示在凸出电极上形成了低熔点金属层的现有技术的半导体装置的制造方法的图解性剖视图。

图28(f)、图28(g)表示在凸出电极上形成了低熔点金属层的现有技术的半导体装置的制造方法的图解性剖视图。

具体实施方式

图1表示依据有关本发明第1实施方案的制造方法获得的半导体装置的图解性剖视图。

该半导体装置10，具有没有封装的半导体基板8，可以进行所谓的倒装芯片连接。在半导体基板8的一方表面上，形成有包含功能元件(器件)和布线的活性层(有源层)2，在活性层2上的给定位置上，形成例如由铝(Al)、铜(Cu)、这些的合金、金(Au)构成的、与活性层2的功能元件电连接的电极焊盘(pad)以及布线(以下总称为“电极焊盘”)3。在活性层2上，使电极焊盘3露出那样形成用于保护活性层2的钝化膜(图中未画出)。

从电极焊盘3凸出形成柱状的凸出电极7。凸出电极7，既可以采用与电极焊盘3不同的材料构成，也可以采用相同的材料构成。该半导体装置10，通过将凸出电极7与在布线基板上形成的电极焊盘等连接，可以进行倒装芯片连接。这样，活性层2的功能元件通过电极焊盘3以及凸出电极7可以与外部连接。

图2(a)、图2(b)以及图2(c)，并且图3(d)、图3(e)以及图3(f)表示用于说明图1所示半导体装置10的制造方法的图解性剖视图。

首先，在半导体基板的一例的半导体晶圆(以下仅称为“晶圆”)W的预先平坦化后的一方表面上，形成包含功能元件和布线的活性层2，在活性层2上的给定位置上形成电极焊盘3。该状态如图2(a)所示。然后，使电极焊盘3露出那样形成钝化膜(图中未画出)。

然后，采用电解电镀、无电解电镀、化学气相沉积(CVD：ChemicalVapor Deposition)、溅射法等方法，在经过以上工艺的晶圆W的活性层2侧的面上，在整个面上形成由金属构成的阻挡掩模层(Stopper MaskLayer)4。阻挡掩模层4由比凸出电极7硬的材料构成，例如，凸出电极7由金(维氏硬度24)和铜(维氏硬度78)构成时，阻挡掩模层4可以由铬(Cr，维氏硬度130)构成。

采用电解电镀形成阻挡掩模层4时，在晶圆W的活性层2侧的面上，预先采用溅射等方法形成具有导电性的种子层(Seed Layer)。通过介入该种子层与电镀液之间流动电流，在种子层上粘附金属原子，形成阻挡掩模层4。

当所获得的阻挡掩模层4的厚度不均匀时或者表面的平坦度差时，采用CMP(Chemical Mechanical Polishing)，使厚度均匀，将表面平坦化(参见图2(b))。

然后，在阻挡掩模层4上，在整个面上形成抗蚀剂膜(光抗蚀剂)5，利用光刻将抗蚀剂膜5的处于电极焊盘3上方的部分除去后，形成蚀刻用开口5a。蚀刻用开口5a的宽度，例如比电极焊盘3的宽度窄，比从钝化膜(图中未画出)中电极焊盘3的露出宽度要宽(参见图2(c))，但并不限定于此。

然后，通过抗蚀剂膜5的蚀刻用开口5a，对阻挡掩模层4进行蚀刻。这样，在阻挡掩模层4上形成与抗蚀剂膜5的蚀刻用开口5a连续的开口4a。在开口4a的底部使电极焊盘3露出。

该工艺，虽然也可以采用利用蚀刻液的湿蚀刻进行，但优选采用各向异性干蚀刻进行。在干蚀刻中，由于使蚀刻媒介基本上与晶圆W大致垂直突入到阻挡掩模层4中进行蚀刻，如图3(d)所示，开口4a的内壁面，与晶圆W大致垂直。并且通过使电极焊盘3比阻挡掩模层4更具有耐蚀刻性，可以在电极焊盘3不被蚀刻的情况下对阻挡掩模层4进行蚀刻。

然后，在除去抗蚀剂膜5后，采用化学蒸镀法、溅射法等，在经过以上工艺的晶圆W的活性层2侧的面上，按照完全埋住开口4a那样，供给例如金，形成由金构成的金属膜6。金属膜6，如图3(e)所示，也在阻挡掩模层4上堆积。

然后，对晶圆W的形成了金属膜6的面，采用CMP进行研磨(研削)，将在开口4a之外形成的金属膜6除去。该工艺也可以采用没有化学研磨的机械研磨进行。这时，由于阻挡掩模层4可以防止金属膜6的研磨屑到达活性层2上。

这样，阻挡掩模层4的表面和金属膜6的表面成为连续平坦的表面(参见图3(f))。

阻挡掩模层4，例如，由铬构成时，阻挡掩模层4比由金构成的金属膜6硬。为此，采用机械研磨将阻挡掩模层4上的金属膜6除去后，可以使阻挡掩模层4基本上不被除去。

金属膜6的残部成为与电极焊盘3连接的凸出电极7。凸出电极7的前端面，不会象由现有方法形成的凸出电极106的前端面(参见图26(c)、图26(d)、图27(e)、图28(f)以及图28(g))那样，出现由于钝化膜(图中未画出)形成的段差的影响而在中央部出现凹陷形状的情况。

然后，采用湿蚀刻除去阻挡掩模层4，使凸出电极7处于从电极焊盘3凸出的状态。该工艺可以通过采用对阻挡掩模层4(例如铬)比对金属膜6(例如金)的腐蚀性强的蚀刻液对阻挡掩模层4进行蚀刻实施。另外，该工艺也可以采用干蚀刻实施。

然后，将晶圆W切断成半导体基板8的单片，获得图1所示半导体装置10。

在以上的半导体装置的制造方法中，由铬构成的阻挡掩模层4，与现有的制造方法所使用的抗蚀剂膜(光抗蚀剂)105(参见图26(b)以及26(c))相比，其弹性率和刚性率要高，在施加力后不容易变形。为此，在形成金属膜6时，金属膜6中沿开口4a的侧壁的面，反映开口4a的初期的形状，与晶圆W基本上垂直。因此，凸出电极7的侧面与晶圆W基本上垂直。即，不会象现有制造方法获得的凸出电极106那样，出现随着成长的进程而其前端宽度逐渐增大，而具有倒梯形的截面形状(参见图26(d))的情况。

特别是，相邻凸出电极7之间的间隔(间距)设计得窄小时，阻挡掩模层4也变薄，阻挡掩模层4即使在这样的情况下也不容易变形。为此，即使在相邻凸出电极7之间的间隔(间距)设计得窄小的情况下，这些凸出电极7的前端相互之间不会出现容易接触、造成电短路的情况。即，采用该制造方法，可以制造出将凸出电极7窄小间距化后的半导体装置10。

并且，阻挡掩模层4的表面，由于在金属膜6形成前已经平坦化，通过研磨金属膜6，可以获得高度均匀度高的凸出电极7。并且假定即使在晶圆W表面的平坦度差的情况下，凸出电极7的前端也可以高精度大致处在同一平面上。因此，包括这样的凸出电极7的半导体装置10，倒装芯片连接在布线基板上时，所有凸出电极7均可以与在布线基板上形成的电极焊盘等接触，可以良好接触。凸出电极7的前端面不凹陷而平坦，也可以确保良好的连接。

在采用现有的抗蚀剂膜105的制造方法中，凸出电极106由于形成为不从抗蚀剂膜105的表面凸出，如果不除去抗蚀剂膜105，将不能对凸出电极106的前端进行研磨。这时，由于研磨压力只是由凸出电极106的前端承受，不容易进行研磨。

对此，在以上的实施方案中，对金属膜6进行研磨(研削)时，研削压力由阻挡掩模层4整个面承受。因此，可以采用通常的机械研削过程(包含CMP)，而不需要特殊的研削过程。

进一步，采用化学蒸镀法和溅射法，即使对于由电镀成膜比较困难的情况，也可以成膜。例如，采用电极电镀成膜时，暴露在电镀液中的图案开口部如果不大到一定程度将不能电镀，而在无电解电镀时，由构成实施电镀的下底的金属的种类确定可以电镀的金属种类。而在化学蒸镀法和溅射法中，没有这样的限制，可以容易形成凸出电极7。

进一步，采用化学蒸镀法和溅射法中形成金属膜6时，没有必要形成成为种子层的势垒金属层(UBM，Under Bump Metal)。因此，不会产生在将凸出电极7形成后不需要部分的势垒金属层时，对势垒金属层过蚀刻的问题。

图4表示依据有关第1实施方案的变形例的制造方法获得的半导体装置的图解性剖视图。和图1所示半导体装置10相同构成的部分采用相同的标号并省略其说明。

在该半导体装置15的凸出电极7的前端上，形成由锡(Sn)、铟(In)、这些的合金等的低熔点金属构成的薄低熔点金属层16。半导体装置15，通过使低熔点金属层16熔化并且固化后，可以与在布线基板上形成的电极焊盘等倒装芯片连接。

图5(g)、图5(h)以及图5(i)表示用于说明图4所示半导体装置15的制造方法的图解性剖视图。和图3(d)、图3(e)以及图3(f)所示晶圆W相同构成的部分，在图5(g)、图5(h)以及图5(i)中采用和图3(d)、图3(e)以及图3(f)的情况相同的标号，并省略其说明。

依据有关第1实施方案的制造方法，到采用CMP等对金属膜6研磨为止结束后的晶圆W(参见图3(f))上的凸出电极7，采用干蚀刻或者湿蚀刻，只将一定厚度(以下称为“蚀刻掉厚度”)Te除去，这样，在凸出电极7上形成凹部6a。该状态如图5(g)所示。

然后，在经过以上工艺的晶圆W的活性层2侧的面上，采用化学蒸镀法或者溅射法，形成由锡、铟、这些的合金等的低熔点金属构成的薄低熔点金属层16。低熔点金属层16，沿具有凹部6a形成的段差的阻挡掩模层4以及凸出电极7的表面形成。低熔点金属层16的厚度，例如比蚀刻掉厚度Te薄(参见图5(h))，也可以比蚀刻掉厚度Te厚。当低熔点金属层16的厚度比蚀刻掉厚度Te厚时，低熔点金属层16也可以采用浸渍法形成。

然后，到使阻挡掩模层4露出为止，对低熔点金属层16进行研磨(研削)。这样，低熔点金属层16只有在凹部6a内存在(参见图5(i))。然后，采用湿蚀刻除去阻挡掩模层4，凸出电极7处于从电极焊盘3凸出的状态。采用化学蒸镀法形成时，低熔点金属层16，在凹部6a的内壁面上形成的部分，在凸出电极7前端周缘部只比其它部分稍微凸出。

采用溅射法形成时，低熔点金属层16由于基本上不在凹部6a的内壁面上形成，没有采用化学蒸镀法形成的低熔点金属层16所具有的凸出部分。并且，在完全埋住凹部6a形成低熔点金属层16时，低熔点金属层16，与采用何种方法形成无关，在低熔点金属层16中不形成凸出部分。

该工艺可以采用对阻挡掩模层4(铬)的腐蚀性要比对金属膜6(金)以及低熔点金属层16(锡、铟等)强的蚀刻液实施。

然后，将晶圆W切断成半导体基板8的单片，获得图4所示半导体装置15。

在以上的半导体装置15的制造方法中，低熔点金属层16采用化学蒸镀法或者溅射法形成，在这些方法中，可以提高膜厚精度，以良好的膜质形成薄膜。例如，低熔点金属层16如果采用无电解电镀形成，低熔点金属层16的膜厚的偏差在数μm的程度。对此，采用化学蒸镀法或者溅射法时，膜厚的偏差可以在数的程度。

再有，采用无电解电镀可以成膜的金属材料的种类，比电解电镀时更受到限制，而采用化学蒸镀法或者溅射法时基本上没有这样的限制，可以形成各种各样的低熔点金属构成的低熔点金属层16。

进一步，依据该实施方案的制造方法，由于低熔点金属层16只在凸出电极7的前端形成，半导体装置15，不会出现上述那样的不良情况，而可以与外部良好连接。

也可以不采用对金属膜6进行干蚀刻或者湿蚀刻形成凹部6a(参见图5(g))的方式，在形成金属膜6的工艺(参见图3(e))中，也可以在采用金属膜6完全填满开口4a内为止，停止供给构成金属膜6的金属材料。这时，通过采用CMP将开4a外的金属膜6除去，可以获得图5(g)所示相同的凹部。

图6表示依据有关本发明第2实施方案的制造方法获得的半导体装置的图解性剖视图。

该半导体装置20，包含没有封装的半导体基板28，可以进行所谓的倒装芯片连接。在半导体基板28的一方表面上，形成有包含功能元件(器件)和布线的活性层(有源层)22，在活性层22上的给定位置上，形成与活性层22的功能元件电连接的电极焊盘以及布线(以下总称为“电极焊盘”)23。在活性层22上，使电极焊盘23露出那样形成用于保护活性层22的钝化膜(图中未画出)。在电极焊盘23上，柱状的凸出电极27基本上与电极焊盘23垂直进行连接。

在活性层22上，按照完全埋住电极焊盘23整体并且埋住凸出电极27的大约一半那样，形成保护膜21。凸出电极27的前端侧的大约一半从保护膜21凸出。保护膜21，由氧化硅(SiO₂)等绝缘体构成。凸出电极27，具有恒定宽度，在半导体基板28上大致垂直延伸，在保护膜21的上方没有凸出(横向伸出)。

该半导体装置20，通过将凸出电极27与在布线基板上形成的电极焊盘等连接，可以进行倒装芯片连接。这样，通过在钝化膜的基础上形成保护膜21，在活性层22上形成的器件不容易受到损伤。

图7(a)、图7(b)以及图7(c)，并且图8(d)、图8(e)以及图8(f)表示用于说明图6所示半导体装置20的制造方法的图解性剖视图。

首先，在晶圆W的一方表面上，形成包含功能元件和布线的活性层22，在活性层22上的给定位置上形成电极焊盘23。该状态如图7(a)所示。然后，使电极焊盘23露出那样形成钝化膜(图中未画出)。

然后，采用化学蒸镀法，在经过以上工艺的晶圆W的活性层22侧的面上，在整个面上形成由氧化硅或者氮化硅等绝缘体构成的阻挡掩模层24。阻挡掩模层24具有1.5GPa以上的弹性率。获得的阻挡掩模层24的表面，当平坦度差时，采用CMP进行平坦化。该状态如图7(b)所示。

然后，在阻挡掩模层24上，在整个面上形成抗蚀剂膜(光抗蚀剂)25，利用光刻将抗蚀剂膜25的处于电极焊盘23上方的部分除去后，形成蚀刻用开口25a。蚀刻用开口25a的宽度，例如比电极焊盘23的宽度窄，比从钝化膜(图中未画出)中电极焊盘23的露出宽度要宽(参见图7(c))，但并不限定于此。

然后，通过抗蚀剂膜25的蚀刻用开口25a，对阻挡掩模层24进行蚀刻。这样，在阻挡掩模层24上形成与抗蚀剂膜25的蚀刻用开口25a连续的开口24a。在开口24a的底部使电极焊盘3露出。该工艺，优选采用干蚀刻进行。这时，如图8(d)所示，开口24a的内壁面，与晶圆W大致垂直。

然后，在除去抗蚀剂膜25后，采用化学蒸镀法或者电解电镀等，在经过以上工艺的晶圆W的活性层22侧的面上，按照完全埋住开口24a那样，形成由金属(例如金)构成的金属膜26。采用电镀形成金属膜26时，在经过以上工艺厚的晶圆W的活性层22侧的面上，预先形成具有导电性的种子层。金属膜6，特别是采用化学蒸镀法形成时，如图8(e)所示，也在阻挡掩模层24上堆积。

然后，对晶圆W的形成了金属膜26的面，采用CMP进行研磨，将在开口24a之外形成的金属膜26除去。这样，如图8(f)所示，阻挡掩模层4的表面和金属膜6的表面成为连续的平坦面。金属膜26采用电镀形成时，在开口24a内，金属膜26按照成为下底的种子层的截面形状进行成长，金属膜26的表面在中央部具有凹陷的形状。即使在这种情况下，通过研磨使金属膜26的表面平坦。金属膜26的残部成为与电极焊盘3连接的凸出电极27。

阻挡掩模层24，例如，由氧化硅构成时，阻挡掩模层24比金属膜26硬。为此，采用CMP将阻挡掩模层24上的金属膜26除去后，可以使阻挡掩模层24基本上不被除去。即，利用阻挡掩模层24和金属膜26之间的硬度差，可以实际上只对阻挡掩模层24上的金属膜26选择性除去。

然后，采用干蚀刻或者湿蚀刻对阻挡掩模层24只除去给定厚度(例如，相当于凸出电极27的大约一半的厚度)。阻挡掩模层24的剩余部分成为保护膜21。该工艺可以通过采用对阻挡掩模层24的腐蚀性比对凸出电极27强的蚀刻液进行，凸出电极27基本上不会被蚀刻。这样，凸出电极，其前端侧从保护膜21凸出。

然后，将晶圆W切断成半导体基板28的单片，获得图6所示半导体装置20。

在以上的半导体装置的制造方法中，由氧化硅构成的阻挡掩模层24，与现有的制造方法所使用的抗蚀剂膜(光抗蚀剂)105(参见图26(b)以及26(c))相比要硬。现有的制造方法所使用的抗蚀剂膜105的弹性率，大约在1GPa的程度。因此，具有1.5GPa以上的弹性率的阻挡掩模层24，在施加相同大小的力时，与抗蚀剂膜105相比，不容易变形。

为此，在形成金属膜26时，金属膜26中沿开口24a的侧壁的面，反映开口24a的初期的形状，与晶圆W基本上垂直。因此，凸出电极27的侧面与晶圆W基本上垂直。即，不会象现有制造方法获得的凸出电极106那样，出现随着成长的进程而其前端宽度逐渐增大，而具有倒梯形的截面形状(参见图26(d))的情况。

为此，即使在相邻凸出电极27之间的间隔(间距)设计得窄小的情况下，这些凸出电极27的前端相互之间不会出现容易接触、造成电短路的情况。即，采用该制造方法，可以制造出以窄小间距配置凸出电极27的半导体装置20。

并且，通过采用CMP研磨金属膜26，研磨后的金属膜26的表面，即凸出电极27的前端，处在一个平坦面(同一平面)上。这对于即使在晶圆W表面的平坦度差的情况也同样。因此，包括这样的凸出电极27的半导体装置20，可以与在布线基板上形成的电极焊盘等良好接触。

进一步，金属膜26采用学气相沉积法或者溅射法形成时，和第1实施方案同样，构成凸出电极27的金属材料的选择宽度宽。

阻挡掩模层24也可以采用感光性树脂构成。这时，阻挡掩模层24的开口24a可以如下那样形成。首先，在到电极焊盘23为止形成后的晶圆W(参见图7(a))的电极焊盘23侧的面上，形成在整个面具有感光性的阻挡掩模层24或者其前驱体。

阻挡掩模层24，例如可以采用正型光抗蚀剂材料构成。这时，通过在和图7(c)所示抗蚀剂膜25同样的位置(电极焊盘23的上方)上具有开口的掩模，对阻挡掩模层24进行曝光。然后，通过采用适当的蚀刻液对阻挡掩模层24进行蚀刻(显影)，可以获得形成了图8(d)～图8(f)所示开口24a的阻挡掩模层24。

阻挡掩模层24，例如也可以采用负型光抗蚀剂材料构成。这时，通过采用和图7(c)所示抗蚀剂膜25在开口部和非开口部相反的掩模对阻挡掩模层24的前驱体层进行曝光后进行显影，可以获得形成了图8(d)～图8(f)所示开口24a的阻挡掩模层24。阻挡掩模层24也可以采用感光性的聚铣亚胺构成。

图9表示依据有关第2实施方案的变形例的制造方法获得的半导体装置的图解性剖视图。和图6所示半导体装置20相同构成的部分采用相同的标号并省略其说明。

在该半导体装置35的凸出电极27的前端上，形成由锡、铟、这些的合金等的低熔点金属构成的薄低熔点金属层36。低熔点金属层36和凸出电极27的前端，不从阻挡掩模层24凸出。半导体装置35，通过使低熔点金属层36熔化并且固化后，例如，和与凸出电极27对应的凸出的凸出电极的其它半导体装置(芯片)可以进行芯片上芯片连接。

图10(g)、图10(h)以及图10(i)表示用于说明图9所示半导体装置35的制造方法的图解性剖视图。和图8(d)、图8(e)以及图8(f)所示晶圆W相同构成的部分，在图10(g)、图10(h)以及图10(i)中采用和图8(d)、图8(e)以及图8(f)的情况相同的标号，并省略其说明。

依据有关第2实施方案的制造方法，到采用CMP等对金属膜26研磨为止结束后的晶圆W(参见图8(f))上的凸出电极27，采用干蚀刻或者湿蚀刻，只将蚀刻掉厚度Te除去，这样，在阻挡掩模层24以及凸出电极27的表面上，在凸出电极27上形成凹部26a。该状态如图10(g)所示。

然后，在经过以上工艺的晶圆W的活性层22侧的面上，采用化学蒸镀法、溅射法等，形成由锡、铟、这些的合金等的低熔点金属构成的薄低熔点金属层36。低熔点金属层36，沿具有凹部26a形成的段差的阻挡掩模层24以及凸出电极27的表面形成。低熔点金属层36的厚度，例如比蚀刻掉厚度Te薄(参见图10(h))，也可以比蚀刻掉厚度Te厚。当低熔点金属层36的厚度比蚀刻掉厚度Te厚时，低熔点金属层36也可以采用浸渍法形成。

然后，到使阻挡掩模层24露出为止，对低熔点金属层36进行研磨(研削)。这样，低熔点金属层36只有在凹部26a内存在(参见图10(i))。

然后，将晶圆W切断成半导体基板28的单片，获得图9所示半导体装置35。

以上表明，和采用金属构成的阻挡掩模层4的情况(参见图5(g)、图5(h)以及图5(i))同样，即使采用绝缘体构成的阻挡掩模层24，通过选择适当的蚀刻媒介以及蚀刻方法，可以形成凹部26a。然后，通过利用该凹部26a，可以获得只在前端形成了低熔点金属层36的凸出电极27。

也可以不采用对凸出电极27进行干蚀刻或者湿蚀刻形成凹部6a(参见图10(g))的方式，在形成金属膜26的工艺(参见图8(e))中，也可以在采用金属膜26完全填满开口24a内为止，停止供给构成金属膜26的金属材料。这时，通过采用CMP将开口24a外的金属膜26除去，可以获得图10(g)所示相同的凹部。

图11表示依据有关本发明第3实施方案的制造方法获得的半导体装置的图解性剖视图。

该半导体装置40，具有没有封装的半导体基板48，可以进行所谓的倒装芯片连接。在半导体基板48的一方表面上，形成有包含功能元件(器件)和布线的活性层(有源层)42，在活性层42上的给定位置上，形成与活性层42的功能元件电连接的电极焊盘以及布线(以下总称为“电极焊盘”)43。在活性层42上，使电极焊盘43露出那样形成用于保护活性层42的钝化膜(图中未画出)。

从电极焊盘43凸出形成柱状的凸出电极47。凸出电极47，既可以采用与电极焊盘43相同的材料构成，也可以采用不同的材料构成。凸出电极47，例如由金构成。在电极焊盘43和凸出电极47之间设置薄的势垒金属层41。这样，防止势垒金属层41跨过来的金属元素的扩散，保护电极焊盘43和活性层42。该半导体装置40，通过将凸出电极47与在布线基板上形成的电极焊盘等连接，可以进行倒装芯片连接。

图12(a)、图12(b)以及图12(c)，并且图13(d)、图13(e)以及图13(f)表示用于说明图11所示半导体装置40的制造方法的图解性剖视图。

首先，在晶圆W的预先平坦化后的一方表面上，形成包含功能元件和布线的活性层42，在活性层42上的给定位置上形成电极焊盘43。然后，使电极焊盘43露出那样形成钝化膜(图中未画出)。进一步，在经过以上工艺的晶圆W的活性层42侧的面上，全面形成薄的势垒金属层41。该状态如图12(a)所示。

势垒金属层41，优选采用与电极焊盘43和凸出电极47的密接性高的金属构成，例如，采用金(Au)形成凸出电极47时，势垒金属层41可以采用钛钨(TiW)构成。

然后，利用电解电镀、化学蒸镀法等方法，在经过以上工艺的晶圆W的活性层42侧的面上，在整个面上形成由例如铬等金属构成的阻挡掩模层44。采用电解电镀形成阻挡掩模层44时，势垒金属层41成为种子层，在势垒金属层41上粘附金属原子，形成阻挡掩模层44。

当所获得的阻挡掩模层44的表面的平坦度差时，采用CMP进行平坦化。该状态如图12(b)所示。

然后，在阻挡掩模层44上，在整个面上形成抗蚀剂膜(光抗蚀剂)45，利用光刻将抗蚀剂膜45的处于电极焊盘43上方的部分除去后，形成蚀刻用开口45a。蚀刻用开口45a的宽度，例如比电极焊盘43的宽度窄，比从钝化膜(图中未画出)中电极焊盘43的露出宽度要宽(参见图12(c))，但并不限定于此。

然后，通过抗蚀剂膜45的蚀刻用开口45a，对阻挡掩模层44进行蚀刻。这样，在阻挡掩模层44上形成与抗蚀剂膜45的蚀刻用开口45a连续的开口44a。在开口44a的底部使势垒金属层41露出。该工艺优选采用各向异性干蚀刻进行。这时，如图13(d)所示，开口44a的内壁面，与晶圆W大致垂直。

然后，在开口44a以及蚀刻用开口45a内，采用电解电镀，形成例如由金构成的金属膜46。这时，通过势垒金属层41，在与电镀液之间流入电流，金属膜46在势垒金属层41上成长。即，开口44a、45a，从势垒金属层41侧开始由金属膜46填埋。金属膜46的形成，在由金属膜46完全填满开口44a之后，而在完全填满蚀刻用开口45a之前结束。这样，如图13(e)所示，金属膜46处于只在开口44a以及蚀刻用开口45a内存在的状态。

然后，对晶圆W的形成了金属膜46侧的面，采用CMP进行研磨(研削)，将金属膜46中从阻挡掩模层44的表面凸出的部分除去。金属膜46的研磨，可以在预先除去抗蚀剂膜45后进行，也可以在抗蚀剂膜45存在的状态下进行，同时将金属膜46和抗蚀剂膜45除去。

这样，阻挡掩模层44的表面和金属膜46的表面成为连续平坦的表面(参见图13(f))。阻挡研磨层44的硬度，比金属膜46的硬度大时，可以实际上只选择性除去从阻挡掩模层44的表面凸出的金属膜46。金属膜46的剩余部成为凸出电极47。

然后，通过利用与凸出电极47的蚀刻速率的差异的蚀刻等，除去阻挡掩模层44，进一步，将除去阻挡掩模层44后露出的势垒金属层41除去。这样，势垒金属层41只剩下在电极焊盘43和金属膜46之间所夹的部分。凸出电极47，成为从晶圆W(电极焊盘43)的表面凸出的状态。然后，将晶圆W切断成半导体基板48的单片，获得图11所示半导体装置40。

在以上的半导体装置的制造方法中，形成金属膜46的工艺，和第1以及第2实施方案中的情况大不相同。即，在第1以及第2实施方案中，金属膜6、26的形成，在除去了抗蚀剂膜5、25之后进行(参见图3(e)以及图8(e))，而在本实施方案中，是在留下抗蚀剂膜45的情况下形成金属膜46(参见图13(e))。

然后，在第1以及第2实施方案中，金属膜6、26在开口4a、24a之外的宽区域(阻挡掩模层4、24上)也形成，而在本实施方案中，金属膜46在开口44a之外只在蚀刻用开口45内形成。即，在开口4a、24a、44a之外形成的金属膜实施方案相比，在本实施方案中明显减少。6、26、46的量，和第1以及第2实施方案相比，在本实施方案中明显减少。

为此，在研磨(研削)中被除去的金属膜6、26、46的量，在本实施方案中，和第1以及第2实施方案相比减少。因此，象本实施方案那样金属膜46采用昂贵的金构成时，可以减少由研磨损失的金的量，可以降低成本。

另外，通过研磨使金属膜46的表面大致处在同一平面上，这和第1以及第2实施方案的情况同样，凸出电极47的高度一致，其前端均大致处在同一平面上。

在本实施方案中，金属膜46虽然采用电解电镀形成，也可以采用无电解电镀形成。

在本实施方案中，势垒金属层41虽然是在阻挡掩模层44形成之前在活性层42以及电极焊盘43上全面形成，势垒金属层41也可以在阻挡掩模层44上形成了开口44a之后，只在开口44a内露出的电极焊盘43上形成。这时，阻挡掩模层44可以采用CVD等方法形成，势垒金属层41可以采用电镀形成。

依据这样的制造方法，势垒金属层41从最初就只在电极焊盘43上形成。因此，阻挡掩模层44由绝缘体材料构成，使阻挡掩模层44残留(没有完全除去)形成半导体装置时，电极焊盘43之间不会因为势垒金属层41而造成短路。

图14表示依据有关第3实施方案的变形例的制造方法获得的半导体装置的图解性剖视图。和图11所示半导体装置40相同构成的部分采用相同的标号并省略其说明。

在该半导体装置55的凸出电极47的前端上，形成由锡、铟、这些的合金等的低熔点金属构成的薄低熔点金属层56。半导体装置55，通过使低熔点金属层16熔化并且固化后，可以与在布线基板上形成的电极焊盘等倒装芯片连接。

图15(g)、图15(h)以及图15(i)表示用于说明图14所示半导体装置55的制造方法的图解性剖视图。和图13(d)、图13(e)以及图13(f)所示晶圆W相同构成的部分，在图15(g)、图15(h)以及图15(i)中采用和图13(d)、图13(e)以及图13(f)的情况相同的标号，并省略其说明。

依据有关第3实施方案的制造方法，到采用CMP等对金属膜6研磨为止结束后的晶圆W(参见图13(f))上的凸出电极47，采用干蚀刻或者湿蚀刻，只将一定蚀刻掉厚度Te除去，这样，阻挡掩模层44的表面以及凸出电极47的表面上，在凸出电极47上形成凹部46a。该状态如图15(g)所示。

然后，在经过以上工艺的晶圆W的活性层42侧的面上，采用化学蒸镀法或者溅射法，形成由锡、铟、这些的合金等的低熔点金属构成的薄低熔点金属层56。低熔点金属层56，沿具有凹部46a形成的段差的阻挡掩模层44以及凸出电极47的表面形成。低熔点金属层56的厚度，例如比蚀刻掉厚度Te薄(参见图15(h))，也可以比蚀刻掉厚度Te厚。当低熔点金属层56的厚度比蚀刻掉厚度Te厚时，低熔点金属层56也可以采用浸渍法形成。

然后，到使阻挡掩模层44露出为止，对低熔点金属层56进行研磨(研削)。这样，低熔点金属层56只有在凹部46a内存在(参见图15(i))。

然后，除去阻挡掩模层44，进一步，将除去阻挡掩模层44后露出的势垒金属层41除去。这样，只留下在电极焊盘43和凸出电极47之间所夹的部分。凸出电极47处于从晶圆W(电极焊盘3)的表面凸出的状态。然后，将晶圆W切断成半导体基板48的单片，获得图14所示半导体装置55。

图16表示依据有关本发明第4实施方案的制造方法获得的半导体装置的图解性剖视图。

该半导体装置60，具有没有封装的半导体基板68，可以进行所谓的倒装芯片连接。在半导体基板68的一方表面上，形成有包含功能元件(器件)和布线的活性层(有源层)62，在活性层62上的给定位置上，形成与活性层62的功能元件电连接的电极焊盘以及布线(以下总称为“电极焊盘”)63。在活性层62上，使电极焊盘63露出那样形成用于保护活性层62的钝化膜(图中未画出)。

从电极焊盘63凸出形成柱状的凸出电极67。凸出电极67，采用金等金属材料构成。在电极焊盘63和凸出电极67之间设置薄的势垒金属层(UBM)61。这样，防止势垒金属层61跨过来的金属元素的扩散，保护电极焊盘63和活性层62。该半导体装置60，通过将凸出电极67与在布线基板上形成的电极焊盘等连接，可以进行倒装芯片连接。

在凸出电极67的侧面上，形成氧化物或者氮化物构成的扩散防止膜69。

图17(a)、图17(b)以及图17(c)，并且图18(d)、图18(e)以及图18(f)表示用于说明图16所示半导体装置60的制造方法的图解性剖视图。

首先，在晶圆W的预先平坦化后的一方表面上，形成包含功能元件和布线的活性层62，在活性层62上的给定位置上形成电极焊盘63。该状态如图17(a)所示。然后，使电极焊盘63露出那样形成钝化膜(图中未画出)。进一步，在经过以上工艺的晶圆W的活性层62侧的面上，全面形成薄的势垒金属层61。

然后，利用电解电镀、化学蒸镀法等，在经过以上工艺的晶圆W的活性层62侧的面上，在整个面上形成由例如铬等金属构成的阻挡掩模层64。采用电解电镀形成阻挡掩模层64时，势垒金属层61成为种子层，在势垒金属层61上粘附金属原子，形成阻挡掩模层44。

当所获得的阻挡掩模层64的厚度不均匀或者表面的平坦度差时，采用CMP使膜厚均匀，使表面平坦化(参见图17(b))。

然后，在阻挡掩模层64上，在整个面上形成抗蚀剂膜(光抗蚀剂)65，利用光刻将抗蚀剂膜65的处于电极焊盘63上方的部分除去后，形成蚀刻用开口65a。蚀刻用开口65a的宽度，例如比电极焊盘63的宽度窄，比从钝化膜(图中未画出)中电极焊盘63的露出宽度要宽(参见图17(c))，但并不限定于此。

然后，通过抗蚀剂膜65的蚀刻用开口65a，对阻挡掩模层64进行蚀刻。这样，在阻挡掩模层64上形成与抗蚀剂膜65的蚀刻用开口65a连续的开口64a。在开口64a的底部使势垒金属层61露出。该工艺优选采用各向异性干蚀刻进行。这时，开口64a的内壁面，与晶圆W大致垂直。

然后，在除去抗蚀剂膜65之后，采用CVD在阻挡掩模层64以及势垒金属膜61的露出表面上，形成由氧化物、氮化物、或者金属构成的扩散防止膜69。当扩散防止膜69由金属构成时，扩散防止膜69可以采用和势垒金属层61相同的金属材料构成。

然后，采用干蚀刻(各向异性蚀刻)，将阻挡掩模层64以及势垒金属膜61上的扩散防止膜69除去，使扩散防止膜69只在开口64a的内壁面上形成。该状态如图18(d)所示。

然后，按照完全埋住开口64a那样形成金属膜66。这时，势垒金属层61作为种子层作用，金属膜66在势垒金属层61上成长。即，开口64a从势垒金属层61侧开始由金属膜66埋入。

金属膜66由扩散防止膜69与阻挡掩模层64相隔的情况下成长。并且，金属元素不容易扩散到由氧化物或者氮化物构成的扩散防止膜69中。因此，即使构成金属膜66的金属元素和构成阻挡掩模层64的金属元素相互之间扩散容易进行反应时，也不会使金属膜66和阻挡掩模层64进行反应。并且，金属膜66也不会从电镀液在扩散防止膜69上直接形成。

扩散防止膜69，即使采用和势垒金属层61同样的金属材料构成时，金属膜66和阻挡掩模层64之间的原子扩散，也可以被扩散防止膜69阻挡。

金属膜66的形成，在由金属膜66完全填满开口64a之后，而在完全填满蚀刻用开口65a之前结束。该状态如图18(e)所示。

然后，对晶圆W的形成了金属膜66侧的面，采用CMP进行研磨(研削)，将在开口64a之外形成的扩散防止膜69以及金属膜66除去。这样，这样，阻挡掩模层64的表面和金属膜66的表面成为连续的平坦面，金属膜66的剩余部成为凸出电极67。扩散防止膜69只在开口64a的内壁面上留下(参见图18(f))。

然后，采用湿蚀刻将阻挡掩模层64除去。由于阻挡掩模层64和金属膜66之间没有反应，可以容易选择性只除去阻挡掩模层64。凸出电极67，成为从晶圆W(电极焊盘63)的表面凸出的状态。凸出电极67的侧面被扩散防止膜69所覆盖。

根据需要，也可以进一步除去扩散防止膜69。例如，采用干蚀刻，使蚀刻媒介相对于晶圆W斜向突入，使蚀刻媒介挡接在凸出电极67的侧面的扩散防止膜69上，可以除去扩散防止膜69。另外，扩散防止膜69，由金属构成时，在湿蚀刻处理中容易被除去。

然后，将晶圆W切断成半导体基板68的单片，获得图16所示半导体装置60。

图19表示依据有关本发明第5实施方案的制造方法获得的半导体装置的图解性剖视图。

该半导体装置70，具有没有封装的半导体基板78，可以进行所谓的倒装芯片连接。在半导体基板78的一方表面上，形成有包含功能元件(器件)和布线的活性层(有源层)72，在活性层72上的给定位置上，形成与活性层72的功能元件电连接的电极焊盘以及布线(以下总称为“电极焊盘”)73。在活性层72上，使电极焊盘73露出那样形成用于保护活性层72的钝化膜(图中未画出)。

从电极焊盘73凸出形成柱状的凸出电极77。凸出电极77的前端上，形成由锡、铟、这些的合金等的低熔点金属构成的薄低熔点金属层76。半导体装置70，通过使低熔点金属层76熔化并且固化后，可以倒装芯片连接在布线基板上形成的电极焊盘等上。

图20(a)、图20(b)以及图20(c)，并且图21(d)、图21(e)以及图21(f)表示用于说明图19所示半导体装置70的制造方法的图解性剖视图。

首先，在晶圆W的预先平坦化后的一方表面上，形成包含功能元件和布线的活性层72，在活性层72上的给定位置上形成电极焊盘73。该状态如图20(a)所示。然后，使电极焊盘73露出那样形成钝化膜(图中未画出)。

然后，利用化学蒸镀法，在经过以上工艺的晶圆W的活性层72侧的面上，在整个面上形成由例如铬等金属构成的阻挡掩模层74。通过采用化学蒸镀法形成阻挡掩模层74，可以不需要势垒金属层，也可以形成势垒金属层后采用电解电镀形成阻挡掩模层74。采用电解电镀可以适合形成膜厚的阻挡掩模层74。

当所获得的阻挡掩模层74的厚度不均匀或者表面的平坦度差时，采用CMP使膜厚均匀，使表面平坦化(参见图20(b))。

然后，在阻挡掩模层74上，在整个面上形成抗蚀剂膜(光抗蚀剂)75，利用光刻将抗蚀剂膜75的处于电极焊盘73上方的部分除去后，形成蚀刻用开口75a。蚀刻用开口75a的宽度，例如比电极焊盘73的宽度窄。该状态如图20(c)所示。

然后，通过抗蚀剂膜75的蚀刻用开口75a，对阻挡掩模层74进行比较浅的干蚀刻或者湿蚀刻。这样，在阻挡掩模层74上形成与抗蚀剂膜75的蚀刻用开  75a连续的凹部74a。该状态如图21(d)所示。

然后，在该状态，即在留下抗蚀剂膜75的情况下，采用化学蒸镀法或者溅射法，在经过以上工艺的晶圆W的活性层72侧的面上，形成由低熔点金属构成的低熔点金属层76。低熔点金属层76，如图21(e)所示，在抗蚀剂膜75上、蚀刻用开口75a的内壁面以及凹部74a的内壁面和底面上形成。

然后，对晶圆W的形成了抗蚀剂膜75的面进行研磨(研削)，将在抗蚀剂膜75以及凹部74a之外形成的低熔点金属层76除去。这样，低熔点金属层76，只在凹部74a内，即电极焊盘73上方存在。

另外，当低熔点金属层76基本上没有覆盖抗蚀剂膜75的蚀刻用开75a的内壁面时，可以不对抗蚀剂膜75研磨(研削)，而只采用蚀刻除去抗蚀剂膜75。即，当抗蚀剂膜75的蚀刻用开口75a内壁面露出时，从该露出部可以对抗蚀剂膜75蚀刻。采用这样的工艺也可以使低熔点金属层76只在电极焊盘73上方存在(参见图21(f))。

树脂构成的抗蚀剂膜75，由于比由金属构成的阻挡掩模层74耐磨性小，实际上可以选择性只抗蚀剂膜75以及凹部74a之外形成的低熔点金属层76除去。

然后，通过以低熔点金属层76的剩余部作为掩模进行蚀刻，除去阻挡掩模层74。阻挡掩模层74的剩余部成为凸出电极77。该工艺可以采用比低熔点金属层76对阻挡掩模层74的蚀刻速度快的蚀刻方法进行。

然后，将晶圆W切断成半导体基板78的单片，获得图19所示半导体装置70。

在该制造方法中，不是象有关第1到第4实施方案的制造方法那样，为了在晶圆W的给定位置上形成凸出电极7、27、47、67而采用阻挡掩模层4、24、44、64，而是为了在晶圆W的给定位置上形成低熔点金属层76而采用阻挡掩模层74。在第1到第4实施方案中，通过利用阻挡掩模层4、24、44、64，将另外形成的金属膜6、26、46、66的不需要部分除去后获得凸出电极7、27、47、67。另一方面，在有关本实施方案的制造方法中，通过利用低熔点金属层76，将阻挡掩模层76的不需要部分除去后获得凸出电极77。

这样，在本实施方案的制造方法中，对阻挡掩模层74本身加工后成为凸出电极77。即，由于不需要另外形成金属膜6、26、46、66的工艺，可以简化工序。

如上所述，尽管制造方法有很大差别，依据有关本实施方案的制造方法，可以获得和采用例如有关第1实施方案的变形例的制造方法(参见图2、3以及5)获得的半导体装置15(参见图4)同样的半导体装置70。根据构成凸出电极7、77和低熔点金属层16、76等的材料，可以选择采用其中一种制造方法。

图22表示依据有关本发明第6实施方案的制造方法获得的半导体装置的图解性剖视图。

该半导体装置80，具有没有封装的半导体基板88，可以进行所谓的倒装芯片连接。在半导体基板88的一方表面上，形成有包含功能元件(器件)和布线的活性层(有源层)82，在活性层82上的给定位置上，形成与活性层82的功能元件电连接的电极焊盘以及布线(以下总称为“电极焊盘”)83。在活性层82上，使电极焊盘83露出那样形成用于保护活性层82的钝化膜(图中未画出)。

在电极焊盘83连接柱状的凸出电极87。在凸出电极87的前端上，形成由锡、铟、这些的合金等的低熔点金属构成的薄低熔点金属层86。在活性层82上形成由热可塑性树脂或者低软化点(熔点)玻璃构成的阻挡掩模层84，阻挡掩模层84的表面和低熔点金属层86的表面大致成相同的平面。即，凸出电极87和低熔点金属层86不从阻挡掩模层84的表面凸出。

半导体装置80，通过使低熔点金属层86熔化并且固化后，将凸出电极87与在布线基板上形成的电极焊盘等连接，可以倒装芯片连接。这时，通过使凸出电极87以及低熔点金属层86不从阻挡掩模层84的表面凸出，在半导体基板88和布线基板之间的空间基本上处于由阻挡掩模层84填埋的状态。

另外，当为了使低熔点金属层86熔化，而将半导体装置80加热到阻挡掩模层的玻璃转移温度(或者软化点)以上的温度时，阻挡掩模层84也容易变形并且流动。这样，在半导体基板88和布线基板之间可以没有间隙而由阻挡掩模层84填埋。这样，阻挡掩模层84可以作为下填(UnderFill)剂作用。

阻挡掩模层84，也可以具有包含在半导体基板88侧形成的氧化物、氮化物或者弹性率高的树脂构成的绝缘物层、和在远隔半导体基板88侧上形成的热可塑性树脂及其它具有粘接性的粘接性树脂层的2层(多层)结构。这时，优选使绝缘物层厚而使粘接性树脂层薄那样形成。热可塑性树脂一边绝缘性差，通过加厚绝缘物层，可以提高阻挡掩模层84整体的绝缘性。

这样的半导体装置80，通过使其与具有相同结构的其它半导体装置80的形成了活性层82侧的面对向，将低熔点金属86之间连接，可以进行所谓的芯片上芯片连接。

这时，优选使在一方半导体装置80的凸出电极87的前端上形成的低熔点金属层86的表面相对于阻挡掩模层84的表面大致在相同面或者稍微凹陷，而使另一方的半导体装置80的凸出电极87的前端从阻挡掩模层84的表面稍微凸出。

再有，也可以不在一方的半导体装置80的凸出电极87上形成低熔点金属层86，而使该凸出电极87的表面相对于阻挡掩模层84的表面大致在相同面或者稍微凹陷。这时，对于另一方半导体装置80，在凸出电极87的前端上形成低熔点金属层86，可以使该凸出电极87从阻挡掩模层84的表面稍微凸出。

在这些情况下，容易将两半导体装置80连接，并且在这些半导体装置80之间的空间可以由阻挡掩模层84填满。

再有，如果将具有相同结构的半导体装置80按照相互的能动区域对向那样进行芯片上芯片连接，在这些能动区域上形成的布线之间有可能产生串扰。热可塑性树脂一般介电常数高，不适合用于降低串扰。为此，将阻挡掩模层84做成上述那样的包含绝缘物层和粘接性树脂层的2层(多层)结构，通过将介电常数更低的绝缘物层的厚度，可以降低串扰。进一步，虽然通过增大对向的半导体装置80之间的间隔也可以降低串扰，但通过将比粘接性树脂层的弹性率低、线膨胀率低的绝缘物层加厚，可以降低伴随热膨胀/收缩而在接合部形成的应力，提高可靠性。

图23(a)、图23(b)以及图23(c)，表示用于说明图22所示半导体装置80的制造方法的图解性剖视图。

首先，在晶圆W的预先平坦化后的一方表面上，形成包含功能元件和布线的活性层82，在活性层82上的给定位置上形成电极焊盘83。然后，使电极焊盘83露出那样形成钝化膜(图中未画出)。

然后，在经过以上工艺的晶圆W的活性层82侧的面上，在整个面上形成由热可塑性树脂或者低软化点(熔点)玻璃构成的阻挡掩模层84。阻挡掩模层84，与在现有技术的制造方法中所采用的抗蚀剂膜105(参见图26(b)以及图26(c))相比，优选采用在室温下弹性率和刚性率足够高，在施加力后也不容易变形的材料。

也可以取代形成由热可塑性树脂或者低软化点玻璃构成的阻挡掩模层84，而首先在晶圆W上形成由氧化物、氮化物或者弹性率高的树脂构成的绝缘物层，在该绝缘物层上形成热可塑性树脂及其它具有粘接性的粘接性树脂层。这时，阻挡掩模层84包含绝缘物层以及粘接性树脂层。

当所获得的阻挡掩模层84的厚度不均匀或者表面的平坦度差时，采用CMP使膜厚均匀并且平坦化。

然后，采用和第1到第4实施方案相同的方法，利用抗蚀剂膜(光抗蚀剂)，将阻挡掩模层84的处于电极焊盘83上方的部分除去后，在阻挡掩模层84上形成开口84a。开口84a的宽度，例如比电极焊盘83的宽度窄，比从钝化膜(图中未画出)中电极焊盘83的露出宽度宽，但并不限定于此。开口84a形成后，除去抗蚀剂膜。该状态如图23(a)所示。

然后，采用和第1以及第2实施方案相同的方法，在开口84a内形成凸出电极87(金属膜)。这时，通过采用CMP的研磨(研削)，使阻挡掩模层84的表面和凸出电极87的表面成为连续的平坦面。该状态如图23(b)所示。

当阻挡掩模层84，例如具有包含绝缘物层和粘接性树脂层的2层(多层)结构，使弹性率高的绝缘物层比粘接性树脂层加厚形成时，可以使凸出电极87的形状遵循开口84a的初始形状。这样，可以避免凸出电极87的短路，提高可靠性。

然后，将凸出电极87蚀刻掉给定厚度，在凸出电极87上形成凹部87a(参见图23(c))。然后，采用和有关第1到第3实施方案的变形例的制造方法相同的方法，在凸出电极87的前端上形成由锡、铟、这些的合金等的低熔点金属构成的低熔点金属层86。在凹部87a之外形成的低熔点金属层86，采用CMP除去，使低熔点金属层86处于只在凹部87a内存在的状态。

然后，在留下阻挡掩模层84的情况下，将晶圆W切断成半导体基板88的单片，获得图22所示的半导体装置80。

如果按照不完全填满凹部87a那样形成低熔点金属层86，在取出凹部87a之外的低熔点金属层86后，将处在该阶段的晶圆W切断成半导体基板的单片，可以获得在凸出电极87(低熔点金属层86)上具有凹部的半导体装置。另外，在形成凹部87a后，采用无电解电镀只在凸出电极87的前端面上形成低熔点金属层86后，将处在该阶段的晶圆W切断成半导体基板的单片，也可以获得相同结构的半导体装置。

在这样的半导体装置的凹部中嵌入图22所示半导体装置80的凸出的凸出电极87进行芯片上芯片连接，可以将两方的半导体装置的凸出电极之间连接。这时，在两方半导体装置的凸出电极之间可以处于由阻挡掩模层84基本填满的状态。

图24表示依据有关本发明第7实施方案的制造方法获得的半导体装置的图解性剖视图。

该半导体装置90，具有没有封装的半导体基板98，可以进行所谓的倒装芯片连接。在半导体基板98的一方表面上，形成有包含功能元件(器件)和布线的活性层(有源层)92，在活性层92上的给定位置上，形成与活性层92的功能元件电连接的电极焊盘以及布线(以下总称为“电极焊盘”)93。在活性层92上，使电极焊盘93露出那样形成用于保护活性层92的钝化膜(图中未画出)。

从电极焊盘93凸出形成柱状的凸出电极97。凸出电极97由热固化型的导电性浆料的固化物构成。在凸出电极97的前端上，形成由锡、铟、这些的合金等的低熔点金属构成的比较薄的低熔点金属层96。

半导体装置90，通过使低熔点金属层96熔化并且固化后，将凸出电极97与在布线基板上形成的电极焊盘等连接，可以倒装芯片连接。也可以不在凸出电极97的前端上形成低熔点金属层96，这时将凸出电极97直接与在布线基板上形成的电极焊盘等连接。

图25(a)、图25(b)、图25(c)以及图25(d)表示用于说明图24所示半导体装置90的制造方法的图解性剖视图。

首先，在晶圆W的预先平坦化后的一方表面上，形成包含功能元件和布线的活性层92，在活性层92上的给定位置上形成电极焊盘93。然后，使电极焊盘93露出那样形成钝化膜(图中未画出)。

然后，在经过以上工艺的晶圆W的活性层92侧的面上，在整个面上形成阻挡掩模层94。阻挡掩模层94由具有耐溶剂性的材料构成，例如可以由铬或者铝那样的金属、氧化硅那样的绝缘体、树脂等构成。并且阻挡掩模层94由弹性率和刚性率高的材料构成，在施加力后也不容易变形。

当所获得的阻挡掩模层94的厚度不均匀或者表面的平坦度差时，采用CMP使膜厚均匀并且平坦化。

然后，采用和第1到第4实施方案相同的方法，利用抗蚀剂膜(光抗蚀剂)，将阻挡掩模层94的处于电极焊盘93上方的部分除去后，在阻挡掩模层94上形成开口94a。开口94a的宽度，例如比电极焊盘93的宽度窄，比从钝化膜(图中未画出)中电极焊盘93的露出宽度宽，但并不限定于此。开口94a形成后，除去出抗蚀剂膜。该状态如图25(a)所示。

然后，采用例如丝网印刷等中所使用的橡皮滚，将热固化型的导电性浆料91填充到开口94a内，同时将开口94a之外的导电性浆料91擦去。这样，阻挡掩模层94的表面和导电性浆料91的表面大致成为相同面。该状态如图25(b)所示。

当导电性浆料91的粘度足够低时，该工艺也可以采用旋转涂敷实施。在任一种情况下，具有耐溶剂性的阻挡掩模层94都不会由于包含导电性浆料91的溶剂，造成变质或者溶解。

然后，对经过以上工艺的晶圆W加热，导电性浆料91被固化后成为凸出电极97。这时，由于溶剂的蒸发，导电性浆料91固化收缩，在凸出电极97上形成凹部91a(参见图25(c))。阻挡掩模层94，通过使其具有足够高弹性率和刚性率，在导电性浆料91固化收缩时，开口94a的形状不会变形。因此，凸出电极97的侧面，成为遵循开口94a的初始形状的形状。

然后，采用和有关第1到第3实施方案的变形例的制造方法相同的方法，在凸出电极97的前端上形成由锡、铟、这些的合金等的低熔点金属构成的低熔点金属层96。低熔点金属层96的形成也可以通过将包含低熔点金属的热固化型导电性浆料进行涂敷、固化后进行。在凹部91a之外形成的低熔点金属层96，采用CMP除去，使低熔点金属层96处于只在凹部91a内存在的状态。该状态如图25(d)所示。

然后，采用蚀刻将阻挡掩模层94除去，凸出电极97成为从晶圆W(电极焊盘93)的表面凸出的状态。然后，将晶圆W切断成半导体基板98的单片，获得图24所示的半导体装置90。

当阻挡掩模层94由绝缘体构成时，在低熔点金属层96形成后，也可以只将阻挡掩模层94除去给定厚度，其剩余部作为保护膜。

在本制造方法中，只是将晶圆W加热使导电性浆料91固化，就可以容易形成凹部91a。这样，容易在凸出电极91(导电性浆料的固化物)的前端上形成低熔点金属层96。

该发明的实施方案的说明，虽然如上述那样，该发明，对于凸出电极7、27、47、67、87、97(金属膜6、26、46、66)、阻挡掩模层4、24、44、64、74、84、94等的材质、金属膜6、26、46、46的形成方法、势垒金属层41、61形成的有无、扩散防止层69形成的有无、低熔点金属层形成的有无等，也可以任意组合后实施。

虽然对于本发明的实施方案进行了详细说明，这些只不过为更明确理解本发明的技术内容的具体例子，本发明并不能被限定在这些具体例子中进行解释，本发明的精神以及范围只能由权利要求的范围所限定。

本申请与2002年11月21日在日本国特许厅提出的特願2002-338480对应，在此通过引用了该申请的全部后组成。

Claims (34)

1.一种半导体装置的制造方法，其特征在于：包括：

在半导体基板上形成由金属构成的、在给定位置上具有开口的阻挡掩模层的工艺；

向所述阻挡掩模层的开口内供给金属材料并形成由该金属构成的凸出电极的金属材料供给工艺；以及

在该金属材料供给工艺之后除去所述阻挡掩模层的工艺。

2.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述阻挡掩模层由比所述凸出电极硬的金属材料构成。

3.一种半导体装置的制造方法，其特征在于：

包括：

在半导体基板上形成由绝缘体构成的、在给定位置上具有开口的阻挡掩模层的工艺；

向所述阻挡掩模层的开口内供给金属材料并形成由该金属构成的凸出电极的金属材料供给工艺；以及

在该金属材料供给工艺之后从表面除去所述阻挡掩模层，使所述凸出电极从表面凸出的工艺，

所述阻挡掩模层采用在形成所述凸出电极时不容易变形的材料构成。

4.根据权利要求3所述的半导体装置的制造方法，其特征在于：所述阻挡掩模层由氧化硅或者氮化硅构成。

5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于：所述金属材料供给工艺包含采用化学蒸镀法或者溅射法向所述阻挡掩模层的开口内供给金属材料的工艺。

6.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于：所述金属材料供给工艺包含采用电解电镀法向所述阻挡掩模层的开口内供给金属材料的工艺。

7.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于：所述金属材料供给工艺包含采用无电解电镀法向所述阻挡掩模层的开口内供给金属材料的工艺。

8.根据权利要求1～7中任一项所述的半导体装置的制造方法，其特征在于：在形成所述阻挡掩模层的工艺之前，进一步包含在所述半导体基板上形成金属薄膜的工艺。

9.根据权利要求1～8中任一项所述的半导体装置的制造方法，其特征在于：形成所述阻挡掩模层的工艺包含：在所述阻挡掩模层上形成具有蚀刻用开口的抗蚀剂膜的工艺；和通过利用所述蚀刻用开口对所述阻挡掩模层进行蚀刻，形成所述开口的工艺。

10.根据权利要求1～9中任一项所述的半导体装置的制造方法，其特征在于：所述阻挡掩模层由具有感光性材料构成，

形成所述阻挡掩模层的工艺，包含通过利用给定图案的掩模对所述阻挡掩模层进行曝光后进行显影来形成所述开口的工艺。

11.根据权利要求1～10中任一项所述的半导体装置的制造方法，其特征在于：在形成所述阻挡掩模层的工艺之后，在所述金属材料供给工艺之前，进一步包含在所述阻挡掩模层的露出表面上形成用于防止原子的扩散的扩散防止膜的工艺。

12.根据权利要求1～11中任一项所述的半导体装置的制造方法，其特征在于：在所述金属材料供给工艺之前，进一步包括在所述开口内形成金属薄膜的工艺。

13.根据权利要求1～12中任一项所述的半导体装置的制造方法，其特征在于：所述金属材料供给工艺包含采用所述金属材料填满所述开口内的工艺，

在所述金属材料供给工艺之后，进一步包括通过研磨使所述阻挡掩模层的表面以及所述开口内的所述金属材料的表面成为连续的平坦面的平坦化工艺。

14.根据权利要求13所述的半导体装置的制造方法，其特征在于：形成所述阻挡掩模层的工艺包含：在所述阻挡掩模层上形成具有蚀刻用开口的抗蚀剂膜的工艺；和通过利用所述蚀刻用开口对所述阻挡掩模层进行蚀刻，形成所述开口的工艺，

所述金属材料供给工艺包含通过所述抗蚀剂膜的蚀刻用开口，向所述阻挡掩模层的开口内供给所述金属材料的工艺。

15.根据权利要求13所述的半导体装置的制造方法，其特征在于：进一步包括：

在所述平坦化工艺之后，将所述开口内存在的所述金属材料的一部分除去，在所述金属材料上形成凹部的工艺；和

在包含该凹部内的区域，形成由比所述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

16.根据权利要求1～12中任一项所述的半导体装置的制造方法，其特征在于：所述金属材料供给工艺是通过在由所述金属材料完全填满所述阻挡掩模层的开口之前结束所述金属材料的供给，在所述金属材料上确保形成凹部的工艺，

进一步包括在包含该凹部内的区域中，形成由比所述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

17.一种半导体装置的制造方法，其特征在于：

包括：

在半导体基板上形成由金属构成的、表面平坦的阻挡掩模层的工艺；

在该阻挡掩模层的表面的给定位置上形成凹部的工艺；

在该凹部内形成由低熔点金属构成的低熔点金属层的工艺；以及

以在该凹部内形成的所述低熔点金属层作为掩模对所述阻挡掩模层进行蚀刻，形成由所述阻挡掩模层的剩余部构成的凸出电极的工艺，

构成所述低熔点金属层的低熔点金属的固态线温度，比构成所述凸出电极的金属的固态线温度低。

18.一种半导体装置的制造方法，其特征在于：

包括：

在半导体基板上形成由绝缘体构成的、在给定位置上具有开口的阻挡掩模层的工艺；

向所述开口内供给金属材料并形成由该金属构成的凸出电极的金属材料供给工艺；以及

在该金属材料供给工艺之后，通过研磨使所述阻挡掩模层的表面以及所述金属材料的表面成为连续的平坦面的平坦化工艺，

所述阻挡掩模层具有比所述凸出电极的固态线温度低的玻璃转移温度。

19.根据权利要求18所述的半导体装置的制造方法，其特征在于：进一步包括在所述平坦化工艺之后，将所述阻挡掩模层的一部分除去，使所述凸出电极从表面凸出的工艺。

20.根据权利要求18所述的半导体装置的制造方法，其特征在于：包括在所述平坦化工艺之后，将在所述开口内存在的所述金属材料的一部分除去，在所述金属材料上形成凹部的工艺。

21.根据权利要求20所述的半导体装置的制造方法，其特征在于：进一步包括在包含所述凹部的区域中，形成由比所述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

22.根据权利要求18或19所述的半导体装置的制造方法，其特征在于：进一步包括在由所述金属材料供给工艺获得的凸出电极的前端，形成由比所述凸出电极的固态线温度低的低熔点金属构成的低熔点金属层的工艺。

23.根据权利要求22所述的半导体装置的制造方法，其特征在于：在所述平坦化工艺之后，在形成所述低熔点金属层的工艺之前，进一步包括将在所述开口内存在的所述金属材料的一部分除去，在所述金属材料上形成凹部的工艺，

形成所述低熔点金属层的工艺包括在包含所述凹部的区域中形成所述低熔点金属层的工艺。

24.根据权利要求22所述的半导体装置的制造方法，其特征在于：进一步包括在形成所述低熔点金属层的工艺之后，将所述阻挡掩模层的一部分除去，使所述低熔点金属层以及所述凸出电极从表面凸出的工艺。

25.一种半导体装置的制造方法，其特征在于：包括：

在半导体基板上形成在给定位置上具有开口的、在表面中除了所述开口以外的部分大致在同一面上的阻挡掩模层的工艺；

在所述开口内填充热固化型的导电性浆料，并使其表面和所述阻挡掩模层大致成相同面的浆料填充工艺；

在该浆料填充工艺后，通过对所述导电性浆料加热使其固化的固化工艺；以及

在包含因在所述固化工艺中导电性浆料的收缩所产生的凹部内的区域中形成由低熔点金属构成的低熔点金属层的工艺。

26.一种半导体装置，其特征在于：包括：

在半导体基板的一方表面上形成的、包含功能元件的活性层；

与该活性层的给定功能元件电连接的、由金属构成的凸出电极；以及

按照覆盖所述活性层，埋没所述凸出电极的至少一半，并且使所述凸出电极的前端露出那样形成的由绝缘体构成的保护膜。

27.根据权利要求26所述的半导体装置，其特征在于：所述凸出电极，具有大致恒定的宽度并且与所述半导体基板大致垂直地延伸。

28.根据权利要求26所述的半导体装置，其特征在于：所述保护膜由氧化硅或者氮化硅构成。

29.根据权利要求26所述的半导体装置，其特征在于：所述保护膜由具有感光性的材料构成。

30.根据权利要求26所述的半导体装置，其特征在于：进一步包括在所述凸出电极的前端上形成的、比所述凸出电极的固态线温度低的低熔点金属层。

31.一种半导体装置，其特征在于：包括：

在半导体基板的一方表面上形成的、包含功能元件的活性层；

由包含金属的热固化型的导电性浆料的固化物构成的、与所述活性层的给定功能元件电连接的凸出电极；以及

在该凸出电极的前端上形成的、比构成所述凸出电极的金属的固态线温度低的低熔点金属层。

32.一种半导体装置，其特征在于：包括：

在半导体基板的一方表面上形成的、包含功能元件的活性层；

与该活性层的给定功能元件电连接的凸出电极；

按照覆盖所述活性层，使所述凸出电极的前端露出那样形成的，由具有比所述凸出电极的固态线温度低的玻璃转移温度的绝缘体构成的阻挡掩模层。

33.根据权利要求32所述的半导体装置，其特征在于：进一步包括在所述凸出电极的前端形成的低熔点金属层。

34.根据权利要求32或者33所述的半导体装置，其特征在于：所述凸出电极的前端面和所述阻挡掩模层的表面成大致同一面。

Images