JP2000294585A - バンプ構造及びその形成方法 - Google Patents

バンプ構造及びその形成方法

Info

Publication number
JP2000294585A
JP2000294585A JP11094660A JP9466099A JP2000294585A JP 2000294585 A JP2000294585 A JP 2000294585A JP 11094660 A JP11094660 A JP 11094660A JP 9466099 A JP9466099 A JP 9466099A JP 2000294585 A JP2000294585 A JP 2000294585A
Authority
JP
Japan
Prior art keywords
bump
metal film
forming
bumps
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11094660A
Other languages
English (en)
Inventor
Tomoya Fujinami
智也 藤波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11094660A priority Critical patent/JP2000294585A/ja
Publication of JP2000294585A publication Critical patent/JP2000294585A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】 【課題】 バンプを生長形成するときに、バンプの上面
外形が広がらないようにすることにより、隣接するバン
プのショート不良の発生を防止し、バンプを狭ピッチで
形成することを可能とするバンプの構造及びその形成方
法の提供を目的とする。 【解決手段】 バンプ60の側面に金属膜50を膜厚2
〜3μm形成することにより、バンプ60が生長形成す
る際に発生する外周方向に広がろうとすることを防ぎ、
上面外形が外周方向に広がって生長形成されることを防
止する。また、バンプの成形方法としても有効であり、
隣接するバンプとのショート不良の発生を防ぐことがで
きるとともに、さらなる狭ピッチ化されたバンプを有す
る半導体素子を提供することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子に形成
されるバンプ構造及びその形成方法に関し、特に、バン
プを生長形成するときに、バンプの上面外形が広がるこ
とを防止する金属膜を有するバンプの構造及びその形成
方法に関する。
【0002】
【従来の技術】従来の半導体素子のバンプ構造及びその
形成方法について、図面を参照して説明する。図5は、
従来例のバンプ構造の概略模式拡大図を示している。同
図において、2はバンプ構造であり、平坦な半導体素子
10の表面に、アルミニウム(以下、Alと総称す
る。)などからなる厚さ約1〜5μmの上面正方形状の
パッド20を配線層として形成し、パッド20の上面周
縁部及び半導体素子10の上面に、二酸化ケイ素(以
下、SiO2と総称する。)などからなる厚さ約1〜5
μmのパッシベージョン膜30を形成し、パッド20の
上方に、チタン(以下、Tiと総称する。)、タングス
テン(以下、Wと総称する。)などからなる厚さ約1〜
3μmのバリアメタル膜42を形成し、このバリアメタ
ル膜42の上面に金(以下、Auと総称する。)、銅
(以下、Cuと総称する。)などからなるバンプ62を
形成してある。
【0003】ここで、バンプ62は、形成される過程
で、バンプ62の生長する際の応力により上面外形が徐
々に広がりながら生長する。このため、半導体素子10
の高集積化にともない、同図に示すように、二つのパッ
ド20を狭ピッチで形成した場合には、互いに接触して
電気的にショートするといった問題があった。
【0004】以下に、バンプ62の上面外形が広がりな
がら生長する原因について、従来のバンプ62の形成方
法に沿って、図面を参照して説明する。図6は、従来の
バンプ形成方法におけるバンプ形成前の概略模式拡大図
を示している。同図において、平坦な半導体素子10の
表面に、パッド20/パッシベージョン膜30/バリア
メタル膜42を積層し、この積層上に、樹脂などからな
るレジスト膜70を形成し、ホトリソグラフィ技術によ
りバンプ62の形状に合わせた開口部82を形成する。
【0005】ここで、開口部82は、バンプ62の上面
外形が描かれたガラス・マスクを介して露光することに
より形成され、その内周面は、半導体素子10に対して
垂直に形成される。したがって、開口部82の上面方向
の断面外形は、その高さ位置にかかわらず同一となる。
【0006】次に、この開口部82にメッキ法により、
バンプ62を形成する。図7は、従来のバンプ形成方法
におけるバンプ形成後の概略模式拡大図を示している。
同図において、開口部82の底面であるバリアメタル膜
42の上面に、バンプ62を生長形成する。ここで、開
口部82の内周面に沿ってバンプ62が形成される限
り、バンプ62は、上面外形が広がって形成されること
はない。
【0007】ところが、バンプ62が生長する過程で外
周方向に広がろうとする応力が発生し、樹脂を主成分と
する材質からなるレジスト膜70の物理的強度がこの応
力に対して弱いために、開口部82の内周面のレジスト
膜70は、この応力により外周方向に広がるように変形
する。このため、バンプ62は、生長するにしたがい徐
々に上面外形が大きくなりながら生長し、隣接するバン
プ62と接触し電気的にショートする。
【0008】ここで、バンプ62の上面外形が徐々に大
きくなりながら生長形成する現象は、レジスト膜70の
材質、バンプ62のメッキ条件、開口部82の形状など
の条件が複雑に影響し合っているために、これらの相互
に関係した複合的な条件を解明し、その条件を維持管理
することは、現実上困難である。このため、品質保証の
観点からバンプ62の狭ピッチ化を実施できないといっ
た問題があった。
【0009】なお、本発明に類似する技術として、特開
平2−239628号公報において開示されているバン
プの形成方法の技術がある。しかし、この技術は、バン
プの先端に位置合わせ用の突起部を形成するとともに、
メッキの生長速度を改善する技術であること、および、
アクティブ・イオン・エッチング(スパッタ)方式を採
用しているので、レジスト膜の上面コーナー部が欠ける
危険性があることから、本発明が解決しようとする課題
を解決することができない。
【0010】
【発明が解決しようとする課題】本発明は、上記の問題
を解決すべくなされたものであり、バンプを生長形成す
るときに、バンプの上面外形が広がらないようにするこ
とにより、隣接するバンプのショート不良の発生を防止
し、バンプを狭ピッチで形成することを可能とするバン
プの構造及びその形成方法の提供を目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項1記載のバンプ構造は、半導
体素子の表面に形成されるバンプ構造において、バンプ
の周面を金属膜で囲い、かつ、この金属膜を隣接する他
の金属膜と接触しないように形成した構成としてある。
このようにすると、バンプが生長する過程において、バ
ンプの周面の金属膜は、バンプが外周方向に広がろうと
する応力を受けても、外周方向に広がらないので、バン
プの上面外形が徐々に広がって形成されることを有効に
防止することができる。
【0012】請求項2記載の発明は、請求項1記載のバ
ンプ構造において、前記金属膜の厚さを2〜3μmとし
た構成としてある。このように、金属膜の厚さを2〜3
μmとすることにより、この厚さが薄すぎて、バンプの
生長する際の応力に対して金属膜が変形または破断し、
バンプの上面外形が広がることを防止するとともに、こ
の厚さが厚すぎて、必要以上に金属膜を形成し、生産コ
スト上の損失が増大することを防ぐことができる。
【0013】本発明における請求項3記載のバンプの形
成方法は、半導体素子の表面に形成されるバンプの形成
方法において、半導体素子表面のパッド表面にバリアメ
タル膜を形成する工程と、このバリアメタル膜の表面に
レジスト膜を形成する工程と、前記バンプを形成するた
めの開口部をレジスト膜に形成する工程と、この開口部
の内周面に金属膜を形成する工程と、前記パッド表面に
形成されたバリアメタル膜上面と前記金属膜の内周面に
囲まれた凹部に前記バンプを生長形成する工程とを含む
方法としてある。
【0014】このように、レジスト膜に形成した開口部
の内周面に金属膜を形成すると、この金属膜は、バンプ
が生長する際の外周方向へ広がろうとする応力を受けて
も変形しないので、バンプが外周方向に広がりながら生
長形成されることを防止することができる。また、バン
プを金属膜の内周面とパッド表面に形成されたバリアメ
タル膜上面からなる凹部に生長形成することにより、バ
ンプは金属膜より外周方向に形成されないので、隣接す
るバンプと接触することを防止することができる。すな
わち、本発明は、必ずしも実態のある構造に限らず、そ
の方法としても有効である。
【0015】請求項4記載の発明は、請求項3記載のバ
ンプの形成方法において、前記金属膜を、無電解メッキ
法とエッチバック法により形成する方法としてある。こ
れにより、開口部の形状が複雑な形状であっても、開口
部の内周面に欠けなどを発生させずに、金属膜を均一に
形成することができる。
【0016】請求項5記載の発明は、請求項3または請
求項4に記載のバンプの形成方法において、前記金属膜
の材質を金とする方法としてある。このように、金をメ
ッキ形成することにより、銅を使用する場合よりも電気
的接続における信頼性を高めることができる。
【0017】請求項6記載の発明は、請求項3〜請求項
4のいずれかに記載のバンプの形成方法において、前記
開口部の上面外形を前記パッドの上面外形と同一とする
方法としてある。このようにすると、バンプの電気的接
続性を損なうことなく、バンプの狭ピッチ化を行うこと
ができる。
【0018】
【発明の実施の形態】以下、本発明の第一実施形態に係
るバンプ構造及びその形成方法について、図面を参照し
て説明する。図1は、第一実施形態におけるバンプ構造
の概略模式拡大図を示している。同図において、1はバ
ンプ構造であり、平坦な半導体素子10の表面に、Al
からなる上面正方形状のパッド20を配線層として形成
し、パッド20の上面周縁部及び半導体素子10の上面
に、SiO2からなるパッシベージョン膜30を形成
し、パッド20の上方に、Ti系金属からなるバリアメ
タル膜40を形成し、このバリアメタル膜40の周縁部
にAuから薄肉円筒状の金属膜50を無電解メッキ法お
よびエッチバック法により形成し、この金属膜50とバ
リアメタル40で囲まれた範囲に、Auからなるバンプ
60をメッキ形成した構造としてある。
【0019】また、金属膜50の膜厚は2〜3μmとし
てあり、このようにすることにより、膜厚が薄すぎて、
バンプ60が生長形成されるときに発生する外周方向へ
広がろうとする応力により、金属膜50が変形・破断す
ることを防止することができ、バンプ60を上面外形が
広がることなく生長形成させることができる。試験結果
によると、膜厚を2μmとしたときに、バンプ60の上
面外形の広がりを約0.1〜0.9μm以下とすること
ができた。ここで、例えば、膜厚が2μmより薄いと、
変形・破断が発生する可能性が高く、隣接するバンプ6
0のショート不良の発生を確実に防止することができな
くなる危険性がある。また、膜厚が3μmより厚いと、
必要以上に金属膜50を厚く形成することとなり、生産
コスト上の損失が増大する。
【0020】バンプ60は、金属膜50の内周面とバリ
アメタル40の表面に、金属膜50の上部端面とほぼ同
じ高さまでメッキ法により生長形成してある。このよう
にすると、バンプ60が生長し過ぎて、金属膜50の上
部端面から外周方向にはみ出し、このはみ出した部分が
隣接するバンプ60と接触しショート不良を発生させる
ことを防止することができる。その他の構造ついては、
従来例のバンプ構造と同様としてある。
【0021】以下に、上記構造のバンプ構造1のバンプ
形成方法について、図面を参照して説明する。図2は、
第一実施形態のバンプ形成方法における金属膜層形成後
の概略模式拡大図を示している。同図において、平坦な
半導体素子10の表面に、パッド20/パッシベージョ
ン膜30/バリアメタル膜40/レジスト膜70を積層
し、このレジスト膜70に、ホトリソグラフィ技術によ
りバンプ60の形状に対応した開口部を形成し、この積
層の全面に金属膜50を積層してある。
【0022】ここで、この金属膜50を積層する前の状
態は、図6に示す状態と同様である。また、上述のバン
プ60の形状に対応した開口部とは、図2においては図
示してないが、図6に示す開口部82と同様としてあ
る。また、この開口部82の上面外形は、パッド20の
上面外形と同一としてある。このようにすることによ
り、バンプ60の電気的接続性、具体的には、抵抗値な
どの特性を損なうことを防止することができる。さら
に、バンプ60の上面外形をパッド20の上面外形より
大きくしていないので、パッド20を狭ピッチ化するこ
とができ、結果的に、バンプ60の狭ピッチ化を行うこ
とができる。
【0023】金属膜50は、材質がAuとしてあり、無
電解メッキ法により、レジスト膜70の表面及びバリア
メタル膜40の表面に、膜厚が2〜3μmとなるよう
に、開口部82の内周面に生長形成してある。ここで、
無電解メッキ法を採用することにより、バンプ60の形
状に対応した開口部82の内周面及び底面が複雑な形状
を有する場合であっても、均一な厚さで金属膜50を生
長形成することができる。
【0024】次に、開口部82の内周面に生長形成され
た金属膜50以外の金属膜50を除去する。図3は、第
一実施形態のバンプ形成方法におけるエッチバック後の
概略模式拡大図を示している。同図において、図2に示
す金属膜50のうち、パッド20上のバリアメタル膜4
0の上面とレジスト膜70の上面に積層された金属膜5
0を、縦方向エッチバック法により除去して、残った金
属膜50の内周面とパッド20上に形成されたバリアメ
タル膜40の上面からなる凹部80を形成してある。こ
こで、縦方向エッチバック法を採用することにより、開
口部82の内周面に形成された金属膜50は除去されな
いので、この金属膜50の厚さが薄くなり物理的強度が
低下するといった弊害を防止することができる。
【0025】次に、凹部80にバンプ60を形成する。
図4は、第一実施形態のバンプ形成方法におけるバンプ
形成後の概略模式拡大図を示している。同図において、
バンプ60は、凹部80における内面、具体的には、金
属膜50の内周面とバリアメタル膜40の上面にメッキ
法により形成してある。ここで、バンプ60は材質をA
uとしてあるので、導電性が優れているので、電気的特
性に悪影響を及ぼす危険性を排除することができる。
【0026】また、バンプ60は、金属膜50の上部端
面とほぼ同じ高さとなるように生長形成してある。この
ようにすると、バンプ60は、金属膜50の上部端面か
らはみ出し、レジスト膜70の上面の外周方向に生長形
成されることはないので、隣接するバンプ60と接触し
ショート不良を発生させるといった危険性を排除するこ
とができる。
【0027】次に、レジスト膜70及びレジスト膜70
の下方のバリアメタル膜40を除去する。レジスト膜7
0は、レジスト剥離液により除去し、その後に、バリア
メタル膜40は、王水などの溶解液によりエッチングし
て除去する。この除去工程により、図1に示すバンプ構
造1を形成する一連のバンプ成形工程が終了する。その
他の形成方法については、従来例の形成方法と同様とし
てある。
【0028】上述したように、第一実施形態のバンプ構
造及びその形成方法においては、バンプ60の側面に無
電解メッキ法及びエッチバック法により金属膜50を形
成し、この金属膜50が、バンプ60が生長形成する際
の、外周方向への広がりを抑えることにより、バンプ6
0の上面外形が広がって生長形成されることを防止する
ことができる。したがって、バンプ60が、隣接するバ
ンプ60と接触しショート不良を発生させることを防ぐ
とともに、バンプ60の狭ピッチ化を実施することがで
きる。
【0029】また、金属膜50の材質はAuに限定され
るものではなく、無電解メッキが可能で、かつ、バンプ
60が生長形成される際に発生する応力に対して、変形
・破断することのない物理的強度を有する金属であれば
使用することができる。また、バンプ60の上面外形な
どの形状及び寸法は、第一実施形態に限定するものでは
なく、例えば、パッド20の上面外形とバンプ60の上
面外形は、同一であっても良いし、異なっていても良い
ことは勿論である。また、バンプ60の上面外形が小型
化され、縦方向エッチバック法により、凹部80の底面
に形成された金属膜50を除去できなくても、本発明の
効果を損なうものではないことは勿論である。
【0030】
【発明の効果】以上説明したように、本発明によれば、
半導体素子のバンプの狭ピッチ化が進み、隣接するパッ
ドとのマージンがより厳しく制限される中、バンプの上
面外形の外周方向への広がりを防止することができ、隣
接するバンプとのショート不良の発生を防ぐことができ
るとともに、さらなる狭ピッチ化されたバンプを有する
半導体素子を提供することができる。
【図面の簡単な説明】
【図1】図1は、第一実施形態におけるバンプ構造の概
略模式拡大図を示している。
【図2】図2は、第一実施形態のバンプ形成方法におけ
る金属膜層形成後の概略模式拡大図を示している。
【図3】図3は、第一実施形態のバンプ形成方法におけ
るエッチバック後の概略模式拡大図を示している。
【図4】図4は、第一実施形態のバンプ形成方法におけ
るバンプ形成後の概略模式拡大図を示している。
【図5】図5は、従来例のバンプ構造の概略模式拡大図
を示している。
【図6】図6は、従来のバンプ形成方法におけるバンプ
形成前の概略模式拡大図を示している。
【図7】図7は、従来のバンプ形成方法におけるバンプ
形成後の概略模式拡大図を示している。
【符号の説明】
1 バンプ構造 2 バンプ構造 10 半導体素子 20 パッド 30 パッシベージョン膜 40 バリアメタル膜 42 バリアメタル膜 50 金属膜 60 バンプ 62 バンプ 70 レジスト膜 80 凹部 82 開口部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の表面に形成されるバンプ構
    造において、 バンプの周面を金属膜で囲い、かつ、この金属膜を隣接
    する他の金属膜と接触しないように形成したことを特徴
    とするバンプ構造。
  2. 【請求項2】 上記請求項1に記載のバンプ構造におい
    て、 前記金属膜の厚さを2〜3μmとしたことを特徴とする
    バンプ構造。
  3. 【請求項3】 半導体素子の表面に形成されるバンプの
    形成方法において、 半導体素子表面のパッド表面にバリアメタル膜を形成す
    る工程と、 このバリアメタル膜の表面にレジスト膜を形成する工程
    と、 前記バンプを形成するための開口部をレジスト膜に形成
    する工程と、 この開口部の内周面に金属膜を形成する工程と、 前記パッド表面に形成されたバリアメタル膜上面と前記
    金属膜の内周面に囲まれた凹部に前記バンプを生長形成
    する工程とを含むことを特徴とするバンプの形成方法。
  4. 【請求項4】 上記請求項3に記載のバンプの形成方法
    において、 前記金属膜を、無電解メッキ法とエッチバック法により
    形成することを特徴とするバンプの形成方法。
  5. 【請求項5】 上記請求項3または請求項4に記載のバ
    ンプの形成方法において、 前記金属膜の材質を金とすることを特徴とするバンプの
    形成方法。
  6. 【請求項6】 上記請求項3〜請求項5のいずれかに記
    載のバンプの形成方法において、 前記開口部の上面外形を前記パッドの上面外形と同一と
    することを特徴とするバンプの形成方法。
JP11094660A 1999-04-01 1999-04-01 バンプ構造及びその形成方法 Pending JP2000294585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11094660A JP2000294585A (ja) 1999-04-01 1999-04-01 バンプ構造及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11094660A JP2000294585A (ja) 1999-04-01 1999-04-01 バンプ構造及びその形成方法

Publications (1)

Publication Number Publication Date
JP2000294585A true JP2000294585A (ja) 2000-10-20

Family

ID=14116418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11094660A Pending JP2000294585A (ja) 1999-04-01 1999-04-01 バンプ構造及びその形成方法

Country Status (1)

Country Link
JP (1) JP2000294585A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235428B2 (en) 2002-11-21 2007-06-26 Rohm Co., Ltd. Semiconductor device production method
JP2010045234A (ja) * 2008-08-14 2010-02-25 Sony Corp 半導体装置およびその製造方法
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235428B2 (en) 2002-11-21 2007-06-26 Rohm Co., Ltd. Semiconductor device production method
US8089163B2 (en) 2002-11-21 2012-01-03 Rohm Co., Ltd. Semiconductor device production method and semiconductor device
JP2010045234A (ja) * 2008-08-14 2010-02-25 Sony Corp 半導体装置およびその製造方法
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法

Similar Documents

Publication Publication Date Title
US5474458A (en) Interconnect carriers having high-density vertical connectors and methods for making the same
US5130275A (en) Post fabrication processing of semiconductor chips
US20060175686A1 (en) Semiconductor device and fabrication method thereof
JP3509049B2 (ja) ヒューズ酸化物の厚さが調整されたヒューズ窓
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
JP2000294585A (ja) バンプ構造及びその形成方法
JPS63249346A (ja) 集積回路チップにおけるパツドとその形成方法
US20030157438A1 (en) Bump forming process
JPH09199505A (ja) 半導体装置およびその製造方法
JPS60136338A (ja) 半導体装置
TW200522307A (en) Semiconductor device and method of manufacturing thereof, circuit board, and electronic apparatus
JP2001077142A (ja) 半導体装置及びその製造方法
JPH10189606A (ja) 半導体装置のバンプ及びその製造方法
JPH06177136A (ja) バンプ電極をもつ回路装置
JP2644079B2 (ja) 半導体集積回路
JP2985426B2 (ja) 半導体装置およびその製造方法
JPH04217324A (ja) 半導体装置の製造方法
JPH05251450A (ja) 半導体集積回路装置
JP2686818B2 (ja) 半導体装置の製造方法
KR100247700B1 (ko) 반도체장치의 제조방법
JP2003007751A (ja) バンプ電極の形成方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
JP2002261110A (ja) バンプ電極の形成方法
JP2002217224A (ja) バンプ電極構造の形成方法