JP2003007751A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JP2003007751A JP2003007751A JP2001187659A JP2001187659A JP2003007751A JP 2003007751 A JP2003007751 A JP 2003007751A JP 2001187659 A JP2001187659 A JP 2001187659A JP 2001187659 A JP2001187659 A JP 2001187659A JP 2003007751 A JP2003007751 A JP 2003007751A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- opening
- polyimide film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 メッキ電極層のステップカバレージを改善
し、メッキ電極層の断線不良及びメッキ不良を防止す
る。 【解決手段】 フォトレジスト層ＰＲをマスクとして保
護膜３を選択的にドライエッチングした後に、フォトレ
ジスト層ＰＲのアッシング処理（灰化処理）を行う。こ
のアッシング処理を利用して、ポリイミド膜４の角部Ｋ
Ｄをエッチングして除去している。これにより、ポリイ
ミド膜４のくびれ部７も無くなり、滑らかな形状を呈す
るようになる。その後、残存したフォトレジスト層ＰＲ
を除去し、メッキ電極層８をスパッタ法により形成する
と、ポリイミド膜４の開口部の段差部のメッキ電極層８
のステップカバレージは良好になり、断線不良が十分防
止される。
し、メッキ電極層の断線不良及びメッキ不良を防止す
る。 【解決手段】 フォトレジスト層ＰＲをマスクとして保
護膜３を選択的にドライエッチングした後に、フォトレ
ジスト層ＰＲのアッシング処理（灰化処理）を行う。こ
のアッシング処理を利用して、ポリイミド膜４の角部Ｋ
Ｄをエッチングして除去している。これにより、ポリイ
ミド膜４のくびれ部７も無くなり、滑らかな形状を呈す
るようになる。その後、残存したフォトレジスト層ＰＲ
を除去し、メッキ電極層８をスパッタ法により形成する
と、ポリイミド膜４の開口部の段差部のメッキ電極層８
のステップカバレージは良好になり、断線不良が十分防
止される。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプ電極の形成
方法に関し、特に電界メッキに用いるメッキ電極の断線
不良を防止したバンプ電極の形成方法に関する。
方法に関し、特に電界メッキに用いるメッキ電極の断線
不良を防止したバンプ電極の形成方法に関する。
【０００２】
【従来の技術】高密度実装技術の一つとして金バンプ電
極や半田バンプ電極が知られている。この種の電極は、
例えばＬＣＤドライバーや有機ＥＬドライバーのように
多ビットの出力端子を有するＬＳＩをプリント基板等に
高密度で実装する場合によく用いられる。
極や半田バンプ電極が知られている。この種の電極は、
例えばＬＣＤドライバーや有機ＥＬドライバーのように
多ビットの出力端子を有するＬＳＩをプリント基板等に
高密度で実装する場合によく用いられる。
【０００３】図１２に金バンプ電極構造の一例を示す。
図１２（Ａ）は金バンプ電極構造の平面図、図１２
（Ｂ）は図１２（Ａ）におけるＸ−Ｘ線断面図である。
図１２（Ａ）は金バンプ電極構造の平面図、図１２
（Ｂ）は図１２（Ａ）におけるＸ−Ｘ線断面図である。
【０００４】所望の半導体集積回路（不図示）が形成さ
れた集積回路チップ５１（シリコン基板等）上に半導体
集積回路（ＬＳＩ）の出力回路と外部接続端子（不図
示）との接続を担うＡｌ薄膜から成る接続用電極（パッ
ド電極とも呼ばれる）５２が形成されている。接続用電
極５２は通常、正方形の形状を呈している。
れた集積回路チップ５１（シリコン基板等）上に半導体
集積回路（ＬＳＩ）の出力回路と外部接続端子（不図
示）との接続を担うＡｌ薄膜から成る接続用電極（パッ
ド電極とも呼ばれる）５２が形成されている。接続用電
極５２は通常、正方形の形状を呈している。
【０００５】集積回路チップ５１及び接続用電極５２の
周辺部はシリコン窒化膜（Si3N4膜）等から成る保護膜
５３によって被覆されている。接続用電極５２の中央部
については保護膜５３は部分的に除去される結果、開口
部Ｈが設けられている。この開口部Ｈにおいて露出され
た接続用電極５２にAu層/TiW層から成るバリアメタル層
５４を介して、金バンプ電極５６が形成されている。
周辺部はシリコン窒化膜（Si3N4膜）等から成る保護膜
５３によって被覆されている。接続用電極５２の中央部
については保護膜５３は部分的に除去される結果、開口
部Ｈが設けられている。この開口部Ｈにおいて露出され
た接続用電極５２にAu層/TiW層から成るバリアメタル層
５４を介して、金バンプ電極５６が形成されている。
【０００６】次に、従来の金バンプ電極の形成方法につ
いて図１３〜図１８を参照しながら説明する。図１３に
示すように、集積回路チップ１上にアルミニウムや、Al
-Si、Al-Si-Cu等のアルミニウム合金から成る接続用電
極２（パッド電極とも呼ばれる）を形成する。
いて図１３〜図１８を参照しながら説明する。図１３に
示すように、集積回路チップ１上にアルミニウムや、Al
-Si、Al-Si-Cu等のアルミニウム合金から成る接続用電
極２（パッド電極とも呼ばれる）を形成する。
【０００７】そして、ＣＶＤ法によりシリコン窒化膜
（Si3N4膜）から成る保護膜（パッシベーション膜）３
を全面に形成する。保護膜３は主として外部からの水分
等の侵入を防止するために形成される。そして、フォト
リソグラフィ法を用いて、接続用電極２上の保護膜３に
開口部Ｈ１を形成し、接続用電極２の表面を部分的に露
出させる。
（Si3N4膜）から成る保護膜（パッシベーション膜）３
を全面に形成する。保護膜３は主として外部からの水分
等の侵入を防止するために形成される。そして、フォト
リソグラフィ法を用いて、接続用電極２上の保護膜３に
開口部Ｈ１を形成し、接続用電極２の表面を部分的に露
出させる。
【０００８】次に、図１４に示すように、全面にポリイ
ミド（ＰＩＸ）膜４を形成する。ポリイミド膜４は実装
時にチップに加わる応力を緩和する役割を果たす。
ミド（ＰＩＸ）膜４を形成する。ポリイミド膜４は実装
時にチップに加わる応力を緩和する役割を果たす。
【０００９】そして、ポリイミド膜４上にフォトレジス
ト層５を形成する。そして、所定のフォトマスクを用い
て露光・現像処理を行うことにより、フォトレジスト層
５に開口部Ｈ２を形成する。このとき、開口部Ｈ２は、
保護膜３の開口部Ｈ１よりも幅広に形成する。フォトレ
ジスト層５とポリイミド膜４とは密着しているが、その
密着部のポリイミド膜４の表面にはミキシング層６と呼
ばれる難エッチング性の硬化層が形成される。
ト層５を形成する。そして、所定のフォトマスクを用い
て露光・現像処理を行うことにより、フォトレジスト層
５に開口部Ｈ２を形成する。このとき、開口部Ｈ２は、
保護膜３の開口部Ｈ１よりも幅広に形成する。フォトレ
ジスト層５とポリイミド膜４とは密着しているが、その
密着部のポリイミド膜４の表面にはミキシング層６と呼
ばれる難エッチング性の硬化層が形成される。
【００１０】次に、図１５に示すように、フォトレジス
ト層５をマスクとして現像液処理を行う。ポリイミド膜
４はアルカリ現像によってエッチングされる性質を有し
ているため、上記開口部Ｈ２の部分のポリイミド膜４が
選択的に除去される。このとき、上記のミキシング層６
は現像液によってエッチングされにくいために、ポリイ
ミド膜４のエッチングされた側面上部にくびれ部７が形
成されてしまう。
ト層５をマスクとして現像液処理を行う。ポリイミド膜
４はアルカリ現像によってエッチングされる性質を有し
ているため、上記開口部Ｈ２の部分のポリイミド膜４が
選択的に除去される。このとき、上記のミキシング層６
は現像液によってエッチングされにくいために、ポリイ
ミド膜４のエッチングされた側面上部にくびれ部７が形
成されてしまう。
【００１１】そして、図１６に示すようにフォトレジス
ト層５を除去すると、ポリイミド膜４の開口部Ｈ２’の
端部上にはひさし状の角部ＫＤが現れる。そうすると、
図１７に示すように、次の工程で金（Ａｕ）及びチタン
タングステン合金（ＴｉＷ）を順次スパッタすることに
よりメッキ電極層８を形成すると、上記のポリイミド膜
４の角部ＫＤでメッキ電極層８の膜厚が薄くなる。つま
り、この部分でメッキ電極層８のステップカバレージが
悪化することになる。
ト層５を除去すると、ポリイミド膜４の開口部Ｈ２’の
端部上にはひさし状の角部ＫＤが現れる。そうすると、
図１７に示すように、次の工程で金（Ａｕ）及びチタン
タングステン合金（ＴｉＷ）を順次スパッタすることに
よりメッキ電極層８を形成すると、上記のポリイミド膜
４の角部ＫＤでメッキ電極層８の膜厚が薄くなる。つま
り、この部分でメッキ電極層８のステップカバレージが
悪化することになる。
【００１２】次に、図１８に示すように、全面にフォト
レジスト層９を１５μｍ前後の膜厚に形成する。そし
て、所定のマスクを用いて露光・現像処理を行うことに
より、このフォトレジスト層９に開口部Ｈ３を形成す
る。この後は、図示しないが、電解メッキ法により開口
部Ｈ３を埋め込むようにして、接続用電極２上に金バン
プ電極が形成される。
レジスト層９を１５μｍ前後の膜厚に形成する。そし
て、所定のマスクを用いて露光・現像処理を行うことに
より、このフォトレジスト層９に開口部Ｈ３を形成す
る。この後は、図示しないが、電解メッキ法により開口
部Ｈ３を埋め込むようにして、接続用電極２上に金バン
プ電極が形成される。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の製造方法によれば、ポリイミド膜４のエッチン
グされた側面上部にくびれ部７が形成されると共に、ポ
リイミド膜４の開口部Ｈ２’の端部上にはひさし状の角
部ＫＤが形成されてしまうため、このくびれ部７の程度
によっては、その後スパッタで形成されるメッキ電極層
８が断線するおそれがあった。
た従来の製造方法によれば、ポリイミド膜４のエッチン
グされた側面上部にくびれ部７が形成されると共に、ポ
リイミド膜４の開口部Ｈ２’の端部上にはひさし状の角
部ＫＤが形成されてしまうため、このくびれ部７の程度
によっては、その後スパッタで形成されるメッキ電極層
８が断線するおそれがあった。
【００１４】メッキ電極層８は電界メッキ時にウエーハ
側のメッキ電極として用いられるため、このメッキ電極
層８が断線すれば、電界メッキが正常に行われず、メッ
キ不良につながるという問題があった。
側のメッキ電極として用いられるため、このメッキ電極
層８が断線すれば、電界メッキが正常に行われず、メッ
キ不良につながるという問題があった。
【００１５】本発明は、上述した従来技術の問題点に鑑
みて為されたものであり、バンプ電極の形成方法におい
て、ポリイミド膜を応力緩和膜として導入した場合、ポ
リイミド膜の開口部におけるメッキ電極層のステップカ
バレージを改善し、メッキ不良を防止することを目的と
する。
みて為されたものであり、バンプ電極の形成方法におい
て、ポリイミド膜を応力緩和膜として導入した場合、ポ
リイミド膜の開口部におけるメッキ電極層のステップカ
バレージを改善し、メッキ不良を防止することを目的と
する。
【００１６】
【課題を解決するための手段】基板上に形成された接続
用電極と、該接続用電極の周辺部を被覆すると共に該接
続用電極上に開口部が設けられた保護膜と、該保護膜上
に形成され開口部が設けられたポリイミド膜と、前記保
護膜の開口部において露出された接続用電極上に形成さ
れたバンプ電極と、を具備するバンプ電極の形成方法に
おいて、前記ポリイミド膜を選択的にエッチングして当
該ポリイミド膜の開口部を形成する工程と、前記ポリイ
ミド膜を被覆するフォトレジスト層を形成し、該フォト
レジスト層にアッシング処理を行うことにより前記ポリ
イミド膜の開口部の角部を除去する工程と、全面にメッ
キ電極層をスパッタ法で形成する工程と、を有すること
を特徴とする。
用電極と、該接続用電極の周辺部を被覆すると共に該接
続用電極上に開口部が設けられた保護膜と、該保護膜上
に形成され開口部が設けられたポリイミド膜と、前記保
護膜の開口部において露出された接続用電極上に形成さ
れたバンプ電極と、を具備するバンプ電極の形成方法に
おいて、前記ポリイミド膜を選択的にエッチングして当
該ポリイミド膜の開口部を形成する工程と、前記ポリイ
ミド膜を被覆するフォトレジスト層を形成し、該フォト
レジスト層にアッシング処理を行うことにより前記ポリ
イミド膜の開口部の角部を除去する工程と、全面にメッ
キ電極層をスパッタ法で形成する工程と、を有すること
を特徴とする。
【００１７】従来技術で説明したように、ポリイミド膜
を選択的にエッチングして当該ポリイミド膜の開口部を
形成すると、その開口部が設けられたポリイミド膜には
ひさし状の角部が形成される。このひさし状の角部が形
成されると、後続の工程で形成されるメッキ電極層のス
テップカバレージが悪化し、断線不良を生じるおそれが
ある。
を選択的にエッチングして当該ポリイミド膜の開口部を
形成すると、その開口部が設けられたポリイミド膜には
ひさし状の角部が形成される。このひさし状の角部が形
成されると、後続の工程で形成されるメッキ電極層のス
テップカバレージが悪化し、断線不良を生じるおそれが
ある。
【００１８】そこで、本発明では、「前記ポリイミド膜
を被覆するフォトレジスト層を形成し、該フォトレジス
ト層にアッシング処理を行うことにより前記ポリイミド
膜の開口部の角部を除去する工程」を新たに導入するこ
とにより、開口部が設けられたポリイミド膜の開口部の
断面形状を滑らかにし、その上に形成されるメッキ電極
層のステップカバレージを改善して、メッキ電極層の断
線不良を防止した。
を被覆するフォトレジスト層を形成し、該フォトレジス
ト層にアッシング処理を行うことにより前記ポリイミド
膜の開口部の角部を除去する工程」を新たに導入するこ
とにより、開口部が設けられたポリイミド膜の開口部の
断面形状を滑らかにし、その上に形成されるメッキ電極
層のステップカバレージを改善して、メッキ電極層の断
線不良を防止した。
【００１９】
【発明の実施の形態】図１〜図７は本発明の実施形態に
係るバンプ電極の形成方法を示す断面図である。
係るバンプ電極の形成方法を示す断面図である。
【００２０】以下、工程の順に金バンプ電極の形成方法
を説明する。図１に示すように、所望の集積回路（例え
ばＬＣＤドライバーや有機ＥＬドライバー）が形成され
た集積回路チップ１（シリコン基板等）上にアルミニウ
ムや、Al-Si、Al-Si-Cu等のアルミニウム合金から成る
接続用電極２（パッド電極とも呼ばれる）を形成する。
接続用電極２の厚さは約１μｍである。次に、ＣＶＤ法
によりシリコン窒化膜（Si3N4膜）から成る保護膜３を
全面に形成する。保護膜３の厚さは０．６μｍ〜１μｍ
程度が適当である。
を説明する。図１に示すように、所望の集積回路（例え
ばＬＣＤドライバーや有機ＥＬドライバー）が形成され
た集積回路チップ１（シリコン基板等）上にアルミニウ
ムや、Al-Si、Al-Si-Cu等のアルミニウム合金から成る
接続用電極２（パッド電極とも呼ばれる）を形成する。
接続用電極２の厚さは約１μｍである。次に、ＣＶＤ法
によりシリコン窒化膜（Si3N4膜）から成る保護膜３を
全面に形成する。保護膜３の厚さは０．６μｍ〜１μｍ
程度が適当である。
【００２１】本実施形態では、この段階では接続用電極
２上の保護膜３に開口部は形成しないで、さらにポリイ
ミド（ＰＩＸ）膜４を全面に塗布形成する。ポリイミド
膜４の膜厚は適宜選択できるが、通常は３μｍ〜７．５
μｍ程度が適当である。
２上の保護膜３に開口部は形成しないで、さらにポリイ
ミド（ＰＩＸ）膜４を全面に塗布形成する。ポリイミド
膜４の膜厚は適宜選択できるが、通常は３μｍ〜７．５
μｍ程度が適当である。
【００２２】次に、図２に示すように、ポリイミド膜４
上にフォトレジスト層５を形成し、ステッパー露光及び
現像処理により、このフォトレジスト層５に開口部Ｈ２
を設ける。
上にフォトレジスト層５を形成し、ステッパー露光及び
現像処理により、このフォトレジスト層５に開口部Ｈ２
を設ける。
【００２３】次に、図３に示すように、アルカリ現像液
を用いて上記開口部Ｈ２の部分のポリイミド膜４を選択
的にエッチングし、除去する。このとき、フォトレジス
ト層５とポリイミド膜４の密着部のミキシング層６は、
アルカリ現像液によってエッチングされにくいために、
ポリイミド膜４のエッチングされた側面上部にくびれ部
７が形成される。
を用いて上記開口部Ｈ２の部分のポリイミド膜４を選択
的にエッチングし、除去する。このとき、フォトレジス
ト層５とポリイミド膜４の密着部のミキシング層６は、
アルカリ現像液によってエッチングされにくいために、
ポリイミド膜４のエッチングされた側面上部にくびれ部
７が形成される。
【００２４】次に、図４に示すように、フォトレジスト
層５をレジスト剥離液を用いて除去した後に、さらにフ
ォトレジスト層ＰＲを形成する。そして、ステッパー露
光及び現像処理により、接続用電極２上のフォトレジス
ト層ＰＲに開口部Ｈ１を形成する。このフォトレジスト
層ＰＲの厚さは、ポリイミド膜４の平坦部上の膜厚ｔ１
は２μｍ〜３μｍであるが、ポリイミド膜４の開口部上
端にある角部ＫＤでの膜厚ｔ２は４００ｎｍ〜５００ｎ
ｍ（０．４μｍ〜０．５μｍ）と薄くなる。
層５をレジスト剥離液を用いて除去した後に、さらにフ
ォトレジスト層ＰＲを形成する。そして、ステッパー露
光及び現像処理により、接続用電極２上のフォトレジス
ト層ＰＲに開口部Ｈ１を形成する。このフォトレジスト
層ＰＲの厚さは、ポリイミド膜４の平坦部上の膜厚ｔ１
は２μｍ〜３μｍであるが、ポリイミド膜４の開口部上
端にある角部ＫＤでの膜厚ｔ２は４００ｎｍ〜５００ｎ
ｍ（０．４μｍ〜０．５μｍ）と薄くなる。
【００２５】次に、図５に示すように、フォトレジスト
層ＰＲをマスクとして接続用電極２上の保護膜３をドラ
イエッチングして、除去する。
層ＰＲをマスクとして接続用電極２上の保護膜３をドラ
イエッチングして、除去する。
【００２６】このときのドライエッチングとして、反応
性イオンエッチング（Reactive IonEtching）、化学的
ドライエッチング（Chemical Dry Etching）を用いるこ
とができるが、後者の化学的ドライエッチングを用いる
ことが適当である。エッチングガスとしては、CF4+02ガ
スを用いるのが適当である。好ましいエッチング条件と
して、CF4の流量は１５０sccm、O2の流量は１５０scc
m、キャリアガスN2の流量は４０sccm、パワー６００
Ｗ、圧力２７Paである。
性イオンエッチング（Reactive IonEtching）、化学的
ドライエッチング（Chemical Dry Etching）を用いるこ
とができるが、後者の化学的ドライエッチングを用いる
ことが適当である。エッチングガスとしては、CF4+02ガ
スを用いるのが適当である。好ましいエッチング条件と
して、CF4の流量は１５０sccm、O2の流量は１５０scc
m、キャリアガスN2の流量は４０sccm、パワー６００
Ｗ、圧力２７Paである。
【００２７】これにより、開口部Ｈ１に現れる保護膜３
の側面は、接続用電極２の上面に対して傾斜した形状に
加工される。この接続用電極２の上面に対する傾斜角θ
は、エッチング時の高周波電力、ガス圧力等によって制
御されるが、実験的に傾斜角θ＝６０°〜７０°が適当
である。なお、傾斜角θはデバイス断面を走査型電子顕
微鏡により観察することにより測定が可能である。
の側面は、接続用電極２の上面に対して傾斜した形状に
加工される。この接続用電極２の上面に対する傾斜角θ
は、エッチング時の高周波電力、ガス圧力等によって制
御されるが、実験的に傾斜角θ＝６０°〜７０°が適当
である。なお、傾斜角θはデバイス断面を走査型電子顕
微鏡により観察することにより測定が可能である。
【００２８】上述した化学的ドライエッチングによれ
ば、第１に反応性イオンエッチングと異なり、エッチン
グ後のデポ物（ポリマー）を除去するための後処理が不
要となるので、アルミニウムのアタックが防止され、保
護膜３の側面下のアンダーカットＵＣが発生しない。第
２に、保護膜３の側面には傾斜が生じるので、後に形成
されるメッキ電極層のステップカバレージが良好とな
る。
ば、第１に反応性イオンエッチングと異なり、エッチン
グ後のデポ物（ポリマー）を除去するための後処理が不
要となるので、アルミニウムのアタックが防止され、保
護膜３の側面下のアンダーカットＵＣが発生しない。第
２に、保護膜３の側面には傾斜が生じるので、後に形成
されるメッキ電極層のステップカバレージが良好とな
る。
【００２９】次に、図６に示すようにフォトレジスト層
ＰＲのアッシング処理（灰化処理）を行う。アッシング
処理は一般にフォトレジスト層の剥離性を良くするため
にドライエッチング終了後に行われる。本発明ではこの
アッシング処理を利用して、上記のポリイミド膜４の角
部ＫＤをエッチングして除去している。これにより、ポ
リイミド膜４のくびれ部７も無くなり、滑らかな形状を
呈するようになる。
ＰＲのアッシング処理（灰化処理）を行う。アッシング
処理は一般にフォトレジスト層の剥離性を良くするため
にドライエッチング終了後に行われる。本発明ではこの
アッシング処理を利用して、上記のポリイミド膜４の角
部ＫＤをエッチングして除去している。これにより、ポ
リイミド膜４のくびれ部７も無くなり、滑らかな形状を
呈するようになる。
【００３０】このアッシング処理は、Ｏ2アッシングを
用い、特に均一性を確保するために枚葉式アッシングや
平行平板型のＲＩＥドライエッチング装置を用いること
が好ましい。アッシングによるポリイミド膜４のエッチ
ング量としては、本実施形態では６００ｎｍ〜７００ｎ
ｍが角部ＫＤを除去するために適当であるが、フォトレ
ジスト層ＰＲの厚さやポリイミド膜４の角部ＫＤの大き
さに応じて最適値に適宜選択することができる。
用い、特に均一性を確保するために枚葉式アッシングや
平行平板型のＲＩＥドライエッチング装置を用いること
が好ましい。アッシングによるポリイミド膜４のエッチ
ング量としては、本実施形態では６００ｎｍ〜７００ｎ
ｍが角部ＫＤを除去するために適当であるが、フォトレ
ジスト層ＰＲの厚さやポリイミド膜４の角部ＫＤの大き
さに応じて最適値に適宜選択することができる。
【００３１】その後、フォトレジスト層ＰＲをレジスト
剥離液によって除去し、図７に示すように、全面にメッ
キ電極層８を形成する。このメッキ電極層８は、例えば
チタンタングステン合金（TiW）、金（Au）を順次スパ
ッタして成る、Au層/TiW層である。ここで、上層のAu層
の厚さは１００ｎｍ〜２００ｎｍ、下層のTiW層は２０
０ｎｍ程度が適当である。上述したアッシング処理によ
りポリイミド膜４は滑らかに加工されるので、ポリイミ
ド膜４の開口部の段差部のメッキ電極層８のステップカ
バレージを良好にでき、断線不良が十分防止される。
剥離液によって除去し、図７に示すように、全面にメッ
キ電極層８を形成する。このメッキ電極層８は、例えば
チタンタングステン合金（TiW）、金（Au）を順次スパ
ッタして成る、Au層/TiW層である。ここで、上層のAu層
の厚さは１００ｎｍ〜２００ｎｍ、下層のTiW層は２０
０ｎｍ程度が適当である。上述したアッシング処理によ
りポリイミド膜４は滑らかに加工されるので、ポリイミ
ド膜４の開口部の段差部のメッキ電極層８のステップカ
バレージを良好にでき、断線不良が十分防止される。
【００３２】また、開口部Ｈ１に現れる保護膜３の側面
は、接続用電極２の上面に対して傾斜した形状を呈して
いるため、この部分においてもメッキ電極層８のステッ
プカバレージは良好となる。
は、接続用電極２の上面に対して傾斜した形状を呈して
いるため、この部分においてもメッキ電極層８のステッ
プカバレージは良好となる。
【００３３】次に、図８に示すようにメッキ電極層８上
にフォトレジスト層９を塗布する。ポリイミド膜４は金
バンプ形成領域及びその周辺領域が除去されているの
で、フォトレジスト層６の厚さは金バンプ電極形成領域
においても均一となるこれにより、従来例に比して露光
装置の露光余裕度が改善する。そして、図８に示すよう
に、所定の露光及び現像を行うことにより、金バンプ電
極形成領域にフォトレジスト層６の開口部Ｈ３を設け
る。
にフォトレジスト層９を塗布する。ポリイミド膜４は金
バンプ形成領域及びその周辺領域が除去されているの
で、フォトレジスト層６の厚さは金バンプ電極形成領域
においても均一となるこれにより、従来例に比して露光
装置の露光余裕度が改善する。そして、図８に示すよう
に、所定の露光及び現像を行うことにより、金バンプ電
極形成領域にフォトレジスト層６の開口部Ｈ３を設け
る。
【００３４】次に、図９に示すように、電解メッキ法に
より、フォトレジスト層９の開口部Ｈ３に露出されたメ
ッキ電極層８上に金バンプ電極１０が形成される。
より、フォトレジスト層９の開口部Ｈ３に露出されたメ
ッキ電極層８上に金バンプ電極１０が形成される。
【００３５】次に、図１０に示すように、レジスト剥離
液によりフォトレジスト層９を除去する。
液によりフォトレジスト層９を除去する。
【００３６】そして、図１１に示すように、金バンプ電
極１０をマスクとした薬品処理によって不要部分のメッ
キ電極層８を除去する。ここで、メッキ電極層８の上層
のAu層をエッチングするためには王水、下層のTiW層を
エッチングするためには過酸化水素水H2O2が用いられ
る。これにより、メッキ電極層８は金バンプ電極１０の
下にのみ残存し、文字通りＵＢＭ（Under Bump Metal）
となる。ＵＢＭはバリアメタル層として機能する。
極１０をマスクとした薬品処理によって不要部分のメッ
キ電極層８を除去する。ここで、メッキ電極層８の上層
のAu層をエッチングするためには王水、下層のTiW層を
エッチングするためには過酸化水素水H2O2が用いられ
る。これにより、メッキ電極層８は金バンプ電極１０の
下にのみ残存し、文字通りＵＢＭ（Under Bump Metal）
となる。ＵＢＭはバリアメタル層として機能する。
【００３７】なお、上述した実施形態においては金バン
プ電極１０の形成方法を例として説明したが、本発明は
これに限定されることなく、他の材料を用いたバンプ電
極の形成方法に広く適用できるものである。
プ電極１０の形成方法を例として説明したが、本発明は
これに限定されることなく、他の材料を用いたバンプ電
極の形成方法に広く適用できるものである。
【００３８】また、本実施形態によれば、保護膜３に開
口部Ｈ１を形成するドライエッチング工程に続くアッシ
ング処理によって、ポリイミド膜４の角部ＫＤを除去す
る方法を採ることにより、そのための特別なアッシング
処理工程を追加しないように工程変更を行っている。
口部Ｈ１を形成するドライエッチング工程に続くアッシ
ング処理によって、ポリイミド膜４の角部ＫＤを除去す
る方法を採ることにより、そのための特別なアッシング
処理工程を追加しないように工程変更を行っている。
【００３９】しかし、本発明は、フォトレジスト層のア
ッシング処理を利用してポリイミド膜４の角部ＫＤを除
去する点を特徴としているので、上記実施形態に限定さ
れることなく、特別のアッシング処理工程を追加してポ
リイミド膜４の角部ＫＤを除去することも本特許の範囲
に含まれる。
ッシング処理を利用してポリイミド膜４の角部ＫＤを除
去する点を特徴としているので、上記実施形態に限定さ
れることなく、特別のアッシング処理工程を追加してポ
リイミド膜４の角部ＫＤを除去することも本特許の範囲
に含まれる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
バンプ電極構造において、ポリイミド膜の段差部でのメ
ッキ電極層のステップカバレージが改善されるので、メ
ッキ電極層の断線不良及びメッキ不良を防止するができ
る。
バンプ電極構造において、ポリイミド膜の段差部でのメ
ッキ電極層のステップカバレージが改善されるので、メ
ッキ電極層の断線不良及びメッキ不良を防止するができ
る。
【図１】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図２】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図３】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図４】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図５】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図６】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図７】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図８】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図９】本発明の実施の形態に係るバンプ電極の形成方
法を示す断面図である。
法を示す断面図である。
【図１０】本発明の実施の形態に係るバンプ電極の形成
方法を示す断面図である。
方法を示す断面図である。
【図１１】本発明の実施の形態に係るバンプ電極の形成
方法を示す断面図である。
方法を示す断面図である。
【図１２】金バンプ電極の構造を示す図である。
【図１３】従来例に係る金バンプ電極の形成方法を示す
断面図である。
断面図である。
【図１４】従来例に係る金バンプ電極の形成方法を示す
断面図である。
断面図である。
【図１５】従来例に係る金バンプ電極の形成方法を示す
断面図である。
断面図である。
【図１６】従来例に係る金バンプ電極の形成方法を示す
断面図である。
断面図である。
【図１７】従来例に係る金バンプ電極の形成方法を示す
断面図である。
断面図である。
【図１８】従来例に係る金バンプ電極の形成方法を示す
断面図である。
断面図である。
Claims (7)
- 【請求項１】 基板上に形成された接続用電極と、該接
続用電極の周辺部を被覆すると共に該接続用電極上に開
口部が設けられた保護膜と、該保護膜上に形成され開口
部が設けられたポリイミド膜と、前記保護膜の開口部に
おいて露出された接続用電極上に形成されたバンプ電極
と、を具備するバンプ電極の形成方法において、 前記ポリイミド膜を選択的にエッチングして当該ポリイ
ミド膜の開口部を形成する工程と、前記ポリイミド膜を
被覆するフォトレジスト層を形成し、該フォトレジスト
層にアッシング処理を行うことにより前記ポリイミド膜
の開口部の角部を除去する工程と、全面にメッキ電極層
をスパッタ法で形成する工程と、を有することを特徴と
するバンプ電極の形成方法。 - 【請求項２】 基板上に形成された接続用電極と、該接
続用電極の周辺部を被覆すると共に該接続用電極上に開
口部が設けられた保護膜と、該保護膜上に形成され開口
部が設けられたポリイミド膜と、前記保護膜の開口部に
おいて露出された接続用電極上に形成されたバンプ電極
と、を具備するバンプ電極の形成方法において、 前記ポリイミド膜を選択的にエッチングして当該ポリイ
ミド膜の開口部を形成する第１の工程と、前記保護膜を
選択的にエッチングして当該保護膜の開口部を形成する
第２の工程と、全面にメッキ電極層をスパッタ法で形成
する第３の工程と、を有し、前記第２の工程はフォトレ
ジスト層のアッシング処理を含み、当該アッシング処理
によって前記ポリイミド膜の開口部の角部を同時に除去
することを特徴とするバンプ電極の形成方法。 - 【請求項３】 前記アッシング処理は枚葉式アッシング
装置または平行平板型エッチング装置を用いて行うこと
を特徴とする請求項２に記載のバンプ電極の形成方法。 - 【請求項４】 基板上に形成された接続用電極と、該接
続用電極の周辺部を被覆すると共に該接続用電極上に開
口部が設けられた保護膜と、該保護膜上に形成され開口
部が設けられたポリイミド膜と、前記保護膜の開口部に
おいて露出された接続用電極上に形成されたバンプ電極
と、を具備するバンプ電極の形成方法において、 前記基板上に接続用電極を形成する工程と、 前記接続用電極を含む前記基板上の全面に保護膜を形成
する工程と、 前記保護膜上にポリイミド膜を形成する工程と、 前記ポリイミド膜上に前記バンプ電極が形成される領域
に開口部を有した第１のフォトレジスト層を形成する工
程と、 前記第１のフォトレジスト層をマスクとして前記ポリイ
ミド膜をウエットエッチングして開口部を形成する工程
と、 前記第１のフォトレジスト層を除去する工程と、 前記接続用電極上に開口部を有する第２のフォトレジス
ト層を形成する工程と、 前記接続用電極上の保護膜をエッチングして当該接続用
電極の表面を露出する工程と、 前記第２のフォトレジスト層にアッシング処理を施すこ
とにより、同時に前記ポリイミド膜の開口部の角部を除
去する工程と、 前記第２のフォトレジスト層を除去する工程と、 前記接続用電極を含む全面にメッキ電極をスパッタ法に
より形成する工程と、 前記バンプ電極が形成される領域に開口部を有する第３
のフォトレジスト層を形成する工程と、 電解メッキ法により、前記接続用電極上にバンプ電極を
形成する工程と、を具備することを特徴とするバンプ電
極の形成方法。 - 【請求項５】 前記アッシング処理は枚葉式アッシング
装置または平行平板型エッチング装置を用いて行うこと
を特徴とする請求項４に記載のバンプ電極の形成方法。 - 【請求項６】 前記メッキ電極はＡｕ層とＴｉＷ層とを
積層して成ることを特徴とする請求項４に記載のバンプ
電極の形成方法。 - 【請求項７】 前記バンプ電極は金バンプ電極であるこ
とを特徴とする請求項６に記載のバンプ電極の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187659A JP2003007751A (ja) | 2001-06-21 | 2001-06-21 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187659A JP2003007751A (ja) | 2001-06-21 | 2001-06-21 | バンプ電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007751A true JP2003007751A (ja) | 2003-01-10 |
Family
ID=19026923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001187659A Pending JP2003007751A (ja) | 2001-06-21 | 2001-06-21 | バンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350593C (zh) * | 2004-08-02 | 2007-11-21 | Nec液晶技术株式会社 | 形成布线图案的方法和使用其制造tft基板的方法 |
-
2001
- 2001-06-21 JP JP2001187659A patent/JP2003007751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350593C (zh) * | 2004-08-02 | 2007-11-21 | Nec液晶技术株式会社 | 形成布线图案的方法和使用其制造tft基板的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6936923B2 (en) | Method to form very a fine pitch solder bump using methods of electroplating | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| US6355576B1 (en) | Method for cleaning integrated circuit bonding pads | |
| JP2002016096A (ja) | 半導体装置とその製造方法 | |
| JP2817664B2 (ja) | 半導体装置の製造方法 | |
| US7381636B2 (en) | Planar bond pad design and method of making the same | |
| US6221752B1 (en) | Method of mending erosion of bonding pad | |
| JP2005019522A (ja) | 半導体装置及びその製造方法 | |
| JP3009032B2 (ja) | 半導体装置の製造方法 | |
| JP2003007751A (ja) | バンプ電極の形成方法 | |
| JP2006270031A (ja) | 半導体装置およびその製造方法 | |
| JPH09232482A (ja) | 半導体の表面処理方法および半導体装置 | |
| JP5170915B2 (ja) | 半導体装置の製造方法 | |
| US20080001295A1 (en) | Method for reducing defects after a metal etching in semiconductor devices | |
| JP2002231748A (ja) | バンプ電極の形成方法 | |
| JP2009302340A (ja) | 半導体装置の製造方法 | |
| JP2000294585A (ja) | バンプ構造及びその形成方法 | |
| KR100236713B1 (ko) | 반도체장치의 범프(Bump) 형성방법 | |
| JP2002261110A (ja) | バンプ電極の形成方法 | |
| CN110911287B (zh) | 半导体结构及其形成方法 | |
| JP2002217225A (ja) | バンプ電極の形成方法 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH1187331A (ja) | 半導体装置の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 |