KR101120128B1 - 반도체 장치의 제조방법 및 반도체 장치 - Google Patents

반도체 장치의 제조방법 및 반도체 장치 Download PDF

Info

Publication number
KR101120128B1
KR101120128B1 KR1020030082683A KR20030082683A KR101120128B1 KR 101120128 B1 KR101120128 B1 KR 101120128B1 KR 1020030082683 A KR1020030082683 A KR 1020030082683A KR 20030082683 A KR20030082683 A KR 20030082683A KR 101120128 B1 KR101120128 B1 KR 101120128B1
Authority
KR
South Korea
Prior art keywords
mask layer
stopper mask
layer
metal
opening
Prior art date
Application number
KR1020030082683A
Other languages
English (en)
Other versions
KR20040045330A (ko
Inventor
타니다가즈마사
네모토요시히코
우메모토미츠오
Original Assignee
로무 가부시키가이샤
가부시끼가이샤 르네사스 테크놀로지
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤, 가부시끼가이샤 르네사스 테크놀로지, 산요덴키가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20040045330A publication Critical patent/KR20040045330A/ko
Application granted granted Critical
Publication of KR101120128B1 publication Critical patent/KR101120128B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 기판상에, 금속으로 이루어지고 소정의 위치에 개구를 갖는 스토퍼 마스크층을 형성하는 공정과，상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하여 해당 금속으로 이루어지는 돌기 전극을 형성하는 금속재료 공급 공정과，이 금속재료 공급 공정 후에 상기 스토퍼 마스크층을 제거하는 공정을 포함하는 반도체 장치의 제조방법을 제공한다.

Description

반도체 장치의 제조방법 및 반도체 장치 {SEMICONDUCTOR DEVICE PRODUCTION METHOD AND SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제 1의 실시형태에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 2(a), 2(b) 및 2(c)는 도 1에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 3(d)，3(e) 및 3(f)는 도 1에 나타내는 반도체 장치의 제조방법을 설명하 기 위한 도해적인 단면도이다．
도 4는 제 1의 실시형태의 변형예에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 5(g)，5(h) 및 5(i)는 도 4에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 6은 본 발명의 제 2의 실시형태에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 7(a)，7(b) 및 7(c)는 도 6에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 8(d)，8(e) 및 8(f)는 도 6에 나타내는 반도체 장치의 제조방법을 설명하 기 위한 도해적인 단면도이다．
도 9는 제 2의 실시형태의 변형예에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다.
도 10(g)，10(h) 및 10(i)은 도 9에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 l1은 본 발명의 제 3의 실시형태에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 12(a)，12(b) 및 12(c)는 도 11에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 13(d)，13(e) 및 13(f)는 도 11에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 14는 제 3의 실시형태의 변형예에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 15(g)，15(h) 및 15(i)는 도 14에 나타내는 반도체 장치의 제조방법을
설명하기 위한 도해적인 단면도이다．
도 l6은 본 발명의 제 4의 실시형태에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 17(a), 17(b) 및 17(c)은 도 16에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 18(d)，18(e) 및 18(f)는 도 16에 나타내는 반도체 장치의 제조방법을 설 명하기 위한 도해적인 단면도이다．
도 19는 본 발명의 제 5의 실시형태에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 20(a)，20(b) 및 20(c)은 도 19에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 21(d), 21(e) 및 21(f)는 도 19에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 22는 본 발명의 제 6의 실시형태에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 23(a)，23(b) 및 23(c)은 도 22에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 24는 본 발명의 제 7의 실시형태에 관련되는 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
도 25(a)，25(b), 25(c) 및 25(d)는 도 24에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 26(a)，26(b)，26(c) 및 26(d)은 돌기 전극이 형성된 종래의 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
도 27(e)은 돌기 전극에 저융점 금속층이 형성된 종래의 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
삭제
도 28(f) 및 28(g)은 돌기 전극에 저융점 금속층이 형성된 종래의 반도체 장 치의 제조방법을 설명하기 위한 도해적인 단면도이다．
본 발명은 반도체 장치의 제조방법 및 반도체 장치에 관한 것이며，특히，반도체 기판 상에 좁은 피치로 배치된 전극을 갖는 반도체 장치의 제조방법 및 반도체 장치에 관한 것이다.
반도체 장치의 실장 기술로서，반도체 칩을 팩키징하지 않고 직접 다른 배선 기판에 접합하는，이른바 플립칩(flip-chip) 접속이 있다．플립칩 접속을 위한 반도체 칩에는，기능 소자나 배선을 포함하는 활성층이 형성된 면에 돌기 전극이 형성되고 있고，이 돌기 전극과 배선 기판에 형성된 전극 패드 등이 접합되어 플립칩 접속이 달성된다．이 경우，반도체 칩 그 자체가 반도체 장치이다．
도 26(a)， 26(b)， 26(c) 및 26(d)은，돌기 전극이 형성된 종래의 반도체 장치의 제조방법을 설명하기 위한 도해적인 단면도이다．
반도체 웨이퍼 등의 반도체 기판(101)의 미리 평탄화된 한쪽 표면에，기능 소자나 배선을 포함하는 활성층(102)이 형성되고，활성층(102) 위의 소정의 위치에 활성층의 기능 소자 등을 외부와 전기적으로 접속하기 위한 전극 패드(103)가 형성된다.
다음에，전극 패드(103)를 노출시키도록，반도체 기판(101)의 위에 패시베이션(passivation)막(107)이 형성된다．그리고，이상의 공정을 거친 반도체 기판(101)의 활성층(102)측의 면에，전극 패드(103)나 활성층(102)을 보호하기 위한 배리어 메탈층(UBM ; Under Bump Metal)(104)이 전면에 형성된다．이 상태가 도 26(a)에 나타나 있다．
또한，배리어 메탈층(104)의 위에，전극 패드(103)에 대응하는 부분에 개구 (105a)를 갖는 레지스트막(감광성 수지)(105)이 형성된다(도 26(b) 참조)．개구 (105a)는，반도체 기판(101)에 거의 수직인 내벽면을 갖고 있다．그 후，전해 도금에 의하여，레지스트막(105)의 개구(105a) 안에 돌기 전극(106)이 형성된다． 이 때，배리어 메탈층(104)을 통하여 도금액과의 사이에 전류가 흐르게 된다．이것에 의해，배리어 메탈층(104)이 시드층으로 되어서 배리어 메탈층(104) 위에 동 등의 금속이 피착되어 돌기 전극(106)이 형성된다(도 26(c)참조)．
계속하여，레지스트막(105)이 제거되고 다시，배리어 메탈층(104)이 전극 패들(103)와 돌기 전극(106)과의 사이에 존재하는 부분을 제외하여 제거된다. 이것에 의해，반도체 기판으로부터 돌출한 돌기 전극(106)을 얻을 수 있다．이 상태가 도 26(d)에 나타나 있다．
또한，필요에 따라，돌기 전극(106)의 선단(先端)을 포함하는 영역에 저융점 금속층(108)이 형성된다．예를 들면，레지스트막(105)을 제거한 후，무전해 도금에 의하여 저융점 금속층(108)을 형성한 경우，도 27(e)에 나타낸 것처럼，저융점 금속층(108)은 돌기 전극(106)의 노출 표면 전면에 형성된다．즉，저융점 금속층(108)은 돌기 전극(106)의 측면에도 형성된다．
또，전해 도금에 의한 돌기 전극(106)의 형성이 개구(105a)를 남겨 두고 종료한 후，레지스트막(105)이나 배리어 메탈층(104)의 제거전에 전해 도금에 의하여 저융점 금속층(108)이 형성되는 것도 있다．이 경우，저융점 금속층(108)은 도 28(f)에 나타낸 것처럼 개구(105a) 내에만 형성된다．그 후，레지스트막(105)을 제거하고，배리어 메탈층(104)을 전극 패드(103)와 돌기 전극 (106)과의 사이에 존재하는 부분을 제외하여 제거하면，도 28(g)에 나타낸 것처럼 선단에만 저융점 금속층(108)이 형성된 돌기 전극(106)을 얻을 수 있다．
삭제
그 후，반도체 기판(101)이 절단되고，돌기 전극(106)을 갖는 반도체 칩의 개편(個片; 반도체 장치)으로 된다．돌기 전극(106)에 저융점 금속층(108)이 형성되는 경우，이와 같은 반도체 장치는 저융점 금속 금속층을 용융 및 고화시킴으로써，용이하게 배선 기판의 전극 패드 등에 접합할 수 있다．이와 같은 반도체 장치의 제조방법은 예를 들면，아래 문헌에 개시되어 있다．
야마모토 요시야키(山本好明),「질소의 웨이퍼 범핑 서비스」전자 재료，1995년 5월， p.101-104.
그런데 도금에 의하여 돌기 전극(106)을 형성하면，복수의 돌기 전극(106)의 길이(배리어 메탈층(104)으로부터의 높이)가 균일하게 되지 않는 경우가 있다. 이것은，도금시，돌기 전극(106)의 성장 속도는 배리어 메탈층(104)과 도금액과의 사이에 흐르는 전류의 크기에 거의 비례하나 배리어 메탈층(104)과 도금액과의 사이에 흐르는 전류의 크기는 반도체 기판(101)의 면내(예를 들면，반도체 기판(101)의 중심부와 주연부와의 사이)에서 균일하게 되지 않기 때문이다．
복수의 돌기 전극(106)의 길이가 균일하지 않으면，그들의 선단은 동일 평면 상에 실리지 않게 된다．이와 같은 돌기 전극(106)이 형성된 반도체 칩은，배선기판에 형성된 전극 패드 등에 접합할 때，짧은 돌기 전극(106)은 배선 기판의 전극 패드 등에 양호하게 접촉할 수 없고，기계적인 접합 불량 및 전기적인 접속 불량이 생긴다.
또，도금의 바탕으로 되는 배리어 메탈층(104)에는，패시베이션막(107)에 의한 단차가 형성되고 있다．이 때문에，돌기 전극(106)의 선단면은 도 26(c)，26(d)， 27(e)， 28(f) 및 28(g)에 나타낸 것처럼，중앙부가 움푹 들어간 형상을 갖게 된다．이와 같은 경우도，돌기 전극(106)은 배선 기판의 전극 패드 등에 양호하게 접속할 수 없고，기계적인 접합 불량 및 전기적인 접속 불량이 생긴다．
또한，도금시，돌기 전극(106)은 개구(105a)를 밀어 젖히는(押廣) 것처럼 레지스트막(105)을 변형시키면서 성장(成長)하고，성장하는데 따라 그 선단의 폭이 커진다．그 결과，도 26(d)에 나타나는 것처럼 역사다리꼴의 단면 형상을 갖도록 된다．이에 의해，인접한 전극 패드(103)의 간격(피치)이 좁은 경우，이들 위에 형성된 돌기 전극(106)끼리 그들의 선단에서 서로 근접한 상태로 된다．이 때문에，접합시 등에 인접한 돌기 전극(106)이 용이하게 접촉하여 전기적으로 단락(短絡)되고 만다．이 때문에，복수의 돌기 전극(106)(전극 패드(103))끼리를 서로 근접하여 배치하는 것，즉 좁은 피치화를 할 수 없었다.
또한，도금에 의하여 성막 가능한 금속의 종류는 한정되어 있으므로，돌기 전극(106)을 구성하는 재료에 관하여 선택의 폭이 좁았다．
또한，레지스트막(105) 제거 후，저융점 금속층(108)을 무전해 도금에 의하 여 형성하는 경우，저융점 금속층(108)은 돌기 전극(106)의 선단뿐만 아니라 측면에도 형성되고 만다．플립칩 접속을 위한 반도체 장치는，돌기 전극(106)의 선단에서 외부 접속되므로，돌기 전극(106)의 선단 이외의 부분에 형성된 저융점 금속층(16)에 상당하는 층은，거의 접합에 기여하지 않을 뿐만 아니라，인접한 돌기 전극(106) 사이의 단락의 원인으로 되는 일이 있다．
또，저융점 금속층(108)을 전해 도금에 의하여 형성하는 경우，돌기 전극(106)과 마찬가지로 저융점 금속층(108)의 두께도 반도체 기판(101)의 면내에서 균일하게 되지 않는다. 따라서 저융점 금속층(108)을 포함한 돌기 전극(106)의 선단은，동일 평면상에 실리지 않게 되므로 접합 불량의 원인으로 된다．
또한，돌기 전극(106)을 전해 도금에 의하여 형성한 후，배리어 메탈층(104)은 습식 에칭에 의하여 제거되나，이 때，에칭량의 컨트롤이 어렵고 돌기 전극(106)과 패시베이션막(107) 및 전극 패드(103)와의 사이의 배리어 메탈층( 104)까지 제거(오버 에칭)되는 일이 있다．이 경우，돌기 전극(106)의 전극 패드 (103)에 대하는 접합 강도가 저하되고 만다．또，배리어 메탈층(104)의 에칭이 전극 패드(103)와 돌기 전극(106)과의 사이에 까지 이른 경우，전극 패드(103)에는 노출한(피복되어 있지 않은) 영역이 생긴다．이는，전극 패드(103)의 부식 등에 의한 신뢰성의 저하에 연결된다．
이 발명의 목적은，선단이 거의 동일 평면상에 놓이는 복수의 돌기 전극을 구비한 반도체 장치의 제조방법을 제공하는 것이다．
이 발명의 다른 목적은，돌기 전극의 좁은 피치화가 가능한 반도체 장치의 제조방법을 제공하는 것이다．
이 발명의 또 다른 목적은，돌기 전극을 구성하는 금속재료의 선택의 폭이 넓은 반도체 장치의 제조방법을 제공하는 것이다．
이 발명의 또 다른 목적은，저융점 금속층을 돌기 전극의 선단에만，거의 균일한 막두께로 형성할 수 있는 반도체 장치의 제조방법을 제공하는 것이다．
이 발명의 또 다른 목적은，선단이 거의 동일 평면상에 놓이는 복수의 돌기 전극을 구비한 반도체 장치를 제공하는 것이다．
이 발명의 또 다른 목적은，돌기 전극의 좁은 피치화가 가능한 반도체 장치를 제공하는 것이다．
이 발명의 또 다른 목적은，돌기 전극을 구성하는 금속재료의 선택의 폭이 넓은 반도체 장치를 제공하는 것이다．
이 발명의 또 다른 목적은，저융점 금속층을 돌기 전극의 선단에만，거의
균일한 막두께로 형성할 수 있는 반도체 장치를 제공하는 것이다．
이 발명의 제 1의 국면에 관련되는 반도체 장치의 제조방법은，반도체 기판상에 금속으로 이루어지며 소정의 위치에 개구를 갖는 스토퍼 마스크층을 형성하는 공정과，상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하여 해당 금속으로 이루어지는 돌기 전극을 형성하는 금속재료 공급 공정과，이 금속재료 공급 공정 후에 상기 스토퍼 마스크층을 제거하는 공정을 포함한다．
이 발명에 의하면，금속으로 이루어지는 스토퍼 마스크층은 종래의 제조방법에서 사용되고 있던 레지스트막(포토레지스트)에 비해, 힘이 가해진 경우에 변형되기 어렵다．이 때문에，금속재료 공급 공정에 있어서，금속재료가 스토퍼 마스크층의 개구 내에 공급될 때，스토퍼 마스크층은 거위 변형하는 일이 없다． 따라서 스토퍼 마스크층의 개구 내에 공급된 금속재료，즉，돌기 전극의 형상은 개구의 초기 형상에 따른다．
또，돌기 전극을 형성하는 공정이 연마 공정 등을 수반하는 경우，이와 같은 공정에 있어서 힘이 가해져도 스토퍼 마스크층은 변형되기 어렵다． 따라서 돌기 전극의 형상은，개구의 초기 형상에 따른다．
이 때문에，예를 들면，개구의 내벽면이 반도체 기판에 거의 수직인 경우，돌기 전극의 측면은 반도체 기판에 거의 수직으로 되며，돌기 전극의 폭은 거의 일정하게 된다(돌기 전극은，반도체 기판의 표면에 따르는 방향으로 돌출(오버 행(overhang))하는 일은 없다)．즉，종래의 제조방법과 같이，돌기 전극이 성장하는데 따라 돌기 전극 선단의 폭이 커지는 일은 없다．
따라서 이 경우，인접한 돌기 전극끼리가，그들의 선단에서 접촉하여 전기적으로 단락하는 일은 없으므로，돌기 전극을 근접하여 배치할 수 있다．즉，돌기 전극의 좁은 피치화가 가능하다．
돌기 전극이 형성된 후，스토퍼 마스크층은 제거되므로 얻어진 반도체 장치에 있어서，스토퍼 마스크층을 통하여 돌기 전극 끼리가 전기적으로 단락하는 일도 없다．
이상과 같이 스토퍼 마스크층은 변형하기 어려운 것이 바람직하며，예를 들 면，돌기 전극보다 딱딱한 금속으로 이루어지는 것으로 할 수 있다．예를 들면 돌기 전극이 동으로 이루어지는 경우，스토퍼 마스크층은 크롬(Cr)으로 이루어진 것으로 할 수 있다．
이 발명의 제 2의 국면에 관련되는 반도체 장치의 제조방법은，반도체 기판상에 절연체로 이루어지고 소정의 위치에 개구를 갖는 스토퍼 마스크층을 형성하는 공정과，상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하고 해당 금속으로 이루어지는 돌기 전극을 형성하는 금속재료 공급 공정과，이 금속재료 공급 공정 후，상기 스토퍼 마스크층을 표면으로부터 제거하고，상기 돌기 전극을 표면으로부터 돌출시키는 공정을 포함한다．상기 스토퍼 마스크층은 상기 돌기 전극 형성시에 변형하기 어려운 재료로 구성되고 있다．
이 발명에 의하면，스토퍼 마스크층은 돌기 전극 형성시에 변형하기 어렵다． 따라서 스토퍼 마스크층의 개구의 초기 형상에 따르는 형상을 갖는 돌기 전극을 형성할 수 있으므로，인접한 돌기 전극이 접촉하여 전기적으로 단락하는 일은 없다． 따라서 돌기 전극의 좁은 피치화가 가능하다．
금속재료 공급 공정 후，스토퍼 마스크층은 표면으로부터 소정의 두께만 제거해도 되고，이로 인해，스토퍼 마스크층의 잔부(殘部)는 활성층을 덮는 보호막으로 된다．스토퍼 마스크층은 절연체이므로，보호막은 돌기 전극을 서로 전기적으로 단락하지 않고，오히려，반도체 기판(예를 들면，반도체 기판의 표면에 형성된 활성층이나 전극)을 보호하도록 기능한다．
이 경우，거의 일정한 폭을 가지며 반도체 기판에 거의 수직으로 뻗고，선단부가 보호막으로부터 돌출한 돌기 전극을 얻을 수 있다．즉，돌기 전극은 보호막의 위로 돌출(오버 행)하지 않는다．
제거되는 스토퍼 마스크층의 두께는，돌기 전극의 높이의 반 이하로 되는 것이 바람직하며，이 경우，상기 돌기 전극의 적어도 반을 매몰시키는 보호막을 얻을 수 있다．이것에 의해，반도체 기판(활성층이나 전극)이 양호하게 보호된다．
금속재료 공급 공정 후，스토퍼 마스크층을 완전히 제거하고，돌기 전극을 반도체 기판으로부터 돌출시켜도 된다．
스토퍼 마스크층(보호막)이나 반도체 기판으로부터 돌출한 돌기 전극을 통하여，이 반도체 장치를 다른 배선 기판 등에 용이하게 접합할 수 있다．
스토퍼 마스크층은，예를 들면 탄성률이 1.5GPa 이상의 것으로 할 수 있다．종래의 제조방법에서 사용되고 있던 레지스트막(포토레지스트)의 탄성률은，1GPa 정도이다．따라서 1.5GPa 이상의 탄성률을 갖는 스토퍼 마스크층은，종래의 제조방법에서 사용되고 있던 레지스트막과 비교하여，힘이 가해진 경우에 변형하기 어렵다．
스토퍼 마스크층은，예를 들면 산화 규소 또는 질화 규소로 이루어지는 것이라도 된다．산화 규소 또는 질화 규소로 이루어지는 스토퍼 마스크층의 일부가 제거된 경우，반도체 기판상에 남은 스토퍼 마스크층은 보호막으로서 양호하게 기능한다．
스토퍼 마스크층은，종래의 방법에서 사용되고 있던 레지스트막에 비해, 돌기 전극의 형성시에 변형하기 어려운 것이라면, 수지로 이루어지는 것이라도 된다.
금속재료 공급 공정에 있어서，스토퍼 마스크층의 개구 내에의 금속재료의 공급은，화학 증착법 또는 스퍼터법에 의하는 것이라도 되며，전해 도금법에 의한 것이라도 좋고，무전해 도금법에 의한 것이라도 무방하다．
화학 증착법에서 성막 가능한 금속재료는，도금으로 성막 가능한 금속재료 보다 종류가 많다．따라서 이 발명에 의하면，금속재료 공급 공정에 의하여 스토퍼 마스크층의 개구 내에 공급 가능한 금속재료의 종류는 많다．즉，이 제조방법에 의하면，돌기 전극을 구성하는 금속재료의 선택의 폭이 넓다．
얇은 스토퍼 마스크층을 형성하는 경우는，금속재료 공급 공정은 스퍼터법에 의하여 상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하는 것이라도 된다．스퍼터법에서 성막 가능한 금속재료도，도금으로 성막 가능한 금속 재료보다 종류가 많다．따라서 돌기 전극을 구성하는 금속재료의 선택의 폭이 넓다．
전해 도금이나 무전해 도금에 의하여 금속재료를 공급하는 경우는，생산성을 높게 할 수 있다．
스토퍼 마스크층이나 금속재료의 종류등에 의하여，이상의 방법 중에서 적당한 방법을 선택할 수 있다．
이 발명의 반도체 장치의 제조방법은，상기 스토퍼 마스크층을 형성하는 공정 이전에，상기 반도체 기판상에 금속 박막을 형성하는 공정을 추가로 포함해도 된다．
이 구성에 의하면，금속 박막을 도금액에 접촉시켜 금속 박막을 도금액과의 사이에서 전류를 흐르게 하기 위한 시드 층으로서 전해 도금함으로써，금속 박막의 위에 금속막을 형성할 수 있다．따라서 예를 들면，스토퍼 마스크층이 금속으로 이루어지는 경우，스토퍼 마스크층을 전해 도금에 의하여 형성할 수 있다．
또，스토퍼 마스크층을 형성하는 공정은，개구 내에 금속 박막이 노출하도록 스토퍼 마스크층을 형성하는 것으로 할 수 있다．이 경우，금속재료 공급 공정은，개구내에 노출한 금속 박막에 도금액을 접촉시켜서 금속 박막을 시드층으로 한 전해 도금에 의하여 행할 수 있다．
금속 박막은 각종 원자의 확산을 방지하고，반도체 기판의 표면에 형성된 활성층이나 전극을 보호하는 배리어 메탈층(UBM ; Under Bump Metal)으로서 기능 하는 것이라도 된다．따라서 스토퍼 마스크층이나 돌기 전극을 화학 증착법 등 전해 도금 이외의 방법에 의하여 형성하는 경우라도，금속 박막을 형성하는 것으로 할 수 있다．
상기 스토퍼 마스크층을 형성하는 공정은，상기 스토퍼 마스크층의 위에 에칭용 개구를 갖는 레지스트막을 형성하는 공정과，상기 에칭용 개구를 통하여 상기 스토퍼 마스크층을 에칭함으로써，상기 개구를 형성하는 공정을 포함해도 된다．
이 구성에 의하면，예를 들면 개구를 일체 가지지 않는 스토퍼 마스크층이 형성된 후，레지스트막을 이용한 에칭에 의하여 개구가 형성된다．에칭용 개구는，예를 들면，포토레지스트를 사용한 포토리소그래피에 의하여 형성할 수 있다．이와 같이 하여，소정의 위치에 개구를 갖는 스토퍼 마스크층을 용이하게 형성할 수 있다．
에칭용 개구를 통한 스토퍼 마스크층의 에칭은，습식 에칭에 의하여 행할 수도 있으나 드라이에칭에 의하여 행하는 것이 바람직하다．드라이에칭(특히，이방성 드라이에칭)에서는，에칭 매체가 반도체 기판에 거의 수직으로 스토퍼 마스크층에 충돌하여 에칭되므로，개구의 내벽면은 반도체 기판에 거의 수직으로 된다．이 경우，금속재료 공급 공정에 의하여，반도체 기판에 거의 수직의 측면을 갖는 돌기 전극을 얻을 수 있다.
상기 스토퍼 마스크층은 감광성을 갖는 재료로 이루어져 있어도 되며, 이 경우 상기 스토퍼 마스크층을 형성하는 공정은 상기 스토퍼 마스크층을 소정의 패턴의 마스크를 통하여 노광한 후 현상함으로써 상기 개구를 형성하는 공정을 포함해도 된다．
이 구성에 의하면，반도체 기판상에 스토퍼 마스크층 또는 그 전구체층(前驅體層)을 형성한 후，소정의 패턴을 갖는 마스크를 통하여 스토퍼 마스크층 또는 그 전구체층을 노광함으로써，노광된 부분의 에칭 내성을 변화시킬 수 있다. 그 후，적당한 에칭액에 의하여 스토퍼 마스크층을 에칭(현상)함으로써，스토퍼 마스크층에 개구를 형성할 수 있다．
따라서 스토퍼 마스크층에 개구를 형성하기 위해，별도 레지스트막을 형성할 필요가 없다．이 경우，스토퍼 마스크층의 재료로서는, 포토 레지스트 재료(포지티브형 또는 네가티브형)중 탄성률이 높은 것이나 감광성의 폴리 이미드 등을 사용할 수 있다．
이 발명의 반도체 장치의 제조방법은，상기 스토퍼 마스크층을 형성하는 공정 후，상기 금속재료 공급 공정 전에，상기 스토퍼 마스크층의 노출 표면에 원자의 확산을 방지하기 위한 확산 방지막을 형성하는 공정을 추가로 포함해도 된다．
스토퍼 마스크층의 재질 및 돌기 전극을 형성하기 위한 금속재료의 종류에 있어서는，스토퍼 마스크층과 이 금속재료가 접촉한 경우 반응하는 경우가 있다. 특히 스토퍼 마스크층이 금속으로 이루어지고 도금에 의하여 스토퍼 마스크층을 형성하는 경우는 이와 같은 반응이 생기기 쉽다．
이 구성에 의하면，스토퍼 마스크층의 노출 표면에 확산 방지막을 형성함으로써 이와 같은 반응을 방지할 수 있다．이에 의해，돌기 전극의 형성 후 스토퍼 마스크층을 제거할 때 스토퍼 마스크층 만을 선택적으로 제거하기 쉬워진다．
확산 방지막은，예를 들면 산화물이나 질화물으로 이루어지는 것으로 할 수 있다．또，확산 방지막은 배리어 메탈층과 동양(同樣)의 금속재료로 이루어지는 것으로 할 수 있다. 이 경우라도，확산 방지막으로서 적당한 금속을 선택함으로써, 스토퍼 마스크층과 돌기 전극을 형성하기 위한 금속재료가 반응하는 것을 회피할 수 있다. 금속으로 이루어지는 확산 방지막은，스토퍼 마스크층을 제거한 후，습식 프로세스에 의하여 용이하게 제거할 수 있다．따라서 최종적으로 확산 방지막을 포함하지 않는 반도체 장치를 얻고 싶은 경우는 확산 방지막을 금속으로 이루어지는 것으로 할 수 있다.
이 발명의 반도체 장치의 제조방법은，상기 금속재료 공급 공정 이전에, 상기 개구안에 금속 박막을 형성하는 공정을 추가로 포함해도 된다．
이 구성에 의해서도，금속 박막을 시드층으로서 전해 도금에 의하여 금속재료를 형성할 수 있다．금속 박막은 각종 원자의 확산을 방지하고，반도체 기판의 표면에 형성된 활성층이나 전극을 보호하는 배리어 메탈층으로서 기능하는 것이라도 된다.
예를 들면，스토퍼 마스크층이 절연체로 이루어지는 경우，이 발명에 관련되는 제조방법에 의하여，필요한 부분에만 배리어 메탈층을 형성할 수 있다．즉，배리어 메탈층이 활성층 및 전극 패드 상의 전체면에 형성되는 일은 없으므로，절연체로 이루어지는 스토퍼 마스크층을 남겨서 반도체 장치를 형성하는 경우라도，전극 패드끼리 단락되는 일은 없다．
상기 금속재료 공급 공정은，상기 개구 내를 상기 금속재료로 채우는 공정을 포함해도 되며 이 경우 상기 금속재료 공급 공정 후，연마에 의하여 상기 스토퍼 마스크층의 표면 및 상기 개구 내의 상기 금속재료의 표면을 연속된 평탄면으로 하는 평탄화 공정을 추가로 포함해도 된다．
금속재료 공급 공정이，예를 들면，화학 증착법에 의하여 금속재료를 공급하는 것인 경우，스토퍼 마스크층의 위 등 개구 밖에도 금속재료가 공급되어 퇴적한다．이 구성에 의하면，평탄화 공정에 의하여 이와 같은 개구 밖에 퇴적된 금속재료는 제거된다．
또，스토퍼 마스크층에 복수의 개구가 형성되어 있었던 경우，평탄화 공정에 의해 이들의 개구 내에 공급된 금속재료，즉，돌기 전극의 선단은 거의 동일 평면상에 놓이게 된다．반도체 기판의 돌기 전극이 형성된 면이 평탄하며 스토퍼 마스크층의 두께가 균일한 경우는，돌기 전극의 높이는 균일하게 된다．따라서 얻어진 반도체 장치를 배선 기판에 형성된 전극 패드 등에 접합할 때，모든 돌기 전극이 배선 기판의 전극 패드 등에 양호하게 접촉할 수 있고，기계적인 적합 및 전기적인 접속이 양호하게 이루어진다．
평탄화 공정은，예를 들면，CMP(Chemical Mechanical Polishing)에 의하여 실시할 수 있다．스토퍼 마스크층이 금속으로 이루어지는 경우，CMP에 있어서 스토퍼 마스크층과 돌기 전극과의 화학적인 에칭성의 차이는 적다．이 경우，스토퍼 마스크층이 돌기 전극보다 딱딱한 금속재료로 이루어지는 것으로 함으로써，CMP 시에 돌기 전극이 스토퍼 마스크로부터 돌출하여 연마의 피로 사태를 회피할 수 있다．돌기 전극이 동으로 이루어지는 경우，스토퍼 마스크층은 동보다 딱딱한 금속재료로서 크롬으로 이루어지는 것으로 할 수 있다．
삭제
금속재료 공급 공정을 실시하기 전에，스토퍼 마스크층의 표면을 미리 평탄화해 두어도 된다．이 경우，평탄화 공정에 의하여 용이하게 돌기 전극의 선단을 거의 동일 평면상에 놓이도록 할 수 있다. 또，이 경우，스토퍼 마스크층을 돌기 전극을 형성하기 위한 금속 재료보다도 딱딱한(내마모성을 갖는) 것으로 함으로써，연마에 의하여 실질적으로 스토퍼 마스크층의 개구 밖에 존재하는 금속재료 만을 선택적으로 제거할 수 있다．
삭제
상기 스토퍼 마스크층을 형성하는 공정은，상기 스토퍼 마스크층 위에 에칭용 개구를 갖는 레지스트막을 형성하는 공정과，상기 에칭용 개구를 통하여 상기 스토퍼 마스크층을 에칭함으로써 상기 개구를 형성하는 공정을 포함해도 되며，이 경우 상기 금속재료 공급 공정이，상기 레지스트막의 에칭용 개구를 통하여，상기 스토퍼 마스크층의 개구 내에 상기 금속재료를 공급하는 공정을 포함해도 된다．
이 구성에 의하면，레지스트막을 이용하여 스토퍼 마스크층에 개구가 형성된 후，레지스트막을 남겨둔 채 금속재료가 공급된다．스토퍼 마스크층이 형성되기 전에 금속 박막이 형성되어 있고，금속재료 공급 공정이 개구 바닥부에 노출한 금속 박막을 이용한 도금에 의하여 금속재료가 공급되는 것인 경우，금속재료는 개구내 및 에칭용 개구내를 금속 박막 측으로부터 채워 나간다．
따라서 개구내가 금속재료로 채워진 후，에칭용 개구가 금속재료로 채워지기 전에 금속재료의 공급을 종료하면，금속재료는 스토퍼 마스크층의 개구 및 에칭용 개구 밖에는 존재하지 않는 상태로 된다．
그 후，레지스트막을 제거하면 금속재료는 개구가 존재하는 부분에서 스토퍼 마스크층의 표면으로부터 돌출하고，스토퍼 마스크층의 표면에는 존재하지 않는 상태로 된다.
따라서 이와 같은 반도체 기판에 대하여 평탄화 공정을 실시하면，스토퍼 마스크층의 표면에 금속재료가 존재하고 있는 경우에 비해，제거되는 금속재료의 양은 적어진다．이 때문에，금속재료가 예를 들면，금과 같은 고가인 재료를 포함하는 경우，비용을 절감할 수 있다．
이 발명의 반도체 장치의 제조방법은，상기 평탄화 공정 후，상기 개구내에 존재하는 상기 금속재료의 일부를 제거하고，상기 금속재료의 위쪽에 홈부(凹部)를 형성하는 공정과，이 홈부 내를 포함하는 영역에，상기 돌기 전극보다 고상선(固相線) 온도가 낮은 저융점 금속으로 이루어지는 저융점 금속층을 형성하는 공정을 추가로 포함해도 된다．
홈부는，예를 들면 에칭에 의하여 금속재료를 소정의 두께만 제거함으로써 형성해도 된다．저융점 금속층은 홈부 밖의 부분에 형성되어도 되며，이 경우 저융점 금속층을 형성하는 공정 후，홈부 밖의 저융점 금속층을 예를 들면，연마에 의하여 제거하는 공정을 실시하는 것으로 할 수 있다．또，저융점 금속층은，예를 들면 도금에 의하여 홈부 내에만 형성하도록 해도 된다.
이에 의해，저융점 금속층은 홈부 내에만 존재하는 상태로 된다．그 후，스토퍼 마스크층의 일부 또는 전부를 제거함으로써，선단에만 저융점 금속층이 형성된 돌기 전극을 얻을 수 있다．이와 같이 홈부를 이용함으로써，돌기 전극의 선단에만 저융점 금속층이 형성된 반도체 장치를 용이하게 제조할 수 있다. 얻어진 반도체 장치는，배선 기판에 형성된 전극 패드 등에 접합할 때，이 저융점 금속층을 용융 및 고화시켜서 돌기 전극과 배선 기판의 전극 패드를 접합할 수 있다．
저융점 금속은，예를 들면 주석，인듐 및 이들의 합금 등으로 할 수 있다．
상기 금속재료 공급 공정은，상기 스토퍼 마스크층의 개구가 상기 금속재료에 의하여 완전히 채워지기 전에 상기 금속재료의 공급을 종료함으로써，상기 금속재료 상에 홈부를 확보하는 것이어도 되며 이 경우，이 발명의 반도체 장치의 제조방법은 이 홈부 내를 포함하는 영역에 상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속으로 이루어지는 저융점 금속층을 형성하는 공정을 추가로 포함해도 된다.
이 구성에 의하면，홈부는 일단 개구 내를 금속재료로 충전하고 나서，금속재료의 일부를 제거할 수 있는 것은 아니며，개구 내가 금속재료로 채워지지 않도 록 금속재료의 공급량을 제한함으로써 얻어진다．이로 인해，개구 내에 공급된 금속재료의 일부를 제거하는 공정이 불필요하게 되므로 공정을 간략화할 수 있다.
이와 같은 방법에 의해서도，선단에만 저융점 금속층이 형성된 돌기 전극을 얻을 수 있고，얻어진 반도체 장치는 배선 기판에 형성된 전극 패드 등에 접합할 때，이 저융점 금속층을 용융 및 고화시켜서 돌기 전극과 배선 기판의 전극 패드를 접합할 수 있다．
삭제
이 발명의 제 3의 국면에 관련되는 반도체 장치의 제조방법은，반도체 기판상에 금속으로 이루어지며 표면이 평탄한 스토퍼 마스크층을 형성하는 공정과，이 스토퍼 마스크층의 표면의 소정의 위치에 홈을 형성하는 공정과，이 홈부 내에 저융점 금속으로 이루어지는 저융점 금속층을 형성하는 공정과，이 홈부 내에 형성된 상기 저융점 금속층을 마스크로 하여 상기 스토퍼 마스크층을 에칭하고，상기 스토퍼 마스크층의 잔부로부터 구성되는 돌기 전극을 형성하는 공정을 포함한다．상기 저융점 금속층을 구성하는 저융점 금속의 고상선 온도는，상기 돌기 전극을 구성하는 금속의 고상선 온도 보다 낮다．
이 발명에 의하면，스토퍼 마스크층의 일부가 돌기 전극으로 되므로，개구를 갖는 스토퍼 마스크층을 사용하여 별도 돌기 전극을 형성하는 경우에 비해，공정을 간략화 할 수 있다．
스토퍼 마스크층의 홈부는，예를 들면，에칭용 개구를 갖는 레지스트막을 사용하여，에칭용 개구를 통한 에칭에 의하여 형성할 수 있다．이 경우，저융점 금속층의 형성은 레지스트막을 남겨 둔 채 행해도 되고，홈부 밖에 저융점 금속층이 형성되어 있는 경우는，예를 들면，연마에 의하여 레지스트막째로 홈 밖의 저융점 금속층을 제거해도 된다．이로 인해，저융점 금속층은 홈부 내에만 존재하는 상태로 된다．
복수의 홈부가 형성되는 것에 대응하여 복수의 저융점 금속의 마스크를 얻을 수 있고，이들의 마스크를 사용한 스토퍼 마스크층의 에칭에 의하여，복수의 돌기 전극을 얻을 수 있다．홈부가 형성되기 전의 스토퍼 마스크층의 표면은 평탄하므로，홈부의 깊이나 저융점 금속층의 두께가 거의 일정하게 간주할 수 있는 경우는，얻어진 돌기 전극의 선단은 거의 동일 평면상에 놓이게 된다．반도체 기판의 돌기 전극이 형성된 면이 평탄하며，스토퍼 마스크층의 두께가 균일한 경우는，돌기 전극의 높이는 균일하게 된다． 따라서 얻어진 반도체 장치는，돌기 전극을 통하여 양호하게 외부 접속할 수 있다．
이 발명의 제 4의 국면에 관련되는 반도체 장치의 제조방법은，반도체 기판상에 절연체로 이루어지고 소정의 위치에 개구를 갖는 스토퍼 마스크층을 형성하는 공정과，상기 개구내에 금속재료를 공급하고 해당 금속으로 이루어지는 돌기 전극을 형성하는 금속재료 공급 공정과，이 금속재료 공급 공정 후，연마에 의하여 상기 스토퍼 마스크층의 표면 및 상기 금속재료의 표면을 연속한 평탄면이 되게 하는 평탄화 공정을 포함한다．상기 스토퍼 마스크층은，상기 돌기 전극의 고상선 온도보다 낮은 유리 전이 온도를 갖는다．
이 발명에 의하면，스토퍼 마스크층의 개구 내에 금속재료를 공급함으로써, 반도체 기판상의 소정의 위치에 돌기 전극을 형성할 수 있다．스토퍼 마스크층에 복수의 개구를 형성하는 경우는 복수의 돌기 전극을 얻을 수 있고，평탄화 공정에 의하여 이들의 돌기 전극의 선단은 거의 동일 평면상에 놓이게 된다．반도체 기판의 돌기 전극이 형성된 면이 평탄하고，스토퍼 마스크층의 두께가 균일한 경우는 돌기 전극의 높이는 균일하게 된다．따라서 얻어진 반도체 장치는，돌기 전극을 통하여 양호하게 외부 접속 할 수 있다．
스토퍼 마스크층은，돌기 전극의 형성 후 제거하지 않고 남겨 둘 수 있다. 이 반도체 기판을 절단하여 얻어진 반도체 칩을，예를 들면，플립칩 접속용의 반도체 장치로서 사용할 수 있다．이 반도체 장치를 배선 기판의 전극 패드 등에 접속할 때，스토퍼 마스크층을 구성하는 절연체의 유리 전이 온도 이상의 온도로 가열하면，스토퍼 마스크층은 연화하여 반도체 기판과 배선 기판 등과의 사이를 메우도록 유동(流動)한다．
이로 인해，반도체 장치의 배선 기판등에 대향하는 면(예를 들면，기능 소자나 배선을 포함하는 활성층이 형성된 면)은，스토퍼 마스크층에 의하여 보호받는다．즉，스토퍼 마스크층은 언더필 재료로서 기능한다．이 때문에，반도체 장치(반도체 칩)를 플립칩 접속한 후，별도의 반도체 장치와 배선 기판 등과의 사이에 언더 필 재료를 충전하는 공정을 생략할 수 있다．
스토퍼 마스크층은，예를 들면，열가소성 수지나 유리로 되는 것으로 할 수 있다. 스토퍼 마스크층의 유리 전이 온도는，돌기 전극을 통한 접합시의 온도(접합 온도)이하인 것이 바람직하다．
예를 들면，돌기 전극에 주석이나 인듐 등의 저융점 금속으로 이루어지는 층 이 형성되고 있는 경우，돌기 전극을 통한 접합은 이들의 저융점 금속의 융점(예를 들면，주석의 경우는 237℃，인듐의 경우는 150℃)이상의 온도로 행해진다．이 경우，스토퍼 마스크의 유리 전이 온도는，예를 들면，저융점 금속의 융점(고상선 온도)이하이면 접합 온도 이하로 된다．
돌기 전극이 금이나 동등의 융점이 높은 금속으로 이루어지고，저융점 금속층을 갖고 있지 않는 경우，접합 온도는 접합 프로세스에 의하여 실온～350℃ 정도로 된다．이 경우，스토퍼 마스크층의 유리 전이 온도는，그들의 접합 온도 이하로 할 수 있다．
또，돌기 전극의 선단과 스토퍼 마스크층의 표면과는 연속한 평탄면이 되므로，얻어진 반도체 장치를 플립칩 접합할 때，스토퍼 마스크층이 연화하기 전의 단계로서，반도체 장치와 배선 기판등과의 사이의 공간은 스토퍼 마스크층에서 거의 메워진 상태로 된다．이 상태의 스토퍼 마스크층을 가열하여 연화시킴으로써，반도체 장치와 배선 기판등과의 사이의 공간을，보다 빈 틈을 적게 하여 스토퍼 마스크층에서 충족시킬 수 있다．
또，이와 같은 반도체 장치는，동양의 구조를 갖는 다른 반도체 장치와 활성층이 형성된 측의 면을 대향시켜서 돌기 전극의 선단끼리를 접합하고，이른바 칩-온-칩(chip-on-chip) 접속할 수 있다．이 경우도，플립칩 접합의 경우와 동양으로, 대향하여 접합된 반도체 장치(칩)끼리의 빈틈을 스토퍼 마스크층에서 메울 수 있다.
이 반도체 장치의 제조방법은，상기 평탄화 공정 후，상기 스토퍼 마스크층의 일부를 제거하고，상기 금속재료를 돌출시키는 공정을 추가로 포함해도 된다．이 제조방법에 의하여，선단이 스토퍼 마스크층으로부터 돌출한 돌기 전극을 갖는 반도체 장치를 얻을 수 있다．
돌기 전극의 선단이 스토퍼 마스크층으로부터 돌출하고 있는 것에 의해，칩-온-칩 접속을 용이하게 행할 수 있다．이 경우，돌기 전극은 스토퍼 마스크층으로부터 약간 돌출하도록 하는 것이 바람직하다．이로 인해，양 반도체 장치(칩) 사이의 빈틈이 스토퍼 마스크층에 의하여 거의 채워진 상태로 할 수 있다．
또，칩-온-칩 접속에 사용하는 반도체 장치(칩)는，한쪽만，돌기 전극의 선단이 스토퍼 마스크층으로부터 돌출하도록 하고，다른 쪽을 돌기 전극의 선단과 스토퍼 마스크층의 표면이 거의 동일 평면상에 놓이도록 해도 된다．
이 반도체 장치의 제조방법은，상기 평탄화 공정 후，상기 개구내에 존재하는 상기 금속재료의 일부를 제거하고，상기 금속재료 위에 홈을 형성하는 공정을 포함해도 된다．
이와 같은 구성의 제조방법에 의해 제조된 반도체 장치는，상술한 선단이 스토퍼 마스크층으로부터 돌출한 돌기 전극을 갖는 반도체 장치와 칩-온-칩 접속할 수 있다．이 경우，한쪽의 반도체 장치가 돌출한 돌기 전극을 다른 쪽의 반도체 장치의 홈에 끼워서 접합할 수 있다．이로 인해，쌍방의 반도체 장치의 돌기 전극 사이를 용이하게 접합하고，또한 스토퍼 마스크층에 의하여，쌍방의 반도체 장치 사이의 빈틈을 거의 채울 수 있다．
이 반도체 장치의 제조방법은，상기 홈을 포함하는 영역에 상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속으로 이루어지는 저융점 금속층을 형성하는 공정을 추가로 포함해도 된다．
얻어진 반도체 장치는，가열함으로써 저융점 금속층을 용융 및 고화시켜서 돌기 전극을 배선 기판의 전극 패드 등에 접합할 수 있다．가열 온도는，저융점 금속의 융점(고상선 온도) 이상이고, 또 스토퍼 마스크층의 유리 전이 온도 이상으로 할 수 있다．이로 인해，돌기 전극과 배선 기판의 전극 패드 등과의 접합을 하며，동시에 스토퍼 마스크층에서 반도체 기판과 배선 기판 등과의 사이를 메울 수 있다.
또，동양의 구조를 갖는 2개의 반도체 장치를，돌기 전극 사이를 대향시켜서 접합할 수도 있다．이 경우，한쪽의 반도체 장치는 돌기 전극의 선단(저융점 금속층)이 스토퍼 마스크층의 표면에 대해 거의 동일면이거나 또는 약간 움푹 들어간 형상으로 되도록 하고, 다른 쪽의 반도체 장치는 스토퍼 마스크층의 표면으로부터 돌기 전극의 선단이 약간 돌출하도록 하는 것이 바람직하다．이로 인해，2개의 반도체 장치를 양호하게 접합하고，또한, 가열에 의하여 스토퍼 마스크층을 연화시켜서，2개의 반도체 장치 사이의 공간을，스토퍼 마스크층에서 양호하게 채울 수 있다．
저융점 금속층을 형성하는 공정에 의하여，홈부 이외에도 저융점 금속층이 형성되는 경우는，연마 등에 의하여 홈부 밖의 저융점 금속층을 제거하는 것으로 해도 된다．홈부를 이용함으로써 선단에만 저융점 금속층이 형성된 돌기 전극을 용이하게 얻을 수 있다．
이 반도체 장치의 제조방법은，상기 금속재료 공급 공정에 의해 얻어진 돌기 전극의 선단에，상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속으로 이루어지는 저융점 금속층을 형성하는 공정을 추가로 포함해도 된다．
이 구성에 의하면，저융점 금속층을 용융 및 고화시킴으로써 이 반도체 장치를 배선 기판상의 전극 패드에 플립 접합하거나，동양의 구조를 갖는 다른 반도체 장치(칩)와 칩-온-칩 접속할 수 있다．접합(접속)시，적당한 온도로 가열함으로써，스토퍼 마스크층을 유동시켜서，이 반도체 장치(칩)와 배선 기판상의 전극 패드나 다른 반도체 장치(칩)의 사이를 스토퍼 마스크층으로 채울 수 있다.
이 반도체 장치의 제조방법은，상기 평탄화 공정 후，상기 저융점 금속층을 형성하는 공정 이전에 상기 개구 내에 존재하는 상기 금속 재료의 일부를 제거하고 상기 금속재료 위에 홈부를 형성하는 공정을 추가로 포함해도 되며，이 경우，상기 저융점 금속층을 형성하는 공정은，상기 홈부를 포함하는 영역에 상기 저융점 금속층을 형성하는 공정을 포함해도 된다．
이 구성에 의하면，홈부를 이용하여 돌기 전극의 선단에 저융점 금속층을 형성할 수 있다．
이 반도체 장치의 제조방법은，상기 저융점 금속층을 형성하는 공정 후，상기 스토퍼 마스크층의 일부를 제거하고，상기 저융점 금속층 및 상기 돌기 전극을 표면으로부터 돌출시키는 공정을 추가로 포함해도 된다．
이 구성에 의하면，돌기 전극은 저융점 금속층이 형성된 후 스토퍼 마스크층으로부터 돌출된다．따라서 저융점 금속층은 홈부를 이용하여 용이하게 돌기 전극 의 선단에만 형성할 수 있다．
이 발명의 제 5의 국면에 관련되는 반도체 장치의 제조방법은，반도체 기판상에 소정의 위치에 개구를 가지고 표면중에서 상기 개구 이외의 부분이 거의 동일 평면상에 놓이는 스토퍼 마스크층을 형성하는 공정과，상기 개구내에 열경화형 도전성 페이스트를, 표면이 상기 스토퍼 마스크층과 거의 동일면으로 되도록 충전하는 페이스트 충전 공정과, 이 페이스트 충전 공정 후 상기 도전성 페이스트를 가열함으로써 경화시키는 경화 공정과，상기 경화 공정에 의한 도전성 페이스트의 수축에 수반하여 생긴 홈부 내를 포함하는 영역에 저융점 금속으로 이루어지는 저융점 금속층을 형성하는 공정을 포함한다．
이 발명에 의하면，스토퍼 마스크층의 표면은 개구가 존재하는 부분을 제외하고 거의 평탄하며，또，도전성 페이스트는 스토퍼 마스크층의 표면과 거의 동일면으로 되도록 충전된다．따라서 복수의 개구가 형성되어 있는 경우는，각 개구 내에 충전된 도전성 페이스트의 표면은 거의 동일 표면상에 놓인다. 동일 종류의 도전성 페이스트의 수축률은 거의 일정하므로，경화 후의 도전성 페이스트의 표면 즉，돌기 전극의 선단도 거의 동일 표면상에 놓인다．따라서 얻어진 반도체 장치는，돌기 전극을 통하여 양호하게 외부 접속할 수 있다．또，스토퍼 마스크층의 홈부를 이용하여，돌기 전극의 선단에 저융점 금속층을 형성할 수 있다．
또한，홈부는 도전성 페이스트가 경화 수축할 때에 형성되므로，에칭 등에 의하는 경우에 비해 용이하게 홈부를 형성할 수 있다．
상기 저융점 금속층을 형성하는 공정은，화학 증착법에 의하여 상기 저융점 금속층을 형성하는 공정을 포함해도 된다．
상기 저융점 금속층을 형성하는 공정은，스퍼터법에 의하여 상기 저융점 금속층을 형성하는 공정을 포함해도 된다．
화학 증착법이나 스퍼터법에 의하여，균일한 막두께 및 양호한 막질을 갖는 저융점 금속층을 형성할 수 있다．
상기 저융점 금속층을 형성하는 공정은，무전해 도금법에 의하여 상기 저융점 금속층을 형성하는 공정을 포함해도 된다．
이 구성에 의하면，무전해 도금에 의하여 홈부 내에만 금속재료를 공급할 수 있다．따라서 금속재료 공급 공정 후，홈부 밖에 공급된 금속 재료를 제거할 필요는 없다．
본 발명에 있어서의 상술한 목적 또는 또다른 목적과 또한 특징 및 효과는 첨부 도면을 참조하여 다음에 기술하는 실시형태의 설명에 의하여 더욱 명백하게 된다．
도 1은，본 발명의 제 1의 실시형태에 관련되는 제조방법에 의해 얻어지는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(10)는 팩키징되어 있지 않는 반도체 기판(8)을 가지고 있고 른바 플립칩 접속이 가능하다．반도체 기판(8)의 한쪽 표면에는，기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(2)이 형성되어 있고，활성층(2) 위의 소정의 위치에는，예를 들면 알루미늄(Al)，동(Cu), 이들의 합금，금(Au)으로 이루어지며，활성층(2)의 기능 소자에 전기적으로 접속된 전극패드 및 배선(이하，이들을 총칭하여「전극 패드」라 한다)(3)이 형성되어 있다．활성층(2) 위에는 활성층(2)을 보호하기 위한 패시베이션막(도시하지 않음)이，전극 패드(3)를 노출시키도록 형성되어 있다．
전극 패드(3)로부터는，주상의 돌기 전극(7)이 돌출하고 있다．돌기 전극(7)은，전극 패드(3)와는 다른 재료로 구성되는 것이라도 되며，동일한 재료로 이루어지는 것이라도 된다．이 반도체 장치(10)는，돌기 전극(7)을 배선 기판에 형성된 전극 패드 등에 접합하며 플립칩 접속이 가능하다．이로 인해，활성층(2)의 기능 소자를 전극 패드(3) 및 돌기 전극(7)을 통하여 외부 접속할 수 있다．
도 2(a)，2(b) 및 2(c)，그리고 도 3(d), 3(e) 및 3(f)는，도 1에 나타내는 반도체 장치(10)의 제조방법을 설명하기 위한 도해적인 단면도이다．
우선，반도체 기판의 일례인　반도체 웨이퍼(이하，단순히「웨이퍼」라 함) W 의 미리 평탄하게 된 한쪽 표면에，기능 소자나 배선을 포함하는 활성층(2)이 형성되고，활성층(2) 위의 소정의 위치에 전극 패드(3)가 형성된다．이 상태가 도 2(a)에 나타나 있다．그 후，전극 패드(3)를 노출시키기 위해 패시베이션막(도시하지 않음)이 형성된다．
이어서，전해 도금，무전해 도금，화학 증착법(CVD ; Chemica1 Vapor Deposition)，스퍼터법 등의 방법에 의하여，이상의 공정을 거친 웨이퍼 W의 활성층(2) 측의 전체면에 금속으로 이루어지는 스토퍼 마스크층(4)이 형성된다．스토퍼 마스크층(4)은 돌기 전극(7)보다 딱딱한 재료로 이루어지며，예를 들면，돌기 전극(7)이 금(비커즈 경도 24)이나 동(비커즈 경도 78)으로 이루어지는 경우，스토퍼 마스크층(4)은 크롬(Cr;비커즈 경도 130)으로 이루어지는 것으로 할 수 있다．
삭제
전해 도금에 의하여 스토퍼 마스크층(4)을 형성하는 경우는，웨이퍼 W 의 활성층(2) 측의 면에，미리 스퍼터 등의 방법에 의하여 도전성을 갖는 시드층이 형성된다．이 시드층을 통하여 도금액과의 사이에 전류가 흐르게 되어，시드층의 위에 금속 원자가 피착되어서 스토퍼 마스크층(4)이 형성된다．
얻어진 스토퍼 마스크층(4)의 두께가 균일하지 않는 경우나 표면의 평탄성이 나쁜 경우는，CMP(Chemical Mechanical Po1ishing)에 의하여，두께가 균일하게 되고 표면이 평탄화 된다 (도 2(b) 참조)．
다음에，스토퍼 마스크층(4) 상의 전체면에 레지스트막(포토레지스트)(5)이 형성되고，포토리소그래피에 의하여 레지스트막(5)의 전극 패드(3) 윗쪽에 있는 부분이 제거되어 에칭용 개구(5a)가 형성된다．에칭용 개구(5a)의 폭은，예를 들면 전극 패드(3)의 폭보다 좁고，패시베이션막(도시하지 않음)으로부터의 전극 패드(3)의 노출폭보다 넓게 되도록(도 2(c) 참조)되나，이에 한정되는 것이 아니다．
삭제
그 후，레지스트막(5)의 에칭용 개구(5a)를 통하여 스토퍼 마스크층(4)이 에칭 된다．이로 인해，스토퍼 마스크층(4)에는 레지스트막(5)의 에칭용 개구(5a)와 연속된 개구(4a)가 형성된다．개구(4a)의 바닥에는 전극 패드(3)가 노출한다．
이 공정은，에칭액을 사용한 습식 에칭에 의하여 행하는 것도 가능하나，이방성 드라이에칭에 의하여 행하는 것이 바람직하다．드라이에칭 에서는，에칭 매체 가 웨이퍼 W 에 거의 수직으로 스토퍼 마스크층(4)에 충돌하여 에칭되므로，도 3(d)에 나타낸 것처럼，개구(4a)의 내벽면은 웨이퍼 W에 거의 수직으로 된다．또 전극 패드(3)를 스토퍼 마스크층(4)보다 에칭 내성을 갖는 것으로 함으로써，전극 패드(3)가 에칭되지 않도록 스토퍼 마스크층(4)을 에칭할 수 있다.
다음，레지스트막(5)이 제거된 후 화학 증착법，스퍼터법 등에 의하여 이상의 공정을 거친 웨이퍼 W의 활성층(2)측 면의 개구(4a)를 완전히 메우면，예를 들면 금이 공급되면 금으로 이루어지는 금속막(6)이 형성된다．금속막(6)은 도 3(e)에 나타낸 것처럼，스토퍼 마스크층(4)의 위에도 퇴적한다．
계속하여，웨이퍼 W의 금속막(6)이 형성된 면이 예를 들면，CMP에 의하여 연마(연삭)되고，개구(4a) 밖에 형성된 금속막(6)이 제거된다．이 공정은，화학적인 연마를 수반하지 않는 기계적인 연마에 의하여 행해도 된다．이 때，스토퍼 마스크층(4)에 의하여，금속막(6)의 연마 찌꺼기가 활성층(2)에 이르는 것을 방지할 수 있다．
이에 의해，스토퍼 마스크층(4)의 표면과 금속막(6)의 표면은，연속된 평탄면으로 된다(도 3(f) 참조)．
스토퍼 마스크층(4)이，예를 들면 크롬으로 이루어지는 경우，금으로 이루어지는 금속막(6)보다 스토퍼 마스크층(4)의 쪽이 딱딱하다．이 때문에，기계적인 연마에 의하여 스토퍼 마스크층(4) 위의 금속막(6)이 제거된 후，스토퍼 마스크층(4)이 거의 제거되지 않도록 할 수 있다．
금속막(6)의 잔부는 전극 패드(3)에 접합된 돌기 전극(7)으로 된다．돌기 전극(7)의 선단면은，종래의 방법에 의한 돌기 전극(106)의 선단면(도 26(c)，26(d)，27(e)， 28(f)，및 28(g) 참조)과 같이 패시베이션막(도시하지 않음)에 의한 단차의 영향에 의하여 중앙부에서 움푹 들어간 형상으로 되는 일은 없다．
이어서，습식 에칭에 의하여 스토퍼 마스크층(4)이 제거되어 돌기 전극(7)이 전극 패드(3)로부터 돌출한 상태로 된다．이 공정은，금속막(6)(예를 들면，금) 보다 스토퍼 마스크층(4)(예를 들면，크롬)에 대한 부식성이 강한 에칭액을 사용하여，스토퍼 마스크층(4)을 에칭함으로써 실시할 수 있다．또，이 공정은 드라이에칭에 의하여 실시해도 된다．
그 후，웨이퍼 W가 반도체 기판(8)의 개편으로 절단되면 도 1에 나타내는 반도체 장치(10)를 얻을 수 있다．
이상의 반도체 장치의 제조방법에 있어서，크롬으로 이루어지는 스토퍼 마스크층(4)은，종래의 제조방법에서 사용되고 있는 레지스트막(포토 레지스트)(105)(도 26(b)，및 26(c) 참조)과 비교하여 탄성율이나 강성율이 높고, 힘이 가해진 경우에 변형되기 어렵다．이 때문에，금속막(6)이 형성될 때，금속막(6)중 개구(4a)의 측벽에 따르는 면은，개구(4a)의 초기적인 형상을 반영하고，웨이퍼 W에 거의 수직으로 된다． 따라서 돌기 전극(7)의 측면은 웨이퍼 W에 거의 수직(스트레이트)으로 된다．즉，종래의 제조방법에 의한 돌기 전극(106)과 같이，성장함에 따라 그 선단의 폭이 커지거나 하는 일이 없고，역사다리꼴의 단면 형상(도 26(d) 참조)을 가지는 일은 없다．
특히，인접한 돌기 전극(7)의 간격(피치)이 좁게 설계되어 있던 경우라도， 스토퍼 마스크층(4)도 얇게 되어지나，스토퍼 마스크층(4)은 이와 같은 경우라도 변형되기 어렵다．이 때문에，인접한 돌기 전극(7)의 간격(피치)이 좁게 설계되어 있던 경우라도, 이들의 돌기 전극(7)의 선단이 서로 용이하게 접촉하고，전기적으로 단락되는 일은 없다．즉，이 제조방법에 의해 돌기 전극(7)을 좁은 피치화 한 반도체 장치(10)를 제조할 수 있다．
또，스토퍼 마스크층(4)의 표면은 금속막(6)의 형성전에 이미 평탄하게 되어 있으므로，금속막(6)이 연마됨으로써 높이의 균일성이 높은 돌기 전극(7)을 얻을 수 있다．또，가령 웨이퍼 W의 표면의 평탄성이 나쁜 경우라도 돌기 전극(7)의 선단은，높은 정밀도로 거의 동일 평면상에 놓이게 된다．따라서 이와 같은 돌기 전극(7)을 구비한 반도체 장치(10)는，배선 기판에 플립칩 접속할 때 어느 돌기 전극(7)도 배선 기판에 형성된 전극 패드 등에 접촉할 수 있으며 양호하게 접합할 수 있다．돌기 전극(7)의 선단면에 홈이 없고 평탄한 것에 의해서도，양호한 접합이 확보된다．
종래의 레지스트막(105)을 사용한 제조방법에서는，돌기 전극(106)은 레지스트막(105)의 표면으로부터 돌출하지 않도록 형성되어 있었으므로 레지스트막(105)을 제거한 후가 아니면 돌기 전극(106)의 선단을 연마할 수 없었다．이 경우，연삭압은 돌기 전극(106)의 선단에서만 받게 되므로，쉽게 연마할 수 없었다．
이에 대하여，이상의 실시형태에 있어서는 금속막(6)을 연마(연삭)할 때，연삭압은 스토퍼 마스크층(4) 전면에서 받게 된다．따라서 통상의 기계적인 연삭 프로세스(CMP를 포함)가 적용되며，특수한 연삭 프로세스는 불필요하다．
또한，화학 증착법이나 스퍼터 법에서는，도금에 의한 성막이 곤란한 경우라도 성막할 수 있는 경우가 있다．예를 들면，전해 도금에 의한 성막의 경우，도금 액에 노출된 패턴 개구부가 어느 정도 크지 않으면 도금할 수 없고，무전해 도금의 경우，도금이 행해지는 바탕을 구성하는 금속의 종류에 의하여 도금 가능한 금속의 종류가 정해지고 만다．화학 증착법이나 스퍼터법에서는 이와 같은 제약이 없고，돌기 전극(7)을 용이하게 형성할 수 있다．
또한，화학 증착법이나 스퍼터법으로 금속막(6)을 형성하는 경우，시드층으로 되는 배리어 메탈층(UBM ; Under Bump Meta1)을 형성할 필요는 없다．따라서 돌기 전극(7) 형성후 불필요한 부분의 배리어 메탈층을 제거할 때에，배리어 메탈층이 오버 에칭 되는 것에 의한 문제는 생길 수 없다．
도 4는 제 1의 실시형태의 변형예에 관계된 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．도 1에 나타내는 반도체 장치(10)와 동일 구성 부분은 동일 부호를 붙여 설명을 생략한다．
이 반도체 장치(15)의 돌기 전극(7)의 선단에는，주석(Sn)，인듐(In), 이들의 합금 등의 저융점 금속으로 이루어진 얇은 저융점 금속층(16)이 형성되어 있다．반도체 장치(15)는 저융점 금속층(16)을 용융 및 고화시켜 배선 기판에 형성된 전극 패드 등에 플립칩 접속이 가능하다．
도 5(g)，5(h) 및 5(i)는 도 4에 나타내는 반도체 장치(15)의 제조방법을 설명하기 위한 도해적인 단면도이다．도 3(d)，3(e) 및 3(f)에 나타내는 웨이퍼(W)와 동일 구성 부분은 도 5(g)，5(h) 및 5(i) 중에서 도 3(d)，3(e) 및 3(f)의 경우와 동일 부호를 붙여 설명을 생략한다．제 l의 실시형태에 관한 제조방법에 의하여，CMP 등에 의한 금속막(6)의 연마까지 종료된 웨이퍼 W(도 3(f) 참조) 위의 돌기 전극(7)이 드라이에칭 또는 습식 에칭에 의하여，일정한 두께 (이하，「에치백(etchback)두께」라고 한다)(Te)만 제거된다．이에 의해，돌기 전극(7) 상에 홈부(6a)가 형성된다．이 상태가 도 5(g)에 나타나 있다．
다음에，이상의 공정을 거친 웨이퍼 W의 활성층(2)측의 면에 화학증착법 또는 스퍼터법에 의하여，주석，인듐, 이들의 합금 등의 저융점 금속으로 이루어진 저융점 금속층(l6)이 형성된다．저융점 금속층(16)은 홈부(6a)에 의한 단차를 갖는 스토퍼 마스크층(4) 및 돌기 전극(7)의 표면을 따라 형성된다．저융점 금속층(16)의 두께는 예를 들면，에치백 두께(Te)보다 얇게 되나(도 5(h) 참조), 에치백 두께(Te)보다 두꺼워도 좋다．저융점 금속층(16)의 두께가 에치백 두께(Te)보다 두꺼운 경우, 저융점 금속층(16)은 침지법에 의하여 형성해도 좋다.
계속해서，스토퍼 마스크층(4)이 노출할 때까지 저융점 금속층(16)이 연마(연삭)된다．이에 의해，저융점 금속층(16)은 홈부(6a) 내에만 존재하는 상태로 된다(도 5(i) 참조)．그 후，습식 에칭에 의하여 스토퍼 마스크층(4)이 제거되어 돌기 전극(7)이 전극 패드(3)로부터 돌출하는 상태로 된다．화학증착법에 의하여 형성된 경우，저융점 금속층(16)은 홈부(6a)의 내벽면에 형성된 부분이 돌기 전극(7)선단 주연부 이외의 부분에서 돌출한다．
스퍼터법에 의하여 형성된 경우，저융점 금속층(16)은 홈부(6a)의 내벽면에는 대부분 형성되지 않기 때문에 화학증착법으로 형성된 저융점 금속층(16)에서와 같은 돌출 부분은 가질 수 없다．또，홈부(6a)를 완전히 메워 저융점 금속층(16)이 형성된 경우는，저융점 금속층(16)이 어떤 방법에 의하여 형성되건 간에 이 저융점 금속층(16)에는 돌출 부분을 가질 수 없다. 이 공정은，금속막(6)(금) 및 저융점 금속층(16)(주석, 인듐 등)보다 스토퍼 마스크층(4)(크롬)에 대한 부식성이 강한 에칭액을 이용하여 실시할 수 있다．
그 후，웨이퍼 W가 반도체 기판(8)의 개편으로 절단되어，도 4에 나타내는 반도체 장치(15)를 얻을 수 있다．
이상의 반도체 장치(15)의 제조방법에 있어서，저융점 금속층(16)은 화학 증착법이나 스퍼터법에 의하여 형성되나, 이러한 방법에서는 얇은 막을 고막두께 정밀도의 양호한 막 품질로써 형성할 수 있다．예를 들면，저융점 금속층(16)을 무전해 도금에 의하여 형성하면，저융점 금속층(16)의 막두께의 불규칙함은 수㎛ 정도가 된다．이에 반하여，화학 증착법이나 스퍼터법으로는 막두께의 불규칙함을 수 Å 정도로 할 수 있다．
또，무전해 도금에 의하여 성막 가능한 금속재료의 종류는 전해 도금의 경우보다 더 한정되지만，화학증착법이나 스퍼터법에서는 이와 같은 제약은 거의 없고 다양한 종류의 저융점 금속으로 이루어진 저융점 금속층(16)을 형성할 수 있다.
또한，이 실시형태의 제조방법에 의하면，저융점 금속층(16)은 돌기 전극(7)의 선단에만 형성되기 때문에，반도체 장치(15)는 상술한 불편함이 생기는 일 없이
양호하게 외부 접속할 수 있다．
금속막(6)을 드라이에칭 또는 습식 에칭하여 홈부(6a)를 형성(도 5(g) 참조) 하는 대신으로 금속막(6)을 형성하는 공정(도 3(e) 참조)에 있어서, 개구(4a) 안이 완전히 금속막(6)으로 채워질 때까지 금속막(6) 형성을 위한 금속재료의 공급을 계속하도록 한다. 이 경우，개구(4a) 밖의 금속막(6)을 CMP에 의하여 제거함으로써, 도 5(g)에 나타내는 것과 동일한 홈부를 얻을 수 있다．
도 6은 본 발명의 제 2의 실시형태에 관한 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(20)는 팩키징되어 있지 않는 반도체 기판(28)을 포함하고, 이른바 플립칩 접속이 가능하다．반도체 기판(28)의 한쪽 표면에는 기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(22)이 형성되어 있고, 활성층(22) 상의 소정 위치에는 활성층(22)의 기능 소자에 전기적으로 접속된 전극 패드 및 배선(이하，이들을 총칭하여「전극 패드」라고 함)(23)이 형성되어 있다．활성층(22) 위에는，활성층(22)를 보호하기 위한 패시베이션막(도시하지 않음)이 전극 패드(23)를 노출시키도록 형성되어 있다.
전극 패드(23) 상에는 기둥 형상의 돌기 전극(27)이 전극 패드(23)에 거의 수직으로 접합되고 있다．활성층(22) 위에는 전극 패드(23) 전체 및 돌기 전극(27)의 거의 절반을 매몰하도록 하는 보호막(21)이 형성되어 있다．돌기 전극(27)의 선단측의 거의 절반은 보호막(21)으로부터 돌출한다. 보호막(21)은，산화 규소(SiO2) 등의 절연체로 이루어진다．돌기 전극(27)은 거의 일정한 폭을 갖고 반도체 기판(28)에 거의 수직으로 뻗어있으며，보호막(21)의 윗쪽으로 돌출하지 않는다.
이 반도체 장치(20)는 돌기 전극(27)을 배선 기판에 형성된 전극 패드 등에 접합하여 플립칩 접속할 수 있다．패시베이션막에 더하여 보호막(21)이 형성되어 있음으로써 활성층(22)에 형성된 디바이스는 손상되기 어려워진다.
도 7(a)，7(b) 및 7(c)와 또한 도 8(d)，8(e) 및 8 (f)는 도 6에 나타내는 반도체 장치(20)의 제조방법을 설명하기 위한 도해적인 단면도이다．
우선，웨이퍼 W의 한쪽 표면에 기능 소자나 배선을 포함하는 활성층(22)이 형성되고, 활성층(22) 위의 소정 위치에 전극 패드(23)가 형성된다．이 상태가 도 7(a)에 나타나 있다．
그 뒤，전극 패드(23)을 노출시키도록 패시베이션막이 형성된다(도시하지 않음)．
계속해서, 화학 증착법 등에 의하여 이상의 공정을 거친 웨이퍼 W의 활성층(22) 측의 전체면에 산화 규소나 질화 규소등의 절연체로 이루어진 스토퍼 마스크층(24)이 형성된다．스토퍼 마스크층(24)은 1.5GPa 이상의 탄성률을 갖고 있다．얻어진 스토퍼 마스크층(24)의 표면은 평탄성이 나쁜 경우는，CMP에 의하여 평탄화된다．이 상태가 도 7(b)에 나타나 있다．
다음에，스토퍼 마스크층(24) 위의 전체면에 레지스트막(감광성 수지)(25)이 형성되어，포토리소그래피에 의하여 레지스트막(25)의 전극 패드(23) 윗쪽에 있는 부분이 제거되어，에칭용 개구(25a)가 형성된다．에칭용 개구(25a)의 폭은，예를 들면，전극 패드(23)의 폭보다 좁고，전극 패드(23)의 패시베이션막(도시하지 않음)으로부터의 노출폭보다 넓게 되어있지만(도 7(c) 참조)，이에 한정되는 것은 아니다．
그 후，레지스트막(25)의 에칭용 개구(25a)를 통하여，스토퍼 마스크층(24)이 에칭된다. 이에 의해，스토퍼 마스크층(24)에는 레지스트막(25)의 에칭용 개구(25a)와 연속하는 개구(24a)가 형성된다．개구(24a)의 바닥에는 전극 패드(23)가 노출된다．이 공정은 드라이에칭에 의하여 행하는 것이 바람직하고 이 경우，도 8(d)에 나타낸 것처럼 개구(24a)의 내벽면은 웨이퍼 W에 거의 수직으로 된다．
다음에，레지스트막(25)이 제거된 후，화학증착법이나 전해 도금 등에 의하여，이상의 공정을 거친 웨이퍼 W의 활성층(22)측의 면에 개구(24a)를 완전히 메우도록 금속(예를 들면，금)으로 된 금속막(26)이 형성된다．도금에 의하여 금속막(26)을 형성하는 경우는 이상의 공정을 거친 웨이퍼 W의 활성층(22)측의 면에 도전성을 갖는 시드층이 미리 형성된다．금속막(26)은 특히 화학증착법에 의하여 형성된 경우는，도 8(e)에 나타낸 것처럼 스토퍼 마스크층(24) 위에도 퇴적한다．
계속해서，웨이퍼 W의 금속막(26)이 형성된 면이 CMP에 의하여 연마되어 개구(24a) 밖에 형성된 금속막(26)이 제거된다．이에 의해，도 8(f)에 나타낸 바와 같이 스토퍼 마스크층(24)의 표면과 금속막(26)의 표면이 연속한 평탄면으로 된다. 금속막(26)이 도금에 의하여 형성된 경우，개구(24a) 안에서 금속막(26)은 바탕으로 된 시드층의 단면 형상을 반영하여 성장하고，금속막(26)의 표면은 중앙부가 움푹 들어간 형상을 갖는 것이 있다．이와 같은 경우에도，연마에 의하여 금속막(26)의 표면이 평탄하게 된다．금속막(26)의 잔부는 전극 패드(23)에 접합된 돌기 전극 (27)으로 된다．
스토퍼 마스크층(24)이，예를 들면 산화 규소로 이루어지는 경우，금속막 (26)보다 스토퍼 마스크층(24)의 쪽이 딱딱하다．이 때문에，CMP에 의하여 스토퍼 마스크층(24) 위의 금속막(26)이 제거된 후，스토퍼 마스크층(24)이 거의 제거되지 않도록 할 수 있다．즉，스토퍼 마스크층(24)과 금속막(26)과의 경도차에 의하여，실질적으로 스토퍼 마스크층(24) 위의 금속막(26)만을 선택적으로 제거할 수 있다.
계속하여，드라이에칭 또는 습식 에칭에 의하여 스토퍼 마스크층(24)이，소정의 두께(예를 들면，돌기 전극(27)의 두께의 대략 반에 상당하는 두께)만 제거된다．스토퍼 마스크층(24)의 잔부는 보호막(21)으로 된다．이 공정은，돌기 전극(27)보다 스토퍼 마스크층(24)에 대한 부식성이 강한 에칭액을 사용하여 행해지고，돌기 전극(27)이 거의 에칭되지 않도록 된다．이것에 의해，돌기 전극(27)은 선단측이 보호막(21)으로부터 돌출한다．
그 후，웨이퍼 W가 반도체 기판(28)의 개편으로 절단되어서，도 6에 나타내는 반도체 장치(20)가 얻어진다．
이상의 반도체 장치의 제조방법에 있어서，예를 들면，산화 규소로 이루어지는 스토퍼 마스크층(24)은，종래의 제조방법에서 사용되고 있는 레지스트막(포토레지스트)(105) (도 26(b) 및 26(c) 참조)과 비교하여 딱딱하다．종래의 제조방법에 있어서 사용되고 있던 레지스트막(105)의 탄성율은, 대략 1GPa 정도이다． 따라서 1.5GPa 이상의 탄성율을 갖는 스토퍼 마스크층(24)은，동일한 크기의 힘이 가해진 경우에 레지스트막(105)보다 변형되기 어렵다．
이 때문에，금속막(26)이 형성될 때 금속막(26)중 개구(24a)의 측벽에 따르는 면은，개구(24a)의 초기 형상을 반영하고 웨이퍼 W에 거의 수직으로 된다．따라서 돌기 전극(27)의 측면은 웨이퍼 W에 거의 수직(스트레이트)으로 된다．즉，종래의 제조방법의 돌기 전극(106)과 같이 성장함에 따라 그 선단의 폭이 커지며, 역 사다리꼴의 단면 형상(도 26(d)참조)을 가지는 일은 없다
이 때문에，인접한 돌기 전극(27)의 간격(피치)이 좁게 설계되어 있던 경우라도，이들의 돌기 전극(27)의 선단이 서로 접촉하고，전기적으로 단락되는 일은 없다．즉，이 제조방법에 의하여，돌기 전극(27)을 좁은 피치로 배치한 반도체 장치(20)를 제조할 수 있다．
삭제
또，CMP에 의한 금속막(26)의 연마에 의하여 연마후의 금속막(26)의 표면，즉，돌기 전극(27)의 선단은 하나의 평탄면(동일 평면)위에 놓이게 된다. 이는 웨이퍼 W의 표면이 평탄성이 나쁜 경우라도 동양이다. 따라서 이와 같은 돌기 전극(27)을 구비한 반도체 장치(20)는，배선 기판에 형성된 전극 패드 등에 양호하게 접합할 수 있다．
삭제
또한，금속막(26)이 화학증착법이나 스퍼터법에 의하여 형성되는 경우는 제 1의 실시형태와 마찬가지로 돌기 전극(27)을 구성하는 금속재료의 선택의 폭이 넓다．
스토퍼 마스크층(24)은，감광성 수지로 이루어지는 것이라도 된다．이 경우，스토퍼 마스크층(24)의 개구(24a)는 이하와 같이 하여 형성할 수 있다．우선，전극 패드(23)까지가 형성된 웨이퍼 W(도 7(a) 참조)의 전극 패드(23)측의 전체면에 감광성을 갖는 스토퍼 마스크층(24) 또는 그 전구체층이 형성된다．
스토퍼 마스크층(24)은，예를 들면，포지티브형의 감광성 수지 재료로 이루어지는 것으로 할 수 있다. 이 경우，도 7(c)에 나타내는 레지스트막(25)과 동일한 위치(전극 패드(23)의 윗쪽)에 개구를 갖는 마스크를 통하여，스토퍼 마스크층(24)을 노광한다．그 후，적당한 에칭액으로 스토퍼 마스크층(24)을 에칭(현상)함으로써，도 8(d)～8(f)에 나타내는 것과 같은 개구(24a)가 형성된 스토퍼 마스크층(24)을 얻을 수 있다．
스토퍼 마스크층(24)은，예를 들면，네가티브형의 감광성 수지 재료로 이루어지는 것이라도 된다．이 경우，스토퍼 마스크층(24)의 전구체층을 도 7(c)에 나타내는 레지스트막(25)과는는 개구부와 비개구부가 반전한 마스크를 사용하여 노광한 후 현상함으로써，도 8(d)～8(f)에 나타낸 것과 같은 개구(24a)가 형성된 스토퍼 마스크층(24)을 얻을 수 있다．스토퍼 마스크층(24)은，감광성의 폴리이미드로 이루어지는 것이라도 된다．
도 9는，제 2의 실시형태의 변형예에 관련되는 제조방법에 의해 얻어지는 반도체 장치의 도해적인 단면도이다．도 6에 나타내는 반도체 장치(20)와 동일 구성인 부분은 동일 부호를 붙여 설명을 생략한다．
이 반도체 장치(35)의 돌기 전극(27)의 선단에는，주석，인듐，이들의 합금등의 저융점 금속으로 이루어지는 얇은 저융점 금속층(36)이 형성되어 있다．저융점 금속층(36)이나 돌기 전극(27)의 선단은，스토퍼 마스크층(24)으로부터 돌출하고 있지 않다．반도체 장치(35)는 저융점 금속층(36)을 용융 및 고화시켜서，예를 들면，돌기 전극(27)에 대응하는 돌출한 돌기 전극을 갖는 다른 반도체 장치(칩)와 칩-온-칩 접합 할 수 있다．
도 10(g)，10(h) 및 10(i)은，도 9에 나타내는 반도체 장치(35)의 제조방법을 설명하기 위한 도해적인 단면도이다．도 8(d)，8(e)，및 8(f)에 나타내는 웨이퍼 W와 동일 구성인 부분은，도 10(g)，10(h)，및 10(i)중에서 도 8(d)，8 (e) 및 8(f)의 경우와 동일 부호를 붙여 설명을 생략한다．
제 2의 실시형태에 관련되는 제조방법에 의하여，CMP에 의한 금속막(26)의 연마까지가 종료된 웨이퍼 W(도 8(f) 참조) 위의 돌기 전극(27)이 드라이에칭 또는 습식 에칭에 의하여，일정한 에치백 두께(Te)만 제거된다．이것에 의해，스토퍼 마스크층(24) 및 돌기 전극(27)의 표면에서，돌기 전극(27) 상에는 홈부(26a)가 형성된다．이 상태가 도 10(g)에 나타나 있다．
다음에，이상의 공정을 거친 웨이퍼 W의 활성층(22)측의 면에，화학증착법，스퍼터법 등에 의하여，주석，인듐, 이들의 합금 등의 저융점 금속으로 이루어지는 저융점 금속층(36)이 형성된다．저융점 금속층(36)은，홈부(26a)에 의한 단차를 갖는 스토퍼 마스크층(24) 및 돌기 전극(27)의 표면을 따라 형성된다．저융점 금속층(36)의 두께는，예를 들면，에치백 두께(Te)보다 얇게 되나(도 10(h) 참조), 에치백 두께(Te)보다 두꺼워도 된다．저융점 금속층(36)의 두께가 에치백 두께(Te)보다 두꺼운 경우는，저융점 금속층(36)은 침지법에 의하여 형성해도 된다．
계속하여，스토퍼 마스크층(24)이 노출할 때까지 저융점 금속층(36)이 연마(연삭)된다．이에 의해 저융점 금속층(36)은，홈부(26a) 안에만 존재하는 상태로 된 다(도 10(i) 참조)．
그 후，웨이퍼 W가 반도체 기판(28)의 개편으로 절단되어서 도 9에 나타내는 반도체 장치(35)를 얻을 수 있다．
이상과 같이，금속으로 이루어지는 스토퍼 마스크층(4)을 사용한 경우(도 5(g)，5(h)，및 5 (i)참조)와 동양으로，절연체로 이루어지는 스토퍼 마스크층(24)을 사용한 경우라도，적당한 에칭 매체 및 에칭 방법을 선택함으로써，홈부(26a)를 형성할 수 있다．그리고，이 홈부(26a)를 이용함으로써，선단에만 저융점 금속층(36)이 형성된 돌기 전극(27)을 얻을 수 있다．
돌기 전극(27)을 드라이에칭 또는 습식 에칭하여 홈부(26a)를 형성(도 10(g)참조)하는 대신에，금속막(26)을 형성하는 공정(도 8(e)참조)에 있어서，개구 (24a) 안이 완전히 금속막(26)으로 채워지기까지，원료로 되는 금속 재료의 공급을 중지하도록 해도 된다. 이 경우，개구(24a) 밖의 금속막(26)을 CMP에 의하여 제거함으로써，도 10(g)에 나타내는 것과 동일한 홈을 얻을 수 있다．
도 11은，본 발명의 제 3의 실시형태에 관련되는 제조방법에 의해 얻어지는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(40)는，팩키징되어 있지 않는 반도체 기판(48)을 갖고 있으며，이른바 플립칩 접속이 가능하다．반도체 기판(48)의 한쪽 표면에는，기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(42)이 형성되어 있고，활성층 (42) 위의 소정의 위치에는，활성층(42)의 기능 소자와 전기적으로 접속된 전극 패드 및 배선(이하，이들을 총칭하여「전극 패드」라고 함)(43)이 형성되고 있다．활성층(42)의 위에는，활성층(42)을 보호하기 위한 패시베이션막(도시하지 않음)이，전극 패드(43)를 노출시키도록 형성되고 있다．
삭제
전극 패드(43)로부터는，주상의 돌기 전극(47)이 돌출하고 있다．돌기 전극(47)은，전극 패드(43)와 동일한 재료로 이루어지는 것이라도 되며，다른 재료로 이루어지는 것이라도 된다．돌기 전극(47)은，예를 들면 금으로 이루어진다．전극 패드(43)와 돌기 전극(47)과의 사이에는，얇은 배리어 메탈층(41)이 설치되어 있다．이것에 의해，배리어 메탈층(41)을 넘는 금속 원소의 확산이 방지되어서，전극 패드(3이)나 활성층(42)이 보호받는다．이 반도체 장치(40)는，돌기 전극(47)을 배선 기판에 형성된 전극 패드 등에 접합하여 플립칩 접속할 수 있다．
도 12(a)， 12(b) 및 12(c) 또한 도 13(d)，13(e) 및 13(f)는 도 11에 나타내는 반도체 장치(40)의 제조방법을 설명하기 위한 도해적인 단면도이다．
먼저，웨이퍼 W의 미리 평탄화된 한쪽 표면에，기능 소자나 배선을 포함하는 활성층(42)이 형성되고，활성층(42) 위의 소정의 위치에 전극 패드(43)가 형성된다．그 후，전극 패드(43)를 노출시키도록 패시베이션막(도시하지 않음)이 형성된다. 또한，이상의 공정을 거친 웨이퍼 W의 활성층(42)측의 전체면에 배리어 메탈층(41)이 얇게 형성된다．이 상태가 도 12(a)에 나타나 있다．
배리어 메탈층(41)은，전극 패드(43)나 돌기 전극(47)과의 밀착성이 높은 금속으로 이루어지는 것이 바람직하고，예를 들면，금(Au)으로 이루어지는 돌기 전극(47)을 형성하는 경우는，배리어 메탈층(41)은 티탄 텅스텐(TiW)으로 이루어지는 것으로 할 수 있다．
이어서，전해 도금，화학증착법 등에 의하여 이상의 공정을 거친 웨이퍼 W의 활성층(42)측의 전체면에, 예를 들면 크롬 등의 금속으로 이루어지는 스토퍼 마스크층(44)이 형성된다．전해 도금에 의하여，스토퍼 마스크층(44)이 형성되는 경우는，배리어 메탈층(41)이 시드층으로 되어서 배리어 메탈층(41) 위에 금속 원자가 피착되고 스토퍼 마스크층(44)이 형성된다．
얻어진 스토퍼 마스크층(44)의 표면은，평탄성이 나쁜 경우는 CMP에 의하여 평탄화 된다．이 상태가 도 12(b)에 나타나 있다．
다음에，스토퍼 마스크층(44) 상의 전체면에 레지스트막(포토 레지스트)(45)이 형성되고，포토리소그래피에 의하여 레지스트막(45)의 전극 패드(43) 윗쪽에 있는 부분이 제거되어서 에칭용 개구(45a)가 형성된다．에칭용 개구 (45a)의 폭은，예를 들면，전극 패드(43)의 폭보다 좁고，패시베이션막(도시하지 않음)으로부터의 전극 패드(43)의 노출폭보다 넓게 되나(도 12(c)참조)，이것에 한정되는 것은 아니다．
그 후， 레지스트막(45)의 에칭용 개구(45a)를 통하여 스토퍼 마스크층(44)이 에칭된다．이에 의해，스토퍼 마스크층(44)에는 레지스트막(45)의 에칭용 개구(45a)와 연속된 개구(44a)가 형성된다．개구(44a)의 바닥에는 배리어 메탈층(41)이 노출한다．이 공정은，이방성 드라이에칭에 의하여 행하는 것이 바람직하며，이 경우，도 13(d)에 나타낸 것처럼，개구(44a)의 내벽면은 웨이퍼 W에 거의 수직으로 된다．
다음에，개구(44a) 및 에칭용 개구(45a) 안에 전해 도금에 의하여，예를 들면，금으로 이루어지는 금속막(46)이 형성된다．이 때，배리어 메탈층(41)을 통하여 도금액과의 사이에 전류가 흘려지고，금속막(46)은 배리어 메탈층(41) 위에 성장해 간다．즉，개구(44a, 45a)는 배리어 메탈층(41)측으로부터 금속막(46)에 의하여 메워져 간다. 금속막(46)의 형성은，금속막(46)에 의하여 개구(44a)가 완전히 채워진 후，에칭용 개구(45a)가 완전히 채워지기 전에 종료된다．이에 의해，도 13(e)에 나타낸 것처럼，금속막(46)은 개구(44a) 안에만 존재하는 상태로 된다．
그 후，웨이퍼 W의 금속막(46)이 형성된 측의 면이 CMP에 의하여 연마(연삭) 되어서，금속막(46)중 스토퍼 마스크층(44)의 표면으로부터 돌출한 부분이 제거된다．금속막(46)의 연마는，레지스트막(45)을 미리 제거하고 나서 행해도 되며，레지스트막(45)이 존재하는 상태에서 행하고 금속막(46)과 레지스트막(45)을 동시에 제거해도 된다．
이에 의해，스토퍼 마스크층(44)의 표면과 금속막(46)의 표면은，연속된 평탄면으로 된다(도 13(f) 참조)．스토퍼 마스크층(44)의 경도가，금속막(46)의 경도보다 큰 경우는，실질적으로 스토퍼 마스크층(44)의 표면으로부터 돌출한 금속막(46)만을 선택적으로 제거할 수 있다．금속막(46)의 잔부는，돌기 전극(47)으로 이루어진다.
계속하여，돌기 전극(47)과의 에칭레이트의 차이를 이용한 에칭 등에 의하여 스토퍼 마스크층(44)이 제거되고 또한，스토퍼 마스크층(44)이 제거된 후에 노출 상태의 배리어 메탈층(41)이 제거된다．이에 의해，배리어 메탈층(41)은 전극 패드(43)와 금속막(46) 사이에 끼워진 부분만이 남는다．돌기 전극(47)은，웨이퍼 W (전극 패드(43))의 표면으로부터 돌출한 상태로 된다．그 후，웨이퍼 W가 반도체 기판(48)의 개편으로 절단되어서 도 11에 나타내는 반도체 장치(40)를 얻을 수 있다．
이상의 반도체 장치의 제조방법에서는，금속막(46)을 형성하는 공정이 제 1 및 제 2의 실시형태에 있어서의 경우와 크게 다르다．즉，제 1 및 제 2의 실시형태에서는 금속막(6, 26)의 형성은 레지스트막(5, 25)을 제거한 후에 행해지는(도 3 (e) 및 도 8(e) 참조)것에 대해，본 실시형태에서는 레지스트막(45)을 남겨 둔 채 금속막(46)이 형성된다(도 13(e)참조)．
그리고，제 1 및 제 2의 실시형태에서는 금속막(6, 26)은 개구(4a, 24a) 밖의 넓은 영역(스토퍼 마스크층(4, 24)의 위)에도 형성되는 것에 대하여，본 실시형태에서는，금속막(46)은 개구(44a) 밖에서는 에칭용 개구(45a) 안에만 형성된다．즉，개구(4a, 24a, 44a) 밖에 형성되는 금속막(6, 26, 46)의 양은，제 1 및 제 2의 실시형태에 비해，본 실시형태에서는 훨씬 적다．
이 때문에，연마(연삭)에 의하여 제거되는 금속막(6, 26, 46)의 양은，본 실시형태에서는 제 1 및 제 2의 실시형태의 경우에 비해 적어진다．따라서 본 실시형태와 같이 금속막(46)이 고가인 금으로 되는 경우，연마에 의하여 상실되는 금의 양을 적게 할 수 있으므로 비용을 절감할 수 있다．
또，연마에 의하여 금속막(46)의 표면이 거의 동일 평면상에 놓이는 것은 제 1 및 제 2의 실시형태의 경우와 동일하며，돌기 전극(47)의 높이는 갖추어지고，그들의 선단은 거의 동일 평면상에 놓인다.
본 실시형태에서는，금속막(46)은 전해 도금으로 형성되나，무전해 도금으로 형성되어도 된다．
본 실시형태에서는，배리어 메탈층(41)은 스토퍼 마스크층(44)이 형성되기 전에，활성층(42) 및 전극 패드(43) 위에 전면에 형성되나，배리어 메탈층(4l)은 스토퍼 마스크층(44)에 개구(44a)가 형성된 후，개구(44a) 안에 노출한 전극 패드(43) 위에만 형성되도록 해도 된다. 이 경우, 스토퍼 마스크층(44)은，CVD 등의 방법에 의하여 형성할 수 있고，배리어 메탈층(41)은 도금에 의하여 형성할 수 있다．
이와 같은 제조방법에 의하면，배리어 메탈층(41)은 처음부터 전극 패드(43)위에만 형성된다．따라서 스토퍼 마스크층(44)이 절연체 재료로 이루어지고，스토퍼 마스크층(44)을 남겨서(완전하게 제거하지 않고) 반도체 장치를 형성하는 경우라도，전극 패드(43)끼리 배리어 메탈층(41)에 의하여 단락되는 일은 없다.
도 14는 제 3의 실시형태의 변형예에 관련되는 제조방법에 의해 얻어지는 반도체 장치의 도해적인 단면도이다．도 11에 나타내는 반도체 장치(40)와 동일 구성인 부분은 동일 부호를 붙여 설명을 생략한다．
이 반도체 장치(55)의 돌기 전극(47)의 선단에는，주석，인듐，이들의 합금등의 저융점 금속으로 이루어지는 얇은 저융점 금속층(56)이 형성되어 있다．반도체 장치(55)는，저융점 금속층(56)을 용융 및 고화시켜서 배선 기판에 형성된 전극 패드등에 플립칩 접속이 가능하다．
도 15(g)，15(h) 및 15(i)는 도 14에 나타내는 반도체 장치(55)의 제조방법 을 설명하기 위한 도해적인 단면도이다．도 13(d)，13(e) 및 13(f)에 나타내는 웨이퍼 W와 동일 구성인 부분은，도 15(g)，15(h) 및 15(i)중에서 도 13(d), 13(e) 및 13(f)의 경우와 동일 부호를 붙여 설명을 생략한다.
제 3의 실시형태에 관련되는 제조방법에 의하여，CMP에 의한 금속막(46)의 연마까지가 종료된 웨이퍼 W(도 13(f) 참조) 위의 돌기 전극(47)이，드라이에칭 또는 습식 에칭에 의하여，일정한 에치백 두께(Te)만 제거된다．이에 의해，스토퍼 마스크층(44)의 표면 및 돌기 전극(47)의 표면에서，돌기 전극(47)의 위에는 홈부(46a)가 형성된다．이 상태가，도 15(g)에 도시되어 있다.
다음에，이상의 공정을 거친 웨이퍼 W의 활성층(42)측의 면에，화학증착법 또는 스퍼터법에 의하여，주석，인듐，이들의 합금 등의 저융점 금속으로 이루어지는 저융점 금속층(56)이 형성된다．저융점 금속층(56)은，홈부(46a)에 의한 단차를 갖는 스토퍼 마스크층(44) 및 돌기 전극(47)의 표면을 따라 형성된다．저융점 금속층(56)의 두께는，예를 들면，에치백 두께(Te)보다 얇게 되나(도 15(h)참조) 에치백(Te)보다 두꺼워도 된다．저융점 금속층(56)의 두께가 에치백 두께(Te)보다 두꺼운 경우는 저융점 금속층(56)은 침지법에 의하여 형성해도 된다．
이어서，스토퍼 마스크층(44)이 노출할 때까지 저융점 금속층(56)이 연마(연삭)된다．이에 의해，저융점 금속층(56)은 홈부(46a)안에만 존재하는 상태로 된다 (도 15(i)참조)．
다음에，스토퍼 마스크층(44)이 제거되고 다시，스토퍼 마스크층(44)이 제거 된 후에 노출하고 있는 배리어 메탈층(41)이 제거된다．이에 의해，배리어 메탈층(41)은，전극 패드(43)와 돌기 전극(47) 사이에 끼인 부분만이 남는다．돌기 전극(47)은，웨이퍼 W (전극 패드(43))의 표면으로부터 돌출한 상태로 된다．그 후，웨이퍼 W가 반도체 기판(48)의 개편으로 절단되어서，도 14에 나타내는 반도체 장치(55)를 얻을 수 있다．
도 16은，본 발명의 제 4의 실시형태에 관련되는 제조방법에 의해 얻어지는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(60)는，팩키징되어 있지 않는 반도체 기판(68)을 갖고 있고，이른바 플립칩 접속이 가능하다．반도체 기판(68)의 한쪽 표면에는，기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(62)이 형성되어 있고，활성층(62) 위의 소정의 위치에는，활성층(62)의 기능 소자에 전기적으로 접속된 전극 패드 및 배선(이하，이들을 총칭하여「전극 패드」라 함)(63)이 형성되어 있다．활성층(62) 위에는，활성층(62)을 보호하기 위한 패시베이션막(도시하지 않음)이，전극 패드(63)를 노출시키도록 형성되어 있다．
전극 패드(63)로부터는 기둥 형상의 돌기 전극(67)이 돌출하고 있다．돌기 전극(67)은 금 등의 금속재료로 이루어진다．전극 패드(63)와 돌기 전극(67)과의 사이에는，얇은 배리어 메탈층(UBM)(61)이 설치되어 있다．이에 의해，배리어 메탈층(61)을 넘어선 금속 원소의 확산이 방지되어서，전극 패드(63)나 활성층(62)이 보호된다．이 반도체 장치(60)는 돌기 전극(67)을 배선 기판에 형성된 전극 패드 등에 접합하여 플립칩 접속할 수 있다．
돌기 전극(67)의 측면에는，산화물 또는 질화물로 이루어지는 확산 방지막 (69)이 형성되고 있다．
도 17(a), 17(b) 및 17(c) 또한 도 18(d)，18(e) 및 18(f)는，도 16에 나타내는 반도체 장치(60)의 제조방법을 설명하기 위한 도해적인 단면도이다．
먼저，웨이퍼 W의 미리 평탄화된 한쪽 표면에，기능 소자나 배선을 포함하는 활성층(62)이 형성되고，활성층(62) 위의 소정의 위치에 전극 패드(63)가 형성된다．이 상태가 도 17(a)에 나타나 있다．그 후，전극 패드(63)를 노출시키도록，패시베이션막(도시하지 않음)이 형성된다．또한，이상의 공정을 거친 웨이퍼 W의 활성층(62)측의 전체면에 배리어 메탈층(61)이 얇게 형성된다．
이어서，전해 도금，화학 증착법 등에 의하여，이상의 공정을 거친 웨이퍼 W의 활성층(62)측의 전체면에, 예를 들면 크롬 등의 금속으로 이루어지는 스토퍼 마스크층(64)이 형성된다．전해 도금에 의하여，스토퍼 마스크층(64)을 형성하는 경우는，배리어 메탈층(61)이 시드층으로 되어서，배리어 메탈층(61)의 위에 금속 원자가 피착되어서 스토퍼 마스크층(64)이 형성된다．
얻어진 스토퍼 마스크층(64)의 두께가 균일지 않은 경우나，표면의 평탄성이 나쁜 경우는，CMP에 의하여 균일한 두께로 되어 표면이 평탄화된다(도 17(b)참조)．
다음，스토퍼 마스크층(64) 위의 전체면에 레지스트막(포토레지스트)(65)이 형성되고，포토리소그래피에 의하여 레지스트막(65)의 전극 패드(63) 윗쪽에 있는 부분이 제거되어 에칭용 개구(65a)가 형성된다．에칭용 개구(65a)의 폭은，예를 들면，전극 패드(63)의 폭보다 좁고，패시베이션막(도시하지 않음)으로부터의 전극 패드(63)의 노출폭보다 넓게 되나(도 17(c)참조)，이에 한정되는 것은 아니다．
그 후，레지스트막(65)의 에칭용 개구(65a)를 통하여，스토퍼 마스크층(64)이 에칭된다．이에 의해，스토퍼 마스크층(64)에는 레지스트막(65) 에칭용 개구(65a)와 연속되는 개구(64a)가 형성된다．개구(64a)의 바닥에는 배리어 메탈층(61)이 노출된다. 이 공정은，이방성 드라이에칭에 의하여 행하는 것이 바람직하고，이 경우，개구(64a)의 내벽면은 웨이퍼 W에 거의 수직으로 된다．
다음에，레지스트막(65)이 제거된 후，CVD에 의하여 스토퍼 마스크층(64) 및 배리어 메탈층(61)의 노출 표면에，산화물，질화물，또는 금속으로 이루어지는 확산 방지막(69)이 형성된다．확산 방지막(69)이 금속으로 이루어지는 경우，확산 방지막(69)은 배리어 메탈층(61)과 동일한 금속 재료로 이루어지는 것으로 할 수 있다．
그리고，드라이에칭(이방성 에칭)에 의하여，스토퍼 마스크층(64) 위 및 배리어 메탈층(61) 위의 확산 방지막(69)이 제거되어서，확산 방지막(69)이 개구(64a)의 내벽면에만 형성된 상태로 된다．이 상태가 도 18(d)에 나타나 있다．
계속하여，개구(64a)를 완전히 메우도록 금속막(66)이 형성된다．이 때，배리어 메탈층(61)은 시드층으로서 기능하고 금속막(66)은 배리어 메탈층(61) 상에서 성장해 간다．즉，개구(64a)는，배리어 메탈층(61)측으로부터 금속막(66)에 의하여 메워져 간다.
금속막(66)은，확산 방지막(69)에 의하여 스토퍼 마스크층(64)과 격리되어서 성장한다．또，금속 원소는 산화물이나 질화물로 이루어지는 확산 방지막(69) 안을 확산하기 어렵다. 따라서 금속막(66)을 구성하는 금속 원소와 스토퍼 마스크층(64)을 구성하는 금속 원소가，서로 확산하여 반응하기 쉬운 것이라 해도，금속막(66)과 스토퍼 마스크층(64)이 반응하는 일은 없다．또，금속막(66)이 도금액으로부터 확산 방지막(69) 위에 직접 형성되는 일도 없다．
확산 방지막(69)이，배리어 메탈층(61)과 동일한 금속 재료로 이루어지는 경우라도，금속막(66)과 스토퍼 마스크층(64) 사이의 원자의 확산은，확산 방지막(69)에 의하여 저해된다．
금속막(66)의 형성은，개구(64a)가 금속막(66)으로 완전히 채워진 후，개구(64a) 밖으로 크게 성장하기까지 종료된다．이 상태가 도 18(e)에 도시되어 있다.
이어서，웨이퍼 W의 금속막(66)이 형성된 면이，CMP에 의하여 연마(연삭)되어서，개구(64a) 밖에 형성된 확산 방지막(69) 및 금속막(66)이 제거된다．이것에 의해，스토퍼 마스크층(64)의 표면과 금속막(66)의 표면은，연속한 평탄면으로 되고，금속막(66)의 잔부는 돌기 전극(67)으로 된다．확산 방지막(69)은 개구(64a)의 내벽 면에만 남는다 (도 18(f) 참조)．
이어서，습식 에칭에 의하여 스토퍼 마스크층(64)이 제거된다．스토퍼 마스크층(64)이 금속막(66)과 반응하고 있지 않는 것에 의해，스토퍼 마스크층(64)만을 용이하게 선택적으로 제거할 수 있다．돌기 전극(67)은，웨이퍼 W(전극 패드(63))의 표면으로부터 돌출한 상태로 된다．돌기 전극(67)의 측면은，확산 방지막(69)으로 덮여 있다．
필요에 따라，또한，확산 방지막(69)을 제거하는 것으로 해도 된다．예를 들면，드라이에칭에 의하여，에칭 매체가 웨이퍼 W에 대하여 비스듬히 충돌하도록 함으로써, 돌기 전극(67)의 측면의 확산 방지막(69)에 에칭 매체를 맞닿도록 할 수 있고，확산 방지막(69)을 제거할 수 있다．또，확산 방지막(69)이 금속으로 이루어지는 경우는，습식 프로세스에 의하여 용이하게 제거할 수 있다．
그 후，웨이퍼 W가 반도체 기판(68)의 개편으로 절단되어서，도 16에 나타내는 반도체 장치(10)를 얻을 수 있다．
도 19는，본 발명의 제 5의 실시형태에 관련되는 제조방법에 의해 얻어지는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(70)는，팩키징되어 있지 않는 반도체 기판(78)을 갖고 있고，이른바 플립칩 접속이 가능하다．반도체 기판(78)의 한쪽 표면에는，기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(72)이 형성되어 있고，활성층 (72) 위의 소정의 위치에는，활성층(72)의 기능 소자에 전기적으로 접속된 전극 패드 및 배선(이하，이들을 총칭하여「전극 패드」라 함)(73)이 형성되어 있다．활성층(72) 위에는，활성층(72)을 보호하기 위한 패시베이션막(도시하지 않음)이，전극 패드(73)를 노출시키도록 형성되어 있다．
전극 패드(73)로부터는 기둥 형상의 돌기 전극(77)이 돌출하고 있다．돌기 전극(77)의 선단에는 주석，인듐，이들의 합금 등의 저융점 금속으로 이루어지는 얇은 저융점 금속층(76)이 형성되어 있다．반도체 장치(70)는，저융점 금속층(76)을 용융 및 고화시켜서，배선 기판에 형성된 전극 패드 등에 플립칩 접속이 가능하다.
도 20(a)，20(b) 및 20(c)，및 도 21(d)，21(e) 및 21(f)는，도 19에 나타내는 반도체 장치(70)의 제조방법을 설명하기 위한 도해적인 단면도이다．
먼저，웨이퍼 W의 미리 평탄화된 한쪽 표면에，기능 소자나 배선을 포함하는 활성층(72)이 형성되고，활성층(72) 위의 소정의 위치에 전극 패드(73)가 형성된다．이 상태가 도 20(a)에 도시되어 있다．그 후，전극 패드(73)를 노출시키도록 패시베이션막(도시하지 않음)이 형성된다．
이어서，화학 증착법에 의하여 이상의 공정을 거친 웨이퍼 W의 활성층(72) 측의 전체면에 가령 크롬 등의 금속으로 이루어지는 스토퍼 마스크층(74)이 형성된다. 화학증착법으로 스토퍼 마스크층(74)을 형성함으로써，배리어 메탈층이 불필요 할 수 있으나，배리어 메탈층을 형성하고 전해 도금에 의하여 스토퍼 마스크층(74)을 형성해도 된다．전해 도금에 의하여，막두께가 두꺼운 스토퍼 마스크층(74)을 매우 적합하게 형성할 수 있다．
얻어진 스토퍼 마스크층(74)의 막두께가 균일하지 않는 경우나 표면의 평탄성이 나쁜 경우는 CMP에 의하여 막두께가 균일하게 되어 표면이 평탄화된다 (도 20 (b)참조)．
다음에，스토퍼 마스크층(74) 위의 전체면에 레지스트막(포토레지스트) (75)이 형성되고，포토리소그래피에 의하여 레지스트막(75)의 전극 패드(73) 위의 부분이 제거되어서 에칭용 개구(75a)가 형성된다．에칭용 개구(75a)의 폭은 전극 패드(73)의 폭보다 좁게 되도록 되어진다．이 상태는 도 20(c)에 나타내었다.
그 후，레지스트막(75)의 에칭용 개구(75a)를 통하여，스토퍼 마스크층(74)이 얕게 드라이에칭 또는 습식 에칭 된다．이에 의해，스토퍼 마스크층(74)에는 레지스트막(75)의 에칭용 개구(75a)와 연속한 홈부(74a)가 형성된다．이 상태가，도 21(d)에 나타나 있다．
다음에，이 상태，즉，레지스트막(75)을 남겨 둔 채 화학증착법 또는 스퍼터법에 의하여，이상의 공정을 거친 웨이퍼 W의 활성층(72)측의 면에，저융점 금속으로 이루어지는 저융점 금속층(76)이 형성된다．저융점 금속층(76)은 도 21(e)에 나타낸 바와 같이，레지스트막(75)의 위，에칭용 개구(75a)의 내벽 면 및 홈부(74a)의 내벽면 및 바닥면에 형성된다.
이어서，웨이퍼 W의 레지스트막(75)이 형성된 면이 연마(연삭)되어서，레지스트막(75) 및 홈부(74a) 밖에 형성된 저융점 금속층(76)이 제거된다．이것에 의해，저융점 금속층(76)은 홈부(74a) 안，즉 전극 패드(73)의 위에만 존재하는 상태로 된다．
또，저융점 금속층(76)이 레지스트막(75)의 에칭용 개구(75a) 내벽면에 거의 피착하고 있지 않는 경우는，레지스트막(75)을 연마(연삭)하지 않고 에칭만에 의해 레지스트막(75)을 제거할 수 있다．즉，레지스트막(75)의 에칭용 개구(75a) 내벽면이 노출되어 있는 경우는，이 노출부로부터 레지스트막(75)을 에칭할 수 있다. 이와 같은 공정에 의해서도，저융점 금속층(76)이 전극 패드(73) 윗쪽에만 존재하는 상태로 할 수 있다(도 21(f) 참조)．
수지로 이루어지는 레지스트막(75)은，금속으로 이루어지는 스토퍼 마스크층(74)보다 내마모성이 작으므로，실질적으로 레지스트막(75) 및 홈부(74a) 밖에 형성된 저융점 금속층(76)만을 선택적으로 제거할 수 있다．
이어서，저융점 금속층(76)의 잔부를 마스크로 이용하는 에칭에 의하여，스토퍼 마스크층(74)이 제거된다．스토퍼 마스크층(74)의 잔부는，웨이퍼 W(전극 패드(73))의 표면으로부터 돌출한 돌기 전극(77)으로 된다．이 공정은，저융점 금속층(76)보다 스토퍼 마스크층(74)에 대한 에칭 속도가 커질 것 같은 에칭 방법에 의하여 실시할 수 있다．
그 후，웨이퍼 W가 반도체 기판(78)의 개편으로 절단되어서，도 19에 나타내는 반도체 장치(70)를 얻을 수 있다．
이 제조방법에서는，제 1 내지 제 4의 실시형태에 관련되는 제조방법과 같이 웨이퍼 W 위의 소정 위치에 돌기 전극(7, 27, 47, 67)을 형성하기 위해 스토퍼 마스크층(4, 24, 44, 64)을 사용하는 것은 아니고，웨이퍼 W 위의 소정 위치에 저융점 금속층(76)을 형성하기 위해 스토퍼 마스크층(74)이 사용된다．제 1 내지 제4의 실시형태에서는，스토퍼 마스크층(4, 24, 44, 64)을 이용함으로써，별도 형성된 금속막(6, 26, 46, 66)의 불필요부가 제거되어서 돌기 전극(7, 27, 47, 67)을 얻을 수 있다．한편，본 실시형태에 관련되는 제조방법에서는 저융점 금속층(76)을 이용함으로써，스토퍼 마스크층(74)의 불필요부가 제거되어서 돌기 전극(77)을 얻을 수 있다．
이와 같이，본 실시형태의 제조방법에서는 스토퍼 마스크층(74) 자체가 가공되어서 돌기 전극(77)으로 된다，즉，별도 금속막(6, 26, 46, 66)을 형성하는 공정 을 필요로 하지 않으므로，공정을 간략화 할 수 있다．
이상과 같이，제조방법에 큰 차이가 있음에도 불구하고，본 실시형태에 관련되는 제조방법에 의하여，예를 들면，제 1의 실시형태의 변형예에 관련되는 제조방법(도 2，3 및 5 참조)에 의해 얻어지는 반도체 장치(15)(도 4 참조)와 동양의 반도체 장치(70)를 얻을 수 있다．돌기 전극(7, 77)이나 저융점 금속층(16, 76) 등을 구성하는 재료에 따라，어느 한쪽의 제조방법을 선택할 수 있다．
도 22는，본 발명의 제 6의 실시형태에 관련되는 제조방법에 의해 얻어 지는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(80)는，팩키징되어 있지 않는 반도체 기판(88)을 갖고 있고，이른바 플립칩 접속이 가능하다．반도체 기판(88)의 한쪽 표면에는，기능 소자(디바이스)나 배선을 포함하는 활성층(능동층)(82)이 형성되어 있고，활성층(82) 위의 소정의 위치에는，활성층(82)의 기능 소자에 전기적으로 접속된 전극 패드 및 배선(이하，이들을 총칭하여「전극 패드」라 함)(83)이 형성되어 있다．활성층(82) 위에는，활성층(82)을 보호하기 위한 패시베이션막(도시하지 않음)이 전극 패드(83)를 노출시키도록 형성되어 있다．
삭제
전극 패드(83)에는，주상의 돌기 전극(87)이 접합되어 있다．돌기 전극(87)의 선단에는 주석，인듐，이들의 합금 등의 저융점 금속으로 이루어지는 저융점 금속층(86)이 얇게 형성되어 있다．활성층(82) 위에는 열가소성 수지 또는 저 연화점(융점) 유리로 이루어지는 스토퍼 마스크층(84)이 형성되어 있고，스토퍼 마스크층(84)의 표면과 저융점 금속층(86)의 표면은 거의 동일면으로 되어 있다．즉 ，돌기 전극(87)이나 저융점 금속층(86)은 스토퍼 마스크층(84)의 표면으로부터 돌출하고 있지 않다．
이 반도체 장치(80)는，저융점 금속층(86)을 용융 및 고화시켜서 돌기 전극(87)을 배선 기판에 형성된 전극 패드 등에 접합하여 플립칩 접속이 가능하다. 이 때，돌기 전극(87) 및 저융점 금속층(86)이 스토퍼 마스크층(84) 표면으로부터 돌출하지 않음으로써，반도체 기판(88)과 배선 기판 사이의 공간은，스토퍼 마스크층(84)에 의하여 거의 메워진 상태로 된다．
또，저융점 금속층(86)을 용융시키기 위해，반도체 장치(80)를 스토퍼 마스크층의 유리 전이온도(또는 연화점) 이상의 온도로 가열하면，스토퍼 마스크층(84)도 용이하게 변형 및 유동하게 된다．이 때문에，반도체 기판(88)과 배선 기판과의 사이를 빈 틈 없이 스토퍼 마스크층(84)으로 메울 수 있다．이것에 의해，스토퍼 마스크층(84)은，언더필제로서 기능할 수 있다．
스토퍼 마스크층(84)은 반도체 기판(88) 측에 형성된 산화물，질화물 또는 탄성률이 높은 수지로 된 절연물층과 반도체 기판(88)으로부터 먼 측에 형성된 열가소성 수지 및 그 밖의 접착성을 갖는 접착성 수지층을 포함한 2층(다층)구조를 갖고 있어도 좋다．이 경우，절연물층을 두껍게 접착성 수지층을 얇게 하여 형성되고 있는 것이 바람직하다．열가소성 수지는 일반적으로 절연성이 뒤떨어지기 때문에 절연물층을 두껍게 함으로써 스토퍼 마스크층(84) 전체로서의 절연성을 향상할 수 있다．
이와 같은 반도체 장치(80)는 동양의 구조를 갖는 다른 반도체 장치(80)와 활성층(82)이 형성된 측의 면을 대향시켜 저융점 금속(86) 사이를 접합하여, 이른바 칩-온-칩 접속할 수 있다．
이 경우，한편의 반도체 장치(80)의 돌기 전극(87)의 선단에 형성된 저융점 금속층(86)의 표면이 스토퍼 마스크층(84)의 표면에 대해 거의 동일면으로 되거나 또는 약간 움푹 들어간 형상으로 되도록 하고, 다른 편의 반도체 장치(80)는 스토퍼 마스크층(84)의 표면에서 돌기 전극(87)의 선단이 약간 돌출하도록 하는 것이 바람직하다．
또，한편의 반도체 장치(80)의 돌기 전극(87)에는 저융점 금속층(86)은 형성되고 있지 않고 이 돌기 전극(87)의 표면이 스토퍼 마스크층(84)의 표면에 대해 거의 동일면으로 되거나 혹은 약간 움푹 들어간 형상이라도 좋다．이 경우，다른 편의 반도체 장치(80)는 돌기 전극(87)의 선단에 저융점 금속층(86)이 형성되어 있고，이 돌기 전극(87)이 스토퍼 마스크층(84)의 표면에서 약간 돌출되게 할 수 있다.
이러한 경우，쌍방의 반도체 장치(80)을 용이하게 접합하고 또한 이들 반도체 장치(80)의 사이의 공간을 스토퍼 마스크층(84)으로 채울 수 있다.
또 동양의 구조를 갖는 반도체 장치(80)를 서로의 능동 영역이 대향하도록 하여 칩-온-칩 접속하면，이러한 능동 영역에 형성된 배선간의 크로스토크(cross talk)가 생길 수 있다．열가소성 수지는 일반적으로 유전율이 높고，크로스토크를 절감하기 위해서는 적합하지 않다．그러므로 스토퍼 마스크층(84)를 위에서 설명한 바와 같이 절연물층과 접착성 수지층을 포함한 2층(다층)구조로 하여, 보다 유전율이 낮은 절연물층을 두껍게 함으로써 크로스토크를 감소시킬 수 있다．또한，대향하는 반도체 장치(80)의 간격을 크게 하여도 크로스토크를 감소시킬 수 있지만，접착성 수지층보다 탄성률이 낮고 선팽창율이 작은 절연물층을 두껍게 함으로써 열팽창/수축에 수반한 접합부의 응력을 줄이고 신뢰성을 향상시키는 것이 가능하다．
도 23(a)，23(b) 및 23(c)은 도 22에 나타낸 반도체 장치(80)의 제조방법을 설명하기 위한 도해적인 단면도이다．
우선，웨이퍼 W의 미리 평탄화된 한쪽 표면에 기능 소자나 배선을 포함한 활성층(82)이 형성되고，활성층(82) 위의 소정의 위치에 전극 패드(83)가 형성된다．그 후，전극 패드(83)를 노출시키도록，패시베이션막(도시하지 않음)이 형성된다．
계속해서，이상의 공정을 거친 웨이퍼 W의 활성층(82)측의 전체면에 열가소성 수지 또는 저연화점 유리로 된 스토퍼 마스크층(84)가 형성된다．스토퍼 마스크층(84)은 종래의 제조방법에서 사용되었던 레지스트막(105)(도 26(b) 및 26(c) 참조)과 비교하여 실온에 있어서 탄성률이나 강성율이 충분히 높고，힘이 가해진 경우, 변형하기 어려운 것이 바람직하다.
열가소성 수지 또는 저연화점 유리로 된 스토퍼 마스크층(84)을 형성하는 대신 대신에，우선，웨이퍼 W 위에 산화물，질화물 또는 고탄성률의 수지로 된 절연물층을 형성하고 이 절연물층 위에 열가소성 수지 외의 접착성을 갖는 접착성 수지층을 형성해도 좋다．이 경우，스토퍼 마스크층(84)은 절연물층 및 접착성 수지층을 포함하는 것으로 할 수 있다．
얻어진 스토퍼 마스크층(84)의 두께가 불균일한 경우나 표면이 평탄성이 나쁜 경우는 CMP에 의하여 두께가 균일하게 되고 평탄화된다．
다음，제 1 내지 제 4의 실시형태와 동일한 방법에 의하여，레지스트막(감광성 수지)을 이용하여，스토퍼 마스크층(84)의 전극 패드(83) 윗쪽에 있는 부분이 제거되어 스토퍼 마스크층(84)에 개구(84a)가 형성된다．개구(84a)의 폭은 예를 들면，전극 패드(83)의 폭보다 좁게 패시베이션막(도시하지 않음)으로부터의 전극 패드(83)의 노출폭보다 폭넓게 되도록 되지만 이것으로 한정된 것이 아니다．개구 (84a) 형성 후 레지스트막은 제거된다．이 상태가 도 23(a)에 나타나 있다．
계속해서，제 1 및 제 2의 실시형태와 동일한 방법에 의하여 개구(84a) 안에 돌기 전극(87)(금속막)이 형성된다．이 때，CMP에 의한 연마(연삭)에 의하여 스토퍼 마스크층(84)의 표면과 돌기 전극(87)의 표면은 연속한 평탄면에 된다．이 상태가 도 23(b)에 나타나 있다．
스토퍼 마스크층(84)이 예를 들면，절연물층과 접착성 수지층을 포함한 2층(다층)구조를 갖고，탄성률이 높은 절연물층이 접착성 수지층에 비하여 두껍게 형성되는 경우 돌기 전극(87)의 형상을 개구(84a)의 초기 형상에 따르게 하는 것이 가능하다. 이 때문에，돌기 전극(87) 사이의 단락을 피하고 신뢰성을 향상할 수 있다.
그 후，돌기 전극(87)이 일정한 두께만 에칭되어，돌기 전극(87)의 위가 홈부(87a)로 된다(도 23(c) 참조)．그리고，제 1 내지 제 3의 실시형태의 변형예에 관한 제조방법과 동양의 방법에 의하여，돌기 전극(87)의 선단에 주석, 인듐, 이들의 합금 등의 저융점 금속으로 이루어진 저융점 금속층(86)이 형성된다．홈부(87a) 밖에 형성된 저융점 금속층(86)은 CMP에 의하여 제거되어 저융점 금속층(86)이 홈부(87a) 안에만 존재하는 상태로 된다．
그 후，스토퍼 마스크층(84)을 남겨 둔 채，웨이퍼 W가 반도체 기판(88)의 개편으로 절단되어，도 22에 나타내는 반도체 장치(80)를 얻을 수 있다．
저융점 금속층(86)을 홈부(87a)가 완전히 채워지지 않도록 형성하고，홈부(87a) 이외의 저융점 금속층(86)을 제거한 후 이 단계의 웨이퍼 W를 반도체 기판의 개편으로 절단하면 돌기 전극(87)(저융점 금속층(86)) 위에 홈을 갖는 반도체 장치를 얻을 수 있다．또，홈부(87a)를 형성한 후，무전해 도금에 의하여 돌기 전극(87)의 선단면에만 저융점 금속층(86)을 형성한 후，이 단계의 웨이퍼 W를 반도체 기판의 개편으로 절단해도 동양의 구조의 반도체 장치를 얻을 수 있다．
이와 같은 반도체 장치의 홈부에서，도 22에 나타내는 반도체 장치(80)의 돌출한 돌기 전극(87)을 겹쳐서 칩-온-칩 접속하고，쌍방의 반도체 장치의 돌기 전극 사이를 접합할 수 있다．이 경우，쌍방의 반도체 장치의 사이가 스토퍼 마스크층 (84)에 의하여 거의 채워진 상태로 할 수 있다．
도 24는 본 발명의 제 7의 실시형태에 관계된 제조방법에 의해 얻을 수 있는 반도체 장치의 도해적인 단면도이다．
이 반도체 장치(90)는 팩키징되어 있지 않는 반도체 기판(98)을 가지며，이른바 플립칩 접속이 가능하다．반도체 기판(98)의 한쪽 표면에는 기능 소자(디바이스)나 배선을 포함한 활성층(능동층)(92)이 형성되어 있고, 활성층(92) 위의 소정의 위치에는 활성층(92)의 기능 소자에 전기적으로 접속된 전극 패드 및 배선(이하, 이들을 총칭하여「전극 패드」라고 함)(93)이 형성되어 있다．활성층(92) 위에는 활성층(92)을 보호하기 위한 패시베이션막(도시하지 않음)이 전극 패드(93)을 노출시키도록 형성되어 있다．
전극 패드(93)로부터는 기둥 형상의 돌기 전극(97)이 돌출하여 있다．돌기 전극 (97)은 열경화형 도전성 페이스트의 경화물로 된다．돌기 전극(97)의 선단에는 주석, 인듐, 이들의 합금 등의 저융점 금속으로 이루어진 저융점 금속층(96)이 얇게 형성되어 있다.
이 반도체 장치(90)는 저융점 금속층(96)을 용융 및 고화시켜 돌기 전극(97)을 배선 기판에 형성된 전극 패드 등에 접합하여 플립칩 접속할 수 있다．돌기 전극(97)의 선단에는 저융점 금속층(96)이 형성되지 않아도 좋으며，이 경우 돌기 전극(97)을 직접 배선 기판에 형성된 전극 패드 등에 접합해도 좋다．
도 25(a)，25(b)，25(c) 및 25(d)는 도 24에 나타내는 반도체 장치(90)의 제조방법을 설명하기 위한 도해적인 단면도이다．
우선，웨이퍼 W의 미리 평탄하게 된 한쪽 표면에 기능 소자나 배선을 포함한 활성층(92)이 형성되고，활성층(92) 위의 소정의 위치에 전극 패드(93)가 형성된다. 그 후，전극 패드(93)를 노출시키도록 패시베이션막(도시하지 않음)이 형성된다．
계속하여，이상의 공정을 거친 웨이퍼 W의 활성층(92) 측의 전체면에 스토퍼 마스크층(94)이 형성된다．스토퍼 마스크층(94)은 내용제성을 갖는 재료로 이루어지며, 예를 들면，크롬이나 알루미늄과 같은 금속，산화 규소와 같은 절연체，수지 등으로 할 수 있다．또，스토퍼 마스크층(94)은 탄성률이나 강성율이 높은 재료로 이루어지어, 힘이 가해지는 경우에 변형하기 어렵다．
얻어진 스토퍼 마스크층(94)의 두께가 불균일한 경우나 표면의 평탄성이 나쁜 경우는 CMP에 의하여 두께가 균일하게 되고 평탄화된다．
이어서，제 1 내지 제 4의 실시형태와 동일한 방법에 따라 레지스트막(감광성 수지)을 이용하여，스토퍼 마스크층(94)의 전극 패드(93) 윗쪽에 있는 부분이 제거되어，스토퍼 마스크층(94)에 개구(94a)가 형성된다．개구(94a)의 폭은 예를 들면，전극 패드(93)의 폭보다 좁고 패시베이션막(도시하지 않음)으로부터의 전극 패드(93)의 노출폭보다는 넓게 되지만，이것으로 한정된 것은 아니다．개구(94a) 형성 후 레지스트막은 제거된다．이 상태가 도 25(a)에 나타나 있다．
계속해서，예를 들면，스크린 인쇄용 등으로 사용된 스퀴즈를 이용하여 열 경화형 도전성 페이스트(91)가 개구(94a) 안에 충전되는 동시에 개구(94a) 밖의 도전성 페이스트(91)가 제거된다. 이에 의해，스토퍼 마스크층(94)의 표면과 도전성 페이스트(91)의 표면이 거의 일치하게 된다．이 상태가 도 25(b)에 나타나 있다．
도전성 페이스트(91)의 점도가 충분히 낮은 경우는，이 공정을 스핀 코트에 의하여 실시해도 좋다．어떤 경우에도，내용제성을 갖는 스토퍼 마스크층(94)은 도전성 페이스트(91)에 포함된 용제에 의하여，변질되거나 용해하거나 하지 않는다.
그 후，이상의 공정을 거친 웨이퍼 W가 가열되고 도전성 페이스트(91)는 경화하여 돌기 전극(97)으로 된다．이 때，용제의 증발을 수반하는 도전성 페이스트(91)의 경화 수축에 의하여，돌기 전극(97) 위에 홈부(91a)가 형성된다 ( 도 25(c)참조)．스토퍼 마스크층(94)이 충분히 높은 탄성률이나 강성율을 갖고 있으므로, 도전성 페이스트의 경화 수축에 수반하여 개구(94a)의 형상이 변형하지는 않는다.
따라서, 돌기 전극(97)의 측면은 개구(94a)의 초기 형상에 따른 형상으로 된다．그리고，제 1 내지 제 3의 실시형태의 변형예에 관한 제조방법과 동양의 방법에 의하여，돌기 전극(97)의 선단에，주석，인듐 합금 등의 저융점 금속으로된 저융점 금속층(96)이 형성된다．저융점 금속층(96)의 형성은 저융점 금속을 포함한 열 경화형 도전성 페이스트를 도포하고 경화하는 것에 따라도 좋다．홈부(91a) 밖에 형성된 저융점 금속층(96)은 CMP에 의하여 제거되고，저융점 금속층(96)이 홈부(91a) 안에만 존재하는 상태가 된다．이 상태가 도 25(d)에 나타나 있다．
그 후，에칭에 의하여 스토퍼 마스크층(94)이 제거되고，돌기 전극(97)은 웨이퍼 W(전극 패드(93))의 표면에 돌출한 상태로 된다．또한，웨이퍼 W가 반도체 기판(98)의 개편으로 절단되어 도 24에 나타내는 반도체 장치(90)가 얻어진다.
스토퍼 마스크층(94)이 절연체로 될 때는 저융점 금속층(96)의 형성 후 스토퍼 마스터층(94)을 일정한 두께만 제거하고，잔부를 보호막으로 하여도 좋다．
본 제조방법에서는，웨이퍼 W를 가열하고 도전성 페이스트(91)을 경화시키는 것만으로도 용이하게 홈부(91a)를 형성할 수 있다．이에 의해，돌기 전극(97)(도전성 페이스트의 경화물)의 선단에 용이하게 저융점 금속층(96)을 형성할 수 있다．
이 발명의 실시형태에 대한 설명은 상기와 같으나，이 발명은 돌기 전극(7), (27), (47), (67), (77), (87), (97) (금속막(6), (26), (46), (66)，스토퍼 마스크층(4), (24), (44), (64), (74), (84), (94)) 등의 재질，금속막(6), (26), (46), (66)의 형성 방법，배리어 메탈층(41), (61) 형성의 유무，확산 방지막(69) 형성의 유무，저융점 금속층 형성의 유무 등을 임의로 조합하여 실시하는 것이 가능하다．
본 발명의 실시형태에 관하여 상세히 설명했지만，이들은 본 발명의 기술적 내용을 명확하게 하기 위한 구체적인 예에 지나지 않고，본 발명은 이러한 구체적인 예로 한정하여 해석되는 것이 당연하지 않으며 본 발명의 사상 및 범위는 첨부된 청구범위에 의해서만 한정된다．
이 출원은 2002년 11월 21일에 일본 특허청에 제출된 특원 2002-338480호에 대응하며, 출원의 모든 개시는 여기에 인용에 의하여 포함되는 것으로 한다．
상술한 바와 같은 본 발명에 따른 제조방법에 의하여, 반도체 기판 상에 좁은 피치로 배치된 전극을 갖는 반도체 장치를 제조할 수 있다. 또한 돌기 전극을 구성하는 금속재료의 선택의 폭이 넓은 반도체 장치도 제조할 수 있다.

Claims (34)

  1. 삭제
  2. 삭제
  3. 반도체 기판 상에，절연체로 이루어지고 소정의 위치에 개구를 갖는 스토퍼 마스크층을 형성하는 공정과，
    상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하여 해당 금속으로 이루어진 돌기 전극을 형성하는 금속재료 공급 공정과，
    상기 금속재료 공급 공정 후에，상기 스토퍼 마스크층을 표면에서 제거하여상기 돌기 전극을 표면으로부터 돌출시키는 공정을 포함하고，
    상기 스토퍼 마스크층은 감광성을 갖는 단일의 재료로 이루어지고，상기 스토퍼 마스크층을 형성하는 공정이 상기 스토퍼 마스크층을 소정의 패턴으로 된 마스크를 이용하여 노광한 후 현상하는 것에 의하여 상기 개구를 형성하는 공정을 포함하며,
    상기 스토퍼 마스크층은 상기 돌기 전극 형성시에 1.5 GPa 이상의 탄성률을 갖는 재료로 구성되는 반도체 장치의 제조방법．
  4. 삭제
  5. 제3항에 있어서,
    상기 금속재료 공급 공정이 화학증착법 또는 스퍼터법에 의하여 상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하는 공정을 포함하는 반도체 장치의 제조방법．
  6. 제3항에 있어서,
    상기 금속재료 공급 공정이 전해 도금법에 의하여 상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하는 공정을 포함하는 반도체 장치의 제조방법．
  7. 제3항에 있어서,
    상기 금속재료 공급 공정이 무전해 도금법에 의하여 상기 스토퍼 마스크층의 개구 내에 금속재료를 공급하는 공정을 포함하는 반도체 장치의 제조방법．
  8. 제3항에 있어서,
    상기 스토퍼 마스크층을 형성하는 공정 전에，상기 반도체 기판상에 금속 박막을 형성하는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  9. 제3항에 있어서,
    상기 스토퍼 마스크층을 형성하는 공정이 상기 스토퍼 마스크층 위에 에칭용 개구를 갖는 레지스트막을 형성하는 공정과，상기 에칭용 개구를 이용하여 상기 스토퍼 마스크층을 에칭하는 것에 의하여 상기 개구를 형성하는 공정을 포함하는 반도체 장치의 제조방법．
  10. 삭제
  11. 제3항에 있어서,
    상기 스토퍼 마스크층을 형성하는 공정 후，상기 금속재료 공급 공정 전에 상기 스토퍼 마스크층의 노출 표면에 원자의 확산을 방지하기 위한 확산 방지막을 형성하는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  12. 제3항에 있어서,
    상기 금속재료 공급 공정 전에，상기 개구 내에 금속 박막을 형성하는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  13. 제3항에 있어서,
    상기 금속재료 공급 공정이 상기 개구 내를 상기 금속재료로 채우는 공정을 포함하고,
    상기 금속재료 공급 공정 후, 연마에 의하여 상기 스토퍼 마스크층의 표면 및 상기 개구 내의 상기 금속재료의 표면을 연속한 평탄면으로 하는 평탄화 공정을 추가로 포함하는 반도체 장치의 제조방법．
  14. 제13항에 있어서,
    상기 스토퍼 마스크층을 형성하는 공정이 상기 스토퍼 마스크층의 위에 에칭용 개구를 갖는 레지스트막을 형성하는 공정과，상기 에칭용 개구를 이용하여 상기 스토퍼 마스크층을 에칭하는 것에 의하여 상기 개구를 형성하는 공정을 포함하고,
    상기 금속재료 공급 공정이 상기 레지스트막의 에칭용 개구를 이용하여 상기 스토퍼 마스크층의 개구 내에 상기 금속재료를 공급하는 공정을 포함하는 반도체 장치의 제조방법．
  15. 제13항에 있어서,
    상기 평탄화 공정 후，상기 개구 내에 존재하는 상기 금속재료의 일부를 제거하고，상기 금속 재료의 위에 홈부(凹部)를 형성하는 공정과,
    상기 홈부 내를 포함하는 영역에 상기 돌기 전극보다 고상선(固相線) 온도가 낮은 저융점 금속으로 이루어진 저융점 금속층을 형성하는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  16. 제3항에 있어서,
    상기 금속재료 공급 공정이, 상기 스토퍼 마스크층의 개구가 상기 금속재료에 의하여 완전히 채워지기 전에 상기 금속재료의 공급을 종료하는 것에 의하여 상기 금속재료의 위에 홈부를 확보하는 것이고,
    상기 홈부 내를 포함하는 영역에 상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속으로 이루어진 저융점 금속층을 형성하는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  17. 삭제
  18. 반도체 기판 상에，절연체로 이루어지고 소정의 위치에 개구를 갖는 스토퍼 마스크층을 형성하는 공정과，
    상기 개구 내에 금속재료를 공급하여 해당 금속으로 이루어진 돌기 전극을 형성하는 금속재료 공급 공정과，
    상기 금속재료 공급 공정 후，연마에 의하여 상기 스토퍼 마스크층의 표면 및 상기 금속재료의 표면을 연속한 평탄면으로 하는 평탄화 공정과,
    상기 개구 내에 존재하는 상기 금속재료의 일부를 제거하고 상기 금속재료의 위에 홈부를 형성하는 공정을 포함하고,
    상기 스토퍼 마스크층이 상기 돌기 전극의 고상선 온도보다 낮은 유리 전이 온도를 갖는 반도체 장치의 제조방법．
  19. 제18항에 있어서,
    상기 평탄화 공정 후에，상기 스토퍼 마스크층의 일부를 제거하고 상기 돌기
    전극을 표면으로부터 돌출시키는 공정을 추가로 포함하는 반도체 장치의 제조방법.
  20. 삭제
  21. 제18항에 있어서,
    상기 홈부를 포함하는 영역에 상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속으로 이루어진 저융점 금속층을 형성하는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  22. 제18항 또는 제19항에 있어서,
    상기 금속재료 공급 공정에 의해 얻어진 돌기 전극의 선단(先端)에 상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속으로 이루어진 저융점 금속층을 형성하는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  23. 제22항에 있어서,
    상기 평탄화 공정 후，상기 저융점 금속층을 형성하는 공정 전에 상기 개구 내에 존재하는 상기 금속재료의 일부를 제거하여 상기 금속재료의 위에 홈부를 형성하는 공정을 추가로 포함하고,
    상기 저융점 금속층을 형성하는 공정이, 상기 홈부를 포함하는 영역에 상기 저융점 금속층을 형성하는 공정을 포함하는 반도체 장치의 제조방법．
  24. 제22항에 있어서,
    상기 저융점 금속층을 형성하는 공정 후에，상기 스토퍼 마스크층의 일부를 제거하여 상기 저융점 금속층 및 상기 돌기 전극을 표면으로부터 돌출시키는 공정을 추가로 포함하는 반도체 장치의 제조방법．
  25. 삭제
  26. 반도체 기판의 한쪽 표면에 형성되고，기능 소자를 포함하는 활성층과,
    상기 활성층의 소정의 기능 소자에 전기접속된 금속으로 이루어진 돌기 전극과，
    상기 활성층을 덮고, 상기 돌기 전극의 적어도 절반을 매몰하고, 또한 상기 돌기 전극의 선단을 노출시키도록 형성된 절연체로 이루어지는 보호막을 포함하며, 제3항의 제조 방법에 의해 제조되는 반도체 장치.
  27. 제26항에 있어서,
    상기 돌기 전극이, 일정한 폭을 가지고 상기 반도체 기판에 수직으로 뻗어있는 반도체 장치.
  28. 제26항에 있어서,
    상기 보호막이 산화규소 또는 질화규소로 이루어지는 반도체 장치.
  29. 제26항에 있어서,
    상기 보호막이 감광성을 가지는 재료로 이루어지는 반도체 장치.
  30. 제26항에 있어서,
    상기 돌기 전극의 선단에 형성되고, 상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속층을 추가로 포함하는 반도체 장치.
  31. 삭제
  32. 반도체 기판의 한쪽 표면에 형성되고, 기능 소자를 포함하는 활성층과,
    상기 활성층의 소정의 기능 소자에 전기접속된 돌기 전극과，
    상기 활성층을 덮고, 상기 돌기 전극의 선단을 노출시키도록 형성되고, 상기 돌기 전극의 고상선 온도보다 낮은 유리 전이온도를 가지는 절연체로 이루어지는 스토퍼 마스크층을 포함하며, 제18항의 제조 방법에 의해 제조되는 반도체 장치.
  33. 제32항에 있어서,
    상기 돌기 전극의 선단에 형성된 저융점 금속층을 추가로 포함하는 반도체 장치.
  34. 제32항 또는 제33항에 있어서,
    상기 돌기 전극의 선단면과 상기 스토퍼 마스크층의 표면이 동일면을 이루는 반도체 장치.
KR1020030082683A 2002-11-21 2003-11-20 반도체 장치의 제조방법 및 반도체 장치 KR101120128B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00338480 2002-11-21
JP2002338480A JP3851607B2 (ja) 2002-11-21 2002-11-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20040045330A KR20040045330A (ko) 2004-06-01
KR101120128B1 true KR101120128B1 (ko) 2012-02-22

Family

ID=32321894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030082683A KR101120128B1 (ko) 2002-11-21 2003-11-20 반도체 장치의 제조방법 및 반도체 장치

Country Status (5)

Country Link
US (2) US7235428B2 (ko)
JP (1) JP3851607B2 (ko)
KR (1) KR101120128B1 (ko)
CN (1) CN100437951C (ko)
TW (1) TWI329360B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
JP3851607B2 (ja) 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法
US20050136648A1 (en) * 2003-12-23 2005-06-23 Mariah Sharma Method and system for forming a contact in a thin-film device
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US8349086B2 (en) 2004-07-30 2013-01-08 United Technologies Corporation Non-stick masking fixtures and methods of preparing same
EP2054932A2 (en) * 2006-08-17 2009-05-06 Nxp B.V. Semiconductor component and assembly with projecting electrode
KR100821476B1 (ko) * 2006-12-26 2008-04-11 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
TWI349358B (en) * 2007-06-08 2011-09-21 Advanced Semiconductor Eng Device having high aspect ratio via in low dielectric material and method for manufacturing the same
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
JP5263918B2 (ja) * 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
US7947545B2 (en) 2007-10-31 2011-05-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for producing a transistor gate with sub-photolithographic dimensions
US20090212436A1 (en) * 2008-02-27 2009-08-27 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same
CN102484080B (zh) 2009-06-18 2015-07-22 罗姆股份有限公司 半导体装置
JP2011009363A (ja) 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法並びにこれを用いた複合回路装置
US8093106B2 (en) * 2009-09-23 2012-01-10 Chipmos Technologies Inc. Method for manufacturing packaging structure
KR101148392B1 (ko) * 2010-07-13 2012-05-21 삼성전기주식회사 반도체 패키지 기판의 제조방법
JP5800674B2 (ja) 2011-10-25 2015-10-28 日本特殊陶業株式会社 配線基板及びその製造方法
JP5325349B1 (ja) * 2011-11-22 2013-10-23 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
EP2831905A1 (de) * 2012-03-30 2015-02-04 MSG Lithoglas GmbH Halbleitervorrichtung und verfahren zur herstellung einer glasartigen schicht
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US10051741B2 (en) 2013-11-06 2018-08-14 Qualcomm Incorporated Embedded layered inductor
US9875980B2 (en) * 2014-05-23 2018-01-23 Amkor Technology, Inc. Copper pillar sidewall protection
JP6230971B2 (ja) * 2014-08-05 2017-11-15 日本特殊陶業株式会社 配線基板の製造方法
US20170309565A1 (en) * 2016-04-25 2017-10-26 Infineon Technologies Ag Method of manufacturing semiconductor devices
US10319695B2 (en) 2017-06-29 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and bump formation process
CN110120351A (zh) * 2019-04-02 2019-08-13 福建省福联集成电路有限公司 一种金属柱制作方法及半导体器件
JP2022014750A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法
US11990421B2 (en) * 2022-01-19 2024-05-21 STATS ChipPAC Pte. Ltd. Semiconductor device with compartment shield formed from metal bars and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100221654B1 (ko) 1996-12-06 1999-09-15 윤종용 스크린 프린팅을 이용한 금속 범프의 제조 방법
JP2001223232A (ja) 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100344929B1 (ko) 1998-07-16 2002-07-19 가부시끼가이샤 도시바 반도체장치의 제조방법
JP2002299361A (ja) 2001-03-28 2002-10-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251642A (ja) * 1988-03-31 1989-10-06 Nec Corp 半導体装置の製造方法
JPH0745662A (ja) 1993-07-30 1995-02-14 Hitachi Ltd メタルマスクの接着構造
JP3352352B2 (ja) 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
JPH1126466A (ja) 1997-07-09 1999-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH11284005A (ja) 1998-01-30 1999-10-15 Toshiba Corp バンプアレイの形成方法および接続方法
JP4067643B2 (ja) * 1998-06-23 2008-03-26 沖電気工業株式会社 半導体装置の製造方法及び半導体装置を製造するための製造装置
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
JP2000294585A (ja) 1999-04-01 2000-10-20 Nec Corp バンプ構造及びその形成方法
JP4196481B2 (ja) 1999-05-28 2008-12-17 ソニー株式会社 半導体装置の製造方法
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
JP2002093811A (ja) * 2000-09-11 2002-03-29 Sony Corp 電極および半導体装置の製造方法
US6713880B2 (en) * 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP3851607B2 (ja) 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100221654B1 (ko) 1996-12-06 1999-09-15 윤종용 스크린 프린팅을 이용한 금속 범프의 제조 방법
KR100344929B1 (ko) 1998-07-16 2002-07-19 가부시끼가이샤 도시바 반도체장치의 제조방법
JP2001223232A (ja) 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002299361A (ja) 2001-03-28 2002-10-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
CN100437951C (zh) 2008-11-26
US7235428B2 (en) 2007-06-26
KR20040045330A (ko) 2004-06-01
JP3851607B2 (ja) 2006-11-29
JP2004172491A (ja) 2004-06-17
CN1503337A (zh) 2004-06-09
US8089163B2 (en) 2012-01-03
US20040102037A1 (en) 2004-05-27
TWI329360B (en) 2010-08-21
TW200417016A (en) 2004-09-01
US20060194367A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
KR101120128B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
US7632719B2 (en) Wafer-level chip scale package and method for fabricating and using the same
US7659632B2 (en) Solder bump structure and method of manufacturing same
US6780673B2 (en) Method of forming a semiconductor device package using a plate layer surrounding contact pads
US7808114B2 (en) Circuit device and method of manufacturing thereof
US6586273B2 (en) Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
CN103534794A (zh) 具有带嵌入线和金属界定焊盘的衬底的器件封装
KR100451593B1 (ko) 반도체장치 및 그의 제조방법
JP2009088254A (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
KR20010009429A (ko) 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US9437544B2 (en) Semiconductor device
JPS62173740A (ja) 半導体装置及びその製造方法
US20090305494A1 (en) Bump structure for a semiconductor device and method of manufacture
US9159685B2 (en) Conductive structure and method for forming the same
US6720243B2 (en) Bump fabrication method
US20020195696A1 (en) Packaging substrate for electronic elements and electronic device having packaged structure
US6943059B2 (en) Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate
CN220526906U (zh) 接合结构以及半导体结构
US11444045B2 (en) Bonding structures of semiconductor devices
JP4754763B2 (ja) 半導体装置
JPH1126466A (ja) 半導体装置の製造方法
JP3515013B2 (ja) 半導体装置及びその製造方法
KR20010062919A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee