CN1575627A - 配线板用板材及其制造方法、多层板及其制造方法 - Google Patents

配线板用板材及其制造方法、多层板及其制造方法 Download PDF

Info

Publication number
CN1575627A
CN1575627A CNA028210611A CN02821061A CN1575627A CN 1575627 A CN1575627 A CN 1575627A CN A028210611 A CNA028210611 A CN A028210611A CN 02821061 A CN02821061 A CN 02821061A CN 1575627 A CN1575627 A CN 1575627A
Authority
CN
China
Prior art keywords
conductor circuit
resin bed
hole
wiring board
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028210611A
Other languages
English (en)
Other versions
CN100442955C (zh
Inventor
大三·马场
直仁·福家
辰雄·平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1575627A publication Critical patent/CN1575627A/zh
Application granted granted Critical
Publication of CN100442955C publication Critical patent/CN100442955C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供配线板用板材及其制造方法，该配线板用板材通过在绝缘层(4)内搭载电气部件(10)，可以增大电气部件的搭载量、实现配线板的小型化的同时，可靠性高，而且可以无须经过烦杂的制造工序而制作配线板。进一步，提供多层板及其制造方法，该方法通过以这样的配线板用板材制作、以一揽子成型进行多层化，在解消多层的各层中的成型时的热经历的不同的同时，可以简化制造工序，同时，可以实现由于导体电路的细微化·高密度化而带来的小型化和可靠性的提高。

Description

配线板用板材及其制造方法、多层板及其制造方法
技术领域
本发明涉及用于制造配线板的配线板用板材及其制造方法，以及由该配线板用板材制造的多层板及其制造方法。
背景技术
近年，伴随着电子器械的高性能化、小型薄型化的需求，要求半导体的高集成化、配线距离的缩短化、配线板的小型化。在这样的配线板上，作为电气部件，安装有半导体装置、对偶管、片状电容、片状电感等片状的电气部件。
但是，由于这样的电气部件只能安装在配线板的外层的导体电路上，因此，电气部件对配线板的安装量是有极限的，另外，该电气部件设置成从配线板的表面突出，因此，成为妨碍配线板小型化的因素。另外，在电气部件的安装位置仅限于配线板的最外层的场合，配线设计的自由度降低。
这样的问题，伴随着配线板的多层化而更加突出。即，越使配线板多层化，配线量越大，但是，由于电气部件只能安装在外层，电气部件对配线量的安装量变小，因此，由于配线板的多层化而带来的小型化由于搭载的电气部件量而受到限制。
另外，已往，如特开平11-126978号公报所公开的，提出在绝缘层上设空隙，将半导体元件等安装在该空隙中，进一步，依次层叠成型由感光性树脂组成的绝缘层和配线电路而制作多层配线基板。通过该方式的话，可以在绝缘层内安装电气部件，在某种程度上可以实现电气部件的安装量增加、配线板的小型化、配线的自由度提高，但是，在空隙的内面和电气部件之间产生间隙，空气被封闭在该间隙内，在受热而引起的负荷时，由于空隙内的空气的热膨胀，有可能发生绝缘层的破裂或电气部件的破损、断线等，另外，由于必须根据电气部件的尺寸或搭载量在绝缘层上形成空隙，所以制造工序极其烦杂。另外，在制作多层板的场合，由于必须依次层叠成型绝缘层和导体电路，所以，必须反复进行绝缘层的形成和导体电路的形成，因此，在多层板的制造中需要非常烦杂工序和大量的时间。另外，每形成一层绝缘层和导体电路，就必须进行用于使绝缘层硬化成型的加热，因此，形成的各层的导体电路具有各不相同的热经历，各导体电路模型的收缩率不同，必须对其进行补正。另外，在导体电路模型上形成绝缘层时，通过在绝缘层成型时绝缘型树脂熔融后硬化，将导体电路埋在绝缘层中，但是，配线板越多层化，将导体电路埋入绝缘层时发生的凹凸的幅度越大，在绝缘层形成时不能完全吸收导体电路的凹凸，因而，有可能在绝缘层上形成由于厚度过剩而变薄的位置等，降低绝缘信赖性。
进一步，利用现有的方法不能形成焊盘连接柱或柱连接柱等的连接构造，导体电路的高密度化有极限，基板面积的小型化有极限，还存在信号路径不能缩短的问题。
另外，通过将部件插入绝缘层，该绝缘层中的柱的长度极长，产生柱的导通电阻信赖性降低的大课题。
这样，在现有的方法中，存在高效埋入部件、吸收电路的凹凸、及在安装部件时连接的信赖性和安装性的课题。
发明内容
本发明是鉴于上述各点而做出的，目的在于提供一种配线板用板材及其制造方法，该配线板用板材通过将电气部件搭载在绝缘层内来增大电气部件的搭载量以使配线板小型化的同时可以提高信赖性，而且无须经过烦杂的制造工序而制造配线板。本发明的目的还在于提供一种利用上述配线板用板材制造的多层板及其制造方法，该多层板通过将电气部件搭载在绝缘层内来增大电气部件的搭载量以使配线板小型化的同时可以提高信赖性，进一步，通过一揽子成型来进行多层化，可以在解消多层的各层中的成型时的热经历的不同的同时，简化制造工序，进一步可以实现由于导体电路的细微化/高密度化而带来的小型化和信赖性的提高。
本发明的配线板用板材的制造方法的特征在于，如下形成：在B阶段状态的树脂层4的一个平面或者两面层叠在表面设导体电路5的同时对该导体电路5安装或者印刷形成电气部件10的复制用基材6，其中，导体电路5及电气部件10与树脂层4对向，同时，将导体电路5及电气部件10埋设在树脂层4内，将复制用基材6从树脂层4剥离的同时使导体电路5残留在树脂层4侧，将导体电路5复制到树脂层4，树脂层4的外部表面和导体电路5的露出面成为一个平面。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，利用复制用基材6仅在树脂层4的一个平面复制导体电路5，树脂层4的外表面与导体电路5的露出面成为一个平面，同时，在树脂层4的另一个平面层叠金属箔9或者带树脂的金属箔17并使其一体化。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，在复制用基材6的表面设导体电路5的同时安装电气部件10中，使用不锈钢基材作为复制用基材6，在复制用基材6的表面形成保护层后，通过实施电镀处理设导体电路5，安装或者印刷形成电气部件10，在电气部件10的安装面侧填充填充物(under fill)。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，在复制导体电路5后的树脂层4的一个平面或者两面层叠保护膜12，形成贯通树脂层4、导体电路5及保护膜12的贯通孔3，通过从保护膜12的外部侧面涂敷导电性胶8向贯通孔3内填充导电性胶8后，从树脂层4剥离保护膜12，形成导电性胶8从贯通孔3向外部突出。
另外，本发明的配线板用板材的制造方法，其特征在于，在通过所述的配线板用板材的制造方法得到的只在一个平面形成导体电路的配线板用板材1的与形成导体电路5的面相对一侧的面上层叠金属箔9并使其一体化，或者使导体电路与树脂层对向地层叠设电路的复制用基材并使其一体化。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，在一个平面或者两面复制导体电路5后的树脂层4的一个平面或两面，层叠保护膜12，形成贯通树脂层4、导体电路5及保护膜12的贯通孔3，在贯通孔3的内部侧面实施孔电镀18，通过从保护膜12的外面侧涂敷树脂胶20或者导电性胶8向贯通孔3内填充树脂胶20或者导电性胶8之后，从树脂层4剥离保护膜12。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，使用厚度为50～150微米而且实施过表面粗糙化处理以使形成导体电路5的面的表面粗糙度Ra成为2微米以下的不锈钢基材作为复制用基材6。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，以含有从二氧化硅、氧化铝、氮化铝、氮化硼、氧化钛、硼酸铝及氧化镁中选择的至少一种无机填充物的同时该无机填充物的最大粒径为10微米以下的树脂组成物形成树脂层4。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，以无机填充物的含有量为70～95重量％而且含有耦合剂及分散剂中的至少一方的树脂组成物形成树脂层4。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，以通过使无纺布含浸树脂组成物并干燥而得到的树脂板4a形成树脂层4。
另外，本发明的配线板用板材的制造方法，其特征在于，在上述的配线板用板材的制造方法中，使成型后的树脂层4维持在B阶段状态。
本发明的配线板用板材，其特征在于，通过上述的配线板用板材的制造方法制造而成。
本发明的多层板的制造方法，其特征在于，一体层叠成型上述的多枚配线板用板材1。
另外，本发明的多层板的制造方法，其特征在于，一体层叠成型上述的至少一枚配线板用板材1和至少一枚具有B及/或C状态的树脂层4的同时在内部没有埋设电气部件10的板材13。
另外，本发明的多层板的制造方法，其特征在于，在上述的多层板的制造方法中，一体层叠并配置上述的至少一枚配线板用板材1和至少一枚具有B及/或C状态的树脂层的同时在内部没有埋设电气部件10的板材13，在该状态下，一揽子成型。
另外，本发明的多层板的制造方法，其特征在于，在上述的多层板的制造方法中，使用上述的至少一枚配线板用板材1，通过普通叠置法进行多层化和柱孔形成。
另外，本发明的多层板的制造方法，其特征在于，在上述的多层板的制造方法中，形成贯通层叠一体化后的层叠体的贯通孔19，在该贯通孔19的内部侧面实施孔电镀18，之后，在该贯通孔19内填充树脂胶20或者导电性胶8。
进一步，本发明的多层板，其特征在于，通过上述的多层板的制造方法制造而成。
附图说明
图1A-C是表示配线板用板材的制造工序的一例的剖面图。
图2A-C是表示配线板用板材的制造工序的其他例的剖面图。
图3A-D是表示配线板用板材的制造工序的进一步其他例的剖面图。
图4A-C是表示配线板用板材的制造工序的进一步其他例的剖面图。
图5A-D是表示配线板用板材的制造工序的进一步其他例的剖面图。
图6A、B是表示配线板用板材的制造工序的进一步其他例的剖面图。
图7A、B是表示配线板用板材的制造工序的进一步其他例的剖面图。
图8A-C是表示配线板用板材的制造工序的进一步其他例的剖面图。
图9A-C是表示配线板用板材的制造工序的进一步其他例的剖面图。
图10A-D是表示配线板用板材的制造工序的进一步其他例的剖面图。
图11A-C是表示配线板用板材的制造工序的进一步其他例的剖面图。
图12A是表示在复制用基材上形成导体电路的样子的剖面图，B是表示进一步在导体电路中安装电气部件的样子的剖面图。
图13A是表示在复制用基材上形成导体电路的样子的其它例的平面图，B是A的剖面图。
图14A、B是表示树脂板的成型工序的剖面图。
图15A-D表示具有填充导电性材料的贯通孔的树脂层的成型工序的剖面图。
图16A-C是表示板材的制造工序的一例的剖面图。
图17A-C是表示板材的制造工序的其它例的剖面图。
图18A、B是表示板材的制造工序的进一步其它例的剖面图。
图19A-C是表示板材的制造工序的进一步其它例的剖面图。
图20A-E是表示板材的制造工序的进一步其它例的剖面图。
图21A-C是表示接续图20所示的工序的工序的剖面图。
图22A-C是表示多层板的制造工序的一例的剖面图。
图23A-C是表示多层板的制造工序的其它例的剖面图。
图24A、B是表示多层板的制造工序的进一步其它例的剖面图。
图25A、B是表示多层板的制造工序的进一步其它例的剖面图。
图26A、B是表示多层板的制造工序的进一步其它例的剖面图。
图27A-C是表示多层板的制造工序的进一步其它例的剖面图。
图28A-C是表示多层板的制造工序的进一步其它例的剖面图。
图29A-C是表示多层板的制造工序的进一步其它例的剖面图。
图30A、B是表示多层板的制造工序的进一步其它例的剖面图。
图31A-C是表示多层板的制造工序的进一步其它例的剖面图。
图32A-C是表示多层板的制造工序的进一步其它例的剖面图。
图33A-D是表示多层板的制造工序的进一步其它例的剖面图。
符号说明
1    配线板用板材
3    贯通孔
4    树脂层
5    导体电路
5a   接地层
6    复制用基材
7    载体基材
8    导电性胶
9    金属箔
10   电气部件
11   多层板
12   保护胶片
13   板材
17   带树脂的金属箔
18   孔电镀
19   贯通孔
20   树脂胶
具体实施方式
以下说明本发明的实施方式。
通过将设于复制用基材6的导体电路5复制到B阶段状态的树脂层4上的同时，将安装在该导体电路5的电气部件10埋设在树脂层4内而制作配线板用板材1。
将在复制用基材6的一个平面设导体电路5的样子表示在图12A中。将导体电路5形成于复制用基材6上的方法没有特别限定，可以在将铜箔等金属箔粘贴在复制用基材6上后，实施蚀刻处理而形成导体电路5，但是，特别是通过电解铜电镀等进行的模型电镀进行导体电路5的形成的话，可以容易地形成细微的导体电路5，而且两面容易形成平滑的导体电路5，可以降低最终得到的配线板的高频损失，提高高频的可靠性。该导体电路5最好形成厚度5～35微米。
在通过电镀处理进行的导体电路的形成时，例如，在复制用基材的表面形成电镀保护膜后，通过实施电镀处理将导体电路设在复制用基材上后，通过剥离电镀保护膜来进行。
电镀保护膜的形成可以通过使用感光性的干胶片或保护膜墨水的一般方法进行。另外，通过电镀处理进行的导体电路的形成可以通过一般的方法形成由铜、镍、金组成的电镀贴膜而进行。
在通过电镀处理形成这样的导体电路5的场合，为了提高后述的导体电路5复制时的树脂层4或绝缘层16与导体电路5的密接性，最好以无损高频特性的程度实施表面处理。作为这样的表面处理，可以举出例如：通过黑化处理、铝阳极化处理等进行的表面粗糙化处理。
如图12B所示，在设于这样的复制用基材6上的导体电路5中，在其设定位置安装有电气部件10。作为这样的电气部件10，可以安装如片状电阻、片状电容、片状电感等无源部件，这时片状部件可以通过焊锡14与导体电路5连接而安装。另外，作为电气部件10，可以安装如硅裸芯片等的半导体裸芯片那样的有源部件，在这种场合，可以通过焊锡与导体电路5连接，填充填充物(under fill)并使其硬化而安装。作为充填物可以使用由一般采用的环氧树脂组成物等组成的物质。
另外，电气部件10的安装不限于通过焊锡14进行，可以使用导电性胶安装，但是，通过焊锡14进行的连接的安装信赖性高。
另外，在安装电气部件10时，可以在形成导体电路5的复制用基材6上的规定位置，印刷成型电阻元件及电容元件的至少一方作为电气部件10。例如，在印刷成型电阻元件(印刷电阻)的场合，在印刷在热硬化性树脂中混入金属粉的胶状的电阻材料后，通过加热，可以形成高容量的元件。另外，在印刷成型电容元件的场合，在印刷在热硬化性树脂中混入钛酸钡作为高介电常数填充物的胶状的介电材料后，通过加热，可以形成高容量的元件。特别是通过烧灼使胶的树脂成分挥发掉形成陶瓷状，可以形成更高的介电元件。
在印刷成型这样的电气部件10的场合，可以形成非常薄的元件而实现薄型化。另外，由于不焊锡安装电气部件，所以可以通过配线板加工的已有设备进行加工。
另外，对于印刷成型的电气部件，通过激光进行的微调等进行电容值或电阻值的调整，但是，在这种场合，在直接印刷成型在FR-4型等的配线板上的场合，有可能产生由于加热而引起的基板的破损或由于热收缩、热老化等引起的基板的可靠性降低等坏影响。对此，可以在复制用基材6上印刷成型电气部件10后，在将电气部件10安装在复制用基材6上的状态下，实施激光加工，可以不必考虑基底的破损或由于加热而对配线板板材带来的坏影响来进行加工。
上述的导体电路5形成为在复制用基材6和导体电路5之间的密接强度(剥离强度)较适宜为0.098～1.96mN/cm(10～200gf/cm)，更好是0.294～0.882mN/cm(30～90gf/cm)，这样的话，在复制用基材6和导体电路5之间可以得到充分的密接性的同时，在将导体电路5复制到树脂层4或绝缘层16上时，复制用基材6从导体电路5的剥离性得到提高。另外，在利用焊锡14进行连接的场合，复制用基材6的耐热性高，而且，在通过焊锡14进行的连接时接受加热的场合，可以防止导体电路5从复制用基材6剥离，通过焊锡14进行的安装容易进行，在电气部件10和导体电路5之间可以得到高的连接可靠性。该密接强度过小的话，导体电路5和复制用基材6之间的密接性变得不充分，另外，该密接强度过大的话，在将导体电路5从复制用基材6复制到树脂层4时，有可能导体电路5和复制用基材6有可能不能完全剥离。
作为上述的复制用基材6，最好使用金属基材，特别是，如果使用不锈钢基材的话，由于不锈钢与铜等金属构成的导体电路5或树脂层4的密接性低，所以，在导体电路5的复制时，从树脂层4及导体电路5的剥离性变高，可以容易地将导体电路5复制到树脂层4上。作为不锈钢基材，SUS304、SUS301较适宜，特别是SUS301从电镀的密接性方面考虑更佳。
在使用不锈钢基材的场合，厚度为50～200微米较适宜，特别是如果在100微米左右的话操作性好。即，在使用50～200微米特别是100微米的不锈钢基材的场合，复制用基材6具有高的韧性的同时，具有适度的易弯曲性，在如后述的导体电路5的复制中使复制用基材6从树脂层4剥离时，使复制用基材6弯曲的同时，树脂层4无须弯曲即可容易地将复制用基材6剥离，操作性良好。另外，使用这样的不锈钢基材的话，复制用基材6的韧性高，即使在安装多个电气部件10的场合，操作性也良好，例如，在导体电路5上安装多个电气部件10的场合的向回流炉的搬入、取出等作业容易进行。另外，即使在导体电路5的形成或电气部件10的安装时表面脏了的场合，也可以在导体电路5形成后，或电气部件10安装后，通过脱脂等容易地洗净，可以防止污物复制到树脂层4上而降低可靠性。
在使用这样的不锈钢基材的场合，为了在某种程度上确保通过电镀处理等进行的在复制用基材6上形成导体电路5时的复制用基材6和导体电路5的密接性，以便在焊锡回流加热时导体电路5没有准备地从复制用基材6剥离的同时，在导体电路5的复制时将复制用基材6从树脂层4剥离时，使导体电路5从复制用基材6剥离并且使导体电路5可靠地残留在树脂层4侧，最好对复制用基材6在形成导体电路5的面实施粗糙化处理以调整复制用基材6和导体电路5之间的密接强度，该粗糙化处理通过硝酸和氟酸的混合酸或者氯化亚铁溶液等蚀刻液实施蚀刻处理等化学研磨进行，通过这样的处理，使复制用基材6的表面粗糙度Ra为2微米以下为宜，特别地，使表面粗糙度Ra在0.1～0.5微米更佳。
另外，在形成供电用或者接地用的导体电路5的场合，可以对复制用基材6面状地形成导体电路5，但是，更好是网状地形成导体电路5，这样的话，即使由不锈钢基材等构成的复制用基材6和由铜构成的导体电路5的热膨胀率不同，也可以缓和承受由于热引起的负荷时的热应力，可以防止导体电路5没有准备地从复制用基材6剥离。同样，在由一枚配线板切出小片的场合，最好预先形成小片数目的独立的导体电路。
另一方面，用于形成树脂层4的树脂组成物是含有树脂成分和无机填充物的物质，作为树脂成分，含有热硬化性树脂的同时，根据需要配合硬化剂、硬化促进剂、表面处理剂等。另外，也可以配合用于调整粘度的溶剂。
作为热硬化性树脂，没有特别限定，但是可以举出已知的环氧树脂、苯酚树脂、氰化物(シアネ-ト)树脂等，可以使用这些树脂中的一种或者两种以上。另外，为了付与其不易燃性，除热硬化性树脂以外，还可以添加添加型的阻燃剂，特别是作为热硬化性树脂的一部分或者全部，使用溴化物或者磷变性的物质的话，在维持充分的耐热性或机械强度的同时，可以提高阻燃性。
在配合硬化剂或硬化促进剂的场合，没有特别限定的物质，根据使用的热硬化性树脂选择适宜的物质，配合适当的量。例如，在作为热硬化性树脂配合环氧树脂的场合，作为硬化剂，可以配合如苯酚酚醛树脂或双氰胺树脂等公知的环氧树脂的硬化剂，或者，作为硬化促进剂，可以配合如2-乙基-4-甲基间二氮杂环戊烯或磷酸三苯酯(triphenyl phosphine)等公知的硬化促进剂。
作为表面处理剂，可以配合硅烷系的耦合(coupling)剂或者钛酸盐系耦合剂等适宜的耦合剂或者磷酸酯系分散剂、醚胺系分散剂等的分散剂等。
另外，溶剂最好使用低沸点的溶剂，在这种场合，通过作为混合在树脂组成物中的混合溶剂使用，由树脂组成物形成的干燥后的树脂层4的表面形状良好。作为这样的溶剂，最好使用特别是甲基-乙基甲酮、丙酮等。在使用高沸点溶剂的场合，在干燥时不能充分挥发而留有残余的可能性高，有可能成为硬化树脂层4而形成的绝缘层16的电气绝缘性或机械强度降低的原因。
通过无机填充物大量填充到树脂组成物中，可以降低由树脂组成物形成的树脂层4以及硬化成型该树脂层4而得到的绝缘层16的热膨胀率，可以提高配线板的成型时的与构成导体电路5的金属或电气部件10的热膨胀系数的匹配性。这时，无机充填剂的配合量最好在除去组成物中的溶剂后相对全量的80～95质量％，这样的话，绝缘层16的热膨胀系数成为20ppm/℃以下具有良好的热膨胀系数，与构成导体电路5的金属或电气部件10的热膨胀系数的匹配性进一步良好，在承受由于受热引起的负荷时，可以防止绝缘层16和导体电路1的剥离或电气部件10的破损、断线等不良发生。
作为无机填充物，可以使用氧化铝(Al2O3)、氧化镁(MgO)、氮化硼(BN)、氮化铝(AlN)、二氧化硅(SiO2)、氧化钛(TiO2)、硼酸铝(9Al2O3·2B2O3)等，可以一种单独使用这些物质，或者使两种以上组合使用。由于这些无机填充物热传导性、介电常数、粒度分布、色调的自由度高，所以在使所希望的功能选择性发挥的场合，可以进行适当的粒度设计，容易地进行高填充化，特别是，作为无机填充物使用最大粒径为10微米以下的物质时，可以很好地保持用于形成贯通孔3的激光加工、钻孔加工时的孔形状或磨耗。另外，即使在使树脂板为50微米以下的薄膜的场合，也可以得到良好的外观。
另外，为了使组成物中的无机填充物的分散性提高，最好添加环氧硅烷系耦合剂、钛酸盐系耦合剂等适宜的耦合剂或者磷酸酯系分散剂、醚胺系分散剂等适宜的分散剂等。
另外，为了调整流动性，或者防止树脂层4或为其硬化物的绝缘层的破裂，可以配合苯氧基类树脂等热可塑性树脂。
热硬化性树脂组成物可以通过使用搅拌机将如上述的各成分搅拌成糊膏状并调整至最佳粘度而得到。
作为用于形成树脂层4的载体基材7，可以使用PET胶片等合成胶片，或者也可以使用金属箔。在使用金属箔的场合，为了提高将载体基材7从树脂层4剥离时的剥离性，最好将形成树脂层4的面形成镜面状。作为这样的金属箔，选择在激光加工时能够形成贯通孔3的材质，最好使用压延铜箔、电解铜箔、铝箔、金属合金箔、金属包层箔等。
在该载体基材7的一个平面，形成树脂层4的形成用的树脂板4a。在形成树脂板4a中，首先如图14A所示，在载体基材7的一个平面涂敷上述的树脂组成物，通过加热干燥作为半硬化状态(B阶段状态)在载体基材7的一个平面形成树脂板4a。这时的加热干燥条件根据树脂组成物的组成而不同，但是，最好以130～170℃加热2～10分钟。另外，树脂板4a的厚度最好形成为50～300微米。
那么，如图14B所示，从形成的树脂板4a剥离载体基材7。
另外，作为树脂板4a，也可以使用使无纺布含浸糊膏状的树脂组成物并干燥而形成的板。作为无纺布，可以使用适宜的玻璃无纺布、有机纤维无纺布等。
通过使用如上述的树脂板4a和在表面形成复制用的导体电路5的同时将电气部件10安装在该导体电路5上的复制用基材6，将导体电路5从复制用基材6复制到由树脂板4a形成的树脂层4上，可以得到在两面形成导体电路5的同时将安装在该导体电路5的电气部件10埋设在树脂层4内的配线板用板材1。
将配线板用板材1的制造工序的一例表示在图1中。在此，首先，如图1A所示，将在形成导体电路5的同时将电气部件10安装在该导体电路5中的复制用基材6配制成形成导体电路5的面互相对向，并在其间配置树脂板4a进行层叠。树脂板4a根据电气部件10从导体电路5突出的尺寸配置一枚或者多枚。通过在该状态下进行加热加压成型而使其一体化。
在该成型过程中，首先树脂板4a熔融软化。这时，在层叠多枚树脂板4a的场合，这些树脂板4a成为一体化，或者，由于该熔融软化的树脂板4a流动，形成于复制用基材6的导体电路5及安装在导体电路5上的电气部件10被埋设在由树脂板4a形成的树脂层4中。这时，在电气部件10的下面没有充填填充物(underfill)的场合，以下述条件进行，即，使熔融软化的树脂层4充分流动，在电气部件10和复制用基材6之间也能够充分充填树脂，另外，在成型时的压力必须根据熔融软化时的树脂层4的流动性而设定，例如，在该熔融软化时的流动性高的场合，通过真空层叠可能容易成型，另外，在熔融软化时的流动性小的场合，可以加压到2.94Mpa(30kgf/cm2)左右而成型。另外，为了使电气部件10埋设在树脂层4中，最好从树脂板4a熔融软化的时刻开始徐徐加压。另外，该加热加压最好在减压下或者在真空下进行，这时，空隙不容易混入内部，可以提高可靠性。
接下来，如图1C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此可以得到配线板用板材1(配线板用板材1a)。配线板用板材1a形成为导体电路5露出树脂层4的表面地埋设在树脂层4的两侧的表层，树脂层4的外部表面与导体电路5的露出面成为一个平面，表面没有凹凸地平坦地形成。另外，在树脂层4内，埋设又分别与两面的导体电路5连接的电气部件10。
复制用基材6的剥离可以通过使复制用基材6弯曲的同时从树脂层4的端部剥开而进行。该剥离后的复制用基材6在通过酸洗净等进行的洗净后，可以再次形成导体电路5，在配线板用板材1的制作中利用。
在树脂层4的硬化反应进行的条件下进行上述的加热加压成型的话，可以得到在两面设导体电路5的同时在树脂层4硬化形成的绝缘层内埋设与各导体电路5电气地连接的电气部件10的配线板(两面板)。这时的加热温度根据构成树脂层4的树脂组成物的组成而不同，但是，最好在160～180℃的条件下进行。
另外，在树脂层4维持在B阶段状态的条件下进行上述的加热加压的话，可以将得到的配线板用板材1a在后述的多层板11的制作中利用。这时的成型条件根据构成树脂层4的树脂组成物的组成而不同，但是，最好在100～140℃的温度下进行2～10分钟左右的加热。另外，在将配线板用板材1a作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
图2是表示配线板用板材1的制造工序的其它例子的图，通过使用树脂板4a、和在表面形成复制用的导体电路5的同时安装电气部件10的复制用基材6、以及在表面形成复制用的导体电路5的同时没有安装电气部件10的复制用基材6，将导体电路5从复制用基材6复制到由树脂板4a形成的树脂层4上，形成在两面形成导体电路5的同时将安装在导体电路5的一个平面的电气部件10埋设在树脂层4内的配线板用板材1(配线板用板材1g)。
再次，首先如图2A所示，将在表面形成复制用的导体电路5的同时安装电气部件10的复制用基材6和在表面形成复制用的导体电路5的同时没有安装电气部件10的复制用基材6配置成形成导体电路5的面互相对向的同时，在其之间配置树脂板4a并进行层叠。树脂板4a可以根据电气部件10的尺寸设置一枚或者多枚。在该状态下，通过进行加热加压成型而使其一体化。该加热加压成型可以在与已经叙述的场合同样的条件下进行。
在该成型过程中，树脂板4a熔融软化。这时，在层叠多枚树脂板4a的场合，这些树脂板4a成为一体化，或者，由于该熔融软化的树脂板4a流动，形成于复制用基材6的导体电路5及安装在导体电路5上的电气部件10被埋设在由树脂板4a形成的树脂层4中。
接下来，如图2C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此可以得到配线板用板材1(配线板用板材1g)。配线板用板材1g形成为导体电路5露出树脂层4的表面地埋设在树脂层4的两侧的表层。另外，树脂层4的外部表面与导体电路5的露出面成为一个平面，表面没有凹凸地平坦地形成。另外，在树脂层4内，埋设有与一个平面的导体电路5连接的电气部件10。复制用基材6的剥离可以通过使复制用基材6弯曲的同时从树脂层4的端部剥开而进行。
在树脂层4的硬化反应进行的条件下进行上述的加热加压成型的话，可以得到在一个平面设导体电路5的同时在树脂层4硬化形成的绝缘层内埋设与导体电路5电气地连接的电气部件10的配线板(两面板)。这时的加热温度可以采用与已经叙述的场合同样的条件。
另外，在树脂层4维持在B阶段状态的条件下进行上述的加热加压的话，可以将得到的配线板用板材1g在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1g作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
另外，如图1C、图2C所示，将复制用基材6从树脂层4剥离后，进一步形成充填导电性材料2的贯通孔3，可以得到配线板用板材1(配线板板材1b)。将该工序的一例表示在图3中。
在此，在图1C所示的板材中，首先如图3A所示，在复制导体电路5的树脂层4的一个平面，层叠并配置保护膜12。作为保护膜12，可以使用PET薄膜等合成树脂薄膜，或者也可以使用金属箔。在使用金属箔的场合，为了提高将保护膜12从树脂层4剥离时的剥离性，最好将形成树脂层4的面形成镜面状。作为这样的金属箔，选择在激光加工时能够形成贯通孔3的材质，最好使用压延铜箔、电解铜箔、铝箔、金属合金箔、金属包层箔等，在其表面能够涂敷粘接剂的较适宜。
接下来，如图3B所示，通过激光加工在树脂层4的规定的柱孔的形成位置形成贯通孔3。该贯通孔3贯通树脂层4、保护膜12及树脂层4的两面的导体电路5的规定位置而形成。这时，通过从保护膜12侧照射激光，由于不直接将激光照射在树脂层4或导体电路5上，可以防止激光引起的保护膜12和树脂层4的层之间的剥离。
形成贯通孔3后，如图3C所示，从保护膜12的外侧向贯通孔3内填充导电性材料2。作为该导电性材料2，可以使用导电性胶8，例如，可以使用将银粉或铜粉等导电性粉末混合在热硬化性树脂组成物中的物质。在导电性胶8的充填中，通过在载体基材7的外表面涂敷导电性胶8，从贯通孔3的开口向贯通孔3内填充导电性胶8。这时，通过载体基材7保护导电性胶8不附着在树脂层4的外表面，接下来，在填充导电性胶8后，如图3D所示，通过将外表面附着有导电性胶的保护膜12从树脂层4侧剥离，成为导电性胶8填充在贯通孔3内的同时在树脂层4及导体电路5的外表面没有附着导电性胶8的状态。另外，由于还残留有填充在载体基材7的贯通孔3内的导电性胶8，所以，形成为在贴有保护膜12一侧的面上，导电性胶8从树脂层4的贯通孔3向外部突出的状态。
在此，之所以在将安装有电气部件10的导体电路5复制到树脂层4后，形成填充有导电性材料2的贯通孔3，是因为在将安装有电气部件10的导体电路5复制到树脂层4时，伴随着电气部件10被埋设在树脂层4，树脂层4流动，这时，在形成有贯通孔3的场合，贯通孔3的形状有可能发生很大变形，这样，为了防止柱孔形成用贯通孔3的变形，在将电气部件10埋设在树脂层4内后，形成贯通孔3。
这样形成的配线板用板材1b形成为导体电路5露出树脂层4的表面地埋设在树脂层4的两侧表层，另外，在树脂层4内，埋设有分别与两面的导体电路5连接的电气部件10。进一步，形成有贯通树脂层4和导体电路5的同时填充有导电性胶8的贯通孔3。树脂层4的外部表面与导体电路5的露出面成为一个平面，除去导电性胶8突出在外的话，没有凹凸地平坦地形成该配线板用板材1b的表面。
这样得到的配线板用板材1b可以单独供配线板的制造中使用。在这种场合，可以在树脂层4的硬化反应进行的条件下或者该硬化反应不进行的条件下的任意一种条件下，进行对上述的树脂层4复制安装有电气部件10的导体电路5时的加热加压成型，那么，通过对得到的配线板用板材1b进一步进行加热加压成型，使树脂层4在保持B阶段状态下硬化的同时，使导电性胶8硬化，由此可以得到如下配线板(两面板)，即，在两面设导体电路5的同时，在树脂层4硬化而形成的绝缘层内安装有与各导体电路5电气地连接的电气部件10，进一步，两面的导体电路5通过由贯通孔3内的导电性胶8硬化而形成的柱孔连接在一起。
在该成型过程中，导电性胶8的突出部分由于加压被压入贯通孔3内而紧密地填充在其中，由此提高通过柱孔进行的连接的可靠性。
在树脂层4及导电性胶8维持在B阶段状态的条件下进行对上述树脂层4复制安装有电气部件10的导体电路5时的加热加压成型的话，可以将得到的配线板用板材1b在后述的多层板11的制作中利用。在这种场合，上述的导电性胶8的突出可以提高后述的多层板11中的柱孔15的导电性。另外，在将配线板用板材1b作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
图4是表示配线板用板材1的制造工序的其它例子的图，通过使用树脂板4a、和在表面形成复制用的导体电路5的复制用基材6，通过将导体电路5从复制用基材6复制到由树脂板4a形成的树脂层4上，形成在一个平面形成导体电路5的同时将安装在该导体电路5的电气部件10埋设在树脂层4内的配线板用板材1(配线板用板材1c)。
在此，首先如图4A所示，对形成导体电路5的同时将安装电气部件10安装在该导体电路5的复制用基材6，在形成导体电路5的一个平面配置树脂板4a并进行层叠。树脂板4a可以根据电气部件10的尺寸设置一枚或者多枚。在该状态下，通过进行加热加压成型而使其一体化。该加热加压成型可以在与已经叙述的场合同样的条件下进行。
在该成型过程中，树脂板4a熔融软化。这时，在层叠多枚树脂板4a的场合，这些树脂板4a成为一体化，或者，由于该熔融软化的树脂板4a流动，形成于复制用基材6的导体电路5及安装在导体电路5上的电气部件10被埋设在由树脂板4a形成的树脂层4中。
接下来，如图4C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此可以得到配线板用板材1c。该配线板用板材1c形成为导体电路5露出树脂层4的表面地埋设在树脂层4的一侧的表层。另外，树脂层4的外部表面与导体电路5的露出面成为一个平面，表面没有凹凸地平坦地形成。另外，在树脂层4内，埋设有与一个平面的导体电路5连接的电气部件10。复制用基材6的剥离可以通过使复制用基材6弯曲的同时从树脂层4的端部剥开而进行。
在树脂层4的硬化反应进行的条件下述行上述的加热加压成型的话，可以得到在一个平面设导体电路5的同时在树脂层4硬化而形成的绝缘层内埋设与导体电路5电气地连接的电气部件10的配线板(一个平面板)。这时的加热温度可以采用与已经叙述的场合同样的条件。
在树脂层4维持在B阶段状态的条件下进行上述的加热加压的话，可以将得到的配线板用板材1在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
另外，对于如图4C所示的将安装有电气部件10的导体电路5复制到树脂层4的板，进一步形成充填有导电性材料2的贯通孔3，可以得到配线板用板材1(配线板用板材1d)。将该工序的一例表示在图5中。
在此，首先如图5A所示，在复制有导体电路5的树脂层4的没有形成导体电路5侧的一个平面，层叠并配置保护膜12。作为保护膜12，使用与已经叙述的物质同样的物质。
接下来，如图5B所示，通过激光加工在树脂层4的规定的柱孔形成位置形成贯通孔3。该贯通孔3贯通树脂层4、保护膜12及树脂层4的一个平面的导体电路5的规定位置而形成。这时，通过从保护膜12侧照射激光，可以防止激光引起的保护膜12从树脂层4剥离。
形成贯通孔3后，如图5C所示，从保护膜12的外侧向贯通孔3内填充导电性材料2。作为该导电性材料，可以使用导电性胶8，例如，可以使用将银粉或铜粉等导电性粉末混合在热硬化性树脂组成物中的物质。导电性胶8的充填，通过在载体基材7的外表面涂敷导电性胶8，从贯通孔3的开口向贯通孔3内填充导电性胶8。这时，通过载体基材7保护导电性胶8不附着在树脂层4的外表面，接下来，在填充导电性胶8后，如图5D所示，通过将外表面附着有导电性胶8的保护膜12从树脂层4侧剥离，成为在贯通孔3内填充有导电性胶8的同时在树脂层4及导体电路5的外表面没有附着导电性胶8的状态。另外，由于还残留有填充在载体基材7的贯通孔3内的导电性胶8，所以，形成为在贴有保护膜12一侧的面(没有形成导体电路5的一侧的面)上，导电性胶8从树脂层4的贯通孔3向外部突出的状态。
这样得到的配线板用板材1d，导体电路5露出树脂层4的表面地埋设在树脂层4的一侧的表层，另外，在树脂层4内，埋设有与一个平面的导体电路5连接的电气部件10，进一步，形成有贯通树脂层4和导体电路5的同时填充有导电性胶8的贯通孔3。树脂层4的外部表面与导体电路5的露出面成为一个平面，除去导电性胶8突出在外的话，没有凹凸地平坦地形成该配线板用板材1b的表面。
在此，之所以在将安装有电气部件10的导体电路5复制到树脂层4后，形成填充有导电性材料2的贯通孔3，是因为在将安装有电气部件10的导体电路5复制到树脂层4时，伴随着电气部件10被埋设在树脂层4，树脂层4流动，这时，在形成有贯通孔3的场合，贯通孔3的形状有可能发生很大变形，这样，为了防止柱孔15的形成用贯通孔3的变形，在将电气部件10埋设在树脂层4内后，形成贯通孔3。
在此，在树脂层4维持在B阶段状态的条件下进行上述的加热加压的话，可以将该配线板用板材1d在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1d作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
另外，对于如图5D所示的将安装有电气部件10的导体电路5复制到树脂层4的板，在没有形成导体电路5的面层叠金属箔9，可以得到配线板用板材1(配线板用板材1e)。将该工序的一例表示在图6中。
在此，首先如图6A所示，在树脂层4的没有形成导体电路5的一侧的面，层叠并配置金属箔9。作为金属箔9，可以使用适宜的物质，例如可以使用铜箔。其厚度在10～150微米为宜。另外，为了提高与树脂层4的密接性，该金属箔9的形成树脂层4的一个平面最好采用粗面。例如，在使用电解铜箔作为金属箔9的场合，可以在本来形成于电解铜箔的粗面形成树脂层4。另外，也可以对金属箔9实施表面处理，作为该表面处理，可以举出例如：通过黑化处理、铝阳极化处理等进行的表面粗糙化处理。通过在该状态下进行加热加压成型，使其成为如图6B所示的层叠一体化。
在该成型过程中，金属箔9与填充在贯通孔3内的导电性胶8电气地连接。另外，由于加压使导电性胶8从贯通孔3突出的部分被压入贯通孔3内并紧密地填充在贯通孔3内，由此提高贯通孔3内的导电性胶8的导电性。
这样得到的配线板用板材1e，导体电路5露出树脂层4的表面地埋设在树脂层4的一侧面的表层，在另一个平面层叠有金属箔9，另外，在树脂层4内，埋设有与一侧的导体电路5连接的电气部件10。另外，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成该配线板用板材1e的表面。进一步，形成有贯通树脂层4和导体电路5的同时与金属箔9连接并填充有导电性胶8的贯通孔3。
在树脂层4及导电性胶8的硬化反应进行的条件下进行上述的金属箔9的层叠时的加热加压成型的话，可以得到在一个平面设金属箔9、另一个平面设导体电路5的同时在树脂层4硬化而形成的绝缘层内埋设与导体电路5电气地连接的电气部件10、进一步通过由填充有导电性胶8硬化而形成的导电层的贯通孔3组成的柱孔连接导体电路5和金属箔9的配线板。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，可以对该配线板的金属箔9实施蚀刻处理来进行电路形成。
另外，在树脂层4及导电性胶8维持在B阶段状态的条件下进行上述的金属箔9的层叠时加热加压的话，可以将得到的配线板用板材1在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
另外，对于如图5D所示的将安装有电气部件10的导体电路5复制到树脂层4的板，通过复制在没有形成导体电路5的面进一步形成导体电路5，可以得到配线板用板材1(配线板用板材1f)。将该工序的一例表示在图7中。
在此，首先如图7A所示，首先在使贯通孔3和导体电路5位置一致的状态下，在树脂层4的没有形成导体电路5的一侧的面上层叠配置形成有导体电路5的复制用基材6，并使其形成导体电路5的面与树脂层4对向。形成有导体电路5的复制用基材6使用如以上所述形成的复制用基材。
在该状态下，通过进行加热加压成型而使层叠一体化，这时，将导体电路5的规定部位配置在贯通孔3的开口位置使导体电路5和贯通孔3位置一致。
在该成型过程中，设在复制用基板6的导体电路5与填充在贯通孔3内的导电性胶8电气地连接。另外，由于加压，导电性胶8从贯通孔3突出的部分被压入贯通孔3内并紧密地填充在贯通孔3内，由此提高贯通孔3内的导电性胶8的导电性。
接下来，如图7B所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此可以得到配线板用板材1f。
这样得到的配线板用板材1f形成为导体电路5露出树脂层4的表面地埋设在树脂层4的两侧的表层，另外，在树脂层4内，埋设与一侧的导体电路5连接的电气部件10。进一步，形成有贯通树脂层4和一侧的导体电路5的同时与另一侧的导体电路5连接并填充有导电性胶8的贯通孔3。该配线板用板材1f，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成表面。
在树脂层4及导电性胶8的硬化反应进行的条件下进行上述的通过导体电路5的复制进行的成型时的加热加压成型的话，可以得到如下配线板，即，在两面设导体电路5的同时在树脂层4硬化形成的绝缘层内埋设与一侧的导体电路5电气地连接的电气部件10，进一步通过由填充有导电性胶8硬化而形成的导电层的贯通孔3组成的柱孔连接导体电路5之间。该成型条件可以采用与已经叙述的场合同样的条件。
在树脂层4及导电性胶8维持在B阶段状态的条件下进行上述的金属箔9的层叠成型时的加热加压的话，可以将得到的配线板用板材1在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
图8是表示配线板用板材1的制造工序的其它例子的图，通过使用树脂板4a、和在表面形成复制用的导体电路5的同时安装电气部件10的复制用基材6、以及铜箔等金属箔，通过将导体电路5从复制用基材6复制到由树脂板4a形成的树脂层4上，形成在一个平面形成导体电路5的同时将安装在该面的导体电路5的电气部件10埋设在树脂层4内而且在另一个平面一体地层叠成型金属箔9的配线板用板材1(配线板用板材1h)。
作为金属箔9，可以使用适宜的物质，例如可以使用铜箔。其厚度在10～150微米为宜。另外，该金属箔9的形成树脂4的一个平面，为了提高与树脂层4的密接性，最好采用粗面。例如，在使用电解铜箔作为金属箔9的场合，可以在本来形成于电解铜箔的粗面形成树脂层4。另外，也可以对金属箔9实施表面处理，作为该表面处理，可以举出例如：通过黑化处理、铝阳极化处理等进行的表面粗糙化处理。
首先如图8A所示，将在表面形成复制用的导体电路5的同时安装电气部件10的复制用基材6和金属箔9配置成复制用基材6的形成导体电路5的面与金属箔9(的粗面)对向的同时，在其之间配置树脂板4a并进行层叠。树脂板4a可以根据电气部件10的尺寸设置一枚或者多枚。在该状态下，通过进行加热加压成型而使其一体化。该加热加压成型可以在与已经叙述的场合同样的条件下进行。
在该成型过程中，树脂板4a熔融软化。这时，在层叠多枚树脂板4a的场合，这些树脂板4a成为一体化，或者，由于该熔融软化的树脂板4a流动，形成于复制用基材6的导体电路5及安装在导体电路5上的电气部件10被埋设在由树脂板4a形成的树脂层4中。
接下来，如图8C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此可以得到配线板用板材1h。该配线板用板材1h形成为导体电路5露出树脂层4的表面地埋设在树脂层4的两侧的表层，另外，在另一个平面的表面全面，一体地形成金属箔9。另外，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成表面。另外，在树脂层4内，埋设有与一个平面的导体电路5连接的电气部件10。复制用基材6的剥离可以通过使复制用基材6弯曲的同时从树脂层4的端部剥开而进行。
在树脂层4的硬化反应进行的条件下进行上述的加热加压成型的话，可以得到在一个平面设导体电路5的同时在另一个平面的全面形成金属箔9而且在树脂层4硬化形成的绝缘层内埋设与导体电路5电气地连接的电气部件10的配线板。这时的加热温度可以采用与已经叙述的场合同样的条件。
在树脂层4维持在B阶段状态的条件下进行上述的加热加压成型的话，可以将得到的配线板用板材1h在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1h作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
图9是表示配线板用板材1的制造工序的其它例子的图，通过使用树脂板4a、和在表面形成复制用的导体电路5的同时安装电气部件10的复制用基材6、以及带树脂的金属箔17，通过将导体电路5从复制用基材6复制到由树脂板4a形成的树脂层4上，形成在一个平面形成导体电路5的同时将安装在该面的导体电路5的电气部件10埋设在树脂层4内而且在另一个平面一体地层叠成型金属箔9的配线板用板材1(配线板用板材1i)。
作为构成带树脂的金属箔17的金属箔9，可以使用适宜的物质，例如可以使用铜箔。其厚度在10～150微米为宜。另外，该金属箔9的形成树脂4的一个平面，为了提高与树脂层4的密接性，最好采用粗面。例如，在使用电解铜箔作为金属箔9的场合，可以在本来形成于电解铜箔的粗面形成树脂层4。另外，也可以对金属箔9实施表面处理，作为该表面处理，可以举出例如：通过黑化处理、铝阳极化处理等进行的表面粗糙化处理。
作为构成带树脂的金属箔17的树脂层4b可以使用与用于形成已经叙述的树脂层4的树脂组成物同样的树脂组成物而形成，例如可以通过将这样的树脂组成物涂敷在金属箔9的一个平面(粗面)并进行干燥使其B阶段化，来形成树脂层4b，以得到带树脂的金属箔17。
首先如图9A所示，将在形成导体电路5的同时安装电气部件10的复制用基材6和带树脂的金属箔17配置成复制用基材6的形成导体电路5的面与带树脂的金属箔17的树脂层4b互相对向的同时，在其之间配置一枚或者多枚树脂板4a并进行层叠。树脂板4a可以根据电气部件10的尺寸配设一枚或者多枚。在该状态下，通过进行加热加压成型而使其一体化。该加热加压成型可以在与已经叙述的场合同样的条件下进行。
在该成型过程中，树脂板4a及带树脂的金属箔17的树脂层4b熔融软化并成为一体，形成树脂层4。这时，在层叠多枚树脂板4a的场合，这些树脂板4a成为一体，或者，由于该熔融软化的树脂板4a流动，形成于复制用基材6的导体电路5及安装在导体电路5上的电气部件10被埋设在由树脂板4a形成的树脂层4中。
接下来，如图9C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此可以得到配线板用板材1i。该配线板用板材1i形成为导体电路5露出树脂层4的表面地埋设在树脂层4的一个平面的表层，另外，在另一个平面的表面全面，一体地形成金属箔9。另外，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成表面。另外，在树脂层4内，埋设有与一个平面的导体电路5连接的电气部件10。复制用基材6的剥离可以通过使复制用基材6弯曲的同时从树脂层4的端部剥开而进行。
在树脂层4的硬化反应进行的条件下进行上述的加热加压成型的话，可以得到在一个平面设导体电路5的同时在另一个平面的全面形成金属箔9而且在树脂层4硬化形成的绝缘层内埋设有与导体电路5电气地连接的电气部件10的配线板。这时的加热温度可以采用与已经叙述的场合同样的条件。
在树脂层4维持在B阶段状态的条件下进行上述的加热加压成型的话，可以将得到的配线板用板材1在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
对于这样形成的配线板用板材1h、1i，在层叠具有埋设电气部件10的树脂层4的配线板用板材1而使其多层化的场合，作为层间的接地层形成配线板用板材1h、1i的金属箔9，以防止层间相邻的电气部件10间发生相互作用，使电气部件10发挥规定的规格值的性能。另外，特别是在配线板用板材1i中，在层叠成型过程中，使层叠前的带树脂的金属箔17的树脂层4b的硬化在某种程度上进行的话，可以抑制树脂层4b的流动，容易确保电气部件10和金属箔9之间的尺寸，在上述线板用板材1之间层叠成型时，可以确保由电气部件10和金属箔9组成的接地层之间的距离，可以进一步可靠防止层间相邻的电气部件10间的相互作用发生。要使层叠前的带树脂的金属箔17的树脂层4b的硬化在某种程度上进行，例如可以预先在160℃条件下使该树脂层4b预干燥5分钟左右。
另外，对如图8C或者图9C所示的配线板用板材1，进一步形成填充导电性材料2的贯通孔3，也可以得到配线板用板材1(配线板用板材1j)。将该工序的一例表示在图10中。
在此，首先如图10A所示，在一个平面复制导体电路5的同时在另一个平面形成金属箔9的树脂层4的复制有导体电路5的一个平面，层叠并配值保护膜12，作为保护膜12可以使用与已经叙述的物质同样的物质。
接下来，如图10B所示，通过激光加工在树脂层4的规定的柱孔形成位置形成贯通孔3。该贯通孔3贯通树脂层4、保护膜12及树脂层4的一个平面的导体电路5的规定位置的同时，不贯通金属箔9而形成。这时，通过从保护膜12侧照射激光，在不贯通金属箔9的同时，可以防止激光引起的保护膜12从树脂层4剥离。
形成贯通孔3后，如图10C所示，从保护膜12的外侧向贯通孔3内填充导电性材料2。作为该导电性材料，可以使用如已经叙述的导电性胶8。导电性胶8的填充，通过在载体基材7的外表面涂敷导电性胶8，从贯通孔3的开口向贯通孔3内填充导电性胶8。这时，通过载体基材7保护导电性胶8不附着在树脂层4的外表面，接下来，在填充导电性胶8后，如图10D所示，通过将外表面附着有导电性胶8的保护膜12从树脂层4侧剥离，成为在贯通孔3内填充有导电性胶8的同时在树脂层4及导体电路5的外表面没有附着导电性胶8的状态。另外，由于还残留有填充在保护膜12的贯通孔3内的导电性胶8，所以，形成为在贴有保护膜12一侧的面(形成导体电路5的一侧的面)上，导电性胶8从树脂层4的贯通孔3向外部突出的状态。
这样得到的配线板用板材1j形成为导体电路5露出树脂层4的表面地埋设在树脂层4的一个平面的表层，另外，在另一个平面的表面全面，一体地形成金属箔9。另外，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成表面。在树脂层4内，埋设与一个平面的导体电路5连接的电气部件10。进一步，形成有贯通树脂层4和一侧的导体电路5的同时没有贯通金属箔9的贯通孔3，在该贯通孔3内填充有导电性胶8。树脂层4的外部表面与导体电路5的露出面成为一个平面，除去导电性胶8突出在外的话，没有凹凸地平坦地形成该配线板用板材1j的形成导体电路5的面。
在此，之所以在将安装有电气部件10的导体电路5复制到树脂层4后，形成填充有导电性材料2的贯通孔3，是因为在将安装有电气部件10的导体电路5复制到树脂层4时，伴随着电气部件10被埋设在树脂层4，树脂层4流动，这时，在形成有贯通孔3的场合，贯通孔3的形状有可能发生很大变形，这样，为了防止柱孔15的形成用贯通孔3的变形，在将电气部件10埋设在树脂层4内后，形成贯通孔3。
在树脂层4维持在B阶段状态的条件下进行上述加热加压成型的话，可以该配线板用板材1j在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1j作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
另外，对于没有形成贯通孔3的配线板用板材1，进一步设在填充导电性材料2的同时形成孔电镀18的贯通孔3，可以得到配线板用板材1(配线板用板材1k)。将该工序表示在图11中。
在图示的例中，对于如图1C所示的配线板用板材1a，设填充导电性材料2的同时形成孔电镀18的贯通孔3，但是，不限定于这种形态，如图2C、图4C、图8C、图9C等所示的，涉及本发明的配线板用板材1中，对于没有形成贯通孔3的板材，可以通过同样的手法，设填充导电性材料2的同时形成孔电镀18的贯通孔3。
在此，首先如图11A所示，树脂层4的复制有导体电路5的一个平面或者两面(在图中为两面)，层叠并配置保护膜12。作为保护膜12，可以采用与已经叙述的同样的物质。
接下来，如图11B所示，通过激光加工在树脂层4的规定的柱孔形成位置形成贯通孔3。该贯通孔3贯通树脂层4、保护膜12及树脂层4的两面的导体电路5的规定位置而形成。这时，通过从保护膜12侧照射激光，可以防止激光引起的保护膜12从树脂层4剥离。
形成贯通孔3后，在粘贴有保护膜12的状态下在贯通孔3的内部侧面形成孔电镀18后，从保护膜12的外侧向贯通孔3内填充导电性材料2。作为该导电性材料，可以使用如已经叙述的导电性胶8。导电性胶8的填充，通过在载体基材7的外表面涂敷导电性胶8，从贯通孔3的开口向贯通孔3内填充导电性胶8。这时，通过保护膜12保护导电性胶8不附着在树脂层4的外表面。
接下来，在填充导电性胶8后，如图11C所示，通过将外表面附着有导电性胶8的保护膜12从树脂层4侧剥离，成为在贯通孔3内形成孔电镀18的同时填充有导电性胶8而且在树脂层4及导体电路5的外表面没有附着导电性胶8的状态。另外，由于还残留有填充在保护膜12的贯通孔3内的导电性胶8，所以，形成为在贴有保护膜12一侧的面(形成有导体电路5的一侧的面)上，导电性胶8从树脂层4的贯通孔3向外部突出的状态。
这样得到的配线板用板材1k形成为导体电路5露出树脂层4的表面地埋设在树脂层4的两面的表层，在一个平面或者两面的导体电路5上安装有埋设在树脂层4内的电气部件10。另外，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成表面。进一步，形成有贯通树脂层4和导体电路5的贯通孔3，在该贯通孔3内形成有孔电镀18的同时填充有导电性胶8。特别是有时在内置部件的树脂层4的厚度较厚只有导电性胶8的话不能充分确保导通的可靠性，但是，通过设孔电镀18，即使在厚度较厚的树脂层4的场合，也可以得到良好的导通可靠性。树脂层4的外部表面与导体电路5的露出面成为一个平面，除去导电性胶8突出在外的话，没有凹凸地平坦地形成该配线板用板材1k的形成导体电路5的面。
作为上述的孔电镀18，可以形成铜电镀等，或者适当组合无电解电镀处理及电解电镀处理而形成。特别是，只通过无电解电镀处理形成孔电镀18的话，可以抑制孔电镀18的厚度过厚，可以防止从树脂层4侧剥离保护膜12时，将孔电镀18与形成在保护膜12上的电镀膜一道剥取，提高导通的可靠性。这时，即使只通过无电解电镀处理将孔电镀18形成为薄膜，由于在贯通孔3内填充有导电性胶8，所以也可以通过孔电镀18和导电性胶8确保良好的导通可靠性。
在剥离如上进的保护膜12时有可能剥取孔电镀18的场合，通过在无电解电镀处理后实施电解电镀处理形成孔电镀18，可以提高在孔电镀18的导通可靠性。在由于这样的无电解电镀处理及电解电镀处理而使孔电镀18的膜厚较厚的场合，在图11所示的实施例中，可以代替上述的导电性胶8，而使用由不含有银粉或铜粉等导电性粉末的热硬化性树脂组成物组成的树脂胶20，只通过孔电镀18确保柱的导通可靠性。
在此，之所以在将安装有电气部件10的导体电路5复制到树脂层4后，形成填充有导电性材料2的贯通孔3，是因为在将安装有电气部件10的导体电路5复制到树脂层4时，伴随着电气部件10被埋设在树脂层4，树脂层4流动，这时，在形成有贯通孔3的场合，贯通孔3的形状有可能发生很大变形，这样，为了防止柱孔15的形成用贯通孔3的变形，在将电气部件10埋设在树脂层4内后，形成贯通孔3。
在此，在树脂层4维持在B阶段状态的条件下进行上述的加热加压成型的话，可以将该配线板用板材1k在后述的多层板11的制作中利用。这时的成型条件可以采用与已经叙述的场合同样的条件。另外，在将配线板用板材1k作为多层板成型时的芯材使用的场合，即使在树脂层4形成为C阶段状态的场合，也可以在多层板11的制作中利用。
由于如上述的各配线板用板材1是通过对树脂层4复制导体电路5而形成的同时，通过伴随树脂层的熔融软化的树脂层4的流动而将安装在导体电路5上的电气部件10埋设并配置在树脂层4内的内部的板材，因此，在将电气部件10配置在树脂层4内的同时，由于这时树脂层4的流动，可以在电气部件10的周围不产生间隙地配置电气部件10。因此，在将树脂层4硬化成型形成绝缘层后，可以得到在绝缘层内设电气部件10的配线板，可以使配线板中的部件安装量增大的同时，可以抑制来自配线板的电气部件10的突出，实现小型化，进一步，由于能够安装电气部件10的位置扩大，所以配线设计的自由度也增大。另外，由于电气部件10的周围不存在空隙地配置在绝缘层内，所以在电气部件10的周围不会残留空气，即使在由于受热而承受负荷的场合，也不会由于空气的热膨胀而使绝缘层断裂或者电气部件破损，可以抑制断线等不良的发生。另外，与电气部件10的安装量或安装位置无关，可以通过使树脂层4熔融软化并使其流动来将电气部件10配设在任意位置，因此，可以无需经过烦杂的工序而将电气部件10设在树脂层4或者使树脂层4硬化而形成的绝缘层的内部的任意位置。
另外，要得到配线板，将树脂层4维持在B阶段状态下对上述的各配线板用板材1进行成型，通过在层叠多层配线板用板材的状态下使各树脂层硬化来进行一揽子成型，可以得到多层板11。另外，通过将树脂层4为C阶段状态的配线板用板材1作为芯材，在该芯材之上层叠将树脂层4维持在B阶段状态的其它配线板用板材1，并使各树脂层4硬化，可以得到多层板11。另外，通过对树脂层4为C阶段状态的配线板用板材1反复进行将树脂层4维持在B阶段状态的配线板用板材1的层叠、树脂层4的硬化以及根据需要的导体电路及柱的形成，利用普通叠置法，也可以得到多层板11。
另外，利用如上述的配线板用板材1和具有树脂层4的同时没有将电子材料埋设在该树脂层4内的板材13，也可以得到多层板11。在这种场合，通过层叠并配置一枚或者多枚配线板用板材1和具有B阶段状态的树脂层4的一枚或者多枚其它的板材13并在该状态下使各树脂层硬化来进行一揽子成型，也可以得到多层板11。另外，通过将树脂层4为C阶段状态的配线板用板材1或者其他板材13作为芯材，在该芯材之上层叠将树脂层4维持在B阶段状态的其它配线板用板材1或者将树脂层4维持在B阶段状态的其它板材13并使各树脂层4硬化，也可以得到多层板11。另外，通过对树脂层4为C状态的配线板用板材1或者板材13反复进行将树脂层4维持在B阶段状态的配线板用板材1或者板材13的层叠、树脂层的硬化以及根据需要的导体电路或柱的形成，利用普通叠置法，也可以得到多层板11。
作为板材13，可以使用在制造多层板时使用的公知的带树脂的金属箔、层压材料、树脂板、无包层板等，但是，除此之外，也可以使用形成电路的树脂板或形成柱的树脂板。
特别是，作为板材13使用在树脂层4设导体电路5、金属箔9或填充导电性材料2的贯通孔3等的板的话，可以在板材13进行绝缘层、导体电路5柱孔等的形成。对于这样的板材13进行说明。
图15是表示板材13的制造中使用的树脂层4的成型工序的图，首先如图15A所示，在载体基材7的一个平面涂敷上述的树脂组成物，通过加热干燥作为半硬化状态(B阶段状态)，在载体基材7的一个平面形成树脂层4。
作为树脂组成物，可以使用与已经叙述的物质同样的物质。另外，作为载体基材7，可以使用PET胶片等合成胶片，或者也可以使用金属箔。在使用金属箔的场合，为了提高将载体基材7从树脂层4剥离时的剥离性，最好将形成树脂层的面形成镜面状。作为这样的金属箔，选择在激光加工时能够形成贯通孔3的材质，压延铜箔、电解铜箔、铝箔、金属合金箔、金属包层箔等比较适宜。
这时的加热干燥条件可以采用与形成树脂板4a的场合同样的条件。另外，树脂层4的厚度形成为50～300微米为宜。
这样形成的树脂层4在被载体基材7支撑的状态下，通过实施由YAG激光或二氧化碳激光等的激光照射进行的激光加工，在如图15B所示的规定的柱孔15的形成位置形成贯通孔3。该贯通孔3形成为同时贯通树脂层4和载体基材7，这时，从载体基材7侧照射激光的话，可以防止树脂层4和载体基材7的层之间剥离。
形成贯通孔3后，如图15C所示，从载体基材7的外侧向贯通孔3内填充导电性材料2。作为该导电性材料2，可以使用如已经叙述的导电性胶8。导电性胶8的填充，通过在载体基材7的外表面涂敷导电性胶8，从贯通孔3的开口向贯通孔3内填充导电性胶8。这时，通过载体基材7保护导电性胶8不附着在树脂层4的外表面，接下来，在填充导电性胶8后，如图15D所示，通过将外表面附着有导电性胶8的载体基材7从树脂层4剥离，成为在贯通孔3内填充有导电性胶8的同时在树脂层4的外表面没有附着导电性胶8的状态。另外，由于还残留有填充在载体基材7的贯通孔3内的导电性胶8，所以，形成为在贴有载体基材7一侧的面上，导电性胶8从树脂层4的贯通孔3向外部突出的状态。
由此可以得到具有填充有导电性材料2的贯通孔3的板材13(板材13f)。
另外，作为树脂层4，也可以使用通过使无纺布含浸糊膏状的树脂组成物并干燥而形成的板。作为无纺布，可以使用适宜的玻璃无纺布、有机纤维无纺布等。在使用这样形成的树脂层4的场合，在图15中，代替载体基板7在树脂层4的一个平面粘贴保护膜12，除此以外，其它与上述同样，可以得到具有填充导电性材料2的贯通孔3的板材13(板材13f)。
在该板材13f中，填充导电性材料2的贯通孔3在制造多层板时作为导通树脂层4的两面的导体电路5的柱(柱孔)而形成。在此，由于板材13f的树脂层4为B阶段状态，所以在多层板制造时的层叠成型时容易压缩，因此在将导电性材料2(导电性胶8)紧密填充在贯通孔3内的同时，可以充分确保与两面的导体电路5电气地连接，维持良好的导通可靠性。
如上述的板材13将树脂层4形成为B阶段状态，但是，在将该板材13作为多层板11的制造时的芯材使用的场合等，也可以将树脂层4形成为C阶段状态。
在该板材13中，没有在树脂层4内埋设电子材料10，可以薄薄地形成树脂层4的厚度，因此，不在形成柱的贯通孔3内实施孔电镀18，仅通过导电性胶8即可确保层间的导通。在此，也可以在填充导电性材料2(导电性胶8)之前，在贯通孔3的内部侧面形成孔电镀。
另外，特别是在将树脂层4形成为C阶段状态的场合，为了进一步确保导通可靠性，在如图15B所示的形成贯通孔3后，在贯通孔3的内部侧面实施孔电镀18，接下来，如图15C所示的在贯通孔3内填充导电性材料2(导电性胶8)，可以得到如图15D所示的板材13f。
另外，如以上所述，通过使用具有填充有导电性材料2的贯通孔3的板材13f和在表面形成有复制用的导体电路5的复制用基材6，将导体电路5从复制用基材6复制到板材13f的树脂层4，可以得到一个平面形成导体电路5的板材13(一个平面带电路的板材13a)。
将一个平面带电路的板材13a的制造工序的一例表示在图16中。在此，首先如图16A、B所示，首先在使贯通孔3和导体电路5位置一致的状态下，在由具有填充有导电性材料2的贯通孔3的树脂层4构成的板材13f的一个平面上层叠配置形成有导体电路5的复制用基材6并通过进行热加压成型而使其一体化，其中，复制用基材6的形成导体电路5的面与树脂层4对向。这时，将导体电路5的规定位置配置在贯通孔3的开口位置，使导体电路5和贯通孔3位置一致。
形成导体电路5的复制用基材6可以使用如已经叙述的方式形成的板。这时，作为复制用基材6，可以与配线板用板材1的制造中使用的物质同样以不锈钢材料等金属材料形成，但是，也可以以树脂胶片形成复制用基材6。即，在配线板用板材1的制造时，特别是，在复制用基材6上形成复制用导体电路5的同时安装电气部件10的场合，在电气部件10的安装时由于锡焊加工等复制用基材6升温，而且，在将电气部件10埋设在树脂层4内时为了充分熔融软化树脂层4，有时必须施加高温，因此，对于复制用基材6必须具有高的耐热性，但是，在板材13的成型时，由于在复制用基材6上没有安装电气部件10，因此，不需要配线板用板材1的制造时那么高的耐热性，因此，也可以利用树脂胶片形成复制用基材6。在这种场合，作为树脂胶片，可以使用例如通过已知的PET胶片、氟系胶片等形成的、具有可以通过加热或者UV光等与导体电路5剥离的粘接剂的树脂胶片。
该加热加压成型在成型后的树脂层4维持在B阶段状态的条件下或者树脂层4形成C阶段状态的条件下进行，另外，最好以填充在贯通孔3内的导电性胶8维持在B阶段状态为条件。
在该成型过程中，由于树脂层4熔融软化而流动，形成在复制用基材6上的导体电路5被埋设在树脂层4中。另外，这时由于导体电路5的规定部位在贯通孔3的形成位置被埋设在树脂层4中，所以与填充在贯通孔3内的导电性胶8电气地连接。另外，由于加压导电性胶8从贯通孔3突出的部分被压入贯通孔3内的同时，由于在贯通孔3的配置位置导体电路5的规定部位被埋设在树脂层4内而进一步压入，进一步紧密地填充在贯通孔3内，因此，由导电性胶8形成的贯通孔3内的导电层的导电性得到提高，多层板11的制造时的通过柱孔进行的导体电路5之间的连接可靠性得到提高。
上述的一个平面带电路的板材13a的加热加压成型最好在减压或者真空状态下进行，这时，空隙不容易混入内部，可靠性得到提高。另外，为了成型后的树脂层4及贯通孔3内的导电性胶8维持在B阶段状态，在树脂层4及导电性胶8的硬化反应不进行的条件下进行上述加热加压成型的场合，该条件根据构成树脂层4的树脂组成物的组成及导电性胶8的组成而不同，但是，在100～140℃的温度下进行10分钟左右的加热为宜。另外，成型时的压力有必要根据熔融软化时的树脂层4的流动性而设定，例如在该熔融软化时的流动性高的场合，通过真空层叠可能容易成型，另外，在该熔融软化时的流动性小的场合，可以加压到2.94MPa(30kgf/cm2)程度而成型。
接下来，如图16C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此，可以得到一个平面带电路的板材13a。该一个平面带电路的板材13a形成为导体电路5露出树脂层4的表面地埋设在具有填充有导电性材料2的贯通孔3的B阶段状态或C阶段状态的树脂层4的一侧的表层，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成表面。
复制用基材6的剥离通过使复制用基材6弯曲的同时从树脂层4的端部剥开而进行。这时，在使用50～200微米特别是100微米的不锈钢基材的场合，复制用基材6具有高的韧性的同时，具有适度的易弯曲性，使复制用基材6弯曲的同时，树脂层4无须弯曲即可容易地将复制用基材6剥离，操作性良好。该剥离后的复制用基材6在通过脱脂进行的洗净后，再次形成导体电路5，在一个平面带电路的板材13a的制造中利用。
另外，如以上所述，通过使用由具有填充有导电性材料2的贯通孔3的树脂层4构成的板材13f和在表面形成复制用的导体电路5的复制用基材6，将导体电路5从复制用基材6复制到树脂层4，可以得到在两面形成导体电路5的板材13(两面带电路的板材13b)。
将两面带电路的板材13b的制造工序的一例表示在图17中。在此，首先如图17A、B所示，首先在使贯通孔3和导体电路5位置一致的状态下，在由具有填充有导电性材料2的贯通孔3的树脂层4构成的板材13f的两面上分别层叠配置形成有导体电路5的复制用基材6并通过在与上述一个平面带电路的板材13a的制造时同样的条件下进行热加压成型而使其一体化，其中，复制用基材6的形成导体电路5的面与树脂层4对向，这时，将导体电路5的规定位置配置在贯通孔3的开口位置，使导体电路5和贯通孔3位置一致。该加热加压成型在成型后的树脂层4维持在B阶段状态的条件下或者树脂层4形成C阶段状态的条件下进行，另外，最好在贯通孔3内的导电性胶8维持在B阶段状态的条件下进行。
在该成型过程中，由于树脂层4熔融软化而流动，形成在复制用基材6上的导体电路5被埋设在树脂层4中。另外，这时由于导体电路5的规定部位在贯通孔3的形成位置被埋设在树脂层4中，所以与填充在贯通孔3内的导电性胶8电气地连接。另外，由于加压使导电性胶8从贯通孔3突出的部分被压入贯通孔3内的同时，由于在贯通孔3的配置位置，导体电路5的规定部位从贯通孔3的两侧被埋设在树脂层4内而进一步压入，进一步紧密地填充在贯通孔3内，因此，由导电性胶8形成的贯通孔3内的导电层的导电性得到提高，多层板11的制造时的通过柱孔进行的导体电路5之间的连接可靠性得到提高。
接下来，如图17C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此，可以得到两面带电路的板材13b。该一个平面带电路的板材13b形成为导体电路5露出树脂层4的表面地埋设在具有填充有导电性材料2的贯通孔3的B阶段状态或C阶段状态的树脂层4的两侧的表层，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成表面。
在图18所示的板材13(带金属箔的板材13c)的制造工序中，如以上所述，通过使用由具有填充有导电性材料2的贯通孔3的树脂层4构成的板材13f和金属箔9，可以得到在树脂层4的一个平面设金属箔的带金属箔的板材13c。
在由具有填充有导电性材料2的贯通孔3的树脂层4构成的板材13f的一个平面，与树脂层4对向地层叠配置金属箔9，以与上述的场合同样的条件进行加热加压成型而使其一体化。该加热加压成型在成型后的树脂层4维持在B阶段状态的条件下或者树脂层4形成C阶段状态的条件下进行，另外，最好在贯通孔3内的导电性胶8维持在B阶段状态的条件下进行。
作为金属箔9，可以使用与已经叙述的物质同样的物质。另外，为了提高与树脂层4的密接性，该金属箔9的形成树脂层4的一个平面最好采用粗面。例如，在使用电解铜箔作为金属箔9的场合，可以在本来形成于电解铜箔的粗面形成树脂层4。另外，也可以对金属箔9实施表面处理，作为该表面处理，可以举出例如：通过黑化处理、铝阳极化处理等进行的表面粗糙化处理。
在该成型过程中，金属箔9与填充在贯通孔3内的导电性胶8电气地连接。另外，由于加压使导电性胶8从贯通孔3突出的部分被压入贯通孔3内并紧密地填充在贯通孔3内，因此，由导电性胶8形成的贯通孔3内的导电层的导电性得到提高，多层板11的制造时的通过柱孔15进行的导体电路5之间的连接可靠性得到提高。
将板材13的制造工序的进一步其它例表示在图19中。该板材13(带金属箔·电路的板材13d)在金属箔9的一个平面形成B阶段状态或者C阶段状态的树脂层4，并进一步将导体电路5复制到该树脂层4上而形成。
在此，首先，在金属箔9的表面形成B阶段状态的树脂层4。该树脂层4可以通过将与已经叙述的同样的树脂组成物涂敷在金属箔9上并进行加热干燥而形成。
作为金属箔9，可以使用与已经叙述的同样的物质，另外，为了提高与树脂层4的密接性，该金属箔9的形成树脂4的一个平面最好采用粗面。例如，在使用电解铜箔作为金属箔9的场合，可以在本来形成于电解铜箔的粗面形成树脂层4。另外，也可以对金属箔9实施表面处理，作为该表面处理，可以举出例如：通过黑化处理、铝阳极化处理等进行的表面粗糙化处理。另外，该金属箔9使用厚度为10～150微米的金属箔为宜。另外，树脂层4的厚度在50～300微米内为宜。
接下来，使用如已经叙述的在表面形成复制用的导体电路5的复制用基材6，将导体电路5从复制用基材6复制到树脂层4。这时，如图19A、B所示，将形成导体电路5的复制用基材6层叠配置到树脂层4的一个平面(不设金属箔9的一侧的面)并通过进行加热加压成型而使其一体化，其中，复制用基材6的形成导体电路5的面与树脂层4对向。该加热加压成型在成型后的树脂层4维持在B阶段状态的条件下或者树脂层4形成C阶段状态的条件下进行。
在该成型过程中，由于树脂层4熔融软化而流动，形成在复制用基材6上的导体电路5被埋设在树脂层4中。
接下来，如图19C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此，可以得到带金属箔·电路的板材13d。该带金属箔·电路的板材13d形成为导体电路5露出树脂层4的表面地埋设在B阶段状态或C阶段状态的树脂层4的表层，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成其表面。
在如图20、21所示的板材13(带金属箔·电路的板材13e)的制造工序中，首先以与上述的场合同样的方式在金属箔9的表面形成树脂层4后，在形成导体电路5之前，如图20B所示，在与配置金属箔9的一个平面相反一侧的面上，在树脂层4的表面配置保护膜12。作为该保护膜12，可以采用与已经叙述的物质同样的物质。
接下来，如图20C所示，通过激光加工在树脂层4的规定的柱孔15的形成位置形成贯通孔3。该贯通孔3同时贯通树脂层4、保护膜12而形成。这时，通过从保护膜12侧照射激光，可以防止树脂层4和保护膜12的层之间的剥离。另外，在金属箔9上没有形成开口的条件下照射激光。
形成贯通孔3后，如图20D所示，从保护膜12的外侧向贯通孔3内填充导电性材料2。也可以在填充导电性材料2之前，在贯通孔3的内部侧面形成孔电镀。作为该导电性材料2，可以与上述的场合同样使用导电性胶8。在导电性胶8的填充，通过在保护膜12的外表面涂敷导电性胶8，从贯通孔3的开口向贯通孔3内填充导电性胶8。这时，通过保护膜12保护导电性胶8不附着在树脂层4的外表面。
接下来，在填充导电性胶8后，如图20E所示，通过将外表面附着有导电性胶8的保护膜12从树脂层4剥离，树脂层4成为导电性胶8填充在贯通孔3内的同时在其外表面没有附着导电性胶8的状态。另外，由于还残留有填充在保护膜12的贯通孔3内的导电性胶8，所以，形成为在贴有保护膜12一侧的面上，导电性胶8从树脂层4的贯通孔3向外部突出的状态。
接下来，如图21所示，使用如已经叙述的在表面形成复制用的导体电路5的复制用基材6，将导体电路5从复制用基材6复制到树脂层4。这时，如图21A、B所示，首先在使贯通孔3和导体电路5位置一致的状态下，在具有填充有导电性材料2的贯通孔3的树脂层4一个平面(没有设金属箔9的一侧)层叠配置如上述的形成有导体电路5的复制用基材6并通过在与上述场合同样的条件下进行热加压成型而使其一体化，其中，复制用基材6的形成导体电路5的面与树脂层4对向，这时，将导体电路5的规定位置配置在贯通孔3的开口位置，使导体电路5和贯通孔3位置一致。该加热加压成型在成型后的树脂层4维持在B阶段状态的条件下或者树脂层4形成C阶段状态的条件下进行，另外，最好在贯通孔3内的导电性胶8维持在B阶段状态的条件下进行。
在该成型过程中，由于树脂层4熔融软化而流动，形成在复制用基材6上的导体电路5被埋设在树脂层4中。另外，这时由于导体电路5的规定部位在贯通孔3的形成位置被埋设在树脂层4中，所以与填充在贯通孔3内的导电性胶8电气地连接。另外，由于加压导电性胶8从贯通孔3突出的部分被压入贯通孔3内的同时，由于在贯通孔3的配置位置导体电路5的规定部位被埋设在树脂层4内而进一步压入，进一步紧密地填充在贯通孔3内，因此，由导电性胶8形成的贯通孔3内的导电层的导电性得到提高，多层板11的制造时的通过柱孔15进行的导体电路5之间的造接可靠性得到提高。
接下来，如图21C所示，将复制用基材6从树脂层4剥离的同时，使导体电路5残留在树脂层4上，由此，可以得到带金属箔·电路的板材13e。该一个平面带电路的板材13e形成为导体电路5露出树脂层4的表面地埋设在具有填充有导电性材料2的贯通孔3的B阶段状态或C阶段状态的树脂层4的表层，树脂层4的外部表面与导体电路5的露出面成为一个平面，没有凹凸地平坦地形成其表面。
以下，表示使用如上述的配线板用板材1及板材13的多层板11的具体的制造工序，但是，本发明的多层板11不限定于通过以下工序制造的多层板，适当组合多个配线板用板材1或者至少一枚配线板用板材1和上述的其它板材13，通过将这些板层叠并使其一体化，可以得到多样构成的多层板。这时，可以使形成导体电路5或者金属箔9的面和形成金属箔9或者导体电路5的面、形成贯通孔3的开口的面、或者及没有形成金属箔9也没有形成导体电路5的面对向，来层叠配线板用板材1或其它板材13。
在图22所示的例中，使用通过图4所示的工序得到的配线板用板材1d和通过图5所示的工序得到的配线板用板材1e以及通过图18所示的工序得到的带金属箔的板材13c各一枚，将这些板材层叠并使其一体化。
在图示的例中，首先使配线板用板材1e的形成导体电路5的面和配线板用板材1d的没有形成导体电路5的面对向的同时，使配线板用板材1d的形成导体电路5的面和带金属箔的板材13c的没设金属箔9的面对向的状态下，层叠配置这些板。这时，在各对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1d、1e及带金属箔的板材13c一揽子层叠成型。
在该成型过程中，通过B阶段状态的树脂层4熔融后硬化，配线板用板材1e、1d之间及配线板用板材1d和带金属箔的板材13c之间的界面接合而层叠为一体化的同时，由各树脂层4的硬化物形成绝缘层16。另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成使导体电路5之间或者金属箔9和导体电路5之间导通的柱孔15。这时，填充在板材1e的贯通孔3内的导电性胶8如已经叙述的预先连接在导体电路5和金属箔9之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，在板材1c、1d之间的界面，通过在上述的一体成型时板材1c的导体电路5的规定部位与填充在板材1d的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。进一步，在板材1d和带金属箔的板材13c之间的界面，通过上述一体成型时板材1d的导体电路5的规定部位与填充在带金属箔的板材13c的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5和金属箔9之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。
这时，在配线板用板材1e及带金属箔的板材13c，由于如已经叙述的在贯通孔3内预先紧密地填充有导电性胶8，所以可以形成导电性高且连接可靠性高的柱孔15。另外，在配线板用板材1d，导电性胶8从贯通孔3的开口向外突出，该导电性胶8的突出部分由于上述的一揽子成型时的加压被压入并紧密地填充在贯通孔3内，由此，形成导电性高且连接可靠性高的柱孔15。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，该条件根据构成树脂层4的树脂组成物的组成而不同，但是，在加热温度160～185℃、压力0.3～5MPa的条件进行60～90分钟的成型为宜。这样得到的多层板11，如图22B所示，在两侧的最外层分别设金属箔9的同时，在内层设两层的导体电路5，而且形成有导通各层之间的柱孔15。另外，在三层的绝缘层16中的两层的内部，配设有电气部件10。
另外，进一步对外面的金属箔9实施蚀刻处理等，在两侧的外层分别形成导体电路5，可以得到如图22C所示的具有四层的导体电路5的多层板11。
在图23所示的例中，使用通过图7所示的工序得到的配线板用板材1f和通过图16所示的工序得到的一个平面带电路的板材13a以及通过图18所示的工序得到的带金属箔的板材13c各一枚，将这些板材层叠并使其一体化。
在图示的例中，首先在使带金属箔的板材13c的没形成金属箔9的面和配线板用板材1f的一个平面(形成没有安装电气部件10的导体电路5的面)对向的同时，使配线板用板材1f的另一个平面(形成安装电气部件10的导体电路5的面)和一个平面带电路的板材13a的没有形成导体电路5的面对向的状态下，层叠配置这些板。这时，在各对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1f、一个平面带电路的板材13a及带金属箔的板材13c一揽子层叠成型。
在该成型过程中，通过B阶段状态的树脂层4熔融后硬化，带金属箔的板材13c和配线板用板材1f之间及配线板用板材1f和一个平面带电路的板材13a之间的界面接合而层叠为一体化的同时，由各树脂层4的硬化物形成绝缘层16。另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成使导体电路5之间或者金属箔9和导体电路5之间导通的柱孔15。这时，填充在板材1f的贯通孔3内的导电性胶8如已经叙述的预先连接在导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，在配线板用板材1f和带金属箔的板材13c之间的界面，通过在上述的一体成型时配线板用板材1f的导体电路5的规定部位与填充在带金属箔的板材13c的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。进一步，在配线板用板材1f和一个平面带电路的板材13a之间的界面，通过上述一体成型时配线板用板材1f的导体电路5的规定部位与填充在一个平面带电路的板材13a的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5和金属箔9之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。
这时，在配线板用板材1f、一个平面带电路的板材13a及带金属箔的板材13c，由于如已经叙述的在贯通孔3内预先紧密地填充有导电性胶8，所以可以形成导电性高且连接可靠性高的柱孔15。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，其成型条件与已经叙述的场合同样。
这样得到的多层板11，如图23B所示，分别在一方的最外层设金属箔9、另一方的最外层设导体电路5的同时，在内层设两层的导体电路5，而且形成有导通各层之间的柱孔15。另外，在三层的绝缘层16中的一层的内部，配设有电气部件10。
另外，进一步对外面的金属箔9实施蚀刻处理等，在两侧的外层分别形成导体电路5，可以得到如图23C所示的具有四层的导体电路5的多层板11。
在图24所示的例中，层叠通过图5所示的工序得到的两枚配线板用板材1d和通过图7所示的工序得到的配线板用板材1f并使其一体化。
在图示的例中，首先将一方的配线板用板材1d和配线板用板材1f，使配线板用板材1d的没有形成导体电路5的面和配线板用板材1f的一个平面(形成没有安装电气部件10的导体电路5一侧的面)对向的同时，将配线板用板材1f和另一方的配线板用板材1d，使配线板用板材1f的另一个平面(形成安装有电气部件10的导体电路5一侧的面)和配线板用板材1d的没有形成导体电路5一侧的面对向的状态下，层叠配置这些板。这时，在各对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将两枚的配线板用板材1d和一枚配线板用板材1f一揽子层叠成型。
在该成型过程中，通过B阶段状态的树脂层4熔融后硬化，一方的配线板用板材1d和配线板用板材1f之间及配线板用板材1f和另一方的配线板用板材1d之间的界面接合而层叠为一体的同时，由各树脂层4的硬化物形成绝缘层16。另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成使导体电路5之间导通的柱孔15。这时，填充在配线板用板材1f的贯通孔3内的导电性胶8如已经叙述的预先连接在导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，在配线板用板材1f与各配线板用板材1d的各自的界面，通过在上述的一体成型时配线板用板材1f的导体电路5的规定部位与填充在各配线板用板材1d的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。
这时，在配线用板材1f，由于如已经叙述的在贯通孔3内预先紧密地填充有导电性胶8，所以可以形成导电性高且连接可靠性高的柱孔15。另外，在配线板用板材1d，导电性胶8从贯通孔3的开口向外突出，该导电性胶8的突出部分由于上述一揽子成型时的加压，被压入并紧密地填充在贯通孔3内，由此，形成导电性高且连接可靠性高的柱孔15。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
这样得到的多层板11，如图24B所示，在两侧的最外层分别设导体电路5的同时，在内层也设两层的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在三层的绝缘层16中全部在内部，配设有电气部件10。
在图25所示的例中，使用通过图3所示的工序得到的配线板用板材1b、通过图5所示的工序得到的配线板用板材1d和通过图16所示的工序得到的一个平面带电路的板材13a各一枚，层叠这些板材并使其一体化。
在图示的例中，首先将配线板用板材1d和配线板用板材1b，使配线板用板材1d的没有形成导体电路5的面和配线板用板材1b的一个平面(导电性胶8从贯通孔3突出的面)对向的同时，将配线板用板材1b和一个平面带电路的板材13a，使配线板用板材1b的另一个平面(导电性胶8没有从贯通孔3突出的面)和一个平面带电路的板材13a的没有形成导体电路5一侧的面对向的状态下，层叠配置这些板材。这时，在各对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1d、配线板用板材1b以及一个平面带电路的板材13a一揽子层叠成型。
在该成型过程中，通过B阶段状态的树脂层4熔融后硬化，配线板用板材1d和配线板用板材1b之间及配线板用板材1b和一个平面带电路的板材13a之间的界面接合而层叠为一体的同时，由各树脂层4的硬化物形成绝缘层16。另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由比，形成使导体电路5之间导通的柱孔15。这时，填充在配线板用板材1b的贯通孔3内的导电性胶8如已经叙述的预先连接在导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，在配线板用板材1d与配线板用板材1b的界面，通过在上述的一体成型时配线板用板材1b的导体电路5的规定部位与填充在配线板用板材1d的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。进一步，在配线板用板材1b与一个平面带电路的板材13a的界面，通过在上述的一体成型时配线板用板材1b的导体电路5的规定部位与填充在一个平面带电路的板材13a的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。
这时，在一个平面带电路的板材13a，由于如已经叙述的在贯通孔3内预先紧密地填充有导电性胶8，所以可以形成导电性高且连接可靠性高的柱孔15。另外，在配线板用板材1b及配线板用板材1d，导电性胶8从贯通孔3的开口向外突出，该导电性胶8的突出部分由于上述一揽子成型时的加压，被压入并紧密地填充在贯通孔3内，由此，形成导电性高且连接可靠性高的柱孔15。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
这样得到的多层板11，如图25B所示，在两侧的最外层分别设导体电路5的同时，在内层也设两层的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在三层的绝缘层16中的两层的内部，配设有电气部件10。
在图26所示的例中，层叠通过图7所示的工序得到的一枚配线板用板材1f和通过图16所示的工序得到的两枚一个平面带电路的板材13a并使其一体化。
在图示的例中，首先将一方的一个平面带电路的板材13a和配线板用板材1f，使一个平面带电路的板材13a的没有形成导体电路5的面和配线板用板材1f的一个平面(形成没有安装电气部件10的导体电路5一侧的面)对向的同时，将配线板用板材1f和另一方的一个平面带电路的板材13a，使配线板用板材1f的另一个平面(形成安装有电气部件10的导体电路5的面)和一个平面带电路的板材13a的没有形成导体电路5一侧的面对向的状态下，层叠配置这些板材。这时，在各对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将两枚的一个平面带电路的板材13a和一枚配线板用板材1f一揽子层叠成型。
在该成型过程中，通过B阶段状态的树脂层4熔融后硬化，一方的一个平面带电路的板材13a和配线板用板材1f之间及配线板用板材1f和另一方的一个平面带电路的板材13a之间的界面接合而层叠为一体的同时，由各树脂层4的硬化物形成绝缘层16。另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成使导体电路5之间导通的柱孔15。这时，填充在配线板用板材1f的贯通孔3内的导电性胶8如已经叙述的预先连接在导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，在各一个平面带电路的板材13a与配线板用板材1f的界面，通过在上述的一体成型时配线板用板材1f的导体电路5的规定部位与填充在各一个平面带电路的板材13a的贯通孔3内的导电性胶8连接，该导电性胶8连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。
这时，在配线用板材1f及各一个平面带电路的板材13a，由于如已经叙述的在贯通孔3内预先紧密地填充有导电性胶8，所以可以形成导电性高且连接可靠性高的柱孔15。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
这样得到的多层板11，如图26B所示，在两侧的最外层分别设导体电路5的同时，在内层也设两层的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在三层的绝缘层16中的一层的内部，配设有电气部件10。
以上述方式制作多层板11的话，表面是平坦的，而且，由于层叠由B阶段状态的树脂层4构成的板状的部件，所以在成型过程中，不会发生形成导体电路5的部位的绝缘层16的变形，绝缘层16的绝缘可靠性高。而且由于一揽子层叠成型多个板状的部件，所以可以实现成型工序的简单化，在成型中不需要花费很多的人力和时间，而且在成型中，在各层的导体电路5中不会产生热经历的不同，不需要进行由于热经历不同而引起的导体电路5的收缩率不同的补正。
另外，对于形成柱孔15的绝缘层16，可以在任意部位形成导体电路5，配线设计的自由度提高，可以容易地形成柱连接柱或者焊盘连接柱的构造，电路的细微化·高密度化变得容易，能够实现配线板的小型化、高密度化，可以缩短信号经过的路径。
另外，使用在两面形成导体电路的配线板用板材1、板材13和金属箔9，在配线板用板材1的两面层叠至少一枚板材13的同时在最外层配置金属箔9并使其层叠为一体后，形成贯通硬化后的层叠体的贯通孔的同时，在贯通孔内形成孔电镀18，接下来，通过对最外层的金属箔9的表面实施蚀刻处理形成导体电路5，由此，可以制作多层板11。将其一例表示在图27中。
在图27所示的例中，使用通过图1所示的工序得到的两枚配线板用板材1a一枚、通过图15所示的工序得到的板材13f两枚、金属箔9两枚，层叠这些并使其一体化。
作为金属箔9可以使用铜箔等适宜的材料，例如可以使用与制造图6所示的配线板用板材1e的场合同样的材料。
在图示的例中，首先在配线板用板材1a的两侧配置板材13f，其中，使配线板用板材1a的形成导体电路5的面和板材13f的一个平面(导电性胶8从贯通孔3突出的一个平面)对向，同时，在各板材13f的外侧分别层叠配置金属箔9，其中，板材13f的另一个平面(导电性胶8没有从贯通孔3突出的一个平面)与金属箔9的粗面对向。这时，在各对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1a、板材13f及金属箔9一揽子层叠成型。
在该成型过程中，通过B阶段状态的树脂层4熔融后硬化，配线板用板材1a和板材13f之间及板材13f和金属箔9之间的界面接合而层叠为一体的同时，由各树脂层4的硬化物形成绝缘层16。另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成使导体电路5之间导通的柱孔15。另外，在配线板用板材1a与板材13f的界面，通过在上述的一体成型时配线板用板材1a的导体电路5的规定部位与填充在板材13f的贯通孔3内的导电性胶8连接的同时，在板材13f和金属箔9的界面，通过金属箔9与填充在板材13f的贯通孔3内的导电性胶8连接，连接导体电路5和金属箔9之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
接下来，在得到的层叠体的规定部位，通过激光加工等，沿其层叠方向形成贯通孔19，该贯通孔19贯通各树脂层4(绝缘层16)和金属箔9而形成，另外，根据需要贯通内层的导体电路5(复制到配线板用板材1a的导体电路5)的规定部位而形成。
接下来，在形成的贯通孔19的内部侧面实施无电解电镀处理的同时，根据需要实施电解电镀处理，形成铜电镀等的孔电镀18后，对最外层的金属箔9实施蚀刻处理，在最外层形成导体电路5(图27C)。
这样得到的多层板11，如图27B所示，在两侧的最外层分别设通过金属箔9的蚀刻处理而得到的导体电路5的同时，在内层也设通过利用复制用基材6进行的复制而形成的两层的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在三层的绝缘层16中的一层的内部，配设有电气部件10。
以上述方式制作多层板11的话，表面是平坦的，而且，由于层叠由B阶段状态的树脂板4构成的板状的部件，所以在成型过程中，不会发生形成导体电路5的部位的绝缘层16的变形，绝缘层16的绝缘可靠性高。而且由于一揽子层叠成型多个板状的部件，所以可以实现成型工序的简单化，在成型中不需要花费很多的人力和时间，而且在成型中，在各层的导体电路5中不会产生热经历的不同，不需要进行由于热经历不同而引起的导体电路5的收缩率不同的补正。
另外，对于形成柱孔15的绝缘层16，可以在任意部位形成导体电路5，配线设计的自由度提高，可以容易地形成柱连接柱或者焊盘连接柱的构造，电路的细微化·高密度化变得容易，能够实现配线板的小型化、薄型化，可以缩短信号经过的路径。
另外，由于在通过树脂层4的硬化进行的绝缘层16的形成后，通过金属箔9的蚀刻处理形成外层的导体电路5，所以该外层的导体电路5的剥落强度提高、表面强度增加，在该外层的导体电路5上安装部件时的保持能力提高。
另外，可以在层叠成型后进一步形成贯通多层板11全体的贯穿孔，配线设计的自由度得到进一步提高。
这样的层叠成型后的贯通多层板11全体的贯穿孔的形成不限于本实施例，在制造多层板11的所有的配线板用板材1及板材13的组合中，可以进行这样的贯穿孔的形成。
另外，通过在形成贯通层叠一体化后的层叠体的贯通孔19，在贯通孔19的内部侧面实施孔电镀18后，在该贯通孔19内填充导电性胶8，可以形成贯通多层板11全体的贯穿孔。在这种场合，使用例如在两面形成导体电路5的配线板用板材1、具有填充有导电性胶8的贯通孔3的板材13和在表面设导体电路5的复制用基材6，在配线用板材1的一个平面或者两面层叠至少一枚板材13的同时，进一步，在其外层层叠复制用板材6并使其层叠一体化，其中，复制用板材6的导体电路5与板材13对向，之后，剥离复制用基材6，接下来，在层叠体的两面层叠保护膜12的状态下，形成贯通硬化后的层叠体的贯通孔19，在贯通孔19内实施孔电镀18的同时使导电性胶18填充在贯通孔19内，之后，剥离保护膜12，可以得到多层板11。将其一例表示在图28中。
在图28所示的例中，使用在两面形成导体电路5的配线板用板材1(在图示的例中通过图1所示的工序得到的配线板用板材1a)、通过图15所示的工序得到的板材13f和在表面形成导体电路5的复制用基材6，将这些层叠并使其一体化。
形成导体电路5的复制用基材6可以使用如已经叙述而形成的材料。这时，作为复制用基材6，可以与配线板用板材1的制造中使用的材料同样，以不锈钢材料等金属材料形成，但是，也可以以树脂胶片形成复制用基材6。即，在配线板用板材1的制造时，特别是在复制用基材6上形成复制用的导体电路5的同时安装电气部件10的场合，由于电气部件10的安装时的锡焊加工复制用基材6升温，或者在将电气部件10埋设在树脂层4内时，为了充分熔融软化树脂层4，有时必须施加高温，因此，对于复制用基材6需要高的耐热性，但是，由于在该多层板11的成型时，在复制用基材6上没有安装电气部件10，因此，不需要配线板用板材1的制造时那么高的耐热性，因此，可以以树脂胶片形成复制用基材6。在这种场合，作为树脂胶片，可以使用例如通过已知的PET胶片、氟系胶片等形成的、具有可以通过加热或者UV光等与导体电路5剥离的粘接剂的树脂胶片。
在图示的例中，首先在配线板用板材1a的一侧或者两侧(在图中为一侧)配置板材13f，其中，使配线板用板材1a的形成导体电路5的面和板材13f的一个平面(导电性胶8从贯通孔3突出的一个平面)对向，同时，在各板材13f的外侧层叠配置形成导体电路5的复制用基材6，其中，板材13f的另一个平面(导电性胶8没有从贯通孔3突出的一个平面)与设在复制用基材6的导体电路5对向。这时，在配线板用板材1a和板材13f的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置，同时，在板材13f和设在复制用基材6的导体电路9(5)的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1a、板材13f及设在复制用基材6的导体电路5一揽子层叠成型。
在该成型过程中，通过B阶段状态的树脂层4熔融后硬化，配线板用板材1a和板材13f之间及板材13f和(设在复制用基材6上的)导体电路5之间的界面接合而层叠为一体的同时，由各树脂层4的硬化物形成绝缘层16。这时，由于板材13f的树脂层4熔融软化而流动，设在复制用基材6上的导体电路5被埋设在该树脂层4中。
另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成使导体电路5之间导通的柱孔15。另外，在配线板用板材1a与板材13f的界面，通过在上述的一体成型时配线板用板材1a的导体电路5的规定部位与填充在板材13f的贯通孔3内的导电性胶8连接的同时，在板材13f和(设在复制用基材6上的)导体电路5的界面，导体电路5的规定部位与填充在板材13f的贯通孔3内的导电性胶8连接，适接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，由于加压导电性胶8从贯通孔3突出的部分被压入贯通孔3内的同时，由于在贯通孔3的配置位置导体电路5的规定部位被埋设在树脂层4内而进一步压入，进一步紧密地填充在贯通孔3内，因此，柱孔15的导电性得到提高。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
接下来，从得到的层叠体剥离复制用基材6后，在两面层叠并配置保护膜12，在该状态下，在规定部位，通过激光加工等，形成贯通其层叠方向的贯通孔19，该贯通孔19贯通各树脂层4(绝缘层16)而形成，另外，也可以根据需要贯通复制到配线板用板材1a的导体电路5或新复制到最外层的导体电路5的规定部位而形成。
接下来，在形成的贯通孔19的内部侧面实施无电解电镀处理的同时，根据需要实施电解电镀处理，形成铜电镀等的孔电镀18后，通过在保护膜12的外面涂敷导电性胶8，从贯通孔19的开口向贯通孔19内填充导电性胶8。
接下来，将两面的保护膜12剥离后，根据需要实施加热，使导电性胶8在贯通孔19内硬化，形成贯穿孔。
这样得到的多层板11，如图28C所示，在两侧的最外层分别设埋设在树脂层4(绝缘层16)内的同时露出其表面的导体电路5的同时，在内层也设通过利用复制用基材6进行的复制而形成的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在一层的绝缘层16的内部，配设有电气部件10。
以上述方式制作多层板11的话，表面是平坦的，而且，由于层叠由B阶段状态的树脂板4构成的板状的部件，所以在成型过程中，不会发生形成导体电路5的部位的绝缘层16的变形，绝缘层16的绝缘可靠性高。而且由于一揽子层叠成型多个板状的部件，所以可以实现成型工序的简单化，在成型中不需要花费很多的人力和时间，而且在成型时，在各层的导体电路5中不会产生热经历的不同，不需要进行由于热经历不同而引起的导体电路5的收缩率不同的补正。
另外，对于形成柱孔15的绝缘层16，可以在任意部位形成导体电路5，配线设计的自由度提高，可以容易地形成柱连接柱或者焊盘连接柱的构造，电路的细微化·高密度化变得容易，能够实现配线板的小型化、薄型化，可以缩短信号经过的路径。
另外，可以在层叠成型后进一步形成贯通多层板全体的贯穿孔，配线设计的自由度得到进一步提高。另外，特别是该贯穿孔，通过孔电镀18和导电性胶8确保导电性，所以导通可靠性高。
这样的层叠成型后的贯通多层板11全体的贯穿孔的形成不限于本实施例，在制造多层板11的所有的配线板用板材1及板材13的组合中，可以形成贯通将这些组合层叠为一体的层叠体全体的贯通孔19，并在贯通孔19的内部侧面实施孔电镀18后，通过在该贯通孔19内填充导电性胶8，可以形成贯通多层板11全体的贯穿孔。这时，贯通多层板11全体的贯穿孔的路径变长，但是，通过孔电镀18和导电性胶8并用可以确保优良的导通可靠性。
另外，在图28所示的实施例中，可以在不使用设导体电路5的复制用基材6同时，使用图16所示的板材13a代替板材13f。另外，在配线用板材1的两面层叠板材13的场合，可以在配线用板材1的一个平面层叠板材13f和设导体电路6的复制用基材6，在配线用板材1的另一个平面层叠图16所示的板材13a。将其一例表示在图29中。
在图29所示的例中，使用在两面形成导体电路5的配线板用板材1(在图示的例中通过图1所示的工序得到的配线板用板材1a)、通过图15所示的工序得到的板材13f、通过图16所示的工序得到的板材13a和在表面形成导体电路5的复制用基材6，将这些层叠并使其一体化。
在图示的例中，首先在配线板用板材1a的一侧配置板材13f，其中，使配线板用板材1a的形成导体电路5的面和板材13f的一个平面(导电性胶8从贯通孔3突出的一个平面)对向，同时，在板材13f的外侧层叠配置形成导体电路5的复制用基材6，其中，板材13f的另一个平面(导电性胶8没有从贯通孔3突出的一个平面)与设在复制用基材6的导体电路5对向。这时，在配线板用板材1a和板材13f的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置，同时，在板材13f和设在复制用基材6的导体电路5的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
另外，在配线板用板材1a的另一侧，层叠配置板材13a，其中，使配线板用板材1a的形成导体电路5的面和板材13a的一个平面(导电性胶8从贯通孔3突出的一个平面)对向。这时，在配线板用板材1a和板材13a的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1a、板材13a、板材13f及设在复制用基材6的导体电路5一揽子层叠成型。
在该成型过程中，由于B阶段状态的树脂层4熔融后硬化，配线板用板材1a和板材13f之间的界面、板材13f和(设在复制用基材6上的)导体电路5之间的界面、以及配线板用板材1a和板材13a之间的界面分别接合而层叠为一体的同时，由各树脂层4的硬化物形成绝缘层16。这时，由于板材13f的树脂层4熔融软化而流动，设在复制用基材6上的导体电路5被埋设在该树脂层4中。
另外，在填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成使导体电路5之间导通的柱孔15。另外，在配线板用板材1a与板材13f的界面以及配线板用板材1a与板材13a的界面，通过在上述的一体成型时配线板用板材1a的导体电路5的规定部位与填充在板材13f、13a的贯通孔3内的导电性胶8连接的同时，在板材13f和(设在复制用基材6上的)导体电路5的界面，导体电路5的规定部位与填充在板材13f的贯通孔3内的导电性胶8连接，连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，由于加压，导电性胶8从贯通孔3突出的部分被压入贯通孔3内的同时，特别是在配线板用板材1a与板材13f的界面，由于在贯通孔3的配置位置导体电路5的规定部位被埋设在树脂层4内而进一步压入，进一步紧密地填充在贯通孔3内，因此，柱孔15的导电性得到提高。
在B阶段状态的树脂层4及导电性胶8的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
接下来，从得到的层叠体剥离复制用基材6后，在两面层叠并配置保护膜12，在该状态下，在规定部位，通过激光加工等，形成贯通其层叠方向的贯通孔19，该贯通孔19贯通各树脂层4(绝缘层16)而形成，另外，也可以根据需要贯通配线板用板材1a、复制到板材13a的导体电路5或新复制到外层的导体电路5的规定部位而形成。
接下来，在形成的贯通孔19的内部侧面实施无电解电镀处理的同时，根据需要实施电解电镀处理，形成铜电镀等的孔电镀18后，通过在保护膜12的外面涂敷导电性胶8，从贯通孔19的开口向贯通孔19内填充导电性胶8。
接下来，将两面的保护膜12剥离后，根据需要实施加热，使导电性胶8在贯通孔19内硬化，形成贯穿孔。
这样得到的多层板11，如图29C所示，在两侧的最外层分别设埋设在树脂层4(绝缘层16)内的同时露出其表面的导体电路5的同时，在内层也设通过利用复制用基材6进行的复制而形成的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在一层的绝缘层16的内部，配设有电气部件10。
另外，使用经图11所示的工序得到的配线用板材1、图15C所示的板材13f和设导体电路5的复制用基材6，在配线用板材1的一个平面或者两面层叠至少一枚板材13f的同时，进一步在其外层层叠复制用基材6并使其一体化，其中，复制用基材6的导体电路5与板材13f对向，之后，通过剥离复制用基材6，可以得到多层板11。另外，这时，也可以在不使用设导体电路5的复制用基材6的同时，使用图16所示的板材13a代替板材13f，将设在板材13a的导体电路5配置在外侧地层叠板材13a和配线板用板材1。另外，在配线板用板材1的两面层叠板材13的场合，可以在配线板用板材1的一个平面层叠板材13f和设导体电路5的复制用基材6，在配线板用板材1的另一个平面层叠图16所示的板材13a。将其一例表示在图30中。
在图30所示的例中，使用通过图11所示的工序得到的配线板用板材1k、通过图15所示的工序得到的板材13f、通过图16所示的工序得到的板材13a和在表面形成导体电路5的复制用基材6，将这些层叠并使其一体化。在图示的例中，作为配线板用板材1k，使用的是在两面的导体电路5中只在一侧的导体电路5上安装电气部件10的板材，但是，自然也可以使用在两侧的导体电路5上分别安装电气部件10的板材。
形成导体电路5的复制用基材6可以使用如已经叙述的方式形成的板。这时，作为复制用基材6，可以与配线板用板材1的制造中使用的材料同样以不锈钢材料等金属材料形成，但是，也可以以树脂胶片形成复制用基材6。即，在配线板用板材1的制造时，特别是，在复制用基材6上形成复制用导体电路5的同时安装电气部件10的场合，在电气部件10的安装时由于锡焊加工等复制用基材6升温，而且，在将电气部件10埋设在树脂层4内时为了充分熔融软化树脂层4，有时必须施加高温，因此，对于复制用基材6必须具有高的耐热性，但是，在多层板11的成型时，由于在复制用基材6上没有安装电气部件10，因此，不需要配线板用板材1的制造时那么高的耐热性，因此，也可以利用树脂胶片形成复制用基材6。在这种场合，作为树脂胶片，可以使用例如通过已知的PET胶片、氟系胶片等形成的、具有可以通过加热或者UV光等与导体电路5剥离的粘接剂的树脂胶片。
在图示的例中，首先在配线板用板材1k的一侧配置板材13f，其中，使配线板用板材1k的形成导体电路5的面和板材13f的一个平面(导电性胶8从贯通孔3突出的一个平面)对向，同时，在板材13f的外侧层叠配置形成导体电路5的复制用基材6，其中，板材13f的另一个平面(导电性胶8没有从贯通孔3突出的一个平面)与设在复制用基材6的导体电路5对向。这时，在配线板用板材1k和板材13f的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置，同时，在板材13f和设在复制用基材6的导体电路5的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
另外，在配线板用板材1k的另一侧，层叠配置板材13a，其中，使配线板用板材1k的形成导体电路5的面和板材13a的一个平面(导电性胶8从贯通孔3突出的一个平面)对向。这时，在配线板用板材1k和板材13a的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1k、板材13a、板材13f及设在复制用基材6的导体电路5一揽子层叠成型。
在该成型过程中，由于B阶段状态的树脂层4熔融后硬化，配线板用板材1k和板材13f之间的界面、板材13f和(设在复制用基材6上的)导体电路5之间的界面、以及配线板用板材1k和板材13a之间的界面分别接合而层叠为一体，同时，由各树脂层4的硬化物形成绝缘层16。这时，由于板材13f的树脂层4熔融软化而流动，设在复制用基材6上的导体电路5被埋设在该树脂层4中。
另外，在板材13f、13a中的填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成柱孔15。另外，在配线板用板材1k与板材13f的界面以及配线板用板材1k与板材13a的界面，通过在上述的一体成型时配线板用板材1k的导体电路5的规定部位与填充在板材13f、13a的贯通孔3内的导电性胶8连接的同时，在板材13f和(设在复制用基材6上的)导体电路5的界面，导体电路5的规定部位与填充在板材13f的贯通孔3内的导电性胶8连接，连接导体电路5之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，由于加压，该导电性胶8从贯通孔3突出的部分被压入贯通孔3内，同时，特别是在配线板用板材1k与板材13f的界面，由于在贯通孔3的配置位置导体电路5的规定部位被埋设在树脂层4内而进一步压入，进一步紧密地填充在贯通孔3内，因此，柱孔15的导电性得到提高。
另外，在配线板用板材1k中，填充在于内部侧面形成电镀孔18的贯通孔3内的导电性胶8或者树脂胶20，由于加压，从贯通孔3突出的部分被压入贯通孔3内并紧密地填充在贯通孔3内的同时，硬化而形成柱孔15。在该柱孔15，在填充有树脂胶20的场合通过孔电镀18导通连接配线板用板材1k的两侧的导体电路9(5)；在填充有导电性胶8的场合，通过孔电镀18和导电性胶8的硬化物导通连接配线板用板材1k的两侧的导体电路5。
在B阶段状态的树脂层4及导电性胶8(及树脂胶20)的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
接下来，通过从得到的层叠体剥离复制用基材6，可以得到多层板11。
这样得到的多层板11，如图30B所示，在两侧的最外层分别设埋设在树脂层4(绝缘层16)内的同时露出其表面的导体电路5，同时，在内层也设通过利用复制用基材6进行的复制而形成的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在一层的绝缘层16的内部，配设有电气部件10。另外，特别是在埋设电气部件10的绝缘层16，柱孔15的导通通过孔电镀18而得到确保，具有优良的导通安定性。
以上述方式制作多层板11的话，表面是平坦的，而且，由于层叠由B阶段状态的树脂板4构成的板状的部件，所以在成型过程中，不会发生形成导体电路5的部位的绝缘层16的变形，绝缘层16的绝缘可靠性高。而且由于一揽子层叠成型多个板状的部件，所以可以实现成型工序的简单化，在成型中不需要花费很多的人力和时间，而且在成型时，在各层的导体电路5中不会产生热经历的不同，不需要进行由于热经历不同而引起的导体电路5的收缩率不同的补正。
另外，对于形成柱孔15的绝缘层16，可以在任意部位形成导体电路5，配线设计的自由度提高，可以容易地形成柱连接柱或者焊盘连接柱的构造，电路的细微化·高密度化变得容易，能够实现配线板的小型化、薄型化，可以缩短信号经过的路径。
另外，在图30所示的实施例中，特别是作为配线板用板材1k，可以使用在具有孔电镀18的贯通孔3内填充有树脂胶20的板材；作为如层叠在该配线板用板材1k的板材13f、13a等具有填充有导电性胶8的贯通孔3的板材13，可以使用在贯通孔3内不形成孔电镀而只通过导电性胶8确保导通的板材。对于在这种场合得到的多层板11，在树脂层4(绝缘层16)内埋设电气部件10的场合，由于电气部件10的厚度绝缘层16的厚度变厚，柱孔15的路径变长，但是，通过以孔电镀18确保柱孔15的导通，可以确保柱孔15的导通可靠性。这时，作为孔电镀18，通过接续无电解电镀处理实施电解电镀处理，形成厚膜为宜。另外，对于没有埋设电气部件10的树脂层4(绝缘层16)，可以将绝缘层16形成为薄膜，可以缩短柱孔15的路径，因此，可以只通过导电性胶确保柱孔15的导通可靠性。
另外，使用经图11所示的工序得到的配线用板材1、图15C所示的板材13f和铜箔等金属箔9，在配线用板材1的一个平面或者两面层叠至少一枚板材13f，同时，进一步在其外层层叠金属箔9并使其层叠一体化后，之后，通过剥离复制用基材6，可以得到多层板11。另外，这时，也可以在不使用金属箔9的同时，使用图18B所示的板材13c代替板材13f，将设在板材13c的金属箔9配置在外侧地层叠板材13c和配线板用板材1。另外，在配线板用板材1的两面层叠板材13的场合，可以在配线板用板材1的一个平面层叠板材13f和金属箔9，在配线板用板材1的另一个平面层叠图18B所示的板材13c。将其一例表示在图31中。
在图31所示的例中，使用通过图11所示的工序得到的配线板用板材1k、通过图15所示的工序得到的板材13f、通过图18所示的工序得到的板材13c和金属箔9，将这些层叠并使其一体化。
作为金属箔9，可以使用铜箔等适宜的材料，例如可以使用与图6所示的制造配线板用板材1e时同样的材料。
在图示的例中，作为配线板用板材1k，使用的是在两面的导体电路5上安装电气部件10的板材，但是，自然也可以使用只在一个平面的导体电路5上安装电气部件10的板材。
在图示的例中，首先在配线板用板材1k的一侧配置板材13f，其中，使配线板用板材1k的形成导体电路5的面和板材13f的一个平面(导电性胶8从贯通孔3突出的一个平面)对向，同时，在板材13f的外侧层叠配置金属箔9，其中，板材13f的另一个平面(导电性胶8没有从贯通孔3突出的一个平面)与金属箔9的一个平面(粗面)对向。这时，在配线板用板材1k和板材13f的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
另外，在配线板用板材1k的另一侧，层叠配置板材13c，其中，使配线板用板材1k的形成导体电路5的面和板材13c的一个平面(没有设金属箔9的面)对向。这时，在配线板用板材1k和板材13c的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1k、板材13c、板材13f及金属箔9一揽子层叠成型。
在该成型过程中，由于B阶段状态的树脂层4熔融后硬化，配线板用板材1k和板材13f之间的界面、板材13f和金属箔9之间的界面、以及配线板用板材1k和板材13c之间的界面分别接合而层叠为一体，同时，由各树脂层4的硬化物形成绝缘层16。
另外，在板材13f、13c中的填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成柱孔15。另外，在配线板用板材1k与板材13f的界面以及配线板用板材1k与板材13c的界面，通过在上述的一体成型时配线板用板材1k的导体电路5的规定部位与填充在板材13f、13c的贯通孔3内的导电性胶8连接的同时，在板材13f和金属箔9的界面，金属箔9与填充在板材13f的贯通孔3内的导电性胶8连接，连接导体电路5和金属箔9之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，由于加压，该导电性胶8，特别是形成在板材13f的导电性胶8从贯通孔3突出的部分被压入贯通孔3内并紧密地填充在贯通孔3内，因此，柱孔15的导电性得到提高。
另外，在配线板用板材1k中，填充在于内部侧面形成电镀孔18的贯通孔3内的导电性胶8或者树脂胶20，由于加压，从贯通孔3突出的部分被压入贯通孔3内并紧密地填充在贯通孔3内的同时，硬化而形成柱孔15。在该柱孔15，在填充有树脂胶20的场合通过孔电镀18导通连接配线板用板材1k的两侧的导体电路5；在填充有导电性胶8的场合，通过孔电镀18和导电性胶8的硬化物导通连接配线板用板材1k的两侧的导体电路5。
在B阶段状态的树脂层4及导电性胶8(及树脂胶20)的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
接下来，通过对设在得到的层叠体的外层的金属箔9实施蚀刻处理，形成最外层的导体电路5，可以得到多层板11。
这样得到的多层板11，如图31C所示，在两侧的最外层分别设通过金属箔9的蚀刻处理而形成的导体电路5的同时，在内层设通过利用复制用基材6进行的复制而形成的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在一层的绝缘层16的内部，配设有电气部件10。另外，特别是在埋设电气部件10的绝缘层16，柱孔15的导通通过孔电镀18而得到确保，具有优良的导通安定性。
以上述方式制作多层板11的话，表面是平坦的，而且，由于层叠由B阶段状态的树脂板4构成的板状的部件，所以在成型过程中，不会发生形成导体电路5的部位的绝缘层16的变形，绝缘层16的绝缘可靠性高。而且由于一揽子层叠成型多个板状的部件，所以可以实现成型工序的简单化，在成型中不需要花费很多的人力和时间，而且在成型时，在各层的导体电路5中不会产生热经历的不同，不需要进行由于热经历不同而引起的导体电路5的收缩率不同的补正。
另外，对于形成柱孔15的绝缘层16，可以在任意部位形成导体电路5，配线设计的自由度提高，可以容易地形成柱连接柱或者焊盘连接柱的构造，电路的细微化·高密度化变得容易，能够实现配线板的小型化、薄型化，可以缩短信号经过的路径。
另外，由于在通过树脂层4的硬化进行的绝缘层16的形成后，通过金属箔9的蚀刻处理形成外层的导体电路5，所以该外层的导体电路5的剥落强度提高、表面强度增加，在该外层的导体电路5上安装部件时的保持能力提高。
另外，在图31所示的实施例中，与图30的场合同样，特别是作为配线板用板材1k，可以使用在具有孔电镀18的贯通孔3内填充有树脂胶20的板材；作为如层叠在该配线板用板材1k的板材13f、13c等具有填充有导电性胶8的贯通孔3的板材13，可以使用在贯通孔3内不形成孔电镀18而只通过导电性胶8确保导通的板材。对于在这种场合得到的多层板11，在树脂层4(绝缘层16)内埋设电气部件10的场合，由于电气部件10的厚度绝缘层16的厚度变厚，柱孔15的路径变长，但是，通过以孔电镀18确保柱孔15的导通，可以确保柱孔15的导通可靠性。这时，作为孔电镀18，通过接续无电解电镀处理实施电解电镀处理，形成厚膜为宜。另外，对于没有埋设电气部件10的树脂层4(绝缘层16)，可以将绝缘层16形成为薄膜，可以缩短柱孔15的路径，因此，可以只通过导电性胶8确保柱孔15的导通可靠性。
另外，在图32所示的实施例中，使用经图8所示的工序或者图9所示的工序得到的配线用板材1h(或者1i)、经图15所示工序得到的板材13f和金属箔9，在配线用板材1h(或者1i)的形成导体电路5的面层叠至少一枚板材13，进一步在其外层层叠金属箔9并使其层叠一体化后，形成贯通层叠体的贯通孔，在贯通孔的内部侧面实施孔电镀18的同时，对两外层的金属箔9实施蚀刻处理形成导体电路5，得到多层板11。
作为金属箔9，可以使用铜箔等适宜的材料，例如可以使用与图6所示的制造配线板用板材1e时同样的材料。
在图示的例中，首先在配线板用板材1h(或者1i)的形成导体电路5的一侧配置板材13f，其中，使配线板用板材1h(或者1i)的形成导体电路5的面与板材13f的一个平面(导电性胶8从贯通孔3突出的面)对向，同时，在板材13f的外侧层叠配置金属箔9，其中，板材13f的另一个平面(导电性胶8没有从贯通孔3突出的面)与金属箔9的一个平面(粗面)对向。这时，在配线板用板材1h(或者1i)和板材13f的对向面，使位置一致以便导体电路5的规定部位配置在贯通孔3的开口位置。
在该状态下，通过进行加热加压成型，将配线板用板材1h(或者1i)、板材13f及金属箔9一揽子层叠成型。
在该成型过程中，由于B阶段状态的树脂层4熔融后硬化，配线板用板材1h(或者1i)和板材13f之间的界面、板材13f和金属箔9之间的界面分别接合而层叠为一体，同时，由各树脂层4的硬化物形成绝缘层16。
另外，在板材13f中的填充有导电性胶8的贯通孔3，导电性胶8硬化形成导体层，由此，形成柱孔15。另外，在配线板用板材1h(或者1i)与板材13f的界面，通过在上述的一体成型时配线板用板材1h(或者1i)的导体电路5的规定部位与填充在板材13f的贯通孔3内的导电性胶8连接的同时，在板材13f和金属箔9的界面，金属箔9与填充在板材13f的贯通孔3内的导电性胶8连接，连接导体电路5和金属箔9之间，在该状态下，导电性胶8硬化形成导体层，形成柱孔15。另外，由于加压，该导电性胶8，特别是形成在板材13f的导电性胶8从贯通孔3突出的部分被压入贯通孔3内并紧密地填充在贯通孔3内，因此，柱孔15的导电性得到提高。
在B阶段状态的树脂层4及导电性胶8(及树脂胶20)的硬化反应进行的条件下进行上述加热加压成型，其条件与已经叙述的场合同样。
接下来，在得到的层叠体的规定部位，通过激光加工等，沿其层叠方向形成贯通孔19，该贯通孔19贯通各树脂层4(绝缘层16)和金属箔9而形成，另外，根据需要贯通内层的导体电路5(复制到配线板用板材1h或者1i的导体电路5)的规定部位而形成。
接下来，在形成的贯通孔19的内部侧面实施无电解电镀处理，同时，根据需要实施电解电镀处理，形成铜电镀等孔电镀18，之后，对最外层的金属箔9实施蚀刻处理，在最外层形成导体电路5(图32C)。
这样得到的多层板11，如图31C所示，在两侧的最外层分别设通过金属箔9的蚀刻处理而形成的导体电路5，同时，在内层设通过利用复制用基材6进行的复制而形成的导体电路5，而且形成有使各层之间导通的柱孔15。另外，在一层的绝缘层16的内部，配设有电气部件10。
以上述方式制作多层板11的话，表面是平坦的，而且，由于层叠由B阶段状态的树脂层4构成的板状的部件，所以在成型过程中，不会发生形成导体电路5的部位的绝缘层16的变形，绝缘层16的绝缘可靠性高。而且由于一揽子层叠成型多个板状的部件，所以可以实现成型工序的简单化，在成型中不需要花费很多的人力和时间，而且在成型时，在各层的导体电路5中不会产生热经历的不同，不需要进行由于热经历不同而引起的导体电路5的收缩率不同的补正。
另外，对于形成柱孔15的绝缘层16，可以在任意部位形成导体电路5，配线设计的自由度提高，可以容易地形成柱连接柱或者焊盘连接柱的构造，电路的细微化·高密度化变得容易，能够实现配线板的小型化、薄型化，可以缩短信号经过的路径。
另外，由于在通过树脂层4的硬化进行的绝缘层16的形成后，通过金属箔9的蚀刻处理形成外层的导体电路5，所以该外层的导体电路5的剥落强度提高、表面强度增加，在该外层的导体电路5上安装部件时的保持能力提高。
另外，可以在层叠成型后进一步形成贯通多层板11全体的贯穿孔，可以进一步提高配线设计的自由度。
图33所示的实施例是表示通过普通叠置法进行多层化的例子。在通过普通叠置法进行多层化的场合，作为芯材，可以使用如上述的各种配线板用板材1或者利用配线板用板材1制作的多层板11。在图3所示的例中，使用通过图11所示的工序得到的配线板用板材1k作为芯材。
在图示的例中，首先如图33A所示，在芯材(配线板用板材1k)的一侧或者两侧(在图中为两侧)，作为具有树脂层4的板材13，将金属箔9配置在外面侧地层叠带树脂的金属箔17，通过加热加压成型使其层叠为一体。
这时，一体成型前的芯材，其树脂层4可以是B阶段状态，也可以形成为C阶段状态。另外，带树脂的金属箔17是在铜箔等金属箔9的一个平面形成B阶段状态的树脂层4的板，可以使用与在例如图9所示的配线板用板材1i的制造中使用的板同样形成的板。
在该成型过程中，由于B阶段状态的树脂层4熔融后硬化，为芯材的配线板用板材1k和板材13(带树脂的金属箔17)之间的界面接合而层叠为一体，同时，由各树脂层4的硬化物形成绝缘层16。
接下来，对最外层的金属箔9照射激光等，形成仅贯通该金属箔9和其下层的树脂层4的非贯通孔21。该非贯通孔21相对于形成在为芯材的配线板用板材1(1k)的导体电路5形成在规定位置，而且，在非贯通孔21的底面，形成在配线板用板材1(1k)的导体电路5的表面露出地形成。
接下来，非贯通孔21的内部侧面形成孔电镀18。作为孔电镀18，可以实施铜电镀等，例如通过实施无电解电镀后，根据需要实施电解电镀而形成。
接下来，对外层的金属箔9实施蚀刻处理等，形成导体电路5。这时，形成孔电镀18的非贯通孔21作为使导体电路5之间导通的柱孔15而形成。
由此，在图示的例中，如图33B所示，可以得到具有四层导体电路5和三层绝缘层16的多层板11。这时，多层板11在埋设电气部件10的绝缘层16，层间的导通通过由在内部侧面形成孔电镀18的同时填充有导电性胶18或者树脂胶20的贯通孔3构成的柱孔15来确保。另外，在没有埋设电气部件10的绝缘层16，层间的导通通过由在内部侧面形成孔电镀18的非贯通孔21构成的柱孔15来确保。
另外，可以进一步使导电性胶或者树脂胶填充到在内部侧面形成孔电镀18的非贯通孔21内并使其硬化。
另外，可以将如此形成的多层板11进一步多层化。这时，例如，如图33C所示，在多层板11的一侧或者两侧(在图中为两侧)，作为板材13，将金属箔9配置在外面侧地层叠与上述同样的带树脂的金属箔17，通过加热加压成型使其层叠为一体。
在该成型过程中，由于带树脂的金属箔17的B阶段状态的树脂层4熔融后硬化，多层板11和板材13(带树脂的金属箔17)之间的界面接合而层叠为一体，同时，由各树脂层4的硬化物形成绝缘层16。另外，这时在由内层的形成孔电镀18的非贯通孔21构成的柱孔15中没有填充导电性胶或者树脂胶的场合，熔融的树脂流入并填充在该非贯通孔21内，填平该孔。
接下来，与上述的场合同样，进行非贯通孔21的形成、孔电镀18的形成、以及外层的导体电路5的形成，如图33D所示，可以得到进一步多层化的多层板11。
另外，通过反复进行这样的绝缘层16和导体电路5的形成，也可以得到进一步多层化的多层板11。
通过普通叠置法进行的多层化不限于以上所述，也可以通过树脂胶的涂敷硬化进行绝缘层16的层叠形成，或者通过电镀处理进行导体电路5的层叠形成。另外，对芯材在层叠成型的绝缘层16上形成柱孔15时，在如上述的进行过非贯通孔21的形成后，也可以不形成孔电镀18而通过填充/硬化导电性胶形成柱孔15。另外，也可以采用通过其它的普通叠置法进行的种种方法。
这样得到的多层板11可以作为内置高度的LCR功能的多层的配线板而形成，能够应用于RF模块或者蓝牙(Blue tooth)模块等小型高频模块等的微电子学领域。
以下利用实施例详细说明本发明。
(实施例1)
利用行星搅拌机搅拌含有表1所示的各成分的料浆，通过溶剂的配合量将粘度调整到3000cP，得到树脂组成物。
将该树脂组成物涂敷在由压延铜箔构成的载体基材7上，通过在140℃下进行5分钟加热干燥，在载体基材7的一个平面形成厚100微米的B阶段状态的树脂板4a。
另一方面，对由100微米的SUS301构成的不锈钢基材，利用氯化亚铁对其表面实施软蚀刻处理，得到其表面粗糙度Ra为0.3微米的复制用基材6。在该复制用基材6的表面形成电镀保护层，在实施电解铜电镀处理后，剥离电镀保护层，形成厚15微米的导体电路5。进一步，通过焊锡逆流处理在该导体电路5上焊锡连接作为电气部件10的片状电阻和片状电容在导体电路5上安装电气部件10。焊锡逆流处理通过在最高温度260℃下进行15秒加热而进行。
接下来，首先，对复制用基材6，在其形成导体电路5的一侧配置并层叠6枚除去载体基材7的上述的树脂板4a，在真空中进行加热温度130℃、加压力0.294MPa持续10分钟的加热加压成型，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6。
接下来，在树脂层4的没有形成导体电路5侧的一个平面层叠并配置由PET构成的厚100微米的保护膜12，通过从保护膜12侧在15KHz、1W、15发射(shot)的条件下照射YAG激光，形成贯通树脂层4、保护膜12及树脂层4的一个平面的导体电路5的内径300微米的贯通孔3。
接下来，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在保护膜12的外面，同时，将该导电性胶8填充在贯通孔3内，之后，从树脂层4剥离保护膜12。这样，得到两枚配线板用板材1d。
另外，对与上述配线板用板材1d同样形成的板材，在没有形成导体电路5侧的树脂层4的表面，在使贯通孔3和导体电路5位置一致的状态下层叠配置形成导体电路5的复制用基材6，并使形成导体电路5的面与树脂层4对向。形成导体电路5的复制用基材6使用与上述的配线板用板材1d的场合同样形成的材料。
在该状态下，在真空中进行加热温度130℃、加压力0.490MPa、持续10分钟的加热加压成型，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6，得到配线板用板材1f。
那么，与图24所示的同样，层叠上述的配线板用板材1d、1f，在真空中进行加热温度175℃、加压力2.94MPa、持续90分钟的加热加压成型，使其层叠一体化，得到多层板11。
(实施例2)
利用行星搅拌机搅拌含有表1所示的各成分的料浆，通过溶剂的配合量将粘度调整到3000cP，得到树脂组成物。
将该树脂组成物涂敷在由聚对苯二甲酸乙二醇酯制的胶片构成的载体基材7上，通过在130℃下进行8分钟加热干燥，在载体基材7的一个平面形成厚100微米的B阶段状态的树脂板4a。
另一方面，与实施例1的场合同样在该复制用基材6的表面形成电镀保护层，在实施电解铜电镀处理后，剥离电镀保护层，形成厚15微米的导体电路5。进一步，通过焊锡球将作为电气部件10的片状电感器和硅裸芯片连接在该导体电路5上。通过焊锡球进行的连接时的加热条件为260℃、20秒。另外，在电气部件10的安装后，在硅裸芯片的下部填充填充物(under fill)在150℃下进行10分钟预备干燥。
接下来，首先，对复制用基材6，在其形成导体电路5的一侧配置并层叠5枚除去载体基材7的上述的树脂板4a，在真空中进行加热温度130℃、加压力0.294MPa持续10分钟的加热加压成型，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6。
接下来，与实施例1的场合同样，形成贯通树脂层4、保护膜12及树脂层4的一个平面的导体电路5的内径300微米的贯通孔3。
接下来，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在保护膜12的外面，同时，将该导电性胶8填充在贯通孔3内，之后，从树脂层4剥离保护膜12。这样，得到两枚配线板用板材1d。
另外，对与上述配线板用板材1d同样形成的板材，在没有形成导体电路5侧的树脂层4的表面，层叠配置厚18微米的电解铜箔，在该状态下，在真空中进行加热温度130℃、加压力0.490MPa、持续10分钟的加热加压成型，得到配线板用板材1e。
那么，在配线板用板材1e的形成导体电路5的面和一方的配线板用板材1d的没有形成导体电路5的面对向的同时，一方的配线板用板材1d的形成导体电路5的面与另一方的配线板用板材1d的形成导体电路5的面对向的状态下，层叠配置上述的两枚配线板用板材1d和一枚配线板用板材1e，在真空中进行加热温度175℃、加压力2.94MPa、持续90分钟的加热加压成型，使其层叠一体化，得到多层板11。
(实施例3)
利用行星搅拌机搅拌含有表1所示的各成分的料浆，通过溶剂的配合量将粘度调整到3000cP，得到树脂组成物。
将该树脂组成物涂敷在由聚对苯二甲酸乙二醇酯制的胶片构成的载体基材7上，通过在130℃下进行8分钟加热干燥，在载体基材7的一个平面形成厚100微米的B阶段状态的树脂板4a。
另一方面，与实施例1的场合同样在该复制用基材6的表面形成电镀保护层，在实施电解铜电镀处理后，剥离电镀保护层，形成厚12微米的导体电路5。进一步，与实施例1同样，在该导体电路5上安装电气部件10。
接下来，首先，对复制用基材6，在其形成导体电路5的一侧配置并层叠8枚除去载体基材7的上述的树脂板4a，在真空中进行加热温度130℃、加压力0.294MPa持续10分钟的加热加压成型，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6。
接下来，与实施例1的场合同样，形成贯通树脂层4、保护膜12及树脂层4的一个平面的导体电路5的内径300微米的贯通孔3。
接下来，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在保护膜12的外面，同时，将该导电性胶8填充在贯通孔3内，之后，从树脂层4剥离保护膜12。这样，得到配线板用板材1d。
另外，将对与上述同样得到的两枚复制用基材6使其形成导体电路5的面对向的同时，在其之间配置并层叠6枚除去载体基材7的上述树脂板4a，在真空中进行加热温度130℃、加压力0.294MPa、持续10分钟的加热加压成型，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6。接下来，在其一个平面层叠并配置由PET构成的厚75微米的保护膜12，通过与实施例1同样的照射条件，形成贯通树脂层4、保护膜12及树脂层4的两面的导体电路5的内径300微米的贯通孔3。
接下来，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在保护膜12的外面，同时，将该导电性胶8填充在贯通孔3内，之后，从树脂层4剥离保护膜12。这样，得到配线板用板材1b。
将上述树脂组成物涂敷在由厚100微米的聚对苯二甲酸乙二醇酯制的胶片构成的载体基材7上，通过在130℃下进行9分钟加热干燥，在载体基材7的一个平面形成厚100微米的B阶段状态的树脂层4。
接下来，通过从载体基材7侧在7.1mJ、100Hz、1发射(shot)、脉冲宽度35微秒的条件下照射二氧化碳激光，形成贯通载体基材7和树脂层4的内径100微米的贯通孔3。
接下来，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在载体基材7的外面，同时，将该导电性胶8填充在贯通孔3内，之后，从树脂层4剥离载体基材7。
接下来，层叠配置形成导体电路5的复制用基材6和上述的树脂层4并且使导体电路5和树脂层4对向的同时使贯通孔3和导体电路5位置一致，在真空中进行加热温度130℃、加压力2.94MPa、持续10分钟的加热加压成型，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6，得到一个平面带电路的板材13a。形成导体电路5的复制用基材6使用与上述的配线板用板材1d的场合同样形成的材料。
那么，与图25所示的同样层叠上述的配线板用板材1d、1b及一个平面带电路的板材13a，在真空中进行加热温度175℃、加压力2.94MPa、持续90分钟的加热加压成型，使其层叠一体化，得到多层板11。
(实施例4)
利用行星搅拌机搅拌含有表1所示的各成分的料浆，通过溶剂的配合量将粘度调整到3000cP，得到树脂组成物。
将该树脂组成物涂敷在由聚对苯二甲酸乙二醇酯制的胶片构成的载体基材7上，通过在150℃下进行10分钟加热干燥，在载体基材7的一个平面形成厚100微米的B阶段状态的树脂板4a。
另一方面，对由100微米的SUS304构成的不锈钢基材，利用氯化亚铁对其表面实施软蚀刻处理，得到其表面粗糙度Ra为0.3微米的复制用基材6。在该复制用基材6的表面形成电镀保护层，在实施电解铜电镀处理后，剥离电镀保护层，形成厚15微米的导体电路5。进一步，作为电气部件10，在该复制用基材6上印刷涂敷电容胶(将钛酸钡粉搅拌并分散在环氧树脂和三聚氰胺树脂的混合粘合剂中的一液性聚合型介质胶，(株)朝日化学研究所制：CX-16)及电阻胶(将碳粉均匀地分散在苯酚树脂粘合剂中的碳电阻胶，(株)朝日化学研究所制：TU-100-8)，分别通过150℃持续30分钟、170℃持续60分钟的加热干燥使其硬化。另外，作为电容元件的电极，通过涂敷铜胶((株)朝日化学研究所制：LS-504J)并进行150℃持续30分钟的加热干燥使其硬化而形成电极。
接下来，首先，使其形成导体电路5的面对向地配置两枚复制用基材6，同时，在其之间配置7枚除去载体基板7的上述树脂板4a并进行层叠，在175℃、0.294MPa的条件下进行15分钟加热使其硬化，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6。
接下来，在树脂层4的两面层叠并配置由PET构成的厚50微米的保护膜12，通过从保护膜12侧在15KHz、1.8W、50发射(shot)的条件下照射YAG激光，形成贯通树脂层4、保护膜12及树脂层4的两侧的导体电路5的内径300微米的贯通孔3。
在该贯通孔3的内部侧面实施无电解铜电镀处理形成厚0.2微米的孔电镀18，之后，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在保护膜12的外面，同时，将该导电性胶8填充在贯通孔3内，在80℃下进行60分钟的预备干燥，之后，从树脂层4剥离保护膜12。这样，得到配线板用板材1k。
将上述树脂组成物涂敷在由厚100微米的聚对苯二甲酸乙二醇酯制的胶片构成的载体基材7上，通过在130℃下进行9分钟加热干燥，在载体基材7的一个平面形成厚100微米的B阶段状态的树脂层4。
接下来，通过从载体基材7侧在7.1mJ、100Hz、1发射(shot)、脉冲宽度35微秒的条件下照射二氧化碳激光，形成贯通载体基材7和树脂层4的内径100微米的贯通孔3。
接下来，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在载体基材7的外面，同时，将该导电性胶8填充在贯通孔3内，之后，从树脂层4剥离载体基材7。这样，得到具有填充有导电性胶8的贯通孔3的板材13f。
在由厚100微米的SUS304形成的不锈钢基材构成的复制用基材6的表面形成电镀保护层，在实施电解铜电镀处理后，剥离电镀保护层，形成厚15微米的导体电路5，得到设导体电路5的复制用基材6。
然后，使导电性胶8突出的面与配线板用板材1k对向地在配线板用板材1k的两面配置板材13f的同时，在其外层使复制用基材6的导体电路5与板材13f对向地配置设导体电路5的复制用基材6，进行层叠，在加热温度175℃、加压力2.94MPa的条件下进行60分钟的加热加压成型，使其层叠为一体，得到多层板11。
(实施例5)
利用行星搅拌机搅拌含有表1所示的各成分的料浆，通过溶剂的配合量将粘度调整到3000cP，得到树脂组成物。
通过使玻璃无纺布(オリベスト公司制：SAS系列(series)、单位面积重：25g/cm2、厚度：200微米)含浸该树脂组成物，并在160℃下进行5分钟干燥，制作厚200微米的树脂板4a。
另一方面，对由厚100微米的SUS304构成的不锈钢基材，利用硝酸和氟酸的混合溶液对其表面实施软蚀刻处理，得到其表面粗糙度Ra为0.3微米的复制用基材6。在该复制用基材6的表面通过电镀保护层形成图形，通过电解铜电镀处理形成铜电镀后，进一步按镍电镀、金电镀的顺序实施电镀处理后，剥离保护层，形成厚15微米的导体电路5。进一步，通过焊锡逆流处理在该导体电路5上焊锡连接IC(倒装片)、片状电阻和片状电容作为电气部件10，在导体电路5上安装电气部件10。焊锡逆流处理通过在最高温度260℃下进行15秒加热而进行。另外，对于IC，在其下面侧填充填充物(under fill)(松下电工株式会社制：CV5183)，并在150℃下进行30分钟加热，使其硬化。
另外，对厚18微米的铜箔，在其粗面侧涂敷上述的树脂组成物，在130℃下加热10分钟，使其干燥，得到具有厚50微米的树脂层4b的带树脂的金属箔17。
接下来，首先对复制用基材6，在其形成导体电路5的一侧配置并层叠3枚上述的树脂板4a，同时，进一步在其外面侧层叠并配置带树脂的金属箔17并使其树脂层4b与树脂板4a对向，在真空中，在加热温度175℃、加压力0.294MPa的条件下进行15分钟加热加压成型，之后，在导体电路5残留在树脂层4的状态下剥离复制用基材6。由此，得到配线板用板材1i。
将该树脂组成物涂敷在由厚100微米的PET胶片构成的载体基材7上，通过在130℃下进行5分钟加热干燥，形成厚100微米的B阶段状态的树脂层4。
接下来，通过在7.1mJ、100Hz、1发射(shot)、脉冲宽度35微秒的条件下照射二氧化碳激光，形成贯通载体基材7和树脂层4的内径100微米的贯通孔3。
接下来，使用圆头刮刀将导电性胶8(タツタ电线株式会社制，商品号：AE1244)涂敷在载体基材7的外面，同时，将该导电性胶8填充在贯通孔3内，之后，从树脂层4剥离载体基材7，得到具有填充有导电性胶8的贯通孔3的板材13f。
另外，作为金属箔9，准备与上述的配线板用板材1i的制作中使用的铜箔同样的铜箔。
那么，在配线板用板材1i的形成导体电路5的一侧配置板材13f并使导电性胶8突出的面与导体电路5对向，同时，进一步在其外侧层叠配置金属箔9并使金属箔9的粗面与板材13f对向，在加热温度175℃下进行60分钟的加热成型，使其层叠为一体。
通过对得到的层叠体在15KHz、1.8W、50发射(shot)的条件下照射YAG激光，形成贯通层叠体全体的贯通孔，之后，在贯通孔的内部侧面实施消拖尾(desmear)处理，通过无电解电镀和电解电镀形成厚20微米的孔电镀18。进一步，对两侧的外层的金属箔9实施蚀刻处理，进行表层图案形成，形成两侧的外层的导体电路5，得到多层板11。
表1
    实施例1   实施例2    实施例3    实施例4    实施例5
  甲酚酚醛型环氧树脂 1.2 7.0 - 1.2 -
  多反应双酚A型环氧树脂 - - 7 - 7.0
  双酚A型环氧树脂 0.4 - - 0.4 -
  双酚F型环氧树脂 - 3.1 0.9 - 0.9
  苯氧基树脂     0.3   0.8    1    0.3    1
  溴化环氧树脂     1.0   2.55    4    1.0    4
  苯酚酚醛树脂(硬化剂) 1.0 - - 1.0 -
  二聚氨基氰(硬化剂) - 0.5 1 - 1
  2E4MZ(硬化促进剂) 0.1 0.05 0.1 0.1 0.1
  磷酸三苯酯(硬化促进剂) 0.1 - - 0.1 -
  氧化铝     85   60    -    95    -
  氮化铝     10   -    -    -    60
  氮化硼     -   25    -    -    25
  二氧化硅     -   -    85    -    -
  环氧硅烷(耦合剂) 1 0.8 0.8 1 0.8
  M208F(分散剂)     -   0.2    0.2    0.2
溶剂的种类 甲基-乙基甲酮 丙酮、二甲基甲酰胺    甲基-乙基甲酮、二甲基甲酰胺 甲基-乙基甲酮    甲基-乙基甲酮、二甲基甲酰胺
载体基材 压延铜箔 PET PET PET    玻璃无纺布
  复制用基材     SUS301   SUS301    SUS304    SUS304    SUS304
表中的各成分的详细情况如下：
甲酚酚醛型环氧树脂：住友化学工业株式会社制，商品号：ESCN195XL4
多反应双酚A型环氧树脂：三井化学株式会社制，商品号：VG3101
双酚A型环氧树脂：油化SHELL环氧树脂株式会社制，商品号：环氧树脂(EPIKOTE)828
双酚F型环氧树脂：东都化成工业株式会社制，商品号：YDF8170
苯氧基树脂：东都化成制，商品号：YPP50
溴化环氧树脂：住友化学工业株式会社制，商品号：ESB400T
苯酚酚醛环氧树脂：群荣化学制，商品号：タマノ一ル752
2E4MZ：2-甲基-4-甲基咪唑啉
氧化铝：平均粒径12微米、最大粒径50微米
氮化铝：平均粒径2微米、最大粒径15微米
氮化硼：平均粒径1.5微米、最大粒径10微米
二氧化硅：平均粒径2微米、最大粒径10微米
环氧硅烷：日本ユニカ一制，商品号：A-187
M208F：第一工业制药株式会社制，商品号：M208F；化合物名：聚氧-烯化-烷基-醚-磷酸-酯-单乙醇胺
产业上利用的可能性
由于本发明的配线板用板材的制造方法如下形成：在B阶段状态的树脂层的一个平面或者两面层叠在表面设导体电路的同时对该导体电路安装或者印刷形成电气部件的复制用基材并使导体电路及电气部件与树脂层对向，同时，将将导体电路及电气部件埋设在树脂层内，从树脂层剥离复制用剂材的同时使导体电路残留在树脂层侧，将导体电路复制到树脂层上，树脂层的外部表面与导体电路的露出面成为一个平面；因此，平坦地形成表面，另外，将电气部件配置在树脂层内的同时，由于这时树脂层的流动，可以在电气部件的周围不会产生空隙地配置电气部件，因此，将树脂层硬化成型形成绝缘层后，可以得到在绝缘层内设电气部件的配线板，可以使配线板中的部件安装量增大的同时抑制电气部件从配线板突出，可以实现小型化，进一步，由于可以安装电气部件的位置扩大，所以配线设计的自由度也可以增大，另外，由于电气部件其周围不存在空隙地配置在绝缘层内，所以在电气部件的周围不会残留空气，即使在承受由于受热而引起的负荷时，也可以抑制由于空气的热膨胀而引起的绝缘层的断裂或者电气部件的破损、断线等不良情况的发生，另外，与电气部件的安装量或安装位置无关，通过使树脂层熔融软化并流动，可以将电气部件配设在任意位置，无需经过烦杂的工序即可将电气部件设在树脂层或者使树脂层硬化而形成的绝缘层的内部的任意部位。进一步，在埋入部件的多层板的表面也可以安装其它部件。
另外，本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，利用复制用基材，仅在树脂层的一个平面复制导体电路并使树脂层的外表面与导体电路的露出面成为一个平面而形成的同时，由于在树脂层的另一个平面层叠金属箔或者带树脂的金属箔并使其一体化，通过在多层板形成时将该金属箔配置在最外层，利用一般的蚀刻法可以形成电路。另外，对于安装在表层的部件的拉伸强度，通过使用经粗糙化处理的铜箔等，可以容易地确保可靠性。
另外，本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，在复制用基材的表面设导体电路的同时安装电气部件中，由于使用不锈钢基材作为复制用基材，在复制用基材的表面形成保护层后，通过实施电镀处理设导体电路，安装或者印刷形成电气部件，在电气部件的安装面侧填充填充物，所以可以安定地固定并安装例如IC等有源部件、容量大面积大的LCR部件等，具有使连接可靠性提高的效果。另外，由于通过在复制用基材上印刷成型电阻元件及电容元件的至少一方作为电气部件来安装电气部件，所以作为电气部件可以形成非常薄的元件而实现薄型化。另外，对于再加热时的焊锡的再次熔化，可以抑制焊锡的流出。
另外，本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，由于在复制导体电路后的树脂层的一个平面或者两面层叠保护膜，形成贯通树脂层、导体电路及保护膜的贯通孔，通过从保护膜的外侧涂敷导电性胶向贯通孔内填充导电性胶后，从树脂层剥离保护膜，形成导电性胶从贯通孔向外部突出，所以可以在任意位置形成承担导体电路之间的导通的柱孔。
另外，本发明的配线板用板材的制造方法，由于在通过上述的配线板用板材的制造方法得到的只在一个平面形成导体电路的配线板用板材的与形成导体电路的面相对的面，层叠金属箔并使其一体化，或者使导体电路与树脂层对向地层叠表面设导体电路的复制用基材并使其一体化，所以，可以在形成金属箔和导体电路的同时在任意位置形成承担金属箔和导体电路之间、导体电路之间的导通的柱孔。另外，由于在层叠一体化时压缩导通柱孔，所以可以降低导通电阻。
另外，本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，由于在一个平面或者两面复制导体电路后的树脂层的一个平面或者两面层叠保护膜，形成贯通树脂层、导体电路及保护膜的贯通孔，在贯通孔的内部侧面实施孔电镀，通过从保护膜的外侧涂敷树脂胶或者导电性胶向贯通孔内填充树脂胶或者导电性胶后，从树脂层剥离保护膜，所以，即使由于埋设电气部件树脂层的厚度变厚，形成在该树脂层的柱孔的路径变长，也可以通过孔电镀付与柱孔高的导通安定性。另外，通过导电性胶，可以进一步付与柱孔高的导通安定性。
本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，由于使用厚50～150微米而且实施过表面粗糙化处理以使形成导体电路的面的表面粗糙度Ra成为2微米以下的不锈钢基材作为复制用基材，所以在配线板用板材的制作中，复制导体电路时，可以在使复制用基材弯曲的同时容易地从树脂层剥离该复制用基材，进一步，通过表面粗糙化处理调整复制用基材和导体电路的粘合力，可以使导体电路不会没有准备地从复制用基材剥离的同时，在导体电路的复制中，将复制用基材从树脂层剥离时使导体电路从复制用基材剥离而使导体电路可靠地残留在树脂层侧。
本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，由于以含有从二氧化硅、氧化铝、氮化铝、氮化硼、氧化钛、硼酸铝及氧化镁中选择的至少一种无机填充物的同时该无机填充物的最大粒径为10微米以下的树脂组成物形成树脂层，所以，这些无机填充物，热传导性、介电常数、粒度分布、色调的自由度高，因此，在使希望的功能选择地发挥的场合，可以进行适当的粒度设计，容易地进行高填充化，可以降低树脂层或者由该树脂层形成的绝缘层的热膨胀率，减小与构成内置部件或者导体电路的材料的热膨胀率的差，在多层板的制作时或制作的多层板承受热负荷而被加热时等，可以防止发生翘曲等变形。
本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，由于以无机填充物的含有量为70～95重量％而且含有耦合剂及分散剂中的至少一种的树脂组成物形成树脂层，所以，在高填充无机填充物的同时提高其分散性，可以降低树脂层或者由该树脂层形成的绝缘层的热膨胀率，减小与构成内置部件或者导体电路的材料的热膨胀率的差，在多层板的制作时或制作的多层板承受热负荷而被加热时等，可以防止发生翘曲等变形。
本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，由于以通过使无纺布含浸树脂组成物并干燥而得到的树脂板形成树脂层，所以，可以形成厚度较厚的树脂板的同时，由于在含浸干燥时溶剂从两面挥发，所以可以提高干燥效率，利于降低成本。另外，使用无纺布的树脂板具有刚性，在处理大面积的板时，由于具有较强的韧性，所以在操作上有利。进一步，由于是无纺布，所以在层叠成型时，树脂容易随部件等的凹凸流动，特别是在使其吸收高低差异大的凹凸时，效果明显。
另外，本发明的配线板用板材的制造方法，在上述的配线板用板材的制造方法中，由于使树脂层维持在B阶段状态，所以适于用于多层板的制造中，这时，一揽子层叠成型多枚配线板用板材或者至少一枚板材和至少一枚在B阶段状态的树脂层中设导体电路或金属箔的至少一枚其它的板材，可以得到多层板。这时，表面是平坦的，而且由于层叠由B阶段状态的树脂层构成的板状的部件，所以，在成型过程中，形成导体电路的部位的绝缘层不发生变形，在绝缘层的绝缘可靠性高，另外，由于一揽子层叠成型多个板状的部件，所以，可以实现成型工序的简单化，在成型中，无须花费烦杂的人力和时间，而且在成型时，在各层的导体电路中不会发生热经历的不同，无须对由于热经历的不同而引起的导体电路5的热收缩率不同进行补正。另外，可以对绝缘层在任意部位形成导体电路，提高了配线设计的自由度，进一步，使用形成柱孔的配线板用板材或其它板材的话，可以在任意位置形成柱孔，可以容易地形成柱连接柱的构造或焊盘连接柱的构造，电路的细微化·高密度化成为容易的事情，可以实现配线板的小型化、薄型化，另外，可以缩短信号经过的路径。
本发明的配线板用板材，由于通过上述的配线板用板材的制造方法而制造，所以平坦地形成表面，另外，在树脂层内配置电气部件的同时，这时，由于树脂层的流动，可以在电气部件的周围不发生空隙地配置电气部件，因此，在硬化成型树脂层性形成绝缘层后，可以得到在绝缘层内设电气部件的配线板，可以增大配线板中的部件安装量的同时，抑制电气部件从配线板突出，实现小型化，由于安装电气部件的位置进一步扩大，所以，配线设计的自由度也增大，另外，由于电气部件其周围不存在空隙地配置在绝缘层内，所以在其周围不会残留空气，即使在承受由于受热而引起的负荷时，也可以抑制由于空气的热膨胀而导致的绝缘层的断裂或电气部件的破损、断线等不良情况的发生，另外，与电气部件的安装量或安装位置无关，通过使树脂层熔融软化并流动，可以将电气部件配设在任意位置，无需经过烦杂的工序即可将电气部件设在树脂层或者使树脂层硬化而形成的绝缘层的内部的任意部位。进一步，在埋入部件的多层板的表面也可以安装其它部件。
本发明的多层板的制造方法，由于一体地层叠成型上述的多个配线板用板材，所以，可以得到在绝缘层内设电气部件的多层板，可以增大多层板中的部件安装量的同时，抑制电气部件从多层板突出，实现小型化，进一步，由于可以安装电气部件的位置扩大，所以，配线设计的自由度也增大，另外，由于电气部件其周围不存在空隙地配置在绝缘层内，所以在电气部件的周围不会残留空气，即使在承受由于受热而引起的负荷时，也可以抑制由于空气的热膨胀而导致的绝缘层的断裂或电气部件的破损、断线等不良情况的发生，另外，与电气部件的安装量或安装位置无关，可以将电气部件配设在任意位置，无需经过烦杂的工序即可将电气部件设在绝缘层的内部的任意部位。进一步，在埋入部件的多层板的表面也可以安装其它部件。另外，由于层叠表面平坦的板状的部件，所以，在成型过程中，形成导体电路的部位的绝缘层不发生变形，绝缘层中的绝缘可靠性高。另外，得到的多层板可以作为内置高度的LCR功能的多层配线板而形成，能够应用于RF模块或者蓝牙(Blue tooth)模块等小型高频模块等的微电子学领域。
另外，本发明的多层板的制造方法，由于一体层叠成型上述的至少一枚配线板用板材和至少一枚具有B及/或C阶段状态的树脂层的同时在内部没有埋设电气部件的板材，所以可以得到在绝缘层内设电气部件的多层板，可以增大多层板中的部件安装量的同时，抑制电气部件从多层板突出，实现小型化，进一步，由于可以安装电气部件的位置扩大，所以，配线设计的自由度也增大，另外，由于电气部件其周围不存在空隙地配置在绝缘层内，所以在电气部件的周围不会残留空气，即使在承受由于受热而引起的负荷时，也可以抑制由于空气的热膨胀而导致的绝缘层的断裂或电气部件的破损、断线等不良情况的发生，另外，与电气部件的安装量或安装位置无关，可以将电气部件配设在任意位置，无需经过烦杂的工序即可将电气部件设在绝缘层的内部的任意部位。进一步，在埋入部件的多层板的表面也可以安装其它部件。另外，由于层叠表面平坦的板状的部件，所以，在成型过程中，形成导体电路的部位的绝缘层不发生变形，绝缘层中的绝缘可靠性高。另外，得到的多层板可以作为内置高度的LCR功能的多层配线板而形成，能够应用于RF模块或者蓝牙(Blue tooth)模块等小型高频模块等的微电子学领域。
另外，本发明的多层板的制造方法，在上述的多层板的制造方法中，由于层叠并配置上述的至少一枚配线板用板材和至少一枚具有B及/或C阶段状态的树脂层的同时在内部没有埋设电气部件的板材，并在该状态下进行一揽子成型，所以，一揽子层叠成型多个板状的部件，因此，可以实现成型工序的简单化，在成型中，无须花费烦杂的人力和时间，而且在成型时，在各层的导体电路中不会发生热经历的不同，无须对由于热经历的不同而引起的导体电路的热收缩率不同进行补正。
另外，本发明的多层板的制造方法，在上述的多层板的制造方法中，由于使用上述的至少一枚配线板用板材，通过普通叠置法进行多层化和柱孔形成，所以，通过将各种种类的材料用于成为芯部的板材，使用一般的叠置法进行层叠成型，通过激光加工、电镀等形成柱，可以制作连接可靠性高的多层板。例如，使用内置电气部件的配线板用板材作为芯部的话，将其作为芯材使用，通过普通叠置法，容易做成内置部件的基板。
另外，本发明的多层板的制造方法，在上述的多层板的制造方法中，由于形成贯通层叠一体化后的层叠体的贯通孔，在贯通孔的内部侧面实施孔电镀后，向该贯通孔内填充树脂胶或者导电性胶，所以，可以在层叠成型后进一步形成贯通多层板全体的贯穿孔，配线设计的自由度进一步提高，而且，通过孔电镀和导电性胶并用，可以确保贯穿孔的高导通安定性。
本发明的多层板，由于通过上述的多层板的制造方法而制造，所以，可以得到在绝缘层内设电气部件的多层板，可以增大多层板中的部件安装量的同时，抑制电气部件从多层板突出，实现小型化，进一步，由于可以安装电气部件的位置扩大，所以，配线设计的自由度也增大，另外，由于电气部件其周围不存在空隙地配置在绝缘层内，所以在电气部件的周围不会残留空气，即使在承受由于受热而引起的负荷时，也可以抑制由于空气的热膨胀而导致的绝缘层的断裂或电气部件的破损、断线等不良情况的发生，另外，与电气部件的安装量或安装位置无关，可以将电气部件配设在任意位置，无需经过烦杂的工序即可将电气部件设在绝缘层的内部的任意部位。进一步，在埋入部件的多层板的表面也可以安装其它部件。另外，由于层叠表面平坦的板状的部件，所以，在成型过程中，形成导体电路的部位的绝缘层不发生变形，绝缘层中的绝缘可靠性高。另外，得到的多层板可以作为内置高度的LCR功能的多层配线板而形成，能够应用于RF模块或者蓝牙(Blue tooth)模块等小型高频模块等的微电子学领域。
本申请中所有提到的“タツタ电线株式会社”译为“龟田タツタ电线株式会社”；“オリベスト公司”音译为“OLIPASIT公司”；商品名“タマノ一ル752”音译为“TAMANOLU 752”；“ユニカ一”音译为YOUNIKA。

Claims (18)

1、配线板用板材的制造方法，其特征在于，在B阶段状态的树脂层的一个平面或者两面层叠在表面设导体电路的同时对该导体电路安装或者印刷形成电气部件的复制用基材，其中，导体电路及电气部件与树脂层对向，同时，将导体电路及电气部件埋设在树脂层内，将复制用基材从树脂层剥离的同时使导体电路残留在树脂层侧，将导体电路复制到树脂层，树脂层的外部表面和导体电路的露出面成为一个平面。
2、如权利要求1所述的配线板用板材的制造方法，其特征在于，利用复制用基材仅在树脂层的一个平面复制导体电路，使树脂层的外表面与导体电路的露出面成为一个平面，同时，在树脂层的另一个平面层叠金属箔或者带树脂的金属箔并使其一体化。
3、如权利要求1或权利要求2所述的配线板用板材的制造方法，其特征在于，在复制用基材的表面设导体电路的同时安装电气部件时，使用不锈钢基材作为复制用基材，在复制用基材的表面形成保护层后，通过实施电镀处理设导体电路，并安装或者印刷形成电气部件10。
4、如权利要求1至权利要求3的任意一项权利要求所述的配线板用板材的制造方法，其特征在于，在复制导体电路后的树脂层的一个平面或者两面层叠保护膜，形成贯通树脂层、导体电路及保护膜的贯通孔，通过从保护膜的外部侧面涂敷导电性胶向贯通孔内填充导电性胶后，从树脂层剥离保护膜，形成导电性胶从贯通孔向外部突出的状态。
5、配线板用板材材的制造方法，其特征在于，在通过权利要求4所述的方法得到的只在一个平面形成导体电路的配线板用板材1的与形成导体电路的面相对一侧的面上层叠金属箔并使其一体化，或者使导体电路与树脂层对向地层叠设电路的复制用基材并使其一体化。
6、如权利要求1至权利要求5的任意一项权利要求所述的配线板用板材的制造方法，其特征在于，在一个平面或者两面复制导体电路后的树脂层的一个平面或两面，层叠保护膜，形成贯通树脂层、导体电路及保护膜的贯通孔，在贯通孔的内部侧面实施孔电镀，通过从保护膜的外侧涂敷树脂胶或者导电性胶向贯通孔内填充树脂胶或者导电性胶，之后，从树脂层剥离保护膜。
7、如权利要求1至权利要求6的任意一项权利要求所述的配线板用板材的制造方法，其特征在于，使用厚度为50～150微米而且实施过表面粗糙化处理以使形成导体电路的面的表面粗糙度Ra成为2微米以下的不锈钢基材作为复制用基材。
8、如权利要求1至权利要求7的任意一项权利要求所述的配线板用板材的制造方法，其特征在于，以含有从二氧化硅、氧化铝、氮化铝、氮化硼、氧化钛、硼酸铝及氧化镁中选择的至少一种无机填充物的同时该无机填充物的最大粒径为10微米以下的树脂组成物形成树脂层。
9、如权利要求1至权利要求8的任意一项权利要求所述的配线板用板材的制造方法，其特征在于，以无机填充物的含有量为70～95重量％而且含有耦合剂及分散剂中的至少一方的树脂组成物形成树脂层。
10、如权利要求1至权利要求9的任意一项权利要求所述的配线板用板材的制造方法，其特征在于，以通过使无纺布含浸树脂组成物并干燥而得到的树脂板形成树脂层。
11、如权利要求1至权利要求10的任意一项权利要求所述的配线板用板材的制造方法，其特征在于，使成型后的树脂层4维持在B阶段状态。
12、配线板用板材，其特征在于，通过权利要求1至权利要求11的任意一项权利要求所述的方法制造而成。
13、多层板的制造方法，其特征在于，一体层叠成型权利要求12所述的多枚配线板用板材。
14、多层板的制造方法，其特征在于，一体层叠成型权利要求12所述的至少一枚配线板用板材和至少一枚具有B及/或C状态的树脂层的同时在内部没有埋设电气部件的板材。
15、如权利要求14所述的多层板的制造方法，其特征在于，层叠并配置权利要求12所述的至少一枚配线板用板材和至少一枚具有B及/或C状态的树脂层的同时在内部没有埋设电气部件的板材，在该状态下，进行一揽子成型。
16、如权利要求14所述的多层板的制造方法，其特征在于，使用权利要求12所述的至少一枚配线板用板材，通过普通叠置法进行多层化和柱孔形成。
17、如权利要求13至权利要求16的任意一项权利要求所述的多层板的制造方法，其特征在于，形成贯通层叠一体化后的层叠体的贯通孔，在该贯通孔的内部侧面实施孔电镀，之后，在该贯通孔内填充树脂胶或者导电性胶。
18、多层板，其特征在于，通过权利要求13至权利要求17的任意一项所述的方法制造而成。
CNB028210611A 2001-10-26 2002-10-28 配线板用板材及其制造方法、多层板及其制造方法 Expired - Fee Related CN100442955C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001329935 2001-10-26
JP329935/2001 2001-10-26
JP247839/2002 2002-08-27
JP2002247839A JP4392157B2 (ja) 2001-10-26 2002-08-27 配線板用シート材及びその製造方法、並びに多層板及びその製造方法

Publications (2)

Publication Number Publication Date
CN1575627A true CN1575627A (zh) 2005-02-02
CN100442955C CN100442955C (zh) 2008-12-10

Family

ID=26624147

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028210611A Expired - Fee Related CN100442955C (zh) 2001-10-26 2002-10-28 配线板用板材及其制造方法、多层板及其制造方法

Country Status (7)

Country Link
US (1) US7080446B2 (zh)
EP (1) EP1445994B1 (zh)
JP (1) JP4392157B2 (zh)
KR (1) KR101045554B1 (zh)
CN (1) CN100442955C (zh)
AT (1) ATE548891T1 (zh)
WO (1) WO2003037050A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804430A (zh) * 2010-01-19 2012-11-28 Lg伊诺特有限公司 封装结构及其制造方法
CN103303011A (zh) * 2012-03-08 2013-09-18 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法
CN108353508A (zh) * 2016-02-10 2018-07-31 名幸电子股份有限公司 基板及基板的制造方法
CN108694000A (zh) * 2017-03-31 2018-10-23 Smk株式会社 触摸板以及配线区域形成方法
TWI665772B (zh) * 2017-10-27 2019-07-11 日商京瓷股份有限公司 配線基板

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US7608477B2 (en) * 2003-07-04 2009-10-27 Murata Manufacturing Co., Ltd. Process for substrate incorporating component
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2005109307A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法
JP2005198117A (ja) * 2004-01-09 2005-07-21 Tdk Corp 電子デバイス作製用構造体及びこれを用いた電子デバイスの製造方法
JP4251144B2 (ja) * 2004-04-19 2009-04-08 パナソニック株式会社 積層基板の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
JP2006228837A (ja) * 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
JP4215024B2 (ja) * 2005-04-22 2009-01-28 パナソニック株式会社 積層基板の製造方法
JP2011142364A (ja) * 2005-04-28 2011-07-21 Hitachi Chem Co Ltd プリント配線板およびその製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
JP2007019267A (ja) * 2005-07-07 2007-01-25 Toshiba Corp 配線基板、およびこの配線基板を備えた電子機器
JP2007019268A (ja) * 2005-07-07 2007-01-25 Toshiba Corp 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法
KR100651465B1 (ko) * 2005-08-09 2006-11-29 삼성전자주식회사 전자 회로 모듈 및 집적 회로 장치의 제작 방법과 그를이용한 전자 회로 모듈
JP4592751B2 (ja) * 2005-10-14 2010-12-08 株式会社フジクラ プリント配線基板の製造方法
EP1843391A4 (en) * 2005-10-26 2009-12-30 Murata Manufacturing Co STACKED ELECTRONIC COMPONENT, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING STACKED ELECTRONIC COMPONENT
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
JP4946056B2 (ja) * 2006-01-11 2012-06-06 日本電気株式会社 積層型モジュールおよびその製造方法
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
WO2007135737A1 (ja) 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
US7909482B2 (en) * 2006-08-21 2011-03-22 Innotec Corporation Electrical device having boardless electrical component mounting arrangement
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
JP4305502B2 (ja) 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP2010514217A (ja) * 2006-12-19 2010-04-30 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド チップ・コンデンサ組み込み型ｐｗｂ
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
JP5022042B2 (ja) * 2007-01-09 2012-09-12 欣興電子股▲分▼有限公司 半導体素子埋め込み支持基板の積層構造とその製造方法
US7712933B2 (en) * 2007-03-19 2010-05-11 Interlum, Llc Light for vehicles
US8408773B2 (en) 2007-03-19 2013-04-02 Innotec Corporation Light for vehicles
EP2157842B1 (en) * 2007-05-17 2018-03-14 Fujikura, Ltd. Laminated wiring board and method for manufacturing the same
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
CN101543152A (zh) * 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
JP2009064966A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法ならびに半導体装置
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
WO2009076579A2 (en) 2007-12-12 2009-06-18 Innotec Corporation Overmolded circuit board and method
JP2009170753A (ja) * 2008-01-18 2009-07-30 Panasonic Corp 多層プリント配線板とこれを用いた実装体
JP2009302437A (ja) * 2008-06-17 2009-12-24 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
KR101015651B1 (ko) 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP4939519B2 (ja) * 2008-12-05 2012-05-30 パナソニック株式会社 多層回路基板の製造方法
TWI384600B (zh) * 2008-12-09 2013-02-01 Advanced Semiconductor Eng 內埋線路基板及其製造方法
WO2010134262A1 (ja) * 2009-05-20 2010-11-25 株式会社村田製作所 部品内蔵層を有する電子部品モジュールの製造方法
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5354224B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
JP5588157B2 (ja) * 2009-11-25 2014-09-10 パナソニック株式会社 樹脂含浸シート、部品内蔵品、成形品、配線板、及び部品内蔵品の製造方法
WO2011093068A1 (ja) * 2010-01-26 2011-08-04 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
JP5223893B2 (ja) * 2010-07-13 2013-06-26 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
WO2013145498A1 (ja) * 2012-03-29 2013-10-03 株式会社村田製作所 導電性ペーストおよびそれを用いた固体電解コンデンサ
US9022631B2 (en) 2012-06-13 2015-05-05 Innotec Corp. Flexible light pipe
WO2014041659A1 (ja) * 2012-09-13 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same
WO2014181790A1 (ja) * 2013-05-07 2014-11-13 日本電気硝子株式会社 ガラスフィルム積層体
KR101453490B1 (ko) * 2013-05-22 2014-10-27 우리이티아이 주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20150206812A1 (en) * 2014-01-23 2015-07-23 Qualcomm Incorporated Substrate and method of forming the same
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
WO2015194373A1 (ja) * 2014-06-18 2015-12-23 株式会社村田製作所 部品内蔵多層基板
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
JP6677183B2 (ja) * 2017-01-25 2020-04-08 オムロン株式会社 制御装置
WO2019124307A1 (ja) * 2017-12-20 2019-06-27 住友電気工業株式会社 プリント配線板の製造方法及び積層体
DE102019208093A1 (de) * 2019-06-04 2020-12-10 Robert Bosch Gmbh Verfahren zum Herstellen einer dreidimensionalen Schaltung sowie dreidimensionale Schaltung
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055695A (ja) * 1983-09-07 1985-03-30 ダイソー株式会社 回路基板の製造法
JPH01164089A (ja) 1987-12-21 1989-06-28 Ibiden Co Ltd ブラインド・スルーホールを用いた電子部品実装構造
JP3188525B2 (ja) * 1992-08-04 2001-07-16 大日本インキ化学工業株式会社 表皮材用合成樹脂組成物
DE4314673C1 (de) 1993-05-04 1994-05-19 Huber Hans Gmbh Vorrichtung zum Entfernen von Abscheidegut aus einer Flüssigkeit
JPH07176871A (ja) * 1993-12-21 1995-07-14 Matsushita Electric Ind Co Ltd 樹脂多層基板の製造方法
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
JP3253886B2 (ja) * 1997-03-27 2002-02-04 イビデン株式会社 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
WO2001006558A1 (fr) * 1999-07-16 2001-01-25 Matsushita Electric Industrial Co., Ltd. Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
US6878554B1 (en) * 2000-03-20 2005-04-12 Perkinelmer Las, Inc. Method and apparatus for automatic pin detection in microarray spotting instruments
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP4087286B2 (ja) * 2003-05-12 2008-05-21 日本電子株式会社 試料保持具及び観察装置並びに試料回転方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804430A (zh) * 2010-01-19 2012-11-28 Lg伊诺特有限公司 封装结构及其制造方法
CN102804430B (zh) * 2010-01-19 2015-11-25 Lg伊诺特有限公司 封装结构及其制造方法
CN103303011A (zh) * 2012-03-08 2013-09-18 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法
CN108353508A (zh) * 2016-02-10 2018-07-31 名幸电子股份有限公司 基板及基板的制造方法
CN108353508B (zh) * 2016-02-10 2021-03-12 名幸电子股份有限公司 基板及基板的制造方法
CN108694000A (zh) * 2017-03-31 2018-10-23 Smk株式会社 触摸板以及配线区域形成方法
CN108694000B (zh) * 2017-03-31 2021-04-13 Smk株式会社 触摸板以及配线区域形成方法
TWI665772B (zh) * 2017-10-27 2019-07-11 日商京瓷股份有限公司 配線基板

Also Published As

Publication number Publication date
US7080446B2 (en) 2006-07-25
ATE548891T1 (de) 2012-03-15
EP1445994A4 (en) 2008-06-18
EP1445994A1 (en) 2004-08-11
EP1445994B1 (en) 2012-03-07
JP2003204167A (ja) 2003-07-18
US20050118750A1 (en) 2005-06-02
CN100442955C (zh) 2008-12-10
WO2003037050A1 (fr) 2003-05-01
KR20040062587A (ko) 2004-07-07
KR101045554B1 (ko) 2011-07-04
JP4392157B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1301045C (zh) 多层接线板组件制造方法及多层接线板组件
CN1201641C (zh) 复制材料及其制造方法以及用其制造的布线基片
CN1278413C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1201383C (zh) 电子部件的安装方法、安装装置及电子部件装置
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1658439A (zh) 连接部件和安装体及其制造方法
CN1273249C (zh) 基本不含铅的金属合金颗粒及其生产方法和用途
CN1321411A (zh) 印刷布线板及其制造方法
CN1299542C (zh) 通孔布线板
CN1771771A (zh) 多层印刷电路板
CN1568546A (zh) 半导体器件及其制造方法
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片
CN1765161A (zh) 刚挠性电路板
CN1378769A (zh) 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
CN1321410A (zh) 印刷布线板及其制造方法
CN1625805A (zh) 半导体芯片安装用基板及其制造方法和半导体模块
CN1292635A (zh) 布线电路衬底及其制造方法
CN1640216A (zh) 多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1677652A (zh) 元件搭载基板以及使用该基板的半导体装置
CN1806368A (zh) 各向异性导电连接器装置及其制造方法以及电路装置的检查装置
CN1318274A (zh) 多层叠合电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20161028

CF01 Termination of patent right due to non-payment of annual fee