JPH07176871A - 樹脂多層基板の製造方法 - Google Patents
樹脂多層基板の製造方法Info
- Publication number
- JPH07176871A JPH07176871A JP32167593A JP32167593A JPH07176871A JP H07176871 A JPH07176871 A JP H07176871A JP 32167593 A JP32167593 A JP 32167593A JP 32167593 A JP32167593 A JP 32167593A JP H07176871 A JPH07176871 A JP H07176871A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- hole
- squeegee
- paste
- release film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 Viaホールへの導電ペーストの充填におい
て、印刷によるペースト充填量を定量化させ、均質な樹
脂多層基板を形成する。 【構成】 離型性フィルム1で狭持され、スルーホール
3が設けられた樹脂基板2に、導電ペースト4を第一の
ゴム弾性を有するスキージ5で、スルーホール3表面に
溢れる形で埋め込んだ後、第二のハードなスキージ6で
不要部のペースト4を、フィルム1面と面一に掻き取
り、スルーホール3部のペースト量を定量化させる。
て、印刷によるペースト充填量を定量化させ、均質な樹
脂多層基板を形成する。 【構成】 離型性フィルム1で狭持され、スルーホール
3が設けられた樹脂基板2に、導電ペースト4を第一の
ゴム弾性を有するスキージ5で、スルーホール3表面に
溢れる形で埋め込んだ後、第二のハードなスキージ6で
不要部のペースト4を、フィルム1面と面一に掻き取
り、スルーホール3部のペースト量を定量化させる。
Description
【0001】
【産業上の利用分野】本発明は、両面に金属箔を有する
樹脂多層回路基板の製造方法に関する。
樹脂多層回路基板の製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小型化、高密度化に伴
い、産業用にとどまらず民生用の分野においても多層回
路基板が強く要望されるようになってきた。このような
多層回路基板では、複数層の回路パターンの間をインナ
ビアホール接続する接続方法および信頼度の高い構造が
必要である。
い、産業用にとどまらず民生用の分野においても多層回
路基板が強く要望されるようになってきた。このような
多層回路基板では、複数層の回路パターンの間をインナ
ビアホール接続する接続方法および信頼度の高い構造が
必要である。
【0003】以下従来の2層回路基板の製造方法につい
て説明する。図2(a)〜(f)は従来の2層回路基板
の製造方法を示す工程断面図である。まず、図2(a)
に示すように、両面に離型性フィルム21を備えた多孔
質基材22を用いる。この多孔質基材としては、例えば
芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸さ
せ、内部に空孔を有する複合材からなる基材(以下アラ
ミド−エポキシシートと称する)が用いられる。
て説明する。図2(a)〜(f)は従来の2層回路基板
の製造方法を示す工程断面図である。まず、図2(a)
に示すように、両面に離型性フィルム21を備えた多孔
質基材22を用いる。この多孔質基材としては、例えば
芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸さ
せ、内部に空孔を有する複合材からなる基材(以下アラ
ミド−エポキシシートと称する)が用いられる。
【0004】次に図2(b)に示すようにアラミド−エ
ポキシシート22に例えばレーザーなどにより回路に合
致した貫通孔23を形成する。
ポキシシート22に例えばレーザーなどにより回路に合
致した貫通孔23を形成する。
【0005】次に図2(c)に示すように貫通孔23に
導電性ペースト24を印刷により充填する。この導電性
ペースト24は離型性フィルム21を印刷マスクとして
印刷することにより充填される。
導電性ペースト24を印刷により充填する。この導電性
ペースト24は離型性フィルム21を印刷マスクとして
印刷することにより充填される。
【0006】次に図2(d)に示すように、アラミド−
エポキシシート22の離型性フィルム21を剥離すると
貫通孔23の内部に導電性ペースト24が充填されてい
る。
エポキシシート22の離型性フィルム21を剥離すると
貫通孔23の内部に導電性ペースト24が充填されてい
る。
【0007】次に図2(e)に示すように、アラミド−
エポキシシート22の両面に銅箔27を張り付けた後、
アラミド−エポキシシート22と銅箔27とを加熱加圧
により本接着するとともに、導電性ペースト24を硬化
させる。
エポキシシート22の両面に銅箔27を張り付けた後、
アラミド−エポキシシート22と銅箔27とを加熱加圧
により本接着するとともに、導電性ペースト24を硬化
させる。
【0008】次に図2(f)に示すように、銅箔27を
選択的にエッチングして第1の回路パターン27aおよ
び第2の回路パターン27bを形成する。
選択的にエッチングして第1の回路パターン27aおよ
び第2の回路パターン27bを形成する。
【0009】このようにして、第1の回路パターン27
aと第2の回路パターン27bとは貫通孔23に充填さ
れた導電性ペースト24によってインナビアホール接続
され、2層配線回路基板28が得られる。
aと第2の回路パターン27bとは貫通孔23に充填さ
れた導電性ペースト24によってインナビアホール接続
され、2層配線回路基板28が得られる。
【0010】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、次のような課題を有していた。
来の構成では、次のような課題を有していた。
【0011】第1に、従来の構成においては、貫通孔に
導電性ペーストを充填する印刷工程において、図2
(c)に示すように貫通孔に充填される導電性ペースト
が充分に充填されず、かつ充填量にもばらつきが生じ、
そのために加熱加圧後の導電性ペーストの密度にもばら
つきが生じ、導電性ペーストと金属箔間の抵抗値にもば
らつきが生じていた。
導電性ペーストを充填する印刷工程において、図2
(c)に示すように貫通孔に充填される導電性ペースト
が充分に充填されず、かつ充填量にもばらつきが生じ、
そのために加熱加圧後の導電性ペーストの密度にもばら
つきが生じ、導電性ペーストと金属箔間の抵抗値にもば
らつきが生じていた。
【0012】第2に、従来の構成においては、図2
(c)に示すように、離型性フィルム21の厚み以上に
導電性ペースト24がt24分垂れ下がった形状で残る
ことがある。
(c)に示すように、離型性フィルム21の厚み以上に
導電性ペースト24がt24分垂れ下がった形状で残る
ことがある。
【0013】この状態でアラミド−エポキシシート22
の上に銅箔27を張り付けると、垂れ下がった導電性ペ
ーストt24の逃げ場がなくなり、図3(a)に示すよ
うに、銅箔37とアラミド−エポキシシート32との隙
間に導電性ペースト34が入り込むことがある。
の上に銅箔27を張り付けると、垂れ下がった導電性ペ
ーストt24の逃げ場がなくなり、図3(a)に示すよ
うに、銅箔37とアラミド−エポキシシート32との隙
間に導電性ペースト34が入り込むことがある。
【0014】このようなアラミド−エポキシシート32
の銅箔37をエッチングして回路パターン37bを形成
すると、図3(b)に示すように、第2の銅箔37bと
絶縁基板32との間に入り込んでいた導電性ペースト3
4によって短絡路34bが形成され、近接する回路パタ
ーン間の短絡不良の原因となる。
の銅箔37をエッチングして回路パターン37bを形成
すると、図3(b)に示すように、第2の銅箔37bと
絶縁基板32との間に入り込んでいた導電性ペースト3
4によって短絡路34bが形成され、近接する回路パタ
ーン間の短絡不良の原因となる。
【0015】以上のような課題を有しているために、従
来の回路形成用基板では単位面積当たりに形成できるイ
ンナビアホール接続の個数および回路パターン密度に限
界があり、今後ますます需要が増大する高密度実装用多
層基板を実現することが困難である。
来の回路形成用基板では単位面積当たりに形成できるイ
ンナビアホール接続の個数および回路パターン密度に限
界があり、今後ますます需要が増大する高密度実装用多
層基板を実現することが困難である。
【0016】本発明は上記従来の課題を解決するもの
で、インナビアホール接続時の導電性ペーストおよび導
電性ペーストと金属箔間の接続抵抗を下げ、かつ近接し
たインナビアホール間の短絡不良をなくした高性能、高
信頼性および高品質の回路基板を実現するための回路形
成用基板の製造方法、および製造装置を提供することを
目的とする。
で、インナビアホール接続時の導電性ペーストおよび導
電性ペーストと金属箔間の接続抵抗を下げ、かつ近接し
たインナビアホール間の短絡不良をなくした高性能、高
信頼性および高品質の回路基板を実現するための回路形
成用基板の製造方法、および製造装置を提供することを
目的とする。
【0017】
【課題を解決するための手段】この目的を達成するため
に本発明の回路形成用基板の製造方法は、離型性フィル
ムを備えたアラミドーエポキシシートに貫通孔を設け、
貫通孔に導電性ペーストをゴム弾性を有したスキージで
印刷充填し、更にゴムスキージで印刷充填後のペースト
を、ハードスキージで離型性フィルム面と面一になるよ
うに再充填することにより貫通孔内のペースト量を増加
させ、更に定量化する工程を有したものである。
に本発明の回路形成用基板の製造方法は、離型性フィル
ムを備えたアラミドーエポキシシートに貫通孔を設け、
貫通孔に導電性ペーストをゴム弾性を有したスキージで
印刷充填し、更にゴムスキージで印刷充填後のペースト
を、ハードスキージで離型性フィルム面と面一になるよ
うに再充填することにより貫通孔内のペースト量を増加
させ、更に定量化する工程を有したものである。
【0018】
【作用】このようにゴム弾性を有する第一のスキージ
で、貫通孔に導電ペーストをフィルム上に残す形で印刷
充填した後に、第二のハードスキージで、残った導電性
ペーストを離型性フィルム面と面一になるように再充填
することにより、貫通孔内の導電性ペースト量が増加す
ると共に貫通孔のペースト量が定量化される。
で、貫通孔に導電ペーストをフィルム上に残す形で印刷
充填した後に、第二のハードスキージで、残った導電性
ペーストを離型性フィルム面と面一になるように再充填
することにより、貫通孔内の導電性ペースト量が増加す
ると共に貫通孔のペースト量が定量化される。
【0019】導電性ペーストの充填量が定量化され必要
量以上のはみ出しをなくすことにより、絶縁基板とその
両面に張り付けられた金属箔との間に余分な導電性ペー
ストの侵入がなくなり、近接する回路パターン間の短絡
不良の発生を防止でき、ファインパターンの形成と、導
電ペーストが従来工法以上に緻密化されるため、低抵抗
接続が可能となる。
量以上のはみ出しをなくすことにより、絶縁基板とその
両面に張り付けられた金属箔との間に余分な導電性ペー
ストの侵入がなくなり、近接する回路パターン間の短絡
不良の発生を防止でき、ファインパターンの形成と、導
電ペーストが従来工法以上に緻密化されるため、低抵抗
接続が可能となる。
【0020】
【実施例】以下本発明の一実施例における回路形成用基
板の製造方法について、図面を参照しながら説明する。
板の製造方法について、図面を参照しながら説明する。
【0021】図1(a)〜(f)は本発明の第1の実施
例における回路形成用基板の製造工程を示す工程断面図
である。
例における回路形成用基板の製造工程を示す工程断面図
である。
【0022】まず図1(a)に示すように、両面にポリ
エステルなどの離型性フィルム1を備えた厚さt1 のア
ラミド−エポキシシート2を準備する。
エステルなどの離型性フィルム1を備えた厚さt1 のア
ラミド−エポキシシート2を準備する。
【0023】次に図1(b)に示すように、アラミド−
エポキシシート2の所定の箇所にレーザ加工法などを利
用して貫通孔3を形成する。
エポキシシート2の所定の箇所にレーザ加工法などを利
用して貫通孔3を形成する。
【0024】次に図1(c)に示すように、貫通孔3に
導電性ペースト4を充填する。導電性ペースト4を充填
する方法としては、貫通孔3を有するアラミド−エポキ
シシート2を印刷機(図示せず)のテーブル上に設置
し、直接導電性ペースト4を離型性フィルム1上の一部
に載せ、ゴム弾性のある例えば硬度約60度のスキージ
5で導電ペーストを貫通孔より溢れる形で印刷する。
導電性ペースト4を充填する。導電性ペースト4を充填
する方法としては、貫通孔3を有するアラミド−エポキ
シシート2を印刷機(図示せず)のテーブル上に設置
し、直接導電性ペースト4を離型性フィルム1上の一部
に載せ、ゴム弾性のある例えば硬度約60度のスキージ
5で導電ペーストを貫通孔より溢れる形で印刷する。
【0025】この時、上面の離型性フィルム1は印刷マ
スクの役割と、アラミド−エポキシシート2の表面の汚
染防止の役割を果たしている。
スクの役割と、アラミド−エポキシシート2の表面の汚
染防止の役割を果たしている。
【0026】この段階ですでに導電性ペースト4のバイ
ンダの一部はアラミド−エポキシシート2側へ浸透し、
導電性ペースト4の内部ではバインダに対する導電物質
の構成比が漸次増大して行く。
ンダの一部はアラミド−エポキシシート2側へ浸透し、
導電性ペースト4の内部ではバインダに対する導電物質
の構成比が漸次増大して行く。
【0027】次に図1(d)に示すように、離型性フィ
ルムの両面から例えば金属のスキージ6で離型性フィル
ムの上部に残ったペーストと、下部にはみでたペースト
を離型性フィルム面と面一になるように掻き取り、貫通
孔ヘの充填量を均一にする。
ルムの両面から例えば金属のスキージ6で離型性フィル
ムの上部に残ったペーストと、下部にはみでたペースト
を離型性フィルム面と面一になるように掻き取り、貫通
孔ヘの充填量を均一にする。
【0028】更に図1(e)に示すようにアラミド−エ
ポキシシート2の両面から離型性フィルム1を剥離す
る。
ポキシシート2の両面から離型性フィルム1を剥離す
る。
【0029】次に図1(f)に示すように、アラミド−
エポキシシート2の両面に銅箔などの金属箔5を張り付
ける。この状態で加熱加圧することにより、図1(f)
に示すように、アラミド−エポキシシート2が圧縮され
るとともにアラミド−エポキシシート2と金属箔5とが
接着される。
エポキシシート2の両面に銅箔などの金属箔5を張り付
ける。この状態で加熱加圧することにより、図1(f)
に示すように、アラミド−エポキシシート2が圧縮され
るとともにアラミド−エポキシシート2と金属箔5とが
接着される。
【0030】この工程において、導電性ペーストも圧縮
されるが、そのときに導電物質間からバインダ成分が押
し出され、導電物質同士および導電物質と金属箔間の結
合が強固になり、導電性ペースト中の導電物質が緻密化
されるとともに、アラミド−エポキシシート2の厚さは
t2 に圧縮され、アラミド−エポキシシート2の一構成
成分であるエポキシ樹脂および導電性ペースト4が硬化
する。
されるが、そのときに導電物質間からバインダ成分が押
し出され、導電物質同士および導電物質と金属箔間の結
合が強固になり、導電性ペースト中の導電物質が緻密化
されるとともに、アラミド−エポキシシート2の厚さは
t2 に圧縮され、アラミド−エポキシシート2の一構成
成分であるエポキシ樹脂および導電性ペースト4が硬化
する。
【0031】本実施例をさらに詳しく説明すると、アラ
ミド−エポキシシート2として厚さt1 が150〜22
0μm、空孔率が10〜60%のアラミド−エポキシシ
ートを用いた場合、図1(f)に示す加熱加圧による圧
縮工程の後の厚さ、すなわちt2 は60〜200μm、
空孔率は0〜5%となり、空孔の形状も小さくなってい
る。
ミド−エポキシシート2として厚さt1 が150〜22
0μm、空孔率が10〜60%のアラミド−エポキシシ
ートを用いた場合、図1(f)に示す加熱加圧による圧
縮工程の後の厚さ、すなわちt2 は60〜200μm、
空孔率は0〜5%となり、空孔の形状も小さくなってい
る。
【0032】以上説明した実施例において使用する導電
性ペースト4に含有される導電物質としては、銀、金、
銀パラジウム、銅およびこれらの合金の一種以上のもが
使用できる。
性ペースト4に含有される導電物質としては、銀、金、
銀パラジウム、銅およびこれらの合金の一種以上のもが
使用できる。
【0033】また導電物質の形状は球状であることが望
ましい。すなわち、導電物質として球状の金属粒子を使
用することにより、導電性ペースト4に圧力が加えられ
た時、金属粒子同士の接触部からバインダを押し出し易
く、また金属粒子同士の接触部が塑性変形しやすいため
に金属粒子同士および金属粒子と金属箔とが強固に結合
し、インナビアホール接続時の抵抗を極めて低くするこ
とができる。
ましい。すなわち、導電物質として球状の金属粒子を使
用することにより、導電性ペースト4に圧力が加えられ
た時、金属粒子同士の接触部からバインダを押し出し易
く、また金属粒子同士の接触部が塑性変形しやすいため
に金属粒子同士および金属粒子と金属箔とが強固に結合
し、インナビアホール接続時の抵抗を極めて低くするこ
とができる。
【0034】更に、導電ペーストを掻き取り充填量を均
一にするスキージ6は、金属、セラミックなど硬質材料
の方が望ましい。
一にするスキージ6は、金属、セラミックなど硬質材料
の方が望ましい。
【0035】
【発明の効果】以上のように本発明は、離型性フィルム
を備えた被圧縮性を有する不織布と熱硬化性樹脂の複合
材からなる多孔質基材に貫通孔を設け、その貫通孔に導
電性ペーストを充填する工程において、貫通孔に導電性
ペーストを定量的に充填できるため、金属粒子がより緻
密化され抵抗値のばらつきを押さえ、更に低抵抗で高信
頼性のインナビアホール接続を有する回路形成用基板の
製造方法を実現できる。
を備えた被圧縮性を有する不織布と熱硬化性樹脂の複合
材からなる多孔質基材に貫通孔を設け、その貫通孔に導
電性ペーストを充填する工程において、貫通孔に導電性
ペーストを定量的に充填できるため、金属粒子がより緻
密化され抵抗値のばらつきを押さえ、更に低抵抗で高信
頼性のインナビアホール接続を有する回路形成用基板の
製造方法を実現できる。
【0036】したがって本発明によれば、高密度回路基
板、低回路インピーダンスが要求される低雑音用回路基
板または高周波用回路基板などを容易に実現できる。
板、低回路インピーダンスが要求される低雑音用回路基
板または高周波用回路基板などを容易に実現できる。
【図1】本発明の一実施例における回路形成用基板の製
造方法を示す工程断面図
造方法を示す工程断面図
【図2】従来の2層回路基板の製造方法を示す工程断面
図
図
【図3】従来の2層回路基板の製造方法における課題を
示す断面図
示す断面図
1 離型性フィルム 2 アラミド−エポキシシート(多孔質基材) 3 貫通孔 4 導電性ペースト 5 ソフトスキージ 6 ハードスキージ 7 金属箔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸本 邦雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西井 利浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大谷 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 佐藤 章二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 東田 隆亮 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項1】離型性フィルムを具備した被圧縮性を有す
る多孔質基材に貫通孔を設け、前記貫通孔に導電性ペー
ストを充填する工程と、前記貫通孔に充填された前記導
電性ペーストの充填量を均一にする工程とを有する樹脂
多層基板の製造方法。 - 【請求項2】離型性フィルムを具備した被圧縮性を有す
る多孔質基材に貫通孔を設け、前記貫通孔に導電性ペー
ストを貫通孔の体積以上の導電ペーストを充填し、充填
後に貫通孔より溢れた導電性ペーストを前記離型性フィ
ルム面と面一に掻き取り、充填量を均一にする請求項1
記載の樹脂多層基板の製造方法。 - 【請求項3】離型性フィルムを具備した被圧縮性を有す
る多孔質基材に貫通孔を設け、前記貫通孔に導電性ペー
ストを充填する工程と、導電性ペーストの充填量を均一
にする各工程において、個々のスキージ硬度が異なり、
充填量を均一にする工程のスキージが、硬度大なるスキ
ージを備えた印刷機で充填する請求項1記載の樹脂多層
基板の製造方法。 - 【請求項4】ゴム弾性を有するスキージを用いて導電性
ペーストを充填する工程が実施され、金属、およびセラ
ミックからなるスキージを用いて導電性ペーストの充填
量を均一にする工程が実施される請求項1記載の樹脂多
層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32167593A JPH07176871A (ja) | 1993-12-21 | 1993-12-21 | 樹脂多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32167593A JPH07176871A (ja) | 1993-12-21 | 1993-12-21 | 樹脂多層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07176871A true JPH07176871A (ja) | 1995-07-14 |
Family
ID=18135168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32167593A Pending JPH07176871A (ja) | 1993-12-21 | 1993-12-21 | 樹脂多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07176871A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6454154B1 (en) | 2000-05-31 | 2002-09-24 | Honeywell Advanced Circuits, Inc. | Filling device |
JP2002280173A (ja) * | 2001-03-21 | 2002-09-27 | Tdk Corp | 複合基板の製造方法、この製造方法により得られた複合基板、el素子 |
US6506332B2 (en) | 2000-05-31 | 2003-01-14 | Honeywell International Inc. | Filling method |
WO2003037050A1 (fr) * | 2001-10-26 | 2003-05-01 | Matsushita Electric Works, Ltd. | Feuille de panneau de cablage et son procede de fabrication, panneau multicouche et son procede de fabrication |
US6793852B2 (en) | 2000-05-31 | 2004-09-21 | Ttm Advanced Circuits, Inc. | Scavenging method |
US6800232B2 (en) | 2000-05-31 | 2004-10-05 | Ttm Advanced Circuits, Inc. | PCB support plate method for PCB via fill |
US6832714B2 (en) | 2000-05-31 | 2004-12-21 | Ttm Advanced Circuits, Inc. | Heated filling device |
US6855385B2 (en) | 2000-05-31 | 2005-02-15 | Ttm Advanced Circuits, Inc. | PCB support plate for PCB via fill |
JP2007081423A (ja) * | 2001-10-26 | 2007-03-29 | Matsushita Electric Works Ltd | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
JP2008300391A (ja) * | 2007-05-29 | 2008-12-11 | Panasonic Corp | 回路形成基板の製造方法 |
US10887988B2 (en) | 2018-09-26 | 2021-01-05 | Nichia Corporation | Circuit substrate, component-mounted substrate, and methods of manufacturing circuit substrate and component-mounted substrate |
-
1993
- 1993-12-21 JP JP32167593A patent/JPH07176871A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6840425B2 (en) | 2000-05-31 | 2005-01-11 | Ttm Advanced Circuits, Inc. | Scavenging system |
US6454154B1 (en) | 2000-05-31 | 2002-09-24 | Honeywell Advanced Circuits, Inc. | Filling device |
US6855385B2 (en) | 2000-05-31 | 2005-02-15 | Ttm Advanced Circuits, Inc. | PCB support plate for PCB via fill |
US6793852B2 (en) | 2000-05-31 | 2004-09-21 | Ttm Advanced Circuits, Inc. | Scavenging method |
US6797224B2 (en) | 2000-05-31 | 2004-09-28 | Ttm Advanced Technologies, Inc. | Heated filling method |
US6800232B2 (en) | 2000-05-31 | 2004-10-05 | Ttm Advanced Circuits, Inc. | PCB support plate method for PCB via fill |
US6832714B2 (en) | 2000-05-31 | 2004-12-21 | Ttm Advanced Circuits, Inc. | Heated filling device |
US6506332B2 (en) | 2000-05-31 | 2003-01-14 | Honeywell International Inc. | Filling method |
US6995321B2 (en) | 2000-05-31 | 2006-02-07 | Honeywell Advanced Circuits | Etched hole-fill stand-off |
US6921505B2 (en) | 2000-05-31 | 2005-07-26 | Ttm Advanced Circuits, Inc. | Hole filling using an etched hole-fill stand-off |
US7066378B2 (en) | 2000-05-31 | 2006-06-27 | Ttm Advanced Circuits, Inc. | Filling device |
JP2002280173A (ja) * | 2001-03-21 | 2002-09-27 | Tdk Corp | 複合基板の製造方法、この製造方法により得られた複合基板、el素子 |
JP4669621B2 (ja) * | 2001-03-21 | 2011-04-13 | アイファイヤー アイピー コーポレイション | 複合基板の製造方法、この製造方法により得られた複合基板、el素子 |
JP2007081423A (ja) * | 2001-10-26 | 2007-03-29 | Matsushita Electric Works Ltd | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
CN100442955C (zh) * | 2001-10-26 | 2008-12-10 | 松下电工株式会社 | 配线板用板材及其制造方法、多层板及其制造方法 |
WO2003037050A1 (fr) * | 2001-10-26 | 2003-05-01 | Matsushita Electric Works, Ltd. | Feuille de panneau de cablage et son procede de fabrication, panneau multicouche et son procede de fabrication |
JP2008300391A (ja) * | 2007-05-29 | 2008-12-11 | Panasonic Corp | 回路形成基板の製造方法 |
US11864317B2 (en) | 2018-09-26 | 2024-01-02 | Nichia Corporation | Sn—Bi and copper powder conductive paste in through hole of insulating substrate |
US10887988B2 (en) | 2018-09-26 | 2021-01-05 | Nichia Corporation | Circuit substrate, component-mounted substrate, and methods of manufacturing circuit substrate and component-mounted substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6195882B1 (en) | Method for producing printed wiring boards | |
US6753483B2 (en) | Printed circuit board and method of manufacturing the same | |
JP3057924B2 (ja) | 両面プリント基板およびその製造方法 | |
JP5098646B2 (ja) | 回路基板の製造方法 | |
US7059039B2 (en) | Method for producing printed wiring boards | |
JPH11186698A (ja) | 回路基板の製造方法および回路基板 | |
WO2006118141A1 (ja) | 多層配線基板およびその製造方法 | |
JPH07176871A (ja) | 樹脂多層基板の製造方法 | |
JP2001015920A (ja) | 多層プリント配線板及びその製造方法 | |
JP4348815B2 (ja) | プリント配線基板の製造方法 | |
US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
JP4161604B2 (ja) | プリント配線板とその製造方法 | |
JP2002368364A (ja) | プリント配線基板とその製造方法 | |
JP3738536B2 (ja) | プリント配線基板の製造方法 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP3146712B2 (ja) | 両面プリント基板およびその製造方法 | |
JPH07115280A (ja) | 多層プリント配線板及びその製造方法 | |
JP3474913B2 (ja) | プリント配線板の製造方法 | |
JP2005093556A (ja) | プリント配線基板とその製造方法 | |
JP3304061B2 (ja) | プリント配線板の製造方法 | |
JP3705573B2 (ja) | 配線基板の製造方法 | |
JP4395959B2 (ja) | プリント配線板の製造方法 | |
JP7216139B2 (ja) | 回路基板の製造方法 | |
JP3173480B2 (ja) | プリント配線基板の製造方法および製造装置 | |
JP2002100851A (ja) | プリント配線板の製造方法 |