TWI462201B - 半導體封裝結構及其製造方法 - Google Patents
半導體封裝結構及其製造方法 Download PDFInfo
- Publication number
- TWI462201B TWI462201B TW100107294A TW100107294A TWI462201B TW I462201 B TWI462201 B TW I462201B TW 100107294 A TW100107294 A TW 100107294A TW 100107294 A TW100107294 A TW 100107294A TW I462201 B TWI462201 B TW I462201B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- wafer
- semiconductor package
- package structure
- carrier
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 14
- 239000002184 metal Substances 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000000084 colloidal system Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 55
- 230000017525 heat dissipation Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係有關一種半導體封裝技術，特別是一種半導體封裝結構及其製造方法。
於半導體封裝製程中，由於電子產品輕薄短小的趨勢加上功能不斷增多，使得封裝密度隨之不斷提高，亦不斷縮小封裝尺寸與改良封裝技術。如何開發以提高製程良率與改善散熱效率之封裝技術一直為為此技術領域之重要課題。
為了解決上述問題，本發明目的之一係提供一種半導體封裝結構及其製造方法，利用對晶片先封裝再與重配線基板結合，且晶片封裝體內設有金屬層位於與基板的接合面，可增加晶片封裝體與基板之間的接合力以提高製程良率及散熱效率。
本發明目的之一係提供一種半導體封裝結構之製造方法，係包括下列步驟：形成一晶片封裝體以及提供一重配線基板於晶片封裝體下方，並與晶片封裝體電性連接。其中形成晶片封裝體之步驟包括：提供一載板；形成一第一金屬層形成於載板之一上表面；形成至少一開口於第一金屬層上，以露出部分載板；設置一晶片於露出的部分載板上，其中晶片之一主動面係朝向載板；形成一封膠體覆蓋晶片與第一金屬層；以及移除載板以露出晶片之主動面及第一金屬層。
本發明目的之一係提供一種半導體封裝結構之製造方法，係包括下列步驟：形成一晶片封裝體以及提供一重配線基板於晶片封裝體下方，並與晶片封裝體電性連接。其中形成一晶片封裝體，其步驟包括：提供一載板；設置一晶片於載板上，其中晶片之一主動面係朝向載板；形成一第一金屬層覆蓋晶片與載板；形成一封膠體覆蓋晶片與第一金屬層；以及移除載板以露出晶片的主動面及第一金屬層。
本發明目的之一係提供一種半導體封裝結構，係包括：一晶片封裝體，包括：一第一金屬層，具有一開口；一晶片位於開口上，其中晶片之一背面與第一金屬層之一上表面係朝向同一方向；以及一封膠體覆蓋晶片之背面與第一金屬層之上表面，且晶片之一主動面與第一金屬層之一下表面係露出於封膠體。以及一重配線基板設置於晶片封裝體下方，並與晶片之主動面電性連接。
以下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
其詳細說明如下，所述較佳實施例僅做一說明非用以限定本發明。
請參考圖1，圖1為本發明一實施例之半導體封裝結構之製造方法的結構剖視圖。如圖所示，半導體封裝結構之製造方法包括下列步驟：形成一晶片封裝體100以及提供一重配線基板200於晶片封裝體100下方，並使重配線基板200與晶片封裝體100電性連接。
接續上述，於一實施例中，形成晶片封裝體100之步驟如圖2A至圖2E所示。首先，如圖2A，提供一載板110，並形成一第一金屬層120形成於載板110之一上表面112。於一實施例中，第一金屬層120包括但不限於一導電金屬薄膜，且第一金屬層120係以壓合方式設置於載板110上，另可以理解的是，除單層結構之外，第一金屬層120亦可為複合膜層由多層金屬層堆疊而成。接著，請參考圖2B，形成至少一開口122於第一金屬層120上，以露出部分載板110之上表面112。而形成開口122的方法包括乾膜曝光顯影的方式。再來，如圖2C所示，設置一晶片130於露出的部分載板110上，其中晶片130之一主動面132係朝向載板110，晶片130之一背面134係背向載板110。接著，請參考圖2D，形成一封膠體140覆蓋晶片130與第一金屬層120。再來，移除載板110以露出部分晶片130及第一金屬層120，例如晶片130的主動面132及第一金屬層120之下表面123，如圖2E所示。最後，如圖2F所示，將所提供的重配線基板200設置於晶片封裝體100下方，並使重配線基板200與晶片130的主動面132電性連接。
於一實施例中，第一金屬層120亦可利用沉積或電鍍方式形成於載板110之上表面112。此外，請參考圖3A，於又一實施例中，在形成封膠體140包覆晶片130之前，更包括以形成一第二金屬層125覆蓋晶片130之一背面134。亦或者，如圖3B所示，第二金屬層125更包括覆蓋晶片130之一側面135，其中第二金屬層125與第一金屬層120可為相同材質。藉由金屬層對晶片的覆蓋，可提升EMI遮蔽的功效。此外，金屬層的設置亦可增加不同材質之間的接合力，例如增加封裝體140與重配線基板200之間的接合力。
利用上述實施例之製作方法所形成之結構如圖2F所示。如圖所示，半導體封裝結構包括：一晶片封裝體100以及一重配線基板200。其中晶片封裝體100包括：一第一金屬層120，其具有一開口122，其中第一金屬層120的材質包含但不限於銅。一晶片130設置於開口122上，其中晶片130之一背面134與第一金屬層120之一上表面121係朝向同一方向。以及一封膠體140覆蓋晶片130之背面134與第一金屬層120之上表面121，且晶片130之一主動面132與第一金屬層120之一下表面123係露出於封膠體140；以及一重配線基板200，設置於晶片封裝體100下方，並與晶片130之主動面132電性連接。
接續上述，於一實施例中，重配線基板200包括複數個內電接墊210、複數個外電接墊212與複數個內連接線路220，其中每一內連接線路220一端連接內電接墊210，一另端連接外電接墊212。且如圖所示，內電接墊210與晶片130之主動面132電性連接。而複數個焊球230設置於重配線基板200的外電接墊212上，以供與外界裝置電性連接。於一實施例中，重配線基板200為重配線薄膜基板。
於一實施例中，如圖3A所示，晶片封裝體100更包括一第二金屬層125設置於晶片130之背面134。於又一實施例中，如圖3B所示，第二金屬層125更包括覆蓋晶片130之側面135，且第一金屬層120與第二金屬層125可為相同材質，例如銅。請繼續參考圖3B，其中重配線基板200更包括至少一接地線路222連接第一金屬層120與內連接線路220。藉由金屬層覆蓋晶片，不僅提供遮蔽及良好的接合力，亦可改善晶片散熱問題。
於又一實施例中，形成晶片封裝體100之步驟亦可如圖4A至圖4D所示。與上述實施例不同之處在於先設置晶片於載板上，再形成第一金屬層覆蓋晶片，其詳細述如下。首先，如圖4A，提供一載板110。接著，設置一晶片130於載板110上，其中晶片130之一主動面132係朝向載板110，晶片130之一背面134係背向載板110。接著，請參考圖4B，形成一第一金屬層120覆蓋晶片130，包括但不限於覆蓋晶片130的背面134、側面135與載板110。接著，如如圖4C所示，形成一封膠體140覆蓋晶片130與第一金屬層120。再來，移除載板110以露出晶片130的主動面132及第一金屬層120的下表面123，如圖4D所示。於一實施例中，第一金屬層120可利用沉積或是電鍍方式形成，若以電鍍方式形成，則在形成第一金屬層120之前，更包括以濺鍍方式形成一金屬接合層126，例如鎳，覆蓋晶片130與載板110，則移除載板110後如圖4E所示，會露出金屬接合層126與晶片130的主動面132。其後，如同圖4F所示，將所提供的重配線基板200設置於晶片封裝體100下方，並使重配線基板200與晶片130的主動面132電性連接。如圖4G所示，亦可如上述實施例中所述，重配線基板200可包括至少一接地線路222連接第一金屬層120與內連接線路220。
綜合上述，本發明一實施例之一種半導體封裝結構及其製造方法，利用對晶片先封裝在再重配線基板結合，且晶片封裝體內設有第一金屬層位於與基板的接合面，可增加晶片封裝體與基板之間的接合力以提高製程良率。此外，金屬層可增加晶片的散熱效率，並可提高EMI遮蔽效果。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
100．．．晶片封裝體
110．．．載板
112．．．上表面
120．．．第一金屬層
121．．．上表面
122．．．開口
123．．．下表面
125．．．第二金屬層
126．．．金屬接合層
130．．．晶片
132．．．主動面
134．．．背面
135．．．側面
140．．．封膠體
200．．．重配線基板
210．．．內電接墊
212．．．外電接墊
220．．．內連接線路
222．．．接地線路
230．．．焊球
圖1為本發明一實施例之半導體封裝結構之製造方法的結構剖視圖。
圖2A、圖2B、圖2C、圖2D、圖2E、圖2F為本發明一實施例之半導體封裝結構的結構剖視圖。
圖3A、圖3B為本發明不同實施例之半導體封裝結構的結構剖視圖。
圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G為本發明一實施例之半導體封裝結構的結構剖視圖。
100．．．晶片封裝體
120．．．第一金屬層
121．．．上表面
122．．．開口
123．．．下表面
130．．．晶片
132．．．主動面
134．．．背面
140．．．封膠體
200．．．重配線基板
210．．．內電接墊
212．．．外電接墊
220．．．內連接線路
230．．．焊球
Claims (19)
- 一種半導體封裝結構之製造方法，係包含下列步驟：形成一晶片封裝體，其步驟包含：提供一載板；形成一第一金屬層形成於該載板之一上表面；形成至少一開口於該第一金屬層上，以露出部分該載板之該上表面；設置一晶片於露出的部分該載板上，其中該晶片之一主動面係朝向該載板；形成一封膠體覆蓋該晶片與該第一金屬層；以及移除該載板以露出該晶片的該主動面及該第一金屬層；以及提供一重配線基板於該晶片封裝體下方，並使該重配線基板與該晶片的該主動面電性連接。
- 如請求項1所述之半導體封裝結構之製造方法，其中形成該開口的方式包含乾膜曝光顯影的方式。
- 如請求項1所述之半導體封裝結構之製造方法，其中該第一金屬層為一導電金屬薄膜，且該第一金屬層係以壓合方式設置於該載板上。
- 如請求項1所述之半導體封裝結構之製造方法，其中該第一金屬層係以沉積或電鍍方式形成於該載板之該上表面。
- 如請求項1所述之半導體封裝結構之製造方法，其中在形成該封膠體之前，更包含形成一第二金屬層覆蓋該晶片之一背面。
- 如請求項5所述之半導體封裝結構之製造方法，其中該第二金屬層覆蓋更包含覆蓋該晶片之一側面。
- 一種半導體封裝結構之製造方法，係包含下列步驟：形成一晶片封裝體，其步驟包含：提供一載板；設置一晶片於該載板上，其中該晶片之一主動面係朝向該載板；形成一第一金屬層覆蓋該晶片與該載板；形成一封膠體覆蓋該晶片與該第一金屬層；以及移除該載板以露出該晶片的該主動面及該第一金屬層；以及提供一重配線基板於該晶片封裝體下方，並使該重配線基板與該晶片的該主動面電性連接。
- 如請求項7所述之半導體封裝結構之製造方法，其中該第一金屬層係以沉積或電鍍方式形成於該載板之該上表面。
- 如請求項7所述之半導體封裝結構之製造方法，其中在形成該第一金屬層之前，更包含以濺鍍方式形成一金屬接合層覆蓋該晶片與該載板。
- 如請求項7所述之半導體封裝結構之製造方法，其中該第一金屬層係覆蓋該晶片之一背面與一側面。
- 一種半導體封裝結構，係包含：一晶片封裝體，包含：一第一金屬層，具有一開口；一晶片，位於該開口上，其中該晶片之一背面與該第一金屬層之一上表面係朝向同一方向；以及一封膠體，覆蓋該晶片之該背面與該第一金屬層之該上表面，且該晶片之一主動面與該第一金屬層之一下表面係露出於該封膠體；以及一重配線基板，設置於該晶片封裝體下方，並與該晶片之該主動面電性連接。
- 如請求項11所述之半導體封裝結構，更包含一第二金屬層設置於該晶片之該背面與該晶片一側面之至少其中之一。
- 如請求項12所述之半導體封裝結構，其中該第二金屬層與該第一金屬層為相同材質。
- 如請求項11所述之半導體封裝結構，其中該重配線基板包含複數個內電接墊、複數個外電接墊與複數個內連接線路，其中每一該內連接線路一端連接該內電接墊，一另端連接該外連接點，其中該些內電接墊與該晶片之該主動面電性連接。
- 如請求項14所述之半導體封裝結構，更包含複數個焊球設置於該重配線基板的該些外電接墊上。
- 如請求項14所述之半導體封裝結構，其中該重配線基板更包含至少一接地線路連接該第一金屬層與該內連接線路。
- 如請求項11所述之半導體封裝結構，其中該第一金屬層為一導電金屬薄膜。
- 如請求項17所述之半導體封裝結構，其中該第一金屬層由多層金屬層堆疊而成。
- 如請求項11所述之半導體封裝結構，其中該重配線基板為重配線薄膜基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100107294A TWI462201B (zh) | 2011-03-04 | 2011-03-04 | 半導體封裝結構及其製造方法 |
| CN201110106224.7A CN102655097B (zh) | 2011-03-04 | 2011-04-18 | 半导体封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100107294A TWI462201B (zh) | 2011-03-04 | 2011-03-04 | 半導體封裝結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201237974A TW201237974A (en) | 2012-09-16 |
| TWI462201B true TWI462201B (zh) | 2014-11-21 |
Family
ID=46730703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100107294A TWI462201B (zh) | 2011-03-04 | 2011-03-04 | 半導體封裝結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102655097B (zh) |
| TW (1) | TWI462201B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI549234B (zh) * | 2014-01-17 | 2016-09-11 | 矽品精密工業股份有限公司 | 用於接置半導體裝置之層結構及其製法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200826207A (en) * | 2006-12-12 | 2008-06-16 | Siliconware Precision Industries Co Ltd | Chip scale package structure and method for fabricating the same |
| US20100059885A1 (en) * | 2008-09-09 | 2010-03-11 | Heap Hoe Kuan | Integrated circuit package system with redistribution layer |
| US20110037154A1 (en) * | 2008-07-14 | 2011-02-17 | Stats Chippac, Ltd. | Embedded Semiconductor Die Package and Method of Making the Same Using Metal Frame Carrier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3591524B2 (ja) * | 2002-05-27 | 2004-11-24 | 日本電気株式会社 | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ |
| KR100885924B1 (ko) * | 2007-08-10 | 2009-02-26 | 삼성전자주식회사 | 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법 |
| US8008125B2 (en) * | 2009-03-06 | 2011-08-30 | General Electric Company | System and method for stacked die embedded chip build-up |
| CN101964339B (zh) * | 2009-07-23 | 2012-08-08 | 日月光半导体制造股份有限公司 | 半导体封装件、其制造方法及重布芯片封装体的制造方法 |
-
2011
- 2011-03-04 TW TW100107294A patent/TWI462201B/zh not_active IP Right Cessation
- 2011-04-18 CN CN201110106224.7A patent/CN102655097B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200826207A (en) * | 2006-12-12 | 2008-06-16 | Siliconware Precision Industries Co Ltd | Chip scale package structure and method for fabricating the same |
| US20110037154A1 (en) * | 2008-07-14 | 2011-02-17 | Stats Chippac, Ltd. | Embedded Semiconductor Die Package and Method of Making the Same Using Metal Frame Carrier |
| US20100059885A1 (en) * | 2008-09-09 | 2010-03-11 | Heap Hoe Kuan | Integrated circuit package system with redistribution layer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102655097B (zh) | 2016-03-02 |
| TW201237974A (en) | 2012-09-16 |
| CN102655097A (zh) | 2012-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI747127B (zh) | 晶片封裝結構及其製造方法 | |
| TWI452665B (zh) | 具防靜電破壞及防電磁波干擾之封裝件及其製法 | |
| TWI590392B (zh) | 電子封裝件及其製法 | |
| US8420437B1 (en) | Method for forming an EMI shielding layer on all surfaces of a semiconductor package | |
| TWI506743B (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
| TWI409924B (zh) | 半導體封裝體及其製造方法 | |
| TWI451543B (zh) | 封裝結構及其製法暨封裝堆疊式裝置 | |
| US20200227390A1 (en) | Method for fabricating electronic package with conductive pillars | |
| US8963299B2 (en) | Semiconductor package and fabrication method thereof | |
| TWI680550B (zh) | 堆疊式封裝結構及其製法 | |
| TW201405758A (zh) | 具有防電磁波干擾之半導體元件 | |
| TWI582919B (zh) | 無基板扇出型多晶片封裝構造及其製造方法 | |
| TW201517240A (zh) | 封裝結構及其製法 | |
| JP2016092300A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
| TWI550816B (zh) | 半導體封裝件及其製法 | |
| TWI441312B (zh) | 具有打線結構之三維立體晶片堆疊封裝結構 | |
| TWI556383B (zh) | 封裝結構及其製法 | |
| TW202139375A (zh) | 電子封裝件 | |
| TW201327769A (zh) | 半導體封裝件及其製造方法 | |
| TWI462201B (zh) | 半導體封裝結構及其製造方法 | |
| CN118039572A (zh) | 电子封装件及其制法 | |
| TWI425886B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
| TWI423405B (zh) | 具載板之封裝結構 | |
| KR20120098376A (ko) | 반도체 패키지 구조를 가공하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |