CN101964339B - 半导体封装件、其制造方法及重布芯片封装体的制造方法 - Google Patents

半导体封装件、其制造方法及重布芯片封装体的制造方法 Download PDF

Info

Publication number
CN101964339B
CN101964339B CN2009101605388A CN200910160538A CN101964339B CN 101964339 B CN101964339 B CN 101964339B CN 2009101605388 A CN2009101605388 A CN 2009101605388A CN 200910160538 A CN200910160538 A CN 200910160538A CN 101964339 B CN101964339 B CN 101964339B
Authority
CN
China
Prior art keywords
dielectric layer
alignment mark
chip
layer
aligning structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101605388A
Other languages
English (en)
Other versions
CN101964339A (zh
Inventor
谢爵安
杨宏仁
黄敏龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2009101605388A priority Critical patent/CN101964339B/zh
Publication of CN101964339A publication Critical patent/CN101964339A/zh
Application granted granted Critical
Publication of CN101964339B publication Critical patent/CN101964339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

一种半导体封装件、其制造方法及重布芯片封装体的制造方法。半导体封装件包括一半导体芯片、一封胶、一第一介电层、一图案化导电层及依第二介电层。半导体芯片包括一接垫并具有一主动表面及一对位标记，对位标记位于半导体芯片的主动表面的几何中心。封胶包覆半导体芯片的侧面，以暴露出主动表面。第一介电层形成于封胶及主动表面的上方。图案化导电层形成于第一介电层。第二介电层形成于图案化导电层的一部分。

Description

半导体封装件、其制造方法及重布芯片封装体的制造方法
技术领域
本发明是有关于一种半导体封装件、其制造方法及重布芯片封装体的制造方法，且特别是有关于一种具有对位结构的半导体封装件、其制造方法及重布芯片封装体的制造方法。
背景技术
近年来电子装置蓬勃的应用于日常生活中，业界无不致力发展微型且多功能的电子产品，以符合市场需求。
有别于传统以单一芯片为加工标的的封装技术，重布芯片的封胶体级封装(Chip-redistribution Encapsulant Level Package)是以整片重布芯片封胶体(Chip-redistribution Encapsulant)作为封装处理的对象。换言之，相较于传统的单一芯片封装，重布芯片封胶体级封装是在尚未将个别的晶粒分离之前就对重布芯片封胶体上的晶粒进行封装。如此，将简化芯片封装之后段工艺，同时可节省了封装工艺时间及成本。也就是说，在重布芯片封胶体表面的组件、线路及其相关之前段工艺完成后，即可直接对整片重布芯片封胶体进行后段工艺，接着再进行重布芯片封胶体切割(saw)的步骤，以形成多个半导体封装件。因此，重布芯片的封胶体级封装已然成为半导体封装的趋势。
在制作重布芯片封胶体时，是将晶圆上的数个芯片切割下来，然后重新布置在一载板上。该些芯片中包括数个具有电路功能的半导体芯片及至少二对位芯片(alignment die)，对位芯片上具有数个对位标记。在后续的曝光显影工艺中，曝光机台依据重布芯片封胶体上对位芯片的对位标记将光罩定位于一曝光位置，以进行形成例如是第一介电层、图案化导电层及第二介电层等结构的曝光工艺。
然而，由于载板上的芯片是经过重新排列过，排列后的芯片会产生排列偏差。而光罩本身也会产生对位偏差，导致制作出来的图案，例如是第一介电层、图案化导电层及第二介电层的图案产生严重的偏位。请参照图1，其绘示已知的对位芯片的排列偏差示意图。对位芯片100于重布后产生旋转偏差，导致对位芯片100上的对位标记102与对位芯片104上的对位标记106产生一偏差角度A。在后续的曝光工艺中，曝光机台依据已偏差的对位标记102’及对位标记106’来定位光罩，导致定位后的光罩也对应地产生旋转偏差，因此使制作出的图案发生严重偏位。
因此，如何提升光罩与载体上芯片的对位精度，以符合在半导体封装件的尺寸日益缩小的趋势，实为本产业努力目标。
发明内容
本发明是有关于一种半导体封装件、其制造方法及重布芯片封装体的制造方法。对位标记形成于芯片，例如是对位芯片或半导体芯片的几何中心，使对位标记之间的相对位置不易受到重布后的芯片旋转偏差的影响。如此，使后续曝光工艺的光罩与对位标记准确地对位，提升所形成的结构图案的尺寸精密度。
根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括一半导体芯片、一封胶、一第一介电层、一图案化导电层及一第二介电层。半导体芯片包括一接垫并具有一主动表面及一对位标记，对位标记位于半导体芯片的主动表面的几何中心。封胶包覆半导体芯片的侧面，以暴露出主动表面。第一介电层形成于封胶及主动表面的上方，第一介电层具有一第一开孔，第一开孔暴露出接垫。图案化导电层形成于接垫的一部份及第一介电层。第二介电层形成于图案化导电层的一部份。
根据本发明的第二方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤：提供一具有一黏贴层的载板；重布数个半导体芯片于黏贴层上，半导体芯片包括一设有一接垫的主动表面，主动表面面向黏贴层，该些半导体芯片中至少二者具有一对位标记，对位标记位于对应的主动表面的几何中心；以一封胶，包覆半导体芯片的侧面，使封胶及半导体芯片形成一重布芯片封胶体；移除载板及黏贴层，使重布芯片封胶体露出主动表面；形成一第一介电层于封胶及主动表面的上方，第一介电层具有数个第一开孔，第一开孔暴露出接垫；形成一图案化导电层于接垫的一部份及第一介电层；形成一第二介电层于图案化导电层的一部份，第二介电层具有数个第二开孔，第二开孔暴露出图案化导电层的另一部份；形成数个焊球于该些第二开孔，以使焊球与图案化导电层电性连接；以及，切割重布芯片封装体成为数个半导体封装件。
根据本发明的第三方面，提出一种重布芯片封胶体的制造方法。制造方法包括以下步骤：提供一具有一黏贴层的载板；重布数个半导体芯片于黏贴层上，半导体芯片具有一主动表面，主动表面面向黏贴层，该些半导体芯片中至少二者具有一对位标记，对位标记位于对应的主动表面的几何中心；以一封胶，包覆芯片的侧面，使封胶及半导体芯片形成重布芯片封胶体；以及，移除载板及黏贴层，使重布芯片封胶体露出半导体芯片的主动表面。
根据本发明的第四方面，提出一种重布芯片封胶体的制作方法。制造方法包括以下步骤：提供一晶圆，晶圆包括至少二对位芯片及数个半导体芯片，对位芯片具有一对位表面，半导体芯片包括一接垫并具有一主动表面；于对位表面形成一对位标记，对位标记位于对应的对位芯片的对位表面的几何中心；提供一具有一黏贴层的载板；重布半导体芯片及对位芯片于黏贴层上，其中主动表面及对位表面面向黏贴层；以一封胶，包覆对位芯片的侧面及半导体芯片的侧面，使封胶、对位芯片及半导体芯片形成重布芯片封胶体；以及，移除载板及黏贴层，使重布芯片封胶体露出半导体芯片的主动表面及对位芯片的对位表面。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示已知的对位芯片的排列偏差示意图。
图2A绘示依照本发明第一实施例的半导体封装件的示意图。
图2B绘示图2A中往方向V1观看到的对位标记、第一对位结构及第二对位结构示意图。
图3绘示依照本发明第一实施例的半导体封装件的制造方法流程图。
图4A至图4I绘示图2A的半导体封装件的制造示意图。
图5绘示图4B中半导体芯片的上视图。
图6绘示依照本发明第二实施例的重布芯片封胶体示意图。
图7绘示依照本发明第二实施例的重布芯片封胶体的制造方法。
图8A至8D绘示第二实施例的重布芯片封胶体的制造示意图。
图9绘示依照本发明第三实施例的半导体封装件示意图。
主要组件符号说明：
100、104′、342：对位芯片
102、106′、216：对位标记
200、400：半导体封装件
202：半导体芯片
204：封胶
206、406：第一介电层
208、408：图案化导电层
210：第二介电层
212：接垫
214：主动表面
218：侧面
220：第一开孔
224：保护层
226：第二开孔
228：焊球
230、232、234：侧面
236：黏贴层
238：载板
240、340：重布芯片封装体
242、404：第一对位结构
244、402：第二对位结构
246：凹陷区
346：晶圆
A：偏差角度
B、C、D、E：局部
C1：几何中心
V1：方向
具体实施方式
以下提出较佳实施例作为本发明的说明，然而实施例所提出的内容，仅为举例说明之用，而绘制的图式为配合说明，并非作为限缩本发明保护范围之用。再者，实施例的图标亦省略不必要的组件，以利清楚显示本发明的技术特点。
第一实施例
请参照图2A，其绘示依照本发明第一实施例的半导体封装件的示意图。半导体封装件200包括一半导体芯片202、一封胶204、一第一介电层206、一图案化导电层208及一第二介电层210。其中图案化导电层208例如是重新布线层(Redistribution layer，RDL)。
半导体芯片202包括一保护层224、一接垫212及一对位标记216并具有一主动表面214。接垫212及对位标记216形成于主动表面214上。保护层224形成于主动表面214并覆盖对位标记216且具有一暴露出接垫212的保护层开孔(未标示)。其中保护层224的材质为一透明材质。
对位标记216位于半导体芯片202的主动表面214的几何中心。封胶204包覆半导体芯片202的侧面218，以暴露出主动表面214。
第一介电层206形成于封胶204及保护层224上，即主动表面214的上方。第一介电层206具有一第一开孔220及第一对位结构242，第一开孔220暴露出接垫212。
图案化导电层208形成于接垫212的一部份及第一介电层206。图案化导电层208具有一第二对位结构244。
请参照图2B，其绘示图2A中往方向V1观看到的对位标记、第一对位结构及第二对位结构示意图。对位标记216的外型为十字型，第一对位结构242及第二对位结构244的外型及位置可与对位标记216相对应。其中，第一对位结构242可为一凹槽，而第二对位结构244可围绕于凹槽的开口的周缘。
第二介电层210形成于图案化导电层208的一部份。第二介电层210具有数个第二开孔226，第二开孔226暴露出图案化导电层208的另一部份。半导体封装件200更包括数个焊球228，焊球228形成于第二开孔226上，以使焊球228与图案化导电层208电性连接。其中，部份的第二开孔226重叠于封胶204，使焊球228可延伸至与封胶204重叠，以增加半导体封装件200的输出/输入接点数目。
此外，第一介电层206的侧面230、第二介电层210的侧面232及封胶204的侧面234实质上齐平。
请同时参照图3，其绘示依照本发明第一实施例的半导体封装件的制造方法流程图。请同时参照图4A至图4I，其绘示图2A的半导体封装件的制造示意图。
于步骤S302中，如图4A所示，提供一具有一黏贴层236的载板238。
然后，于步骤S304中，如图4B所示，重布数个半导体芯片202于黏贴层236上。如图4B中局部B的放大示意图所示，半导体芯片202包括保护层224并具有一设有一接垫212的主动表面214。主动表面214面向黏贴层236。
半导体芯片202原本形成于晶圆(未绘示)上，依据晶圆上的半导体芯片202的位置，将半导体芯片202切割下来后，重布于载板238上。
半导体芯片202中至少二者具有对位标记216，对位标记216位于对应的主动表面214的几何中心。请参照图5，其绘示图4B中半导体芯片的上视图。为避免图标过于复杂，图5仅绘示对位标记216。半导体芯片202的主动表面214例如是矩形，对位标记216位于矩形的几何中心C1。如此，就算重布后的半导体芯片202旋转，例如是绕着矩形的几何中心C1旋转，不致使偏差角度过大而导致后续制作出的图案产生严重偏位。
于本实施例中，对位标记216形成于具电路功能的半导体芯片202上而非形成于不具电路功能的对位芯片上。故，在晶圆制作阶段中可将原本要形成对位芯片的空间，改以形成半导体芯片202，使本实施例最后所得到的半导体封装件200的数量增多。
虽然图5中的对位标记216以十字型为例作说明，然于其它实施态样中，对位标记216也可以是其它外型。只要能够让光罩顺利对位的外型即可，对位标记216的外型并不受本实施例所限制。
然后，于步骤S306中，如图4C所示，以一封胶204，包覆半导体芯片202的侧面218，使封胶204及半导体芯片202形成一重布芯片封胶体240。
然后，如图4D所示，于步骤S308中，移除载板238及黏贴层236，使重布芯片封胶体240露出主动表面214。
图4D的主动表面214朝下。然，透过倒置(invert)重布芯片封胶体240的动作，可使主动表面214朝上，如图4E所示。
然后，于步骤S310中，如图4E所示，形成第一介电层206于封胶204及主动表面214上方的保护层224。第一介电层206具有数个第一开孔220，第一开孔220暴露出接垫212。
于形成第一介电层206的过程中，同时于第一介电层206形成一第一对位结构242。第一对位结构242为一凹槽，凹槽的开口范围大于对位标记216的外轮廓，使对位标记216从凹槽露出。如此，下一道曝光工艺的光罩可依据对位标记216或第一对位结构242来进行对位。
于形成第一介电层206的过程中，为了与对位标记216对位，光罩上的对位图案(未绘示)的外型及位置与对位标记216相对应。例如，光罩上的对位图案与对位标记216的外型同为十字型。并且，于第一介电层206形成的过程中，第一介电层206上同时形成对应于对位图案的第一对位结构242。因此，第一对位结构242的外型及位置分别对应于对位标记216的外型及位置，如图4E中局部C的放大上视图所示。
由于第一对位结构242可为贯穿第一介电层206的凹槽，故可暴露出第一介电层206下方的结构，例如是保护层224。
然后，如图4F所示，于步骤S312中，形成图案化导电层208于接垫212的一部份及第一介电层206。
于本步骤S312中，曝光机台可依据对位标记216或第一对位结构242，将光罩定位于一曝光位置，以进行形成图案化导电层208的曝光工艺。
于形成图案化导电层208的过程中，为了与对位标记216或第一对位结构242对位，光罩上的对位图案(未绘示)的外型及位置与对位标记216或第一对位结构242相对应。并且，于图案化导电层208形成的过程中，图案化导电层208上同时形成对应于光罩上的对位图案的第二对位结构244。因此，第二对位结构244的外型及位置分别对应于对位标记216的外型及位置，如图4F中局部D的放大上视图所示。
然后，于步骤S314中，如图4G所示，形成第二介电层210于图案化导电层208的一部份。第二介电层210具有数个第二开孔226，第二开孔226暴露出图案化导电层208的另一部份。至少部份的第二开孔226往外延伸至与封胶204重叠，以提高输出/输入接点数目。
于本步骤S314中，曝光机台可依据对位标记216、第一对位结构242或第二对位结构244，将光罩定位于一曝光位置，以进行形成第二介电层210的曝光工艺。
此外，由于第二介电层210的至少一部份填入呈凹槽的第一对位结构242内，故第二介电层210的上表面具有一略微凹陷的凹陷区246，如图4G中局部E的放大示意图所示。然此非用以限制本发明，当第二介电层210的厚度足够厚时，从外观上可能不会呈现凹陷外形。
然后，于步骤S316中，如图4H所示，形成数个焊球228于第二开孔226，以使焊球228与图案化导电层208电性连接。
然后，于步骤S318，如图4I所示，沿着切割路径P，切割形成有第一介电层206及第二介电层210的重布芯片封装体240，使其成为数个半导体封装件200。
切割路径P经过第一介电层206、第二介电层210及封胶204的重叠处，以使切割后的半导体封装件200中第一介电层206的侧面230、第二介电层210的侧面232及封胶204的侧面234实质上齐平。
第二实施例
请参照图6，其绘示依照本发明第二实施例的重布芯片封胶体示意图。于第二实施例中，与第一实施例相同之处沿用相同标号，在此不再赘述。第二实施例的重布芯片封胶体340与第一实施例的重布芯片封胶体240不同之处在于，重布芯片封胶体340更包括二具有对位标记216的对位芯片342，而重布芯片封胶体340上的半导体芯片202可不包含对位标记216。
对位芯片342包括对位标记216，对位标记216位于对应的对位芯片342的对位表面344的几何中心。如此，就算重布后的对位芯片342旋转，例如是绕着其几何中心旋转，仍不致使偏差角度过大而导致后续制作出的图案产生严重偏位。
以下说明图6所示的重布芯片封胶体340的制造方法。请同时参照图7及图8A至8D，图7绘示依照本发明第二实施例的重布芯片封胶体的制造方法，图8A至8D绘示第二实施例的重布芯片封胶体的制造示意图。
于步骤S702中，如图8A所示，提供一晶圆346。晶圆包括二对位芯片342及数个半导体芯片202。
然后，于步骤S704中，如图8B所示，于对位芯片342的对位表面344，形成对位标记216。对位标记216位于对位表面344的几何中心。
然后，于步骤S706中，提供如图4A所示的具有黏贴层236的载板238。
然后，于步骤S708中，依据晶圆346上半导体芯片202及对位芯片342的位置，切割晶圆346成为数个半导体芯片202及数个对位芯片342。之后，重布半导体芯片202及对位芯片342于黏贴层236上，如图8C所示。其中，主动表面214及对位表面344面向黏贴层236。
然后，于步骤S710中，如图8D所示，以封胶204，包覆对位芯片342的侧面348及半导体芯片202的侧面350，使封胶204、对位芯片342及半导体芯片202形成重布芯片封胶体340。
然后，移除载板236及黏贴层238，使重布芯片封胶体340露出主动表面214及对位表面342，如图6所示。图6所示的重布芯片封胶体340的姿态为图8D所示的重布芯片封胶体340倒置后的姿态。
对位标记216可作为后续工艺的光罩对位用，此于第一实施例中揭露的技术内容中已说明，在此不再赘述。
如上述的第一及第二实施例可知，对位标记216可形成于晶圆346上的对位芯片342或半导体芯片202上，使对位标记216的设置形式具有多种实施态样，增加工艺的规划弹性。
第三实施例
请参照图9，其绘示依照本发明第三实施例的半导体封装件示意图。于第三实施例中，与第一实施例相同之处沿用相同标号，在此不再赘述。第三实施例的半导体封装件400与第一实施例的半导体封装件200不同之处在于，半导体封装件400的第一对位结构402沿着第一介电层406的延伸方向与对位摽记216错开，而第二对位结构404沿着图案化导电层408的延伸方向与对位摽记216错开。
进一步地说，第一实施例的第一对位结构242及第二对位结构244的外型及位置可与对位标记216的外型及位置相对应。然，第二实施例的第一对位结构404及第二对位结构402的位置亦可与对位摽记216错开。并且，第一对位结构404及第二对位结构402的外型亦可不同于对位摽记216的外型。
详细地说，于形成第一介电层406的过程中，第一对位结构404并非透过光罩上的对位图案(未绘示)形成，而是透过光罩中其它的光罩图案(未绘示)所形成。故，第一对位结构404的外型及位置可不对应于对位标记216的外型及位置。于此情况下所形成的第一对位结构404仍可提供下一道曝光工艺的光罩进行对位用。如此，可增加用以形成第一对位结构404的光罩的设计弹性。
此外，本实施例的第一对位结构404以同时重叠于主动表面214及封胶204为例作说明。然此非用以限制本发明，于其它实施态样中，第一对位结构404亦可仅重叠于主动表面214与封胶204的一者。
此外，于形成图案化导电层408的过程中，第二对位结构402并非透过光罩上的对位图案(未绘示)形成，而是透过光罩中其它的光罩图案(未绘示)所形成。故，第二对位结构402的外型及位置可不对应于对位标记216的外型及位置。于此情况下所形成的第二对位结构402仍可提供下一道曝光工艺的光罩进行对位用。如此，可增加用以形成第二对位结构402的光罩的设计弹性。
另外，本实施例的第二对位结构402以与封胶204重叠为例作说明。然此非用以限制本发明，于其它实施态样中，第二对位结构402亦可重叠于主动表面214或同时重叠于主动表面214及封胶204。
第一对位结构404及第二对位结构402的位置及外型是否要与对位标记216相对应，可视工艺需求而定，本发明不作任何限制。举例来说，在其它实施态样中，第一对位结构404的位置及外型也可与对位标记216的位置及外型相对应，而第二对位结构402的位置及外型则不与对位标记216的位置及外型相对应。或者，第一对位结构404的位置及外型不与对位标记216的位置及外型相对应，而第二对位结构402的位置及外型则与对位标记216的位置及外型相对应。
第一对位结构404的形成步骤相似于第一实施例中的步骤S310，而第二对位结构402的形成步骤相似于第一实施例中步骤S312，在此不再赘述。
本发明上述实施例所揭露的半导体封装件、其制造方法及重布芯片封装体的制造方法，具有多项优点，列举部份优点说明如下：
(1).对位标记形成于芯片，例如是对位芯片或半导体芯片的几何中心，使对位标记之间的相对位置不易受到重布后的芯片旋转偏差的影响。如此，使后续曝光工艺的光罩与对位标记准确地对位，提升所形成的结构图案的尺寸精密度。
(2).对位标记可形成于具电路功能的半导体芯片上而不形成于不具电路功能的对位芯片上。故，在晶圆制作阶段中可将原本要形成对位芯片的空间，改以形成半导体芯片后，使本实施例最后所得到的半导体封装件的数量增多。
(3).第一介电层的第一对位结构的位置与外型及图案化导电层的第二对位结构的位置与外型可与芯片上的对位标记相对应。或者，第一介电层的第一对位结构的位置与外型及图案化导电层的第二对位结构的位置与外型亦可不与芯片上的对位标记相对应。如此，可增加形成第一对位结构及第二对位结构的光罩的设计弹性。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (17)

1.一种重布芯片封装半导体结构，至少包括：
一半导体芯片，包括一接垫及一对位标记并具有一主动表面，该对位标记位于该半导体芯片的该主动表面的几何中心；
一封胶，包覆该半导体芯片的侧面，以暴露出该主动表面；
一第一介电层，形成于该封胶及该主动表面的上方，该第一介电层具有一第一开孔，该第一开孔暴露出该接垫；
一图案化导电层，形成于该接垫的一部份及该第一介电层；以及
一第二介电层，形成于该图案化导电层的一部份。
2.如权利要求1所述的重布芯片封装半导体结构，其中该第一介电层具有一第一对位结构，该第一对位结构的外型及位置分别对应于该对位标记的外型及位置。
3.如权利要求2所述的重布芯片封装半导体结构，其中该第一对位结构为一凹槽，该凹槽的开口范围大于该对位标记的外轮廓，使该对位标记从该凹槽露出。
4.如权利要求2所述的重布芯片封装半导体结构，其中该第一对位结构为一凹槽，该凹槽贯穿该第一介电层并裸露出该封胶。
5.如权利要求2所述的重布芯片封装半导体结构，其中该至少一对位结构为一凹槽，该第二介电层的至少一部份填入该凹槽，该第二介电层具有一凹陷区，该凹陷区位于该第二介电层中对应于该凹槽的上表面。
6.如权利要求1所述的重布芯片封装半导体结构，其中该第一介电层具有一第一对位结构，该第一对位结构沿着该第一介电层的延伸方向与该对位标记错开。
7.如权利要求1所述的重布芯片封装半导体结构，其中该图案化导电层具有一第二对位结构，该第二对位结构沿着该图案化导电层的延伸方向与该对位标记错开。
8.如权利要求1所述的重布芯片封装半导体结构，其中该图案化导电层具有一第二对位结构，该第二对位结构的外型及位置分别对应于该对位标记的外型及位置。
9.如权利要求8所述的重布芯片封装半导体结构，其中该第一介电层具有一第一对位结构，该第一对位结构为一凹槽，该凹槽的外型及位置分别对应于该对位标记的外型及位置，且该凹槽的开口范围大于该对位标记的外轮廓，使该对位标记从该凹槽露出；
其中，该第二对位结构围绕于该凹槽的开口的周缘。
10.如权利要求1所述的重布芯片封装半导体结构，其中该半导体芯片更包括：
一保护层，形成于该芯片的该主动表面上并覆盖该对位标记且具有一暴露出该接垫的保护层开孔；
其中，该保护层的材质为一透明材质且该第一介电层形成于该保护层上。
11.如权利要求10所述的重布芯片封装半导体结构，其中该第一对位结构为一凹槽，其中该凹槽贯穿该第一介电层并裸露出该保护层。
12.如权利要求1所述的重布芯片封装半导体结构，其中该第二介电层具有数个第二开孔，该些第二开孔暴露出该图案化导电层的另一部份，该重布芯片封装半导体结构更包括数个焊球，该些焊球形成于该些第二开孔上，以使该些焊球与该图案化导电层电性连接；
其中，至少部份的该些第二开孔重叠于该封胶。
13.一种半导体封装件的制造方法，包括：
提供一具有一黏贴层的载板；
重布数个半导体芯片于该黏贴层上，各该些半导体芯片分别具有一设有一接垫的主动表面，各该些主动表面面向该黏贴层，该些半导体芯片中的至少两个具有对位标记，该对位标记位于该芯片的主动表面的几何中心；
以一封胶，包覆该些半导体芯片的侧面，使该封胶及该些半导体芯片形成一重布芯片封胶体；
移除该载板及该黏贴层，使该重布芯片封胶体露出该些主动表面；
形成一第一介电层于该封胶及该些主动表面的上方，该第一介电层具有数个第一开孔，该些第一开孔暴露出该些接垫；
形成一图案化导电层于该接垫的一部份及该第一介电层；
形成一第二介电层于该图案化导电层的一部份，该第二介电层具有数个第二开孔，该些第二开孔暴露出该图案化导电层的另一部份；
形成数个焊球于该些第二开孔，以使该些焊球与该图案化导电层电性连接；以及
切割该重布芯片封装体成为数个半导体封装件。
14.如权利要求13所述的制造方法，其中于形成该第一介电层的该步骤中包括：
形成一第一对位结构于该第一介电层，该第一对位结构的外型及位置分别对应于该对位标记的外型及位置。
15.如权利要求14所述的制造方法，其中该第一对位结构为一凹槽，该凹槽的开口范围大于该对位标记的外轮廓，使该对位标记从该凹槽露出。
16.如权利要求13所述的制造方法，其中于形成该第一介电层的该步骤中包括：
形成一第一对位结构于该第一介电层，该第一对位结构沿着该第一介电层的延伸方向与该对位标记错开。
17.如权利要求13所述的制造方法，其中该半导体芯片更包括：
一保护层，形成于该主动表面并覆盖该对位标记且具有一暴露出该接垫的保护层开孔；
其中，该保护层的材质为一透明材质且该第一介电层位于该保护层上。
CN2009101605388A 2009-07-23 2009-07-23 半导体封装件、其制造方法及重布芯片封装体的制造方法 Active CN101964339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101605388A CN101964339B (zh) 2009-07-23 2009-07-23 半导体封装件、其制造方法及重布芯片封装体的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101605388A CN101964339B (zh) 2009-07-23 2009-07-23 半导体封装件、其制造方法及重布芯片封装体的制造方法

Publications (2)

Publication Number Publication Date
CN101964339A CN101964339A (zh) 2011-02-02
CN101964339B true CN101964339B (zh) 2012-08-08

Family

ID=43517167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101605388A Active CN101964339B (zh) 2009-07-23 2009-07-23 半导体封装件、其制造方法及重布芯片封装体的制造方法

Country Status (1)

Country Link
CN (1) CN101964339B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462201B (zh) * 2011-03-04 2014-11-21 Adl Engineering Inc 半導體封裝結構及其製造方法
CN102522342A (zh) * 2011-12-27 2012-06-27 日月光半导体制造股份有限公司 半导体结构及其制造方法
TWI610413B (zh) * 2017-03-15 2018-01-01 南茂科技股份有限公司 半導體封裝結構、半導體晶圓及半導體晶片
CN109326571B (zh) * 2018-09-26 2020-12-29 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
CN109212920B (zh) * 2018-10-18 2020-06-02 京东方科技集团股份有限公司 显示基板及其对位标记的制作方法、显示面板和显示装置
CN112420528B (zh) * 2020-11-27 2021-11-05 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677660A (zh) * 2004-03-30 2005-10-05 夏普株式会社 半导体装置及其制造方法、半导体模块装置以及布线基片

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677660A (zh) * 2004-03-30 2005-10-05 夏普株式会社 半导体装置及其制造方法、半导体模块装置以及布线基片

Also Published As

Publication number Publication date
CN101964339A (zh) 2011-02-02

Similar Documents

Publication Publication Date Title
TWI466259B (zh) 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
CN101964339B (zh) 半导体封装件、其制造方法及重布芯片封装体的制造方法
CN102244054B (zh) 晶片封装体及其形成方法
US8921163B2 (en) Semiconductor packages and methods of fabricating the same
CN106169452A (zh) 半导体封装组件及其制造方法
CN103545295B (zh) 晶片封装体及其形成方法
CN105047629A (zh) 影像感测元件封装构件及其制作方法
CN104037133B (zh) 一种圆片级芯片扇出封装方法及其封装结构
CN102201458B (zh) 晶片封装体
CN104377184B (zh) 晶片封装体
JP3711341B2 (ja) 半導体装置
CN105390478A (zh) 半导体装置
CN102709271A (zh) 具有减小尺寸的堆叠晶片水平封装
CN102738064B (zh) 金属重分布层的制造方法
CN106293196B (zh) 触控面板与感测晶片封装体模组的复合体及其制造方法
CN101964338B (zh) 半导体封装件、其制造方法及重布芯片封胶体
CN101477956A (zh) 小片重新配置的封装结构及封装方法
US7033914B2 (en) Method of making a package structure by dicing a wafer from the backside surface thereof
US10109590B2 (en) Indexing of electronic devices distributed on different chips
CN101351876B (zh) 用于集成电路封装的具有最大化可用面积的条带及其位置识别方法
US8860202B2 (en) Chip stack structure and manufacturing method thereof
CN108962868B (zh) 封装结构及其制法
CN202977412U (zh) 半导体芯片封装结构
CN215220714U (zh) 一种三维堆叠结构
JP2004297099A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant