TWI610413B - 半導體封裝結構、半導體晶圓及半導體晶片 - Google Patents

半導體封裝結構、半導體晶圓及半導體晶片 Download PDF

Info

Publication number
TWI610413B
TWI610413B TW106108475A TW106108475A TWI610413B TW I610413 B TWI610413 B TW I610413B TW 106108475 A TW106108475 A TW 106108475A TW 106108475 A TW106108475 A TW 106108475A TW I610413 B TWI610413 B TW I610413B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
carrier
conductive
wafers
Prior art date
Application number
TW106108475A
Other languages
English (en)
Other versions
TW201836100A (zh
Inventor
吳政庭
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW106108475A priority Critical patent/TWI610413B/zh
Priority to CN201710479895.5A priority patent/CN108630625A/zh
Application granted granted Critical
Publication of TWI610413B publication Critical patent/TWI610413B/zh
Publication of TW201836100A publication Critical patent/TW201836100A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體封裝結構，包括載體及多個晶片。載體包括容納槽及多個導通條，其中容納槽由內底面及多個內側面圍繞而成，這些導通條分別位於這些內側面。這些晶片堆疊地設置於容納槽內，各晶片包括主動面、多個晶片側面、多個接墊及多個導通單元。這些晶片側面分別連接於主動面。這些接墊配置在主動面上。這些導通單元分別位在這些晶片側面且電性連接至些接墊，其中各晶片的這些導通單元分別連接於載體的這些導通條，而使這些晶片彼此電性連接。本發明更提供一種半導體晶圓及一種半導體晶片。

Description

半導體封裝結構、半導體晶圓及半導體晶片
本發明是有關於一種半導體封裝結構、半導體晶圓及半導體晶片。
傳統上，若要製作堆疊式的晶片封裝結構，一般是在晶圓階段中於半導體晶片上製作出多個貫穿孔並在這些貫穿孔內電鍍上導電材料，而形成多個導通孔，並使半導體晶片的多個接墊導通於這些導通孔導通，之後再將半導體晶圓切割成多個半導體晶片。這些半導體晶片可堆疊於彼此並利用錫球或焊墊電性連接。
然而，由於半導體晶片的面積有限，若半導體晶片上導通孔的數量越多就代表可設計為接墊或是走線的區域的面積減少，而不利於半導體晶片上的線路設計。
本發明提供一種半導體封裝結構，其半導體晶片的導通單元占用較少的晶片面積。
本發明提供一種半導體晶圓，其所裁切出的半導體晶片上的導通單元占用較少的晶片面積。
本發明提供一種半導體晶片，導通單元占用較少的晶片面積。
本發明的一種半導體封裝結構，包括載體及多個半導體晶片。載體包括容納槽及多個導通條，其中容納槽由內底面及多個內側面圍繞而成，這些導通條分別位於這些內側面。這些晶片堆疊地設置於容納槽內，各半導體晶片包括主動面、多個晶片側面、多個接墊及多個導通單元。這些晶片側面分別連接於主動面。這些接墊配置在主動面上。這些導通單元分別位在這些晶片側面且電性連接至這些接墊，其中各半導體晶片的這些導通單元分別連接於載體的這些導通條，而使這些半導體晶片彼此電性連接。
在本發明的一實施例中，上述的載體為承載座，更包括相對於內底面的外底面及外露於外底面的多個連接端子，這些連接端子分別電性連接於這些導通條。
在本發明的一實施例中，上述的這些連接端子分別包括多個針腳或多個銲件。
在本發明的一實施例中，上述的載體為線路板，更包括多條走線，分別電性連接於這些導通條。
在本發明的一實施例中，上述的容納槽的這些內側面包括多個凹溝，這些導通條填充於這些凹溝，各晶片的多條晶片側面包括多個凹槽，這些導通單元為填充這些凹槽。
在本發明的一實施例中，上述的各晶片的這些晶片側面包括多個凹槽，這些導通單元為鋪設於這些凹槽內的多個內凹導電層，這些導通條為凸出於這些內側面的多個導電柱，這些導電柱伸入這些凹槽以連接這些內凹導電層。
本發明的一種半導體晶圓，包括多個晶片區、多條切割道及多個導通單元。這些晶片區陣列地排列。這些切割道位於這些晶片區之間，以隔開任兩相鄰的這些晶片區，多條切割道包括多個開孔。這些導通單元位在這些開孔內。
在本發明的一實施例中，上述的各導通單元為鋪設於對應的開孔內的導電層或是填入對應的開孔內的導通柱。
本發明的一種半導體晶片，包括主動面、多個晶片側面、多個接墊及多個導通單元。這些晶片側面分別連接於主動面。這些接墊配置在主動面上。這些導通單元分別位在這些晶片側面且電性連接於這些接墊。
在本發明的一實施例中，上述的這些晶片側面包括多個凹槽，這些導通單元為鋪設於這些凹槽內的多個內凹導電層，或者這些導通單元填平這些凹槽。
基於上述，本發明的半導體晶圓藉由在切割道上設置這些開孔且將這些導通單元配置於這些開孔內，在將半導體晶圓切割出多個半導體晶片之後，各半導體晶片在晶片側面上形成多個凹槽與被切割後的導通單元。本發明的半導體晶片的導通單元是位在晶片側面上，相較於一般在內部(也就是非邊緣處)設置導通孔的習知半導體晶片，在本發明的半導體晶片中，導通單元所佔用半導體晶片的面積會較小。此外，在本發明的半導體晶片中，導通單元由於僅分布於晶片側面，因此能夠保持半導體晶片在其他部位(例如是中央處)的完整性。另外，本發明的半導體封裝結構的載體具有位於容納槽的內側面的導通條，當這些半導體晶片堆疊地配置在載體的容納槽內時，各半導體晶片的導通單元導通於載體的導通條，而使得這些堆疊的半導體晶片之間能相互導通。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的一種半導體晶圓10的俯視示意圖。請參閱圖1，本實施例的半導體晶圓10包括多個晶片區12、多條切割道14及多個導通單元18。這些晶片區12陣列地排列於半導體晶圓10上。這些切割道14位於這些晶片區12之間，以隔開任兩相鄰的這些晶片區12。圖1的半導體晶圓10可以沿著這些切割道14切割出多個例如是圖2所示的半導體晶片120。
由圖1可見，這些切割道14上分別包括多個開孔16，且這些導通單元18位在這些開孔16內。在本實施例中，各導通單元18以填入對應的開孔16內的導通柱為例，而以實心形狀表示導通單元18，但在一未繪示的實施例中，各導通單元18也可以是鋪設於對應的開孔16內層的導電層，而在圖1的視角中呈現出鋪設於開孔16壁面的空心結構。當然，導通單元18的種類、數量與分佈並不以上述為限制。
圖2是依照本發明的一實施例的一種半導體晶片120的立體示意圖。請參閱圖2，本實施例的半導體晶片120包括主動面121、多個晶片側面122、多個接墊124、多個導通單元125及多條重配置線路126。這些晶片側面122分別連接於主動面121。這些接墊124配置在主動面121上，且這些導通單元125分別位在這些晶片側面122。
如圖2所示，在本實施例中，這些晶片側面122包括多個凹槽123，這些導通單元125填平這些凹槽123。由於半導體晶片120可由圖1的半導體晶圓10切割而成，因此，在圖1中，導通單元18以圓柱形為例，在圖2中的導通單元125則以半圓柱為例。但在其他實施例中，這些導通單元125也可以是鋪設於這些凹槽123內的多個內凹導電層，導通單元125的形式不以上述為限制。
本實施例的半導體晶片120的導通單元125由於是位在晶片側面122上，相較於一般在內部(也就是非邊緣處)設置導通孔的習知半導體晶片，在本發明的半導體晶片120中，導通單元125所佔用半導體晶片120的面積會較小。舉例來說，半圓柱型的導通單元125所佔用半導體晶片120的面積可能只有習知圓柱形的導通單元所佔用習知的半導體晶片的一半面積。此外，在本實施例的半導體晶片120中，由於導通單元125僅分布於晶片側面122，因此能夠保持半導體晶片120在其他部位(例如是中央處)的完整性。因此，半導體晶片120可以讓出更多完整的空間來佈線或是配置接墊，而在設計上能夠具有更佳的彈性。
值得一提的是，這些導通單元125透過位在主動面121上的重配置線路126電性連接於這些接墊124。也就是說，半導體晶片120在主動面121上的這些接墊124可以透過晶片側面122上的這些導通單元125電性連接至其他電子元件，下面將對此進一步地介紹。
圖3是依照本發明的一實施例的一種半導體封裝結構100的立體示意圖。圖4是隱藏圖3的半導體封裝結構100的部分載體110的立體示意圖。請參閱圖3與圖4，本實施例的半導體封裝結構100包括載體110及多個半導體晶片120。在本實施例中，載體110以承載座為例，但載體110的種類並不以此為限制。此外，在本實施例中，堆疊於容納槽111內的半導體晶片120的數量以三個為例，且半導體晶片120的形式以圖2的半導體晶片120為例，但半導體晶片120的數量與形式並不以此為限制，只要是半導體晶片120在晶片側面122具有導通單元125即可。
在本實施例中，載體110包括容納槽111及多個導通條115，這些半導體晶片120垂向堆疊地設置於容納槽111內。如圖4所示，容納槽111由內底面112及多個內側面113圍繞而成，這些導通條115分別垂直地配置於這些內側面113。更明確地說，容納槽111的這些內側面113包括多個凹溝114，這些導通條115填充於這些凹溝114。於其它實施例中，該容納槽111內側面亦可無需設具凹溝114，而該導通條115可直接設置於容納槽111之內側面上，也就是說，導通條115也可以是凸出於容納槽111之內側面上。在此實施態樣中，晶片側面122上的這些導通單元125可以對應地內凹，以與導通條115接觸。導通條115形狀可為矩形、半圓形或圓形，基本上，導通條115之形狀不限，與導通條115對應接觸的晶片側面122上的這些導通單元125的形狀也不限。或者，在其他實施例中，容納槽111上的導通條115與晶片側面122上的這些導通單元125也可以分別是平面，只要是可與晶片側面122上的這些導通單元125接觸達到電性導通即可。
在本實施例中，載體110的導通條115填充於容納槽111的內側面113的凹溝114，且半導體晶片120的導通單元125填充於晶片側面122的凹槽123。因此，當這些半導體晶片120設置於容納槽111內時，各半導體晶片120位在這些晶片側面122的這些導通單元125會分別連接於載體110的這些導通條115，而使堆疊的這些半導體晶片120彼此電性連接。當然，半導體晶片120的導通單元125與載體110的導通條115之間還可以透過未繪示導電膠或是導電件連接於彼此。
需說明的是，載體110的導通條115與半導體晶片120的導通單元125的形式不以上述為限制。在一未繪示的實施例中，半導體晶片120的導通單元125也可以是鋪設於這些凹槽123內的多個內凹導電層，載體110的這些導通條115也可以是凸出於這些內側面113的多個導電柱，導通單元125的內凹形狀對應於導通條115的外凸形狀。當半導體晶片120放置於載體110的容納槽111內時，載體110的這些外凸的導通條115伸入晶片側面122的這些凹槽123以連接這些內凹的導通單元125。同樣地，半導體晶片120的內凹的導通單元125與載體110的外凸的導通條115之間還可以透過導電膠或是導電件連接於彼此。
此外，在本實施例中，載體110更包括相對於內底面112的外底面116及外露於外底面116的多個連接端子117，在本實施例中，這些連接端子117分別包括多個針腳，且外露於外底面116的這些連接端子117分別電性連接於位在內側面113的這些導通條115。
在本實施例中，連接端子117可以是貫穿載體110的底部且外露於外底面116的結構。如此一來，設置於容納槽111內的這些半導體晶片120便能夠電性連接至外露於載體110的外底面116的這些連接端子117。使用者可將本實施例的半導體封裝結構100插接至一電子裝置(未繪示)的電插槽(未繪示)，此電插槽可具有對應於這些連接端子117的多個對接凹孔(未繪示)，在將半導體封裝結構100插接在電插槽之後，這些半導體晶片120便能電性連接至此電子裝置。
當然，在其他實施例中，連接端子117也可以只位在外底面116，位於容納槽111的內表面的導通條115也可以透過另外貫穿載體110的底部的導通結構(未繪示)電性連接至位於外表面的連接端子117。此外，連接端子117並不以針腳形式為限制，在其他實施例中，連接端子117也可以是銲件的形式，例如為銲球或銲墊等。
圖5是依照本發明的另一實施例的一種半導體封裝結構100a的局部立體示意圖。圖6是圖5的半導體封裝結構100a的A-A剖面示意圖。請參閱圖5與圖6，圖5的半導體封裝結構100a與圖3的半導體封裝結構100的主要差異在於，在本實施例中，載體110a為線路板，此線路板具有容納槽111可供半導體晶片120配置，也就是說，載體110a為板體，容納槽111僅是在板體上的凹陷。在本實施例中，由於載體110a的厚度較小，容納槽111的深度較少，而僅以容納兩個半導體晶片120為例，但在其他實施例中，容納槽111所容納的半導體晶片120的數量並不以此為限制。
此外，載體110a更包括多條走線118，分別電性連接於這些導通條115。由圖6可清楚看到，半導體晶片120位在側面的導通單元125接觸容納槽111內壁的導通條115，導通條115連接於走線118，以使位於容納槽111內的這些半導體晶片120能夠電性連接至線路板上的走線118。因此，半導體晶片120能夠透過導通條115、走線118電性連接至外部。
綜上所述，本發明的半導體晶圓藉由在切割道上設置這些開孔且將這些導通單元配置於這些開孔內，在將半導體晶圓切割出多個半導體晶片之後，各半導體晶片在晶片側面上形成多個凹槽與被切割後的導通單元。本發明的半導體晶片的導通單元是位在晶片側面上，相較於一般在內部(也就是非邊緣處)設置導通孔的習知半導體晶片，在本發明的半導體晶片中，導通單元所佔用半導體晶片的面積會較小。此外，在本發明的半導體晶片中，導通單元由於僅分布於晶片側面，因此能夠保持半導體晶片在其他部位(例如是中央處)的完整性。另外，本發明的半導體封裝結構的載體具有位於容納槽的內側面的導通條，當這些半導體晶片堆疊地配置在載體的容納槽內時，各半導體晶片的導通單元導通於載體的導通條，而使得這些堆疊的半導體晶片之間能相互導通。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧半導體晶圓
12‧‧‧晶片區
14‧‧‧切割道
16‧‧‧開孔
18‧‧‧導通單元
100、100a‧‧‧半導體封裝結構
110、110a‧‧‧載體
111‧‧‧容納槽
112‧‧‧內底面
113‧‧‧內側面
114‧‧‧凹溝
115‧‧‧導通條
116‧‧‧外底面
117‧‧‧連接端子
118‧‧‧走線
120‧‧‧半導體晶片
121‧‧‧主動面
122‧‧‧晶片側面
123‧‧‧凹槽
124‧‧‧接墊
125‧‧‧導通單元
126‧‧‧重配置線路
圖1是依照本發明的一實施例的一種半導體晶圓的俯視示意圖。 圖2是依照本發明的一實施例的一種半導體晶片的立體示意圖。 圖3是依照本發明的一實施例的一種半導體封裝結構的立體示意圖。 圖4是隱藏圖3的半導體封裝結構的部分載體的立體示意圖。 圖5是依照本發明的另一實施例的一種半導體封裝結構的局部立體示意圖。 圖6是圖5的半導體封裝結構的剖面示意圖。
100‧‧‧半導體封裝結構
110‧‧‧載體
111‧‧‧容納槽
112‧‧‧內底面
113‧‧‧內側面
114‧‧‧凹溝
115‧‧‧導通條
116‧‧‧外底面
117‧‧‧連接端子
120‧‧‧晶片
124‧‧‧接墊
125‧‧‧導通單元

Claims (6)

  1. 一種半導體封裝結構，包括：載體，包括容納槽及多個導通條，其中所述容納槽由內底面及多個內側面圍繞而成，所述多個導通條分別位於所述多個內側面；以及多個半導體晶片，堆疊地設置於所述容納槽內，各所述半導體晶片包括：主動面；多個晶片側面，分別連接於所述主動面；多個接墊，配置在所述主動面上；以及多個導通單元，分別位在所述多個晶片側面且電性連接至所述些接墊，其中各所述半導體晶片的所述多個導通單元分別連接於所述載體的所述多個導通條，而使所述多個半導體晶片彼此電性連接。
  2. 如申請專利範圍第1項所述的半導體封裝結構，其中所述載體為承載座，更包括相對於所述內底面的外底面及外露於所述外底面的多個連接端子，所述多個連接端子分別電性連接於所述多個導通條。
  3. 如申請專利範圍第2項所述的半導體封裝結構，其中所述多個連接端子分別包括多個針腳或多個銲件。
  4. 如申請專利範圍第1項所述的半導體封裝結構，其中所述載體為線路板，更包括多條走線，分別電性連接於所述多個導通條。
  5. 如申請專利範圍第1項所述的半導體封裝結構，其中所述容納槽的所述多個內側面包括多個凹溝，所述多個導通條填充於所述多個凹溝，各所述晶片的所述多條晶片側面包括多個凹槽，所述多個導通單元為填充所述多個凹槽。
  6. 如申請專利範圍第1項所述的半導體封裝結構，其中各所述晶片的所述多個晶片側面包括多個凹槽，所述多個導通單元為鋪設於所述多個凹槽內的多個內凹導電層，所述多個導通條為凸出於所述多個內側面的多個導電柱，所述多個導電柱伸入所述多個凹槽以連接所述多個內凹導電層。
TW106108475A 2017-03-15 2017-03-15 半導體封裝結構、半導體晶圓及半導體晶片 TWI610413B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106108475A TWI610413B (zh) 2017-03-15 2017-03-15 半導體封裝結構、半導體晶圓及半導體晶片
CN201710479895.5A CN108630625A (zh) 2017-03-15 2017-06-22 半导体封装结构、半导体晶圆及半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106108475A TWI610413B (zh) 2017-03-15 2017-03-15 半導體封裝結構、半導體晶圓及半導體晶片

Publications (2)

Publication Number Publication Date
TWI610413B true TWI610413B (zh) 2018-01-01
TW201836100A TW201836100A (zh) 2018-10-01

Family

ID=61728467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108475A TWI610413B (zh) 2017-03-15 2017-03-15 半導體封裝結構、半導體晶圓及半導體晶片

Country Status (2)

Country Link
CN (1) CN108630625A (zh)
TW (1) TWI610413B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019007675T5 (de) * 2019-08-27 2022-06-15 Mitsubishi Electric Corporation Halbleitervorrichtung und Halbleiter-Chip
CN112670274A (zh) * 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN112670191A (zh) 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN112670249A (zh) 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN111508899B (zh) * 2020-05-06 2022-02-11 深圳芯闻科技有限公司 一种半导体封装的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
US20040207049A1 (en) * 2003-02-27 2004-10-21 Infineon Technologies Ag Electronic component and semiconductor wafer, and method for producing the same
US20060055055A1 (en) * 2004-09-13 2006-03-16 Infineon Technologies Ag Semiconductor chip with flexible contacts at a face
US20130214385A1 (en) * 2007-05-04 2013-08-22 Stats Chippac, Ltd. Package-in-Package Using Through-Hole Via Die on Saw Streets

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
CN101964339B (zh) * 2009-07-23 2012-08-08 日月光半导体制造股份有限公司 半导体封装件、其制造方法及重布芯片封装体的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
US20040207049A1 (en) * 2003-02-27 2004-10-21 Infineon Technologies Ag Electronic component and semiconductor wafer, and method for producing the same
US20060055055A1 (en) * 2004-09-13 2006-03-16 Infineon Technologies Ag Semiconductor chip with flexible contacts at a face
US20130214385A1 (en) * 2007-05-04 2013-08-22 Stats Chippac, Ltd. Package-in-Package Using Through-Hole Via Die on Saw Streets

Also Published As

Publication number Publication date
TW201836100A (zh) 2018-10-01
CN108630625A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
TWI610413B (zh) 半導體封裝結構、半導體晶圓及半導體晶片
KR102491103B1 (ko) 반도체 패키지 및 그 제조방법
TWI533771B (zh) 無核心層封裝基板及其製法
EP0461753A2 (en) Modular electronic packaging system
TWI581396B (zh) 立體堆疊式封裝結構及其製作方法
US9570400B2 (en) Semiconductor package
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
CN103681588A (zh) 封装基板及其制法
CN105870074A (zh) 电子封装件及其制法
US10332854B2 (en) Anchoring structure of fine pitch bva
US7786600B2 (en) Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
KR101582956B1 (ko) 반도체 테스트 소켓 및 그 제조방법
TWI538118B (zh) 重組式晶圓級封裝動態隨機存取記憶體
KR101566173B1 (ko) 반도체 테스트 소켓 및 그 제조방법
KR100681156B1 (ko) 전기적 검사 장치용 소켓
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR101046388B1 (ko) 반도체 패키지
KR101462968B1 (ko) 반도체 테스트 소켓
US8772937B2 (en) Semiconductor device including inner interconnection structure able to conduct signals or voltages in the semiconductor chip with vertical connection vias and horizontal buried conductive lines
KR20160141280A (ko) 반도체 패키지
TWI525787B (zh) 晶片立體堆疊體之散熱封裝構造
TW201724450A (zh) 具有水平和垂直互連的微電子封裝
TWI685944B (zh) 三維直通矽晶貫孔結構
US9627224B2 (en) Semiconductor device with sloped sidewall and related methods
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法