TWI500124B - 基板結構、半導體封裝元件及基板結構之製造方法 - Google Patents

基板結構、半導體封裝元件及基板結構之製造方法 Download PDF

Info

Publication number
TWI500124B
TWI500124B TW101144758A TW101144758A TWI500124B TW I500124 B TWI500124 B TW I500124B TW 101144758 A TW101144758 A TW 101144758A TW 101144758 A TW101144758 A TW 101144758A TW I500124 B TWI500124 B TW I500124B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
substrate structure
openings
forming
Prior art date
Application number
TW101144758A
Other languages
English (en)
Other versions
TW201322390A (zh
Inventor
Hwee-Seng Jimmy Chew
Shoa-Siong Raymond Lim
Original Assignee
Advanpack Solutions Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanpack Solutions Pte Ltd filed Critical Advanpack Solutions Pte Ltd
Publication of TW201322390A publication Critical patent/TW201322390A/zh
Application granted granted Critical
Publication of TWI500124B publication Critical patent/TWI500124B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes

Description

基板結構、半導體封裝元件及基板結構之製造方法
本發明是有關於一種基板結構、半導體封裝元件及基板結構之製造方法。
隨著電子產品的普遍應用於日常生活中，半導體元件需求量與日遽增。由於半導體元件走向輕薄化之設計，當半導體元件尺寸縮小時，I/O腳數不減反增，使得線路間距與線路寬度縮小化，並朝微小間距(fine pitch)的設計發展，例如50微米(μm)間距，甚至35微米以下間距。
然而，微小間距的設計容易發生鄰近導線之間的焊料架橋(solder bridging)、甚至焊料擴散至導線上(solder overspreading along wiring traces)等問題。因此，如何解決上述元件小型化問題，以及簡化封裝製程，實為目前半導體封裝元件研發之一重要方向。
本發明係有關於一種基板結構、半導體封裝元件及基板結構之製造方法。基板結構中，導電結構的第一金屬層經由第二金屬層電性連接於第三金屬層，且第三金屬層的尺寸大於第二金屬層的尺寸，因此可以提升導線密度，並提高導線設計之彈性。
根據本發明之一方面，提出一種基板結構。基板結構包括一導電結構，導電結構包括一第一金屬層、一第二金 屬層以及一第三金屬層。第二金屬層設置於第一金屬層上，第三金屬層設置於第二金屬層上。第二金屬層和第三金屬層分別具有相對之一第一表面與一第二表面，第三金屬層之第一表面連接於第二金屬層之第二表面，且第三金屬層之第一表面的面積大於第二金屬層之第二表面的面積。
根據本發明之另一方面，提出一種半導體封裝元件。半導體封裝元件包括一導電結構以及一半導體晶片。導電結構包括一第一金屬層、一第二金屬層及一第三金屬層。第二金屬層設置於第一金屬層上，第三金屬層設置於第二金屬層上。第二金屬層和第三金屬層分別具有相對之一第一表面與一第二表面，第三金屬層之第一表面連接於第二金屬層之第二表面，且第三金屬層之第一表面的面積大於第二金屬層之第二表面的面積。半導體晶片設置於導電結構上並電性連接於第一金屬層。
根據本發明之再一方面，提出一種基板結構之製造方法。基板結構之製造方法包括下列步驟。形成一第一金屬層。形成一第二金屬層於第一金屬層上。形成一第三金屬層於第二金屬層上。第二金屬層和第三金屬層分別具有相對之一第一表面與一第二表面，第三金屬層之第一表面連接於第二金屬層之第二表面，且第三金屬層之第一表面的面積大於第二金屬層之第二表面的面積。第一金屬層、第二金屬層及第三金屬層係形成一導電結構。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳 實施例，並配合所附圖式，作詳細說明如下：
請參照第1A圖。第1A圖繪示依照本發明一實施例之基板結構之剖視圖。基板結構100包括導電結構100A和導電載板(conductive carrier)110，導電載板110設置於導電結構100A上。
導電結構100A包括第一金屬層120、第二金屬層130和第三金屬層140。第二金屬層130設置於第一金屬層120上，第三金屬層140設置於第二金屬層130上。第二金屬層130具有相對之第一表面130a與第二表面130b，第三金屬層140具有相對之第一表面140a與第二表面140b，第三金屬層140之第一表面140a連接於第二金屬層130之第二表面130b，且第三金屬層140之第一表面140a的面積大於第二金屬層130之第二表面130b的面積。
實施例中，第一金屬層120的厚度120T例如大約是20微米。實施例中，第三金屬層140的厚度140T大於或等於第二金屬層130的厚度130T。第二金屬層130的厚度130T例如是20~50微米，較佳例如是20~30微米。第三金屬層140的厚度140T例如是50~100微米。
實施例中，第一金屬層120和第三金屬層140分別可包括銅、鎳、鈀和金之至少其中之一，第二金屬層130可包括銅和鎳之至少其中之一。
請參照第1B圖。第1B圖繪示第1A圖中區域A之局部俯視圖。實施例中，如第1B圖所示，第二金屬層130 之第二表面130b和第三金屬層140之第一表面140a實質上例如是圓形，第二金屬層130之第二表面130b之直徑130D例如是20~100微米，第三金屬層140之第一表面140a之直徑140D例如是200~300微米。如第1B圖所示，第一金屬層120接合於第二金屬層130的部分實質上例如是圓形，具有直徑120D，直徑120D例如是80~100微米。實施例中，直徑140D大於直徑130D，直徑140D大於直徑120D。
如第1A圖所示，導電結構100A更包括介電層150，第一金屬層120、第二金屬層130及第三金屬層140係埋設(embedded)於介電層150中，可以防止金屬層120、130和140在後續的蝕刻製程中受到蝕刻液的破壞。介電層150定義實施例中，介電層150包括熱固性(thermoset)材料及二氧化矽填料(silica filler)。
實施例中，如第1A圖所示，第三金屬層140之第二表面140b係曝露於介電層150之外，以電性連接外部元件。第三金屬層140之第二表面140b之外的部分都被介電層150包覆住，也就是說，介電層150定義第二表面140b的面積，不但使金屬層120、130和140在後續的蝕刻製程不受損害，同時，在後續製程中，金屬層120、130和/或140連接到焊料(solder)時，介電層150也可以對金屬層120、130和140有保護的作用，不需要使用焊料罩(solder mask)，介電層150便可兼具有焊料罩的作用。
基板結構100具有相對之一主動表面與一背面。第一金屬層120由複數個導線(Traces)組成，複數個導線形成基 板結構100之主動表面上之導線圖案。較佳地，第二金屬層130形成微孔(Micro-via)，微孔係完全嵌設於介電層150中。第三金屬層140形成柱塊(Stud)。其中，至少一個導線有與之對應的微孔與柱塊。第二金屬層130之微孔用於將第一金屬層120之導線電性連接於第三金屬層140之柱塊，柱塊進一步將導線電性連接於基板結構100之背面。其中柱塊之表面係曝露於介電層150之外，用於電性連接於外部元件。
如第1B圖所示，若第一金屬層120直接形成於第三金屬層140上，則電性連接端點S的面積等於第三金屬層140之第一表面140a的面積，端點S的大面積使得如第1B圖所示的金屬導線120-1和120-5無法形成。相對地，本揭露內容之實施例中，第一金屬層120經由第二金屬層130電性連接於第三金屬層140，第一金屬層120不直接形成於第三金屬層140上，且第三金屬層140的尺寸大於第二金屬層130的尺寸(例如第三金屬層140之第一表面140a的面積大於第二金屬層130之第二表面130b的面積，或是直徑140D大於直徑130D)，此時第一金屬層120接合於第二金屬層130的部分(電性連接端點)的面積可以縮小至等於或略大於第二金屬層130之第二表面130b的面積，因此仍有足夠的空間形成如第1B圖所示的金屬導線120-1和120-5，因此第一金屬層120(導線)的電性端點之間(與第二金屬層130電性連接的部分)可以形成較多導線，因此可以提升導線密度，並提高導線設計之彈性。
實施例中，導電載板110例如是銅層或具有銅外披覆 層(Cu exterior clad layer)之複合金屬層。複合金屬層包括內層和銅外披覆層，內層的厚度大於銅外披覆層的厚度。內層例如包括鋼、或包括鐵、碳、鎂、磷、硫、鉻及鎳其中兩種以上之合金。銅外披覆層之材質與內層之材質不相同，從而提供較佳的蝕刻阻隔，並且銅外披覆層使得導電載板110可以被視作一個完整的銅層來操作應用，並且能夠降低整體製作成本。此外，內層之熱膨脹係數(CTE)接近用以包覆半導體晶片的封裝材料之熱膨脹係數，可以使得應用導電載板110而製成的半導體封裝元件的翹曲量減少，可容許導電載板110之面積增大，而能在導電載板110上形成更多數量的半導體封裝元件。
如第1A圖所示，實施例中，導電載板110的表面面積大於導電結構100A的表面面積。實施例中，導電載板110具有一開口(opening)110c以曝露第一金屬層120之一上表面120a，導電載板110具有一環形結構並環繞開口110c。導電載板110的環形結構(carrier ring)突出於導電結構100A的周圍。導電載板110的環形結構環繞於介電層150的上表面150a，可補強整體基板結構100的強度，以避免翹曲或變形。此外，具有基板結構100的半導體封裝元件係可透過導電載板110的環形結構進行運送，而不會接觸第一金屬層120或介電層150。因此，可避免對於半導體封裝元件的機械性損害。
實施例中，如第1A圖所示，導電載板110具有至少一穿孔(through hole)110t形成於環狀結構內。一實施例中，穿孔110t例如是具有基板結構100的半導體封裝元件 之定位孔，可做為半導體封裝元件定位時之參考點。
請參照第2A~2B圖。第2A圖繪示依照本發明另一實施例之基板結構之剖視圖，第2B圖繪示第2A圖之第一金屬層接合至接觸墊之局部剖視圖。本實施例與第1A圖之實施例之差別在於，半導體結構200中，導電結構200A的第一金屬層220之上表面220a係曝露於介電層150之外且內凹於介電層150之上表面150a。如第2B圖所示，當表面220a內凹於介電層150之上表面150a時，焊料280部分地(或全部地內埋於介電層150之凹穴中，以使焊料280之相對兩側單獨被介電層150的側壁限制於凹穴內而無法流動，因此可避免在高溫迴焊下焊料280(例如焊錫)發生橋接短路的現象。此外，實施例中，第三金屬層140的第二表面140b亦可內凹於介電層150之下表面150b(未繪示於圖中)，可固定焊球575(solder ball)(請參照第5圖)於第三金屬層140上，以使植球的品質更加穩定。
請參照第3A~3B圖。第3A圖繪示依照本發明再一實施例之基板結構之俯視圖，第3B圖繪示第3A圖之基板結構沿3B-3B’線之剖視圖。
基板結構300包括一環狀導電載板(conductive carrier ring)110以及四個封裝單元301，環狀導電載板110具有四個以肋條110R分開之開口110c，一個開口110c對應顯露一個封裝單元301，各個封裝單元301例如分為4個元件區塊303，較佳地，各個個元件區塊303具有相同的圖案，係由複數個導線所形成，此4個元件區塊303被介電層150包覆，且各個封裝單元301之周圍以肋條110R彼 此相連，以避免翹曲或變形。
實施例中，環狀導電載板110亦具有複數個穿孔110t於環狀結構內。如第3A圖所示，位於環狀導電載板110之四個角落的圓形穿孔110t可做為半導體封裝元件定位時之參考點，位於環狀導電載板110兩側的溝槽型穿孔110t可用來舒緩基板結構300的應力。
請參照第4A~4B圖。第4A圖繪示依照本發明又一實施例之基板結構之俯視圖，第4B圖繪示第4A圖之基板結構沿4B-4B’線之剖視圖。第4A~4B圖之實施例與第3A~3B圖之實施例的差別在於，基板結構400中，環狀的導電載板310具有一個較大開口310c，對應顯露一個封裝單元301，各個封裝單元301例如分為16個元件區塊303，此16個元件區塊303被介電層150一起包覆，且四個封裝單元301之最外圍連接環狀的導電載板310，以避免翹曲或變形。
請參照第5~6圖。第5圖繪示依照本發明一實施例之半導體封裝元件之剖視圖，第6圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。
如第5~6圖所示，半導體封裝元件500/600包括導電結構100A、導電載板110及半導體晶片560。導電載板110設置於導電結構110A上，導電載板110具有開口110c以曝露第一金屬層120之上表面120a。半導體晶片560設置於開口110c中並電性連接於第一金屬層120。實施例中，半導體封裝元件500/600更可包括連接元件，用以電性連接半導體晶片560至第一金屬層120。此外，半導體封裝 元件500/600更包括封裝層(encapsulating layer)570，封裝層570包覆住半導體晶片560及連接元件。導電結構110A之敘述如前述實施例所述，在此不再贅述。
如第5圖所示，連接元件例如是焊料580及柱狀凸塊590(pillar bump)，半導體晶片560係以焊料580及柱狀凸塊590電性連接至第一金屬層120，封裝層570包覆住半導體晶片560、焊料580及柱狀凸塊590。此外，半導體封裝元件500更包括焊球575或焊膠(未繪示)，第三金屬層140之第二表面140b經由焊球575或焊膠電性連接外部元件。此外，半導體封裝元件500更包括底封膠(underfill)585，用以包覆連接元件。
如第6圖所示，連接元件例如是接合線(bonding wire)690，半導體晶片560係以接合線690電性連接至第一金屬層120，封裝層570包覆住半導體晶片560及接合線690。此外，半導體封裝元件600更包括焊墊(solder pad)675，第三金屬層140之第二表面140b經由焊墊675電性連接外部元件。
進一步地，需要以刀具沿著切割線分開兩個半導體元件之封裝結構，以形成單個半導體元件，在切割過程中移除環狀導電載板110(未繪示)。
請參照第7A~7T圖。第7A~7T圖繪示依照本發明一實施例之基板結構之製造方法的流程圖。
請參照第7A圖，提供導電載板110。導電載板110之材質如前述實施例所述，在此不再贅述。
請參照第7B~7D圖，形成第一金屬層120。
實施例中，形成第一金屬層120的方式例如包括以下步驟：提供導電載板110；如第7B圖所示，形成第一光阻層PR1於導電載板110上；如第7C圖所示，第一光阻層PR1經圖案化而形成複數個第一開口710，以顯露出部分導電載板110；以及如第7D圖所示，形成第一金屬層120於第一開口710中。如此一來，形成的第一金屬層120之線寬(line width)與線距(line spacing)可以達到10微米等級。
另一實施例中，亦可以下列方式形成第一金屬層(未繪示)：形成一銅層於導電載板110上；形成光阻層於銅層上；圖案化光阻層以形成預定形成之第一金屬層的圖案；蝕刻曝露於光阻層之外的部分銅層；以及移除光阻層以形成第一金屬層。
實際應用時，亦可視需要選用適合的製程方式形成第一金屬層，並不限於上述列舉的方式。
實施例中，第一開口710例如是以蝕刻(etching)方式形成，第一金屬層120例如是以電鍍(electroplating)方式形成，第一金屬層120例如可包括銅、鎳、鈀和金之至少其中之一。第一金屬層120直接接觸導電載板110。
接著，請參照第7E~7G圖，形成第二金屬層130。
實施例中，形成第二金屬層130的方式例如包括以下步驟：如第7E圖所示，形成第二光阻層PR2於第一光阻層PR1及第一金屬層120上；如第7F圖所示，第二光阻層PR2經圖案化而形成複數個第二開口720，以顯露出部 分第一金屬層120；以及如第7G圖所示，形成第二金屬層130於第二開口720中。實施例中，如第7F圖所示，各部分的第一金屬層120至少對應到一個第二開口720。
實施例中，如第7G圖所示，各部分的第一金屬層120上至少對應設置並連接於第二金屬層130的一部份。第二金屬層130的各個部份之表面(第一表面130a和第二表面130b)例如是圓形，直徑例如是20~100微米，第二金屬層130的各個部份例如是圓柱體。第二金屬層130直接接觸第一金屬層120。實施例中，第二金屬層130例如是以電鍍方式形成於第一金屬層120上，第二金屬層130例如可包括銅和鎳之至少其中之一，第二金屬層130的厚度例如係20~50微米。
接著，請參照第7H~7J圖，形成第三金屬層140。
實施例中，形成第三金屬層140的方式例如包括以下步驟：如第7H圖所示，形成第三光阻層PR3於第二光阻層PR2及第二金屬層130上；如第7I圖所示，第三光阻層PR3經圖案化而形成複數個第三開口730，以顯露出第二金屬層130；以及如第7J圖所示，形成第三金屬層140於第三開口730中。
實施例中，如第7I圖所示，各部分的第二金屬層130至少對應到一個第三開口730。第三開口730的尺寸大於第二金屬層130的尺寸，第三開口730曝露出第二金屬層130的整個表面130b以及部分第二光阻層PR2。
實施例中，如第7J圖所示，各部分的第二金屬層130上至少對應設置並連接於第三金屬層140的一部份。第三 金屬層140的尺寸大於第二金屬層130的尺寸，第三金屬層140覆蓋第二金屬層130的整個表面130b以及部分第二光阻層PR2。第三金屬層140之第一表面140a直接接觸第二金屬層130之第二表面130b，第三金屬層140之第一表面140a的面積大於第二金屬層130之第二表面130b的面積。
實施例中，第三金屬層140例如是以電鍍方式形成，第三金屬層140例如可包括銅、鎳、鈀和金之至少其中之一。第三金屬層140的厚度大於或等於第二金屬層130的厚度。至此，第一金屬層120、第二金屬層130及第三金屬層140係形成一導電結構100A。
接著，請參照第7K圖，移除第一光阻層PR1、第二光阻層PR2及第三光阻層PR3。實施例中，例如是以蝕刻方式同時移除光阻層PR1、PR2和PR3。移除光阻層PR1、PR2和PR3之後，曝露出導電載板110、第一金屬層120、第二金屬層130及第三金屬層140。
另一實施例中，亦可以下列方式形成第二金屬層及第三金屬層(未繪示)：形成第二光阻層於第一光阻層及第一金屬層上；第二光阻層經圖案化而形成複數個第二開口，以顯露出第一金屬層；形成第三光阻層於第二光阻層上，第三光阻層經圖案化而形成複數個第三開口，以顯露出部分第二光阻層及第一金屬層；以及同時形成第二金屬層及第三金屬層於第二開口及第三開口中。本實施例之製造方法與前述第7E~7J之製造方法的差別在於，形成第二光阻層PR2之後先不形成第二金屬層，而是直接形成第二光阻 層PR3，此時各個第二開口720和各個第三開口730係分別連通在一起，接著在一次性地形成第二金屬層130和第三金屬層140在連通的各個第二開口720和第三開口730中。
接著，請參照第7L~7N圖，更可形成介電層150，第一金屬層120、第二金屬層130及第三金屬層140係埋設於介電層150中。
實施例中，形成介電層150的方式例如包括以下步驟：如第7L圖所示，設置導電結構100A(第一金屬層120、第二金屬層130及第三金屬層140)於模具750之膜腔(cavity)750s中；如第7M圖所示，注入液態之熱固性材料150’於膜腔750s中並包覆導電結構100A(第一金屬層120、第二金屬層130及第三金屬層140)；以及如第7N圖所示，固化液態之熱固性材料150’以形成介電層150。最後，移除模具750。
實施例中，液態之熱固性材料150’於高溫高壓的條件下注入模具750中。實施例中，注入熱固性材料150’之前，更可對導電結構100A(第一金屬層120、第二金屬層130及第三金屬層140)的表面進行表面處理，例如是以化學方法或是電漿，增進其表面與介電層150之間的黏著力。
相較於一般以熱壓(lamination)成型方式形成介電層，其操作壓力容易對精細的金屬結構造成損害，本實施例中，經由此移轉成型製程(transfer molding process)，加熱熱固性材料150’使其液態化，接著在高溫高壓條件下以液態形式注入模具750的膜腔750s中，因此不會對第一金 屬層120、第二金屬層130及第三金屬層140的結構產生損害。再者，以液態形式注入模具750的膜腔750s中，液態的熱固性材料150’可以完整包覆第一金屬層120、第二金屬層130及第三金屬層140，並且液態的形式使得操作壓力可以很高仍不會損害結構，因此可以利用高壓防止氣體產生，使得形成的介電層150與第一金屬層120、第二金屬層130及第三金屬層140之間具有良好的黏著性。此外，在高溫高壓下進行移轉成型，使得介電層150與金屬層120、130及140之間的密封性好，在後續蝕刻製程中金屬層120、130及140不會被破壞。
實施例中，介電層150包括熱固性材料及二氧化矽填料。
接著，請參照第7O圖，移除部分介電層150以曝露出第三金屬層140之第二表面140b。實施例中，例如是以機械研磨(mechanical grinding)或拋光(polishing)方式移除部分介電層150，第三金屬層140之第二表面140b完全曝露出來。
實施例中，部分第三金屬層140亦被以機械研磨或拋光方式移除，使得曝露的第二表面140b更加平整。
一實施例中，亦可蝕刻第三金屬層140之第二表面140b，以使第三金屬層140之第二表面140b內凹於介電層150之下表面150b(未繪示)。
接著，請參照第7P~7S圖，蝕刻導電載板110以形成開口110c，開口110c係曝露第一金屬層120之上表面120a，且導電載板110具有一環形結構環繞開口110c。
實施例中，蝕刻導電載板110以形成開口110c的方式例如包括以下步驟：如第7P圖所示，形成第四光阻層PR4於導電載板110及介電層150上；如第7Q圖所示，第四光阻層PR4經圖案化而形成開口740c，以顯露出部分導電載板110；如第7R圖所示，根據圖案化第四光阻層PR4蝕刻導電載板110以形成開口110c；以及移除第四光阻層PR4。
實施例中，開口110c曝露第一金屬層120之上表面120a以及介電層150之上表面150a。
同時，請參照第7P~7S圖，蝕刻導電載板110亦形成至少一穿孔110t於導電載板110的環狀結構內。
實施例中，蝕刻導電載板110以形成穿孔110t的方式例如包括以下步驟：如第7P圖所示，形成第四光阻層PR4於導電載板110及介電層150上；如第7Q圖所示，第四光阻層PR4經圖案化而形成開口740t，以顯露出部分導電載板110；如第7R圖所示，根據圖案化第四光阻層PR4蝕刻導電載板110以形成開口110t；以及移除第四光阻層PR4。
一實施例中，亦可蝕刻第一金屬層120之上表面120a，以使第一金屬層120之上表面120a內凹於介電層150之上表面150a(如第2A圖所示)。
接著，請參照第7T圖，亦可形成表面處理層(finishing layer)760於第一金屬層120之曝露表面120a及第三金屬層140之第二表面140b。
實施例中，例如是以電鍍、無電電鍍(electroless)或浸 液(immersion)方式形成表面處理層760。表面處理層760可包括銅、鎳、鈀、金、銀和錫之至少其中之一。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400‧‧‧基板結構
100A、200A‧‧‧導電結構
110、310‧‧‧導電載板
110c、310c‧‧‧開口
110R‧‧‧肋條
110t‧‧‧穿孔
120、220‧‧‧第一金屬層
120-1~120-5‧‧‧金屬導線
120a、150a、220a‧‧‧上表面
120b、150b‧‧‧下表面
120D、130D、140D‧‧‧直徑
120T、130T、140T‧‧‧厚度
130‧‧‧第二金屬層
130a、140a‧‧‧第一表面
130b、140b‧‧‧第二表面
140‧‧‧第三金屬層
150‧‧‧介電層
150’‧‧‧熱固性材料
280、580‧‧‧焊料
301‧‧‧封裝單元
303‧‧‧元件區塊
500、600‧‧‧半導體封裝元件
560‧‧‧半導體晶片
570‧‧‧封裝層
575‧‧‧焊球
585‧‧‧底封膠
590‧‧‧柱狀凸塊
675‧‧‧焊墊
690‧‧‧接合線
710‧‧‧第一開口
720‧‧‧第二開口
730‧‧‧第三開口
740c、740t‧‧‧開口
750‧‧‧模具
750s‧‧‧膜腔
760‧‧‧表面處理層
PR1‧‧‧第一光阻層
PR2‧‧‧第二光阻層
PR3‧‧‧第三光阻層
PR4‧‧‧第四光阻層
S‧‧‧端點
第1A圖繪示依照本發明一實施例之基板結構之剖視圖。
第1B圖繪示第1A圖中區域A之局部俯視圖。
第2A圖繪示依照本發明另一實施例之基板結構之剖視圖。
第2B圖繪示第2A圖之第一金屬層接合至接觸墊之局部剖視圖。
第3A圖繪示依照本發明再一實施例之基板結構之俯視圖。
第3B圖繪示第3A圖之基板結構沿3B-3B’線之剖視圖。
第4A圖繪示依照本發明又一實施例之基板結構之俯視圖。
第4B圖繪示第4A圖之基板結構沿4B-4B’線之剖視圖。
第5圖繪示依照本發明一實施例之半導體封裝元件之剖視圖。
第6圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。
第7A~7T圖繪示依照本發明一實施例之基板結構之製造方法的流程圖。
100‧‧‧基板結構
100A‧‧‧導電結構
110‧‧‧導電載板
110c‧‧‧開口
110t‧‧‧穿孔
120‧‧‧第一金屬層
120a、150a‧‧‧上表面
120D、130D、140D‧‧‧直徑
120T、130T、140T‧‧‧厚度
130‧‧‧第二金屬層
130a、140a‧‧‧第一表面
130b、140b‧‧‧第二表面
140‧‧‧第三金屬層
150‧‧‧介電層

Claims (32)

  1. 一種基板結構，包括：一第一金屬層；一第二金屬層；一第三金屬層；以及一介電層，具有相對之一第一表面與一第二表面，其中該第一金屬層、該第二金屬層及該第三金屬層係完整埋設於該介電層中並位於該第一表面與該第二表面之間；其中該第一金屬層之一表面係完整曝露於該介電層之該第一表面，該第三金屬層之一表面係完整曝露於該介電層之該第二表面，該第二金屬層係設置於該第一金屬層與該第三金屬層之間，且該第二金屬層的面積小於該第一金屬層的面積及該第三金屬層的面積。
  2. 如申請專利範圍第1項所述之基板結構，其中該第三金屬層的厚度大於或等於該第二金屬層的厚度。
  3. 如申請專利範圍第1項所述之基板結構，其中該第一金屬層包括複數個導線和複數個端點，並形成至少一導線圖案於該介電層之該第一表面上。
  4. 如申請專利範圍第3項所述之基板結構，其中該第三金屬層包括複數個柱塊形成於該介電層之該第二表面上。
  5. 如申請專利範圍第4項所述之基板結構，其中該第二金屬層包括複數個微孔，設於該些端點與該些柱塊之間。
  6. 如申請專利範圍第5項所述之基板結構，其中該 些微孔與該些柱塊係為圓柱形，該些柱塊之直徑大於該些微孔之直徑。
  7. 如申請專利範圍第1項所述之基板結構，其中該介電層包括一熱固性材料及一二氧化矽填料。
  8. 如申請專利範圍第1項所述之基板結構，其中該第一金屬層之曝露的該表面係內凹於該介電層之該第一表面。
  9. 如申請專利範圍第1項所述之基板結構，其中該第三金屬層之曝露的該表面係內凹於該介電層之該第二表面。
  10. 如申請專利範圍第1項所述之基板結構，更包括一導電載板，設置於該介電層之該第一表面上。
  11. 如申請專利範圍第10項所述之基板結構，其中該導電載板包括一內層及一外層。
  12. 如申請專利範圍第11項所述之基板結構，其中該導電載板具有一開口以曝露該第一金屬層及該介電層。
  13. 一種基板結構，包括：複數個端點；複數個微孔；複數個柱塊；以及一介電層，具有相對之一第一表面與一第二表面，其中該些端點、該些微孔及該些柱塊係完整埋設於該介電層中並位於該第一表面與該第二表面之間，該些端點之一表面係完整曝露於該介電層之該第一表面，該些柱塊之一表面係完整曝露於該介電層之該第二表面； 其中，該些微孔係設置於該些端點與該些柱塊之間，該些端點、該些微孔及該些柱塊用以連接該介電層之該第一表面至該介電層之該第二表面，且各該柱塊的面積大於各該微孔的面積及各該端點的面積，各該端點的面積大於各該微孔的面積。
  14. 如申請專利範圍第13項所述之基板結構，更包括複數個導線，連接於該些端點，其中該些導線係完整埋設於該介電層中並位於該第一表面與該第二表面之間，且該些導線係完整曝露於該介電層之該第一表面。
  15. 一種具有相對之一主動表面與一背面的基板結構之製造方法，包括：提供一導電載板；形成一第一金屬層於該導電載板上；形成一第二金屬層於該第一金屬層上；以及形成一第三金屬層於該第二金屬層上；其中該第二金屬層係設置於該第一金屬層與該第三金屬層之間並連接該第一金屬層至該第三金屬層，且該第三金屬層的面積大於該第二金屬層的面積，該第一金屬層、該第二金屬層及該第三金屬層係形成一導電結構。
  16. 如申請專利範圍第15項所述之製造方法，其中該第三金屬層的厚度大於或等於該第二金屬層的厚度。
  17. 如申請專利範圍第15項所述之製造方法，其中係以電鍍方式形成該第一金屬層、該第二金屬層及該第三金屬層。
  18. 如申請專利範圍第15項所述之製造方法，其中 形成該第一金屬層之步驟包括：形成一第一光阻層於該導電載板上，經圖案化該第一光阻層而形成複數個第一開口，以顯露出該導電載板；以及形成該第一金屬層於該些第一開口中。
  19. 如申請專利範圍第18項所述之製造方法，其中形成該第二金屬層之步驟包括：形成一第二光阻層於該第一光阻層及該第一金屬層上，經圖案化該第二光阻層而形成複數個第二開口，以顯露出該第一金屬層，其中該些第二開口的尺寸小於該些第一開口的尺寸；以及形成該第二金屬層於該些第二開口中。
  20. 如申請專利範圍第19項所述之製造方法，其中形成該第三金屬層之步驟包括：形成一第三光阻層於該第二光阻層及該第二金屬層上，經圖案化該第三光阻層而形成複數個第三開口，以顯露出該第二金屬層，其中該些第三開口的尺寸大於該些第二開口的尺寸；以及形成該第三金屬層於該些第三開口中。
  21. 如申請專利範圍第20項所述之製造方法，更包括：同時移除該第一光阻層、該第二光阻層及該第三光阻層。
  22. 如申請專利範圍第18項所述之製造方法，其中形成該第二金屬層及該第三金屬層之步驟包括： 形成一第二光阻層於該第一光阻層及該第一金屬層上，經圖案化該第二光阻層而形成複數個第二開口，以顯露出該第一金屬層，其中該些第二開口的尺寸小於該些第一開口的尺寸；形成一第三光阻層於該第二光阻層上，經圖案化該第三光阻層而形成複數個第三開口，以顯露出第二光阻層及該些第二開口，其中該些第三開口的尺寸大於該些第二開口的尺寸；以及同時形成該第二金屬層及該第三金屬層於該些第二開口及該些第三開口中。
  23. 如申請專利範圍第15項所述之製造方法，更包括：形成一介電層於該導電載板上，其中該第一金屬層、該第二金屬層及該第三金屬層係埋設於該介電層中。
  24. 如申請專利範圍第23項所述之製造方法，其中該介電層包括一熱固性材料及一二氧化矽填料。
  25. 如申請專利範圍第23項所述之製造方法，其中形成該介電層之步驟包括：設置該導電結構於一模具之一膜腔中；注入一熱固性材料於該膜腔中並包覆該導電結構；以及固化該熱固性材料以形成該介電層。
  26. 如申請專利範圍第23項所述之製造方法，更包括：移除部分該介電層而形成該基板結構之該背面以曝 露出該第三金屬層。
  27. 如申請專利範圍第23項所述之製造方法，更包括：於該基板結構的該背面蝕刻部分該第三金屬層，以使該第三金屬層之一曝露出的表面內凹於該背面。
  28. 如申請專利範圍第23項所述之製造方法，其中，於形成該介電層之該步驟之前，該製造方法更包括：對該導電結構進行一表面處理。
  29. 如申請專利範圍第15項所述之製造方法，其中該導電載板包括一內層及一外層。
  30. 如申請專利範圍第15項所述之製造方法，更包括：移除該導電載板而形成該基板結構之該主動表面以曝露該第一金屬層。
  31. 如申請專利範圍第15項所述之製造方法，更包括：於該基板結構的該主動表面蝕刻部分該第一金屬層，以使該第一金屬層之一曝露出的表面內凹於該主動表面。
  32. 如申請專利範圍第15項所述之製造方法，其中移除該導電載板之步驟包括：形成一個或多個開口於該導電載板上，各該開口係曝露該第一金屬層。
TW101144758A 2011-11-29 2012-11-29 基板結構、半導體封裝元件及基板結構之製造方法 TWI500124B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161564329P 2011-11-29 2011-11-29

Publications (2)

Publication Number Publication Date
TW201322390A TW201322390A (zh) 2013-06-01
TWI500124B true TWI500124B (zh) 2015-09-11

Family

ID=48497197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144758A TWI500124B (zh) 2011-11-29 2012-11-29 基板結構、半導體封裝元件及基板結構之製造方法

Country Status (3)

Country Link
US (2) US9301391B2 (zh)
CN (1) CN103137570B (zh)
TW (1) TWI500124B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102605359A (zh) * 2011-01-25 2012-07-25 台湾上村股份有限公司 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
TWI541963B (zh) * 2014-05-30 2016-07-11 恆勁科技股份有限公司 封裝基板及其製作方法
JP6524533B2 (ja) * 2016-02-25 2019-06-05 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
MY181637A (en) * 2016-03-31 2020-12-30 Qdos Flexcircuits Sdn Bhd Single layer integrated circuit package
MY172923A (en) * 2016-03-31 2019-12-13 Twisden Ltd Integrated circuit package having pin up interconnect
US10184189B2 (en) 2016-07-18 2019-01-22 ECSI Fibrotools, Inc. Apparatus and method of contact electroplating of isolated structures
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package
US11705414B2 (en) * 2017-10-05 2023-07-18 Texas Instruments Incorporated Structure and method for semiconductor packaging
US10629558B2 (en) * 2018-05-08 2020-04-21 Advanced Semiconductor Engineering, Inc. Electronic device
US20210074621A1 (en) * 2019-09-10 2021-03-11 Amazing Microelectronic Corp. Semiconductor package
CN110752201B (zh) * 2019-10-31 2022-04-15 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090046441A1 (en) * 2006-01-06 2009-02-19 Nec Corporation Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
US20090291530A1 (en) * 2006-12-14 2009-11-26 Advanpack Solutions Pte Ltd. Semiconductor package and manufacturing method thereof
US20110210442A1 (en) * 2008-11-07 2011-09-01 Shoa Siong Lim Semiconductor Package and Trace Substrate with Enhanced Routing Design Flexibility and Method of Manufacturing Thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02265243A (ja) 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
JP2856061B2 (ja) 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
JPH1174413A (ja) 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6294840B1 (en) 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
JP2001217340A (ja) 2000-02-01 2001-08-10 Nec Corp 半導体装置及びその製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2002076040A (ja) 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
US7226806B2 (en) 2001-02-16 2007-06-05 Dai Nippon Printing Co., Ltd. Wet etched insulator and electronic circuit component
US6593010B2 (en) 2001-03-16 2003-07-15 Hood & Co., Inc. Composite metals and method of making
US20030104770A1 (en) 2001-04-30 2003-06-05 Arch Specialty Chemicals, Inc. Chemical mechanical polishing slurry composition for polishing conductive and non-conductive layers on semiconductor wafers
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP3591524B2 (ja) 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP3868854B2 (ja) 2002-06-14 2007-01-17 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合体およびその製造方法
JP4245370B2 (ja) 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
DE10313517B4 (de) 2003-03-25 2006-03-30 Atotech Deutschland Gmbh Lösung zum Ätzen von Kupfer, Verfahren zum Vorbehandeln einer Schicht aus Kupfer sowie Anwendung des Verfahrens
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US7682972B2 (en) 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
US20100270668A1 (en) * 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
US8796844B2 (en) * 2009-09-02 2014-08-05 Advanpack Solutions Pte Ltd. Package structure
US8866301B2 (en) * 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US8865525B2 (en) * 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN107369668B (zh) * 2011-07-22 2020-08-25 先进封装技术私人有限公司 用于制造半导体封装元件的半导体结构
US9723717B2 (en) * 2011-12-19 2017-08-01 Advanpack Solutions Pte Ltd. Substrate structure, semiconductor package device, and manufacturing method of semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090046441A1 (en) * 2006-01-06 2009-02-19 Nec Corporation Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
US20090291530A1 (en) * 2006-12-14 2009-11-26 Advanpack Solutions Pte Ltd. Semiconductor package and manufacturing method thereof
US20110210442A1 (en) * 2008-11-07 2011-09-01 Shoa Siong Lim Semiconductor Package and Trace Substrate with Enhanced Routing Design Flexibility and Method of Manufacturing Thereof

Also Published As

Publication number Publication date
US20130161809A1 (en) 2013-06-27
US20160189981A1 (en) 2016-06-30
CN103137570B (zh) 2016-02-10
US9301391B2 (en) 2016-03-29
TW201322390A (zh) 2013-06-01
CN103137570A (zh) 2013-06-05
US9653323B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
TWI500124B (zh) 基板結構、半導體封裝元件及基板結構之製造方法
TWI525760B (zh) 基板結構、半導體封裝件及半導體封裝件之製造方法
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
TWI470758B (zh) Wiring board and manufacturing method thereof
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US8797757B2 (en) Wiring substrate and manufacturing method thereof
JP4769022B2 (ja) 配線基板およびその製造方法
JP5138277B2 (ja) 配線基板およびその製造方法
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20100114845A (ko) 기둥 형상의 돌출부를 가지는 배선 기판
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
US20100244230A1 (en) Semiconductor device, electronic device, and manufacturing method of semiconductor device
TW201448688A (zh) 複合式電路板及其製作方法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
TW201413881A (zh) 具有柱體的半導體封裝基板及其相關方法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
US20170221867A1 (en) Semiconductor device
TWI624011B (zh) 封裝結構及其製法
JP2007059588A (ja) 配線基板の製造方法および配線基板
KR20190097464A (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
JP2009043845A (ja) 配線基板
TWI503941B (zh) 晶片封裝基板及其製作方法
US11749596B2 (en) Wiring substrate
JP6216157B2 (ja) 電子部品装置及びその製造方法
US11830834B2 (en) Semiconductor device, semiconductor device package and method of manufacturing the same