CN101998755A - 多层布线基底及其制造方法 - Google Patents

多层布线基底及其制造方法 Download PDF

Info

Publication number
CN101998755A
CN101998755A CN2009102588549A CN200910258854A CN101998755A CN 101998755 A CN101998755 A CN 101998755A CN 2009102588549 A CN2009102588549 A CN 2009102588549A CN 200910258854 A CN200910258854 A CN 200910258854A CN 101998755 A CN101998755 A CN 101998755A
Authority
CN
China
Prior art keywords
cored
metal
insulating barrier
circuit pattern
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102588549A
Other languages
English (en)
Other versions
CN101998755B (zh
Inventor
林昶贤
金泰勋
李荣基
金泰贤
徐基浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101998755A publication Critical patent/CN101998755A/zh
Application granted granted Critical
Publication of CN101998755B publication Critical patent/CN101998755B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层布线基底和一种该多层布线基底的制造方法。所述多层布线基底包括：堆叠的主体，包括绝缘构件、堆叠的第一、第二金属芯，绝缘构件设置在第一、第二金属芯之间，堆叠的主体具有穿透第一、第二金属芯的贯穿孔；第一、第二绝缘层，分别形成在第一、第二金属芯的除贯穿孔的内壁之外的外表面和内表面上；第一内、外层电路图案形成在第一绝缘层上，第二内、外层电路图案形成在第二绝缘层上；第一、第二通过电极，第一通过电极电连接第一内、外层电路图案，第二通过电极电连接第二内、外层电路图案；第三绝缘层，形成在贯穿孔的内壁上；贯穿电极，由填充在贯穿孔中的导电材料制成，并电连接第一外层电路图案和第二外层电路图案。

Description

多层布线基底及其制造方法
本申请要求于2009年8月24日在韩国知识产权局提交的第10-2009-0078402号韩国专利申请的优先权，通过引用将该申请的公开包含于此。
技术领域
本发明涉及一种多层布线基底(即，多层电路板)和一种该多层布线基底的制造方法，更具体地说，涉及一种加工准确度(即，工艺准确度或加工精度)高且热释放特性好的多层布线基底及其制造方法。
背景技术
通常，通过将铜线布线在由多种热固性合成树脂制成的板的一个表面或两个表面上，在该板上设置IC或电子元件，将上述元件固定，实现它们之间的电线相连并用绝缘体进行涂覆来形成印刷电路板(PCB)。
利用IC或电子元件在PCB上形成电子电路的问题之一是释放由组件产生的过多的热。
即，当将确定的电压施加到电子元件时，电流流动，这样因电阻损耗不可避免地产生热。在这种情况下，由某些电子元件产生的热很少，以致于热会自然地冷却而不会在这些电子元件的操作中造成问题。在某些其它的电子元件的情况下，即，加热组件，它们在自然冷却方面具有局限性，产生如此多的热使得这些组件的温度持续升高，因此，这些元件因温度的持续升高而发生故障或被损坏。即，这样的加热劣化了电子产品的整体可靠性。
因此，已经提出用于热释放(或散热)或具有冷却产生的热的能力的多种基底结构。
近来，已经提出利用具有良好的热传输特性的金属构件的金属芯PCB。金属芯PCB包括由铝制成的金属基底、形成在金属基底上的聚合物绝缘层和形成在聚合物绝缘层上的电线。尽管当与由塑性材料制成的普通的PCB相比时金属芯PCB具有良好的热释放特性，但是因其使用了具有相对高水平的导热性的高价聚合物，导致其制造成本高昂。
此外，随着电子产品的趋势朝着尺寸总体减小、更加纤薄、密度不断增大以及被升级为具有封装形式的方向发展，正在改变原材料而且电路的层构造日益具有复杂的结构，以在PCB上形成更精细的图案并提高可靠性和设计密度。
即，随着电路复杂性增加以及高密度和小电路的要求的增加，双面PCB或多层PCB(MLB)已得到普遍应用。
MLB还包括可布线层，以扩展布线区域。详细来说，MLB包括内层和外层。薄芯(thin core)用作内层的材料，并使用4层(通过预浸(pre-preg)附着两个内层和两个外层)的MLB。根据包含在其中的电路的复杂性，MLB可被构造成具有六层、八层或十层或更多层。
在内层和外层上形成如功率电路、接地电路和信号电路等内层电路和外层电路，并且通过使用通孔(via hole)来连接内层和外层。
MLB的优势在于可显著增加布线密度，然而，制造工艺复杂。具体来说，难以精确地调整用来连接内层电路和外层电路的通孔。因此，通孔的堆叠工艺降低了大规模生产率并造成有缺陷的MLB。
发明内容
本发明的一方面提供一种具有良好的加工准确度(即，工艺准确度或加工精度)且热释放特性好的多层布线基底及其制造方法。
根据本发明的一方面，提供了一种多层布线基底，所述多层布线基底包括：堆叠的主体，包括绝缘构件、堆叠的第一金属芯和第二金属芯，所述绝缘构件设置在所述第一金属芯和所述第二金属芯之间，所述堆叠的主体具有穿透所述第一金属芯和所述第二金属芯的贯穿孔；第一绝缘层和第二绝缘层，分别形成在所述第一金属芯和所述第二金属芯的除所述贯穿孔的内壁之外的外表面和内表面上；第一内层电路图案、第一外层电路图案、第二内层电路图案和第二外层电路图案，所述第一内层电路图案和所述第一外层电路图案形成在所述第一绝缘层上，所述第二内层电路图案和所述第二外层电路图案形成在所述第二绝缘层上；第一通过电极和第二通过电极，所述第一通过电极电连接所述第一内层电路图案和所述第一外层电路图案，所述第二通过电极，电连接所述第二内层电路图案和所述第二外层电路图案；第三绝缘层，形成在所述贯穿孔的内壁上；贯穿电极，由填充在所述贯穿孔中的导电材料制成，并电连接所述第一外层电路图案和所述第二外层电路图案。
所述第一绝缘层和所述第二绝缘层可以是通过对第一金属芯和第二金属芯执行阳极氧化工艺而形成的阳极氧化物膜。
所述第三绝缘层可以是在对所述第一金属芯和所述第二金属芯执行阳极氧化工艺时形成的阳极氧化物膜或塞墨。
根据本发明的另一方面，提供了一种多层布线基底，所述多层布线基底包括：堆叠的主体，包括绝缘构件、堆叠的第一金属芯和第二金属芯，所述绝缘构件设置在所述第一金属芯和所述第二金属芯之间，所述堆叠的主体具有穿透所述第一金属芯和所述第二金属芯的贯穿孔；第一绝缘层和第二绝缘层，分别形成在所述第一金属芯和所述第二金属芯的除所述贯穿孔的内壁之外的外表面上；第一外层电路图案和第二外层电路图案，分别形成在所述第一绝缘层和所述第二绝缘层上；第三绝缘层，形成在所述贯穿孔的内壁上；贯穿电极，由注入在所述贯穿孔中的导电材料制成，并电连接所述第一外层电路图案和所述第二外层电路图案。
所述第一绝缘层和所述第二绝缘层可以是通过对第一金属芯和第二金属芯执行阳极氧化工艺而形成的阳极氧化物膜。
所述第三绝缘层可以是在对所述第一金属芯和所述第二金属芯执行阳极氧化工艺时形成的阳极氧化物膜或塞墨。
根据本发明的另一方面，提供了一种用于制造多层布线基底的方法，所述用于制造多层布线基底的方法包括以下步骤：在第一金属芯和第二金属芯中形成通孔；在所述第一金属芯和所述第二金属芯的除所述通孔的内壁之外的外表面和内表面上形成第一绝缘层和第二绝缘层；在所述第一绝缘层上形成第一内层电路图案和第一外层电路图案，并在所述第二绝缘层上形成第二内层电路图案和第二外层电路图案，形成电连接所述第一内层电路图案和所述第一外层电路图案的第一通过电极，并形成电连接所述第二内层电路图案和所述第二外层电路图案的第二通过电极；堆叠中间设置有绝缘构件的所述第一金属芯和所述第二金属芯；形成贯穿孔，使得所述贯穿孔穿透所述第一金属芯和所述第二金属芯；在所述贯穿孔的内壁上形成第三绝缘层；形成电连接所述第一外层电路图案和所述第二外层电路图案的贯穿电极。
所述形成第一绝缘层和第二绝缘层的步骤可通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
所述形成第三绝缘层的步骤可通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
所述形成第三绝缘层的步骤可包括：在所述贯穿孔中填充塞墨；在所述塞墨中再形成贯穿孔。
根据本发明的另一方面，提供了一种用于制造多层布线基底的方法，所述用于制造多层布线基底的方法包括以下步骤：堆叠中间设置有绝缘构件的第一金属芯和第二金属芯；形成贯穿孔，使得所述贯穿孔穿透所述第一金属芯和所述第二金属芯；在所述第一金属芯和所述第二金属芯的除所述贯穿孔的内壁之外的外表面上形成第一绝缘层和第二绝缘层，并在所述贯穿孔的所述内壁上形成第三绝缘层；在所述第一绝缘层上形成第一外层电路图案，在所述第二绝缘层上形成第二外层电路图案，并形成电连接所述第一外层电路图案和所述第二外层电路图案的贯穿电极。
所述形成第一绝缘层和第二绝缘层的步骤可通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
所述形成第三绝缘层的步骤可通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
所述形成第三绝缘层的步骤可包括：在所述贯穿孔中填充塞墨；在所述塞墨中再形成贯穿孔。
附图说明
通过下面结合附图详细地描述，本发明的上述和其它方面、特点和其它优点将会被更加清楚地理解，附图中：
图1是根据本发明的一个示例性实施例的多层布线基底的剖视图；
图2是根据本发明的另一示例性实施例的多层布线基底的剖视图；
图3a至图3g是示出根据本发明的一个示例性实施例的用于制造多层布线基底的方法的连续工艺的剖视图；
图4a至图4d是示出根据本发明的另一示例性实施例的用于制造多层布线基底的方法的连续工艺的剖视图。
具体实施方式
现在将参照附图详细地描述本发明的示例性实施例。然而，本发明可以以多种不同的形式来实施，且不应该解释为局限于在这里所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将本发明的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，会夸大形状和尺寸，而且将始终使用相同的标号来表示相同或相似的组件。
图1是根据本发明示例性实施例的多层布线基底的剖视图。
参照图1，根据本发明示例性实施例的多层布线基底200具有将第一金属芯220和第二金属芯230堆叠并在第一金属芯220和第二金属芯230之间设置有绝缘构件210的结构。
为了解释方便，堆叠在绝缘构件210上的金属芯将被称作第一金属芯220，堆叠在绝缘构件210下方的金属芯将被称作第二金属芯230。
第一金属芯220和第二金属芯230可由铝(Al)、镁(Mg)、钛(Ti)、锌(Zn)、钽(Ta)、铁(Fe)、镍(Ni)和它们的合金制成，但是不限于此。第一金属芯220和第二金属芯230可由具有良好的热传输特性的金属制成，并可以是阳极氧化的(anodized)。
第一绝缘层221形成在第一金属芯220上，第一内层电路图案223和第一外层电路图案222形成在第一绝缘层上。第一绝缘层221形成在第一金属芯220的与绝缘构件210接触的内层上，也形成在第一金属芯220的不与绝缘构件210接触的外层上。
通过第一通过电极(via electrode)224来电连接第一外层电路图案222和第一内层电路图案223。
第二绝缘层231形成在第二金属芯230的表面上，第二内层电路图案233和第二外层电路图案232形成在第二绝缘层231上。第二绝缘层231形成在第二金属芯230的与绝缘构件210接触的内层上，也形成在第二金属芯230的不与绝缘构件210接触的外层上。
通过第二通过电极234来电连接第二外层电路图案232和第二内层电路图案233。
第一绝缘层221和第二绝缘层231可以是通过对第一金属芯220和第二金属芯230执行阳极氧化而形成的阳极氧化膜，但不限于此。当第一金属芯220和第二金属芯230由铝制成时，第一绝缘层221和第二绝缘层231可以是铝阳极氧化的绝缘膜Al2O3，该绝缘膜具有约10W/mK至30W/mK的相对高的热传输特性。
当与普通的绝缘体相比时，阳极氧化绝缘膜具有良好的导热性，并有助于使布线基底更薄。
第一内层电路图案223、第二内层电路图案233、第一外层电路图案222和第二外层电路图案232可通过使用镀覆工艺(无电镀和电镀)、金属沉积或喷墨印刷法来形成。第一内层电路图案223、第二内层电路图案233、第一外层电路图案222和第二外层电路图案232可形成为具有初始设计的图案，或可在形成导电膜之后通过图案化工艺形成。
通过穿透第一金属芯220和第二金属芯230的贯穿电极(throughelectrode)240来电连接形成在第一金属芯220上的第一外层电路图案222和形成在第二金属芯230上的第二外层电路图案232。贯穿电极240形成了穿透第一金属芯220和第二金属芯230的贯穿孔(through hole)，并可在形成第三绝缘层242之后通过通孔填充工艺(via fill process)来形成贯穿电极240。第三绝缘层242使贯穿电极240与第一金属芯220和第二金属芯230电绝缘。第三绝缘层242可以是通过对第一金属芯220和第二金属芯230执行阳极氧化而形成的阳极氧化膜。或者，第三绝缘层242可以是塞墨(plugging ink)。
在本示例性实施例中，多层布线基底具有四层结构，如果堆叠两个或更多的金属芯，则多层布线结构可具有四层或更多层的结构。
根据本示例性实施例的多层布线基底200具有将两个有良好的热释放特性的金属芯堆叠的结构。因此，即使当将产生很多热的元件安装在其上时，也可以容易地释放热，从而不会因另外的温度增加而使电子元件发生故障或损坏。
图2是根据本发明的另一示例性实施例的多层布线基底的剖视图。将描述与前面的示例性实施例不同的元件，并省略对相同的元件的详细描述。
参照图2，根据本发明的另一示例性实施例的多层布线基底100具有将第一金属芯120和第二金属芯130堆叠并在第一金属芯120和第二金属芯130之间设置有绝缘构件110的结构。
第一绝缘层121形成在第一金属芯120的不与绝缘构件110接触的外表面上，第二绝缘层131形成在第二金属芯130的不与绝缘构件110接触的外表面上。与根据本发明前面的示例性实施例的多层布线基底200不同，第一绝缘层121没有形成在第一金属芯120的与绝缘构件110接触的内层上。
第一金属芯120包括形成在第一绝缘层上的第一外层电路图案122，第二金属芯130包括形成在第二绝缘层131上的第二外层电路图案132。
通过穿透第一金属芯120和第二金属芯130的贯穿电极140来电连接第一外层电路图案122和第二外层电路图案132。贯穿电极140形成了穿透第一金属芯120和第二金属芯130的贯穿孔，并可在形成第三绝缘层141之后通过执行通孔填充工艺在贯穿孔中填充导电材料来形成贯穿电极140。
第三绝缘层141使贯穿电极140与第一金属芯120和第二金属芯130电绝缘。第三绝缘层141可以是通过对第一金属芯120和第二金属芯130执行阳极氧化而形成的阳极氧化膜。第三绝缘层141也可以是塞墨。
根据本示例性实施例的多层布线基底100具有将两个有良好的热释放特性的金属芯堆叠的结构。因此，即使当将产生过多的热的元件安装在其上时，也可以容易地释放热，从而不会因温度增加而使电子元件发生故障或损坏。因此，利用这些特性的优势，可将产生过多的热的元件安装在多层布线基底的第一外层电路图案上，并且可将受热易损坏的元件安装在第二外层电路图案上。
在本示例性实施例中，多层布线基底100具有堆叠的双重金属芯结构，但不限于此，多层布线基底100可具有将两个或更多金属芯堆叠的结构。
现在将参照图3a至图4d来描述根据本发明示例性实施例的用于制造多层布线基底的方法。
图3a至图3g是示出根据本发明的示例性实施例的用于制造多层布线基底的方法的连续工艺的剖视图。
首先，如图3a中所示，用于形成通过电极的通孔(h)分别形成在第一金属芯220和第二金属芯230中。
接下来，如图3b中所示，分别在第一金属芯220和第二金属芯230上形成第一绝缘层221和第二绝缘层231。可通过阳极氧化第一金属芯220和第二金属芯230来形成第一绝缘层221和第二绝缘层231。
然后，如图3c所示，在形成于第一金属芯220上的第一绝缘层221上形成第一内层电路图案223和第一外层电路图案222。
可通过使用镀覆工艺(无电镀或电镀)、金属沉积或喷墨印刷法来形成第一内层电路图案223和第一外层电路图案222。第一内层电路图案223和第一外层电路图案222可形成为具有初始设计的图案，或在形成导电膜之后通过图案化工艺来形成第一内层电路图案223和第一外层电路图案222。
此后，加工通孔(h)来形成第一通过电极224，以电连接第一内层电路图案223和第一外层电路图案222。不具体地限定通孔(h)的加工方法，而且可通过用导电材料来镀或填充通孔(h)以形成第一通过电极224。
以与如上所述的方式相同的方式在形成于第二金属芯230上的第二绝缘层231上形成第二内层电路图案233和第二外层电路图案232。然后，加工通孔(h)来形成第二通过电极234，以电连接第二内层电路图案233和第二外层电路图案232。
此后，如图3d所示，将第一金属芯220和第二金属芯230堆叠，并在第一金属芯220和第二金属芯230之间设置绝缘构件210。半硬化状态的绝缘构件可用作绝缘构件210，例如，预浸料(prepreg)等可用作绝缘构件210。
随后，如图3e所示，形成穿透第一金属芯220和第二金属芯230的贯穿孔(H)。可通过如CNC(计算机数控)钻的机械钻孔或通过使用激光器来形成贯穿孔(H)。激光器可包括YAG激光器或CO2激光器。
根据本示例性实施例的用于制造多层布线基底的方法的特点在于，形成了连接第一金属芯和第二金属芯的外层电路的贯穿孔。因此，与贯穿孔形成在第一金属芯和第二金属芯的每个上然后将第一金属芯和第二金属芯堆叠的方法相比，可以节约在贯穿孔对准工艺中所花费的时间和招致的成本，并减少在堆叠第一金属芯和第二金属芯过程中贯穿孔没有精确地对应时产生未对准的可能性。
接下来，如图3f所示，用塞墨填充贯穿孔(H)。然后，如图3g所示，加工填充贯穿孔的塞墨以形成第三绝缘层242。此后，对贯穿孔(H)进行再加工以形成贯穿电极240，该贯穿电极240电连接形成在第一金属芯220上的第一外层电路图案222和形成在第二金属芯230上的第二外层电路图案232。第三绝缘层242使贯穿电极240与第一金属芯220和第二金属芯230电绝缘。
尽管未示出，但是可通过阳极氧化第一金属芯220和第二金属芯230来形成第三绝缘层。
虽然已经描述了制造具有四层结构的多层布线基底的方法，但是不限于此，可以制造具有四层或更多层的多层布线基底。
图4a至图4d是示出根据本发明的另一示例性实施例的用于制造多层布线基底的方法的连续工艺的剖视图。
首先，如图4a所示，将第一金属芯120和第二金属芯130堆叠，并在第一金属芯120和第二金属芯130之间设置绝缘构件110。
半硬化状态的绝缘构件可用作绝缘构件110，例如，预浸料可用作绝缘构件110。
接下来，如图4b所示，形成穿透第一金属芯120和第二金属芯130的贯穿孔(H)。
然后，如图4c所示，在第一金属芯120和第二金属芯130的不与绝缘构件110接触的外层的每层上和贯穿孔(H)的内壁上形成绝缘层121、131和141。形成在第一金属芯120和第二金属芯130的外层的每层上的第一绝缘层121和第二绝缘层131，可通过阳极氧化第一金属芯120和第二金属芯130来形成。
在这种情况下，也可对贯穿孔(H)的内壁执行阳极氧化工艺来形成第三绝缘层141。
本发明的本示例性实施例的优点在于，可在第一金属芯120、第二金属芯130和贯穿孔(H)的内壁上同时形成绝缘层121、131和141。
尽管未示出，但是在将塞墨填充在贯穿孔(H)中之后，可通过使用塞墨的层来对贯穿孔(H)进行再加工，以形成第三绝缘层141。
此后，如图4d所示，在形成于第一金属芯120的外层上的第一绝缘层121上形成第一外层电路图案122，并在形成于第二金属芯130的外层上的第二绝缘层131上形成第二外层电路图案132。
随后，加工贯穿孔(H)来形成电连接第一外层电路图案和第二外层电路图案的贯穿电极140。不具体限定贯穿孔(H)的加工方法，并可通过用导电材料镀层或填充贯穿孔(H)来形成贯穿电极140。
虽然已经描述了制造包括两个堆叠的金属芯的多层布线基底的工艺，但是不限于此，可以用同样的方式来制造具有两个或更多金属芯的多层布线基底。
如上所述，根据本发明的示例性实施例的多层布线基底具有将两个或更多有良好的热释放特性的金属芯堆叠的结构。因此，即使当将产生过多的热的元件安装在其上时，也可以容易地释放热，从而不会因温度增加而使电子元件发生故障或损坏。
此外，通过在堆叠两个或更多金属芯之后形成贯穿孔的工艺可节约在贯穿孔对准工艺中所花费的时间和招致的成本，并可以减少在堆叠第一金属芯和第二金属芯的过程中贯穿孔没有精确地对应时产生未对准的可能性。
尽管已经结合示例性实施例示出和描述了本发明，但是本领域技术人员应该理解，在不脱离由权利要求所限定的本发明的精神和范围的情况下，可以进行修改和改变。

Claims (14)

1.一种多层布线基底，所述多层布线基底包括：
堆叠的主体，包括绝缘构件、堆叠的第一金属芯和第二金属芯，所述绝缘构件设置在所述第一金属芯和所述第二金属芯之间，所述堆叠的主体具有穿透所述第一金属芯和所述第二金属芯的贯穿孔；
第一绝缘层和第二绝缘层，分别形成在所述第一金属芯和所述第二金属芯的除所述贯穿孔的内壁之外的外表面和内表面上；
第一内层电路图案、第一外层电路图案、第二内层电路图案和第二外层电路图案，所述第一内层电路图案和所述第一外层电路图案形成在所述第一绝缘层上，所述第二内层电路图案和所述第二外层电路图案形成在所述第二绝缘层上；
第一通过电极和第二通过电极，所述第一通过电极电连接所述第一内层电路图案和所述第一外层电路图案，所述第二通过电极电连接所述第二内层电路图案和所述第二外层电路图案；
第三绝缘层，形成在所述贯穿孔的内壁上；
贯穿电极，由填充在所述贯穿孔中的导电材料制成，并电连接所述第一外层电路图案和所述第二外层电路图案。
2.如权利要求1所述的多层布线基底，其中，所述第一绝缘层和所述第二绝缘层是通过对第一金属芯和第二金属芯执行阳极氧化工艺而形成的阳极氧化物膜。
3.如权利要求1所述的多层布线基底，其中，所述第三绝缘层是在对所述第一金属芯和所述第二金属芯执行阳极氧化工艺时形成的阳极氧化物膜或塞墨。
4.一种多层布线基底，所述多层布线基底包括：
堆叠的主体，包括绝缘构件、堆叠的第一金属芯和第二金属芯，所述绝缘构件设置在所述第一金属芯和所述第二金属芯之间，所述堆叠的主体具有穿透所述第一金属芯和所述第二金属芯的贯穿孔；
第一绝缘层和第二绝缘层，分别形成在所述第一金属芯和所述第二金属芯的除所述贯穿孔的内壁之外的外表面上；
第一外层电路图案和第二外层电路图案，分别形成在所述第一绝缘层和所述第二绝缘层上；
第三绝缘层，形成在所述贯穿孔的内壁上；
贯穿电极，由注入在所述贯穿孔中的导电材料制成，并电连接所述第一外层电路图案和所述第二外层电路图案。
5.如权利要求4所述的多层布线基底，其中，所述第一绝缘层和所述第二绝缘层是通过对第一金属芯和第二金属芯执行阳极氧化工艺而形成的阳极氧化物膜。
6.如权利要求4所述的多层布线基底，其中，所述第三绝缘层是在对所述第一金属芯和所述第二金属芯执行阳极氧化工艺时形成的阳极氧化物膜或塞墨。
7.一种用于制造多层布线基底的方法，所述方法包括以下步骤：
在第一金属芯和第二金属芯中形成通孔；
在所述第一金属芯和所述第二金属芯的除所述通孔的内壁之外的外表面和内表面上形成第一绝缘层和第二绝缘层；
在所述第一绝缘层上形成第一内层电路图案和第一外层电路图案，并在所述第二绝缘层上形成第二内层电路图案和第二外层电路图案，形成电连接所述第一内层电路图案和所述第一外层电路图案的第一通过电极，并形成电连接所述第二内层电路图案和所述第二外层电路图案的第二通过电极；
堆叠中间设置有绝缘构件的所述第一金属芯和所述第二金属芯；
形成贯穿孔，使得所述贯穿孔穿透所述第一金属芯和所述第二金属芯；
在所述贯穿孔的内壁上形成第三绝缘层；
形成电连接所述第一外层电路图案和所述第二外层电路图案的贯穿电极。
8.如权利要求7所述的用于制造多层布线基底的方法，其中，形成第一绝缘层和第二绝缘层的步骤通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
9.如权利要求7所述的用于制造多层布线基底的方法，其中，形成第三绝缘层的步骤通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
10.如权利要求7所述的用于制造多层布线基底的方法，其中，形成第三绝缘层的步骤包括：在所述贯穿孔中填充塞墨；在所述塞墨中再形成所述第三绝缘层。
11.一种用于制造多层布线基底的方法，所述方法包括以下步骤：
堆叠中间设置有绝缘构件的第一金属芯和第二金属芯；
形成贯穿孔，使得所述贯穿孔穿透所述第一金属芯和所述第二金属芯；
在所述第一金属芯和所述第二金属芯的除所述贯穿孔的内壁之外的外表面上形成第一绝缘层和第二绝缘层，并在所述贯穿孔的所述内壁上形成第三绝缘层；
在所述第一绝缘层上形成第一外层电路图案，在所述第二绝缘层上形成第二外层电路图案，并形成电连接所述第一外层电路图案和所述第二外层电路图案的贯穿电极。
12.如权利要求11所述的用于制造多层布线基底的方法，其中，形成第一绝缘层和第二绝缘层的步骤通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
13.如权利要求11所述的用于制造多层布线基底的方法，其中，形成第三绝缘层的步骤通过阳极氧化所述第一金属芯和所述第二金属芯来执行。
14.如权利要求11所述的用于制造多层布线基底的方法，其中，形成第三绝缘层的步骤包括：
在所述贯穿孔中填充塞墨；
在所述塞墨中再形成所述第三绝缘层。
CN2009102588549A 2009-08-24 2009-12-25 多层布线基底及其制造方法 Expired - Fee Related CN101998755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0078402 2009-08-24
KR1020090078402A KR101018109B1 (ko) 2009-08-24 2009-08-24 다층 배선 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
CN101998755A true CN101998755A (zh) 2011-03-30
CN101998755B CN101998755B (zh) 2013-04-03

Family

ID=43604395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102588549A Expired - Fee Related CN101998755B (zh) 2009-08-24 2009-12-25 多层布线基底及其制造方法

Country Status (3)

Country Link
US (1) US20110042130A1 (zh)
KR (1) KR101018109B1 (zh)
CN (1) CN101998755B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103245802A (zh) * 2012-02-14 2013-08-14 东京毅力科创株式会社 半导体器件检查装置用布线基板及其制造方法
CN103456696A (zh) * 2012-05-31 2013-12-18 三星电机株式会社 一种封装基板及其制造方法
CN105307382A (zh) * 2014-07-28 2016-02-03 三星电机株式会社 印刷电路板及其制造方法
CN109792847A (zh) * 2016-10-18 2019-05-21 黑拉有限责任两合公司 电路板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
WO2015061649A1 (en) * 2013-10-24 2015-04-30 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
KR102222988B1 (ko) 2014-09-24 2021-03-04 삼성전자주식회사 반도체 패키지의 멀티 적층체
US10356916B2 (en) 2015-06-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with inner layer and outer layers and method of manufacturing the same
KR101771801B1 (ko) * 2015-06-29 2017-08-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2019021866A (ja) * 2017-07-21 2019-02-07 住友電工デバイス・イノベーション株式会社 半導体レーザ装置
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
KR20210130453A (ko) * 2020-04-22 2021-11-01 (주)포인트엔지니어링 양극산화막 몰드 및 양극산화막 몰드 제조 방법 및 프로브 반제품 및 프로브 반제품 제조 방법 및 프로브 카드 및 프로브 카드 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63274196A (ja) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp 金属芯印刷配線板
US5120384A (en) * 1989-05-25 1992-06-09 Matsushita Electric Works, Ltd. Method of manufacturing multilayer laminate
US5098533A (en) * 1991-02-06 1992-03-24 International Business Machines Corp. Electrolytic method for the etch back of encapsulated copper-Invar-copper core structures
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
US6154176A (en) * 1998-08-07 2000-11-28 Sarnoff Corporation Antennas formed using multilayer ceramic substrates
TW490820B (en) * 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
JP2004063803A (ja) * 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
KR101162522B1 (ko) * 2003-04-07 2012-07-09 이비덴 가부시키가이샤 다층프린트배선판
CN101848597A (zh) * 2004-02-04 2010-09-29 揖斐电株式会社 多层印刷电路板
KR100601476B1 (ko) 2004-03-15 2006-07-14 삼성전기주식회사 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
TWI275332B (en) * 2005-04-26 2007-03-01 Phoenix Prec Technology Corp Method for fabricating interlayer conducting structure of circuit board
JP2007311676A (ja) * 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
US7547630B2 (en) * 2007-09-26 2009-06-16 Texas Instruments Incorporated Method for stacking semiconductor chips
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US20090288293A1 (en) * 2008-05-21 2009-11-26 Samsung Electro-Mechanics Co., Ltd. Metal core package substrate and method for manufacturing the same
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
KR101044200B1 (ko) * 2009-09-25 2011-06-28 삼성전기주식회사 리지드-플렉서블 회로기판 및 그 제조방법
KR101119303B1 (ko) * 2010-01-06 2012-03-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103245802A (zh) * 2012-02-14 2013-08-14 东京毅力科创株式会社 半导体器件检查装置用布线基板及其制造方法
CN103456696A (zh) * 2012-05-31 2013-12-18 三星电机株式会社 一种封装基板及其制造方法
CN105307382A (zh) * 2014-07-28 2016-02-03 三星电机株式会社 印刷电路板及其制造方法
CN109792847A (zh) * 2016-10-18 2019-05-21 黑拉有限责任两合公司 电路板
CN109792847B (zh) * 2016-10-18 2022-09-20 黑拉有限责任两合公司 电路板
US11452214B2 (en) 2016-10-18 2022-09-20 HELLA GmbH & Co. KGaA Printed circuit board

Also Published As

Publication number Publication date
US20110042130A1 (en) 2011-02-24
KR101018109B1 (ko) 2011-02-25
CN101998755B (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
CN101998755B (zh) 多层布线基底及其制造方法
EP1578178B1 (en) Flexible substrate, multilayer flexible substrate and process for producing the same
US20140041907A1 (en) Core substrate and printed circuit board using the same
WO2022007270A1 (zh) 埋入式电路板及其制备方法
US20100294543A1 (en) Heat dissipating substrate and method of manufacturing the same
CN101861049A (zh) 厚铜线路板及其线路蚀刻和阻焊制作方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN109769344B (zh) 电路板及该电路板的制造方法
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
KR20090099835A (ko) 다층 인쇄회로기판 및 그 제조방법
CN109587974A (zh) 柔性电路板及该柔性电路板的制造方法
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
CN104427755A (zh) 软性电路板及其制作方法
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
US20150101851A1 (en) Printed circuit board and method of manufacturing the same
CN103906370B (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
CN110636690A (zh) 一种散热基板结构及其制作方法
CN104982097A (zh) 内置有零件的基板及其制造方法
JP2009111331A (ja) 印刷回路基板及びその製造方法
CN211063845U (zh) 一种机械盲孔hdi电路板
CN105592620A (zh) 电路板及其制法
US7473099B2 (en) Printed circuit board and manufacturing method thereof
CN103781292A (zh) 电路板及其制作方法
CN108353508A (zh) 基板及基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130403

Termination date: 20211225