CN103456696A - 一种封装基板及其制造方法 - Google Patents

一种封装基板及其制造方法 Download PDF

Info

Publication number
CN103456696A
CN103456696A CN2012102957973A CN201210295797A CN103456696A CN 103456696 A CN103456696 A CN 103456696A CN 2012102957973 A CN2012102957973 A CN 2012102957973A CN 201210295797 A CN201210295797 A CN 201210295797A CN 103456696 A CN103456696 A CN 103456696A
Authority
CN
China
Prior art keywords
via hole
insulating barrier
basal substrate
base plate
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102957973A
Other languages
English (en)
Inventor
申常铉
李光职
申惠淑
姜埈锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103456696A publication Critical patent/CN103456696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Abstract

本发明公开了一种封装基板，该封装基板包括：基底基板；形成于所述基底基板的上部和下部的绝缘层；形成于所述绝缘层上部的第一金属层；贯穿所述基底基板、所述绝缘层和所述第一金属层并由绝缘材料制成的第一贯穿过孔；形成于所述第一贯穿过孔上部和下部及内壁的种子层；形成于第一金属层和种子层上部的第二金属层；以及形成于在第一贯穿过孔内壁形成的种子层和金属层内的第二贯穿过孔。本发明提供的封装基板能够防止在通孔上进行电镀时、在形成通孔时在绝缘层内产生裂缝。

Description

一种封装基板及其制造方法
相关申请的交叉引用
本申请要求于2012年5月31日递交的韩国专利申请号为10-2012-0058497、题为“一种封装基板及其制造方法（Package Substrate andMethod of Manufacturing the Same）”的申请的优先权，该专利申请的全部内容通过引入合并到本申请中。
技术领域
本发明涉及一种封装基板及其制造方法。
背景技术
伴随着半导体技术的快速发展，半导体设备已明显成长。另外，配置成通过预先将电子设备如半导体设备固定在印刷电路基板上的封装的半导体封装如系统化封装（SIP）、芯片尺寸级封装（CSP）、覆晶封装（flip chippackage）（FCP）等的发展已积极展开。这种半导体封装要求能够很好地散去半导体设备产生的热量和在高压下的绝缘能力。为了解决散热问题，已致力于利用各种具有优良导热性能的金属制造各种各样的封装基板。近来，利用阳极氧化使半导体装置散热最大化的封装基板的研究已经开展。根据在封装基板领域的现有技术，阳极氧化膜形成于具有通孔的铝基板表面。在这种情况下，阳极氧化膜也在通孔的内壁上形成（美国专利号：7947906）。阳极氧化膜形成后，通孔（through-hole）被镀液（plating）等填满，从而形成贯穿过孔（through-via）和其他的电路图案。
发明内容
本发明致力于提供一种封装基板以及该封装基板的制造方法，该封装基板能够防止在通孔上进行电镀时在绝缘层内产生裂缝。
另外，本发明致力于提供一种封装基板以及该封装基板的制造方法，该封装基板能够防止在形成通孔时在绝缘层内产生裂缝。
另外，本发明致力于提供一种封装基板以及该封装基板的制造方法，该封装基板能够防止由于贯穿通孔形成后的抛光过程破坏绝缘层。
根据本发明的优选实施方式，提供了一种封装基板，该封装基板包括：基底基板；形成于基底基板的上部和下部的绝缘层；形成于绝缘层的上部的第一金属层；贯穿基底基板、绝缘层和第一金属层并由绝缘材料形成的第一贯穿过孔；形成于第一贯穿过孔的上部和下部及内壁的种子层；形成于种子层和第一金属层的上部的第二金属层；以及形成于在第一贯穿过孔的内壁形成的种子层和第二金属层内的第二贯穿过孔。
所述基底基板可由铝制成。
所述绝缘层可为阳极氧化膜。
所述绝缘材料可为绝缘塞孔油墨（insulating plugging ink）。
所述种子层可通过湿法或干法形成。
所述第二贯穿过孔可由镀液（plating solution）、绝缘塞孔油墨和导电浆料中的至少一种来形成。
根据本发明的另一优选实施方式，提供了一种封装基板的制造方法，该制造方法包括：制备基底基板；在基底基板的上部和下部形成绝缘层；在绝缘层的上部形成第一金属层；形成贯穿基底基板、绝缘层和第一金属层的第一通孔；用绝缘材料填充通孔内部，以形成第一贯穿过孔；形成贯穿第一贯穿过孔的内部的第二通孔；在第二通孔的上部和下部及内壁形成种子层；在种子层和第一金属层的上部形成第二金属层；以及用导电材料填满第二通孔的内部，以形成第二贯穿过孔。
基底基板可由铝金属制成。
在绝缘层的形成中，基底基板可被阳极氧化。
在第一贯穿过孔的形成中，绝缘材料可为绝缘塞孔油墨。
在种子层的形成中，种子层可通过湿法或干法形成。
第二贯穿过孔可由镀液、绝缘塞孔油墨和导电浆料中的至少一种来形成。
附图说明
以下结合附图的具体描述将使本发明的上述和其他目的、特征和优势能够更清楚地被理解：
图1是显示根据本发明的优选实施方式的封装基板的示意图；和
图2-10是显示根据本发明的优选实施方式的封装基板的制造方法的示意图。
具体实施方式
以下结合附图的对优选实施方式的具体描述将使本发明的目的、特征和优势能够更清楚地被理解。在整个附图中，相同的参考数字用于表示相同或相似的组件，关于他们的多余描述被省略。此外，在以下描述中，术语“第一”，“第二”，“一侧”，“另一侧”等用于区分一确定组件和另一组件，但是，这些组件结构不应该解释为受这些术语的限制。此外，在本发明的描述中，当确定与本发明相关的已知技术的详细描述会使本发明的要点不清楚时，将省略这些描述。
下文中，将结合附图详细描述本发明的优选的实施方式。
图1是说明根据本发明的优选实施方式的封装基板的示意图。
参考图1，封装基板100可以配置成包括基底基板110，绝缘层120，第一金属层130，第一贯穿过孔140，种子层150，第二金属层160，和第二贯穿过孔170。
所述基底基板110可由金属制成。例如，基底基板110可由铝（Al）制成。然而，基底基板110的材料并不限于铝。基底基板可由能够施用阳极氧化法（anodizing method）的镁(Mg)、锌(Zn)、钛(Ti)、铪(Hf)等制成。
所述绝缘层120可以形成于基底地板110的上部和下部。绝缘层120可以为通过阳极氧化基底基板110而形成的阳极氧化膜。在这种情况下，基底基板110由铝制成，通过阳极氧化形成的绝缘层120可为氧化铝层。
所述第一金属层130可以形成于绝缘层120的上部。第一金属层130可以通过化学镀或电镀方法形成。第一金属层130可以由导电金属（conductivemetal）制成。例如，第一金属层130可以由选自由镍(Ni)、钛(Ti)、铜(Cu)、铬(Cr)组成的组中的至少一种材料制成。第一金属层130可作为缓冲层，用于减少在形成第一通孔210时对第一绝缘层120的破坏。
所述第一贯穿过孔140可以形成为贯穿基底基板110、绝缘层120和第一金属层130。第一贯穿过孔140可以由绝缘材料制成。例如，第一贯穿过孔140可以由绝缘塞孔油墨制成。基底基板110的上部和下部可通过第一贯穿过孔140彼此电绝缘。
所述种子层150可以形成于第一贯穿过孔140的上部和下部及内壁上。种子层150可通过湿法或干法形成。例如，种子层150可以通过干法如溅射、电子束等形成。另外，种子层150可以由导电金属制成。例如，种子层150可以由铜（Cu）制成。然而，种子层150的材料并不仅限于铜。种子层150可以由任意能够执行与铜相同功能的导电金属制成。
所述第二金属层160可以形成于种子层150和第一金属层130的上部。第二金属层160可以通过电镀方法形成。在此，第二金属层160可以由导电金属制成。例如，第二金属层160可以由铜制成。第二金属层160的材料并不仅限于铜。第二金属层160可以由任意能够执行与铜相同功能的导电金属制成。
所述种子层150和第二金属层160形成于第一贯穿过孔140的上部和下部及内壁上，因此使得基底基板110的上部和下部彼此电连接成为可能。
所述第二贯穿过孔170可以形成于第一贯穿过孔140内。也就是说，第二贯穿过孔170形成于在第一贯穿过孔140的内壁上形成的种子层150和第二金属层160内。第二贯穿过孔170可由导电金属制成。例如，第二贯穿过孔170可以由选自由银（Ag）、铜（Cu）和镍（Ni）组成的组中的至少一种材料制成。
关于根据本发明的优选实施方式的封装基板100，由于第一贯穿过孔140，种子层150和第二金属层160并不直接接触绝缘层120。因此，在形成种子层150和第二金属层160时，电镀直接在绝缘层120上进行，从而使得防止在绝缘层120中产生裂缝成为可能。
图2-10是显示根据本发明优选实施方式的封装基板的制造方法的示意图。
参照图2，提供基底基板110。所述基底基板110可以由金属制成。例如，基底基板110可以由铝（Al）制成。然而，基底基板110的材料并不限于铝。基底基板可以由能够施用阳极氧化法的镁(Mg)、锌(Zn)、钛(Ti)、铪(Hf)等制成。
参照图3，所述绝缘层120可以形成于基底基板110上。绝缘层120可以形成于基底基板110的上部和下部。绝缘层120可以通过阳极氧化基底基板110来形成。阳极氧化表示将待处理物体（例如，铝或铝合金）在电解液例如硫酸、草酸等导向阳极的过程，是将待处理物体的表面氧化成在深度方向上形成阳极氧化膜的过程。更确切地说，当假定基底基板110由铝制成，基底基板110的表面与电解液发生反应，从而铝离子（Al3+）可在边界面产生。另外，通过对基底基板110施加电压以产生局部热，电流密度集中在基底基板110的表面，从而使得可能产生更多的Al3+。结果，在基底基板110的表面形成多个凹槽，并且氧离子（O2-）由于电场的作用力移向凹槽，以与铝离子反应，从而使得其可能形成氧化铝层。在此，由于氧化铝层相比其他的绝缘成员具有更高的导热系数，即使氧化铝层形成于整个铝表面，但是铝的散热仍然可以顺利地进行。
也就是说，在基底基板110由铝制成的情况下，通过阳极氧化形成的绝缘层120可为氧化铝层。
参照图4，所述第一金属层130可以形成于绝缘层120的上部。第一金属层130可以通过化学镀或电镀方法形成。第一金属层130可以由导电金属制成。例如，第一金属层130可以由选自由镍(Ni)、钛(Ti)、铜（Cu）、铬(Cr)组成的组中的至少一种材料制成。第一金属层130可作为缓冲层，用于减少在后续形成第一通孔210时对第一绝缘层120的破坏。
参照图5，可以形成第一通孔210，第一通孔210可以形成为贯穿基底基板110、绝缘层120和第一金属层130。第一通孔210可通过机械钻孔、激光钻孔或者化学蚀刻形成。在形成第一通孔210时，由于冲击对第一绝缘层120产生的破坏例如裂缝等可以通过第一金属层130来降低。
参照图6，可以形成第一贯穿过孔140。第一贯穿过孔140可以通过用绝缘材料填满第一通孔210的内部来形成。例如，第一贯穿过孔140可以通过用绝缘塞孔油墨填满第一通孔210来形成。例如，将其中形成有孔从而与第一通孔210对应的部分暴露的掩膜（mask）放置成与第一金属层130接触，然后将塞孔油墨（plugging ink）施用于掩膜的表面上。然后，使用刮刀将塞孔油墨推到掩膜的孔的外面。因此，塞孔油墨可以在通过掩膜的孔排出时填充到第一通孔210。塞孔油墨填充到第一通孔210后，可以进行抛光工序以便使表面平整化（planarize）。在这种情况下，由塞孔油墨制成的第一贯穿过孔140和第一金属层130的高度变得彼此一致，如此表面可以变得平整。在进行如上所描述的抛光工序时，可以通过第一金属层130来防止对第一绝缘层120的破坏。
参照图7，第一贯穿过孔140的内部可以形成有第二通孔220。第二通孔220可以通过机械钻或激光钻来形成。
参照图8，种子层150可以形成于第二通孔220的上部和下部以及内壁。种子层150可以通过湿法或干法来形成。例如，种子层150可以通过干法如溅射、电子束等来形成。另外，种子层150可以通过湿法如化学镀等来形成。在此，种子层150可以由导电金属制成。例如，种子层150可以由铜制成。然而，种子层150的材料并不仅限于铜。种子层150可以由任意能够执行与铜相同功能的导电金属制成。
参照图9，第二金属层160形成于第一金属层130和种子层150的上部。第二金属层160可通过电镀方法形成。在此，第二金属层160可由导电金属制成。例如，第二金属层160可由金属铜制成。然而，第二金属层160的材料并不仅限于金属铜。第二金属层160可以由任意能够执行与铜相同功能的导电金属制成。
根据本发明的优选实施方式，可以形成种子层150和第二金属层160以便使基底基板110的上部和下部彼此电连接。也就是说，基底基板110的上部和下部可以通过形成于第二通孔220内壁的种子层150和第二金属层160来彼此电连接。
参照图10，可以形成第二贯穿过孔170。第二贯穿过孔170可以通过用导电浆料或绝缘塞孔油墨或镀液填满第二通孔220来形成。通过导电浆料、绝缘塞孔油墨或镀液等来形成第二贯穿过孔170的方法可以通过为本领域技术人员所熟知的技术来进行。第二贯穿过孔170可以由导电金属制成。例如，第二贯穿过孔170可以由选自由银（Ag）、铜（Cu）和镍(Ni)组成的组中的至少一种材料制成。封装基板100可用上述提到的工序来制备。关于根据本发明的优选实施方式的封装基板100的制造方法，种子层150和第二金属层160由于第一贯穿过孔140并不直接接触绝缘层120。因此，在形成种子层150和第二金属层160时，镀覆（plating）直接在绝缘层120上进行，从而使得防止在绝缘层120中产生裂缝成为可能。
如上所述，关于根据本发明的优选实施方式的所述封装基板及其制造方法，绝缘层形成后，形成第一贯穿过孔，从而使得防止在为形成第二贯穿过孔进行镀覆时，绝缘层产生裂缝成为可能。
此外，关于根据本发明的优选实施方式的所述封装基板及其制造方法，第一金属层形成于绝缘层的上部后，形成通孔，从而使得防止由于通孔的形成在绝缘层产生裂缝成为可能。
另外，关于根据本发明的优选实施方式的所述封装基板及其制造方法，通过在绝缘层的上部形成的第一金属层，使得防止由于第一贯穿过孔形成后的抛光工序造成的对绝缘层的破坏成为可能。
虽然为了说明的目的公开了本发明的实施方式，但应该理解的是本发明并不仅限于此，本领域技术人员应当理解，在不偏离本发明范围和精神的情况下，各种修改、补充和替换都是有可能的。
因此，任意和所有的修改、变化或者等效设置都应被考虑为在本发明的范围内，本发明的详细范围在随附权利要求书中公开。

Claims (12)

1.一种封装基板，该封装基板包括：
基底基板；
形成于所述基底基板的上部和下部的绝缘层；
形成于所述绝缘层的上部的第一金属层；
贯穿所述基底基板、所述绝缘层和所述第一金属层并由绝缘材料制成的第一贯穿过孔；
形成于所述第一贯穿过孔的上部和下部及内壁的种子层；
形成于种子层和第一金属层的上部的第二金属层；以及
形成于在第一贯穿过孔的内壁形成的种子层和第二金属层内的第二贯穿过孔。
2.根据权利要求1所述的封装基板，其中，所述基底基板由铝制成。
3.根据权利要求1所述的封装基板，其中，所述绝缘层为阳极氧化膜。
4.根据权利要求1所述的封装基板，其中，所述绝缘材料为绝缘塞孔油墨。
5.根据权利要求1所述的封装基板，其中，所述种子层通过湿法或干法形成。
6.根据权利要求1所述的封装基板，其中，所述第二贯穿过孔由镀液、绝缘塞孔油墨和导电浆料中的至少一种形成。
7.一种封装基板的制造方法，该制造方法包括：
制备基底基板；
在所述基底基板的上部和下部形成绝缘层；
在所述绝缘层的上部形成第一金属层；
形成贯穿所述基底基板、所述绝缘层和所述第一金属层的第一通孔；
用绝缘材料填充所述通孔的内部，以形成第一贯穿过孔；
形成贯穿所述第一贯穿过孔的内部的第二通孔；
在所述第二通孔的上部和下部及内壁形成种子层；
在第一金属层和种子层的上部形成第二金属层；以及
用导电材料或绝缘材料填充所述第二通孔的内部，以形成第二贯穿过孔。
8.根据权利要求7所述的方法，其中，所述基底基板由铝制成。
9.根据权利要求7所述的方法，其中，在所述绝缘层的形成中，将所述基底基板阳极氧化。
10.根据权利要求7所述的方法，其中，在所述第一贯穿过孔的形成中，所述绝缘材料为绝缘塞孔油墨。
11.根据权利要求7所述的方法，其中，在所述种子层的形成中，种子层通过湿法或干法形成。
12.根据权利要求7所述的方法，其中，在所述第二贯穿过孔的形成中，第二贯穿过孔由镀液、绝缘塞孔油墨和导电浆料中的至少一种形成。
CN2012102957973A 2012-05-31 2012-08-17 一种封装基板及其制造方法 Pending CN103456696A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120058497A KR101388849B1 (ko) 2012-05-31 2012-05-31 패키지 기판 및 패키지 기판 제조 방법
KR10-2012-0058497 2012-05-31

Publications (1)

Publication Number Publication Date
CN103456696A true CN103456696A (zh) 2013-12-18

Family

ID=49668864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102957973A Pending CN103456696A (zh) 2012-05-31 2012-08-17 一种封装基板及其制造方法

Country Status (3)

Country Link
US (1) US20130319734A1 (zh)
KR (1) KR101388849B1 (zh)
CN (1) CN103456696A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762082A (zh) * 2014-12-19 2016-07-13 深南电路有限公司 一种封装基板的制作方法及封装基板
CN108966478A (zh) * 2017-05-17 2018-12-07 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN112701049A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模块的封装方法及半导体模块
CN113363161A (zh) * 2021-05-21 2021-09-07 广东佛智芯微电子技术研究有限公司 内置高散热通路的板级扇出型封装结构及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020114A (ko) * 2012-08-08 2014-02-18 삼성전기주식회사 금속 방열기판 및 그 제조방법
KR101509747B1 (ko) * 2013-12-20 2015-04-07 현대자동차 주식회사 방열 인쇄 회로 기판 및 그 제조 방법
DE102015001652A1 (de) * 2015-02-12 2016-08-18 Häusermann GmbH Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
KR102037978B1 (ko) * 2017-02-28 2019-10-29 한솔테크닉스(주) 동박 적층판과 그 제조방법
TWI714296B (zh) * 2019-10-04 2020-12-21 欣興電子股份有限公司 封裝基板及其製作方法
US11373927B2 (en) 2018-05-30 2022-06-28 Unimicron Technology Corp. Package substrate and manufacturing method having a mesh gas-permeable structure disposed in the through hole
CN112635432A (zh) * 2019-10-09 2021-04-09 欣兴电子股份有限公司 封装基板及其制作方法
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
KR20220138732A (ko) * 2021-04-06 2022-10-13 (주)포인트엔지니어링 양극산화막 기반의 전기 연결용 인터포저 및 그 제조방법, 반도체 패키지 및 그 제조방법, 다단 적층형 반도체 소자 및 그 제조방법 및 디스플레이 및 그 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103979A (ja) * 2002-09-12 2004-04-02 Nitto Denko Corp メッキスルーホールの形成方法
JP2004349653A (ja) * 2003-05-26 2004-12-09 Fujitsu Ltd プリント基板の製造方法
CN1792126A (zh) * 2003-05-19 2006-06-21 大日本印刷株式会社 双面布线基板和双面布线基板的制造方法以及多层布线基板
KR20060087154A (ko) * 2005-01-28 2006-08-02 삼성전기주식회사 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
US20070020914A1 (en) * 2005-07-19 2007-01-25 Shinko Electric Industries Co., Ltd. Circuit substrate and method of manufacturing the same
KR20090094983A (ko) * 2008-03-04 2009-09-09 삼성전기주식회사 메탈코어 패키지와 이를 포함하는 다층 인쇄회로기판 및 그제조방법
CN101594753A (zh) * 2008-05-30 2009-12-02 富士通株式会社 印刷线路板
US20090308651A1 (en) * 2007-12-13 2009-12-17 Fujitsu Limited Wiring substrate including conductive core substrate, and manufacturing method thereof
CN101998755A (zh) * 2009-08-24 2011-03-30 三星电机株式会社 多层布线基底及其制造方法
KR20120050750A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103979A (ja) * 2002-09-12 2004-04-02 Nitto Denko Corp メッキスルーホールの形成方法
CN1792126A (zh) * 2003-05-19 2006-06-21 大日本印刷株式会社 双面布线基板和双面布线基板的制造方法以及多层布线基板
JP2004349653A (ja) * 2003-05-26 2004-12-09 Fujitsu Ltd プリント基板の製造方法
KR20060087154A (ko) * 2005-01-28 2006-08-02 삼성전기주식회사 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
US20070020914A1 (en) * 2005-07-19 2007-01-25 Shinko Electric Industries Co., Ltd. Circuit substrate and method of manufacturing the same
US20090308651A1 (en) * 2007-12-13 2009-12-17 Fujitsu Limited Wiring substrate including conductive core substrate, and manufacturing method thereof
KR20090094983A (ko) * 2008-03-04 2009-09-09 삼성전기주식회사 메탈코어 패키지와 이를 포함하는 다층 인쇄회로기판 및 그제조방법
CN101594753A (zh) * 2008-05-30 2009-12-02 富士通株式会社 印刷线路板
CN101998755A (zh) * 2009-08-24 2011-03-30 三星电机株式会社 多层布线基底及其制造方法
KR20120050750A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762082A (zh) * 2014-12-19 2016-07-13 深南电路有限公司 一种封装基板的制作方法及封装基板
CN105762082B (zh) * 2014-12-19 2018-10-23 深南电路有限公司 一种封装基板的制作方法及封装基板
CN108966478A (zh) * 2017-05-17 2018-12-07 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN112701049A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模块的封装方法及半导体模块
CN113363161A (zh) * 2021-05-21 2021-09-07 广东佛智芯微电子技术研究有限公司 内置高散热通路的板级扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
KR20130134757A (ko) 2013-12-10
KR101388849B1 (ko) 2014-04-23
US20130319734A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
CN103456696A (zh) 一种封装基板及其制造方法
EP2978052B1 (en) Anode electrode
CN102005612B (zh) 将薄膜锂离子型电池直接封装在基板上的方法
JP4973829B2 (ja) 電気銅めっき浴及び電気銅めっき方法
JP5612486B2 (ja) 固体薄膜バッテリー、および装置
CN100359996C (zh) 印刷电路板及其制造方法
CN101627449B (zh) 可嵌入到基板中的薄固态电解电容器
CN102299126A (zh) 散热基底以及制造该散热基底的方法
CN102468186A (zh) 基板的制作方法及半导体芯片的封装方法
KR20080112724A (ko) 시스템 인 패키지의 금속 전극 형성방법
CN106298634A (zh) 一种定向生长纳米孪晶铜的通孔填充方法及其应用
Zhu et al. Microvia filling by copper electroplating using a modified safranine T as a leveler
CN102325431B (zh) 在电路板上制作铜柱的方法和具有表面铜柱的电路板
JP5120026B2 (ja) 固体電解コンデンサ及びその製造方法
JP2008021739A (ja) 基板の製造方法
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
CN102468053B (zh) 电容器元件、固体电解电容器及其制造方法
US8350363B2 (en) Electric via comprising lateral outgrowths
CN102034905B (zh) 发光二极管散热基板及其制作方法
US20130171820A1 (en) Methods for three-dimensional integrated circuit through hole via gapfill and overburden removal
JP4985136B2 (ja) 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法
JP2009295634A (ja) 固体電解コンデンサ
KR101239430B1 (ko) 전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법
CN105914283A (zh) 散热基板、功率模块及制备散热基板的方法
CN205944063U (zh) 封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131218