DE102015001652A1 - Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte - Google Patents

Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte Download PDF

Info

Publication number
DE102015001652A1
DE102015001652A1 DE102015001652.0A DE102015001652A DE102015001652A1 DE 102015001652 A1 DE102015001652 A1 DE 102015001652A1 DE 102015001652 A DE102015001652 A DE 102015001652A DE 102015001652 A1 DE102015001652 A1 DE 102015001652A1
Authority
DE
Germany
Prior art keywords
bore
circuit board
printed circuit
multilayer printed
hole diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015001652.0A
Other languages
English (en)
Inventor
Johann Hackl
Stefan Hörth
Norbert Redl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hausermann GmbH
Original Assignee
Hausermann GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hausermann GmbH filed Critical Hausermann GmbH
Priority to DE102015001652.0A priority Critical patent/DE102015001652A1/de
Priority to EP16706131.6A priority patent/EP3257335A1/de
Priority to PCT/EP2016/000210 priority patent/WO2016128127A1/de
Publication of DE102015001652A1 publication Critical patent/DE102015001652A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire

Abstract

Verfahren zur Herstellung einer Durchkontaktierung zwischen ober- und unterseitig angeordneten Leiterbahnen bei einer Mehrlagen-Leiterplatte, welche aus einem Leiterplattenmaterial und mindestens einem in den Verbund der Mehrlagen-Leiterplatte eingebetteten Kupferprofil besteht, wobei die Durchkontaktierung durch folgende Verfahrensschritte hergestellt wird: • Herstellen einer ersten Bohrung mit einem ersten Bohrdurchmesser durch die Mehrlagen-Leiterplatte mit Durchbohrung der ober- und unterseitigen Leiterbahn und des eingebetteten Kupferprofils; • Füllen der ersten Bohrung mit einem isolierenden Füllmaterial; • Herstellen einer zweiten Bohrung koaxial zur ersten Bohrung mit einem zweiten, kleineren Bohrdurchmesser als der Bohrdurchmesser der ersten Bohrung; • Auskleidung der Bohrungswand der zweiten Bohrung mit einem elektrisch leitfähigen Material und derart die elektrische Kontaktierung der ober- und unterseitigen Leiterbahnen.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte nach dem Oberbegriff des Patentanspruches 1.
  • Unter einer Durchkontaktierung (vertical interconnect access, abgekürzt VIA) versteht die vorliegende Erfindung eine vertikale elektrische Verbindung zwischen den Leiterbahnebenen einer Leiterplatte. Im einfachsten Fall werden in eine Bohrung einer doppelseitigen Platine Drahtstifte bzw. Hohlnieten eingesetzt.
  • Durchkontaktierte Leiterplatten liefern einen besseren Halt und zuverlässigere Verbindung bedrahteter Bauteile. Neben der Verbindung der einzelnen Schichten der Leiterplatte sorgen die metallisierten Durchkontaktierungen für einen besseren Zusammenhalt der Leiterplatte.
  • Mit Hilfe von Durchkontaktierungen ist es möglich, die Leiterebenen in zwei- oder mehrlagigen Leiterplatten zu wechseln, was eine Voraussetzung für das Entflechten von komplexen Schaltungen ist.
  • Kleinere Durchkontaktierungen (Micro-Via) werden bei der Leiterplattenherstellung mit beispielsweise einem Laser gebohrt. Größere Durchkontaktierungen werden bevorzugt gebohrt bzw. gefräst, wobei hiermit auch andere Geometrien (beispielsweise Langlöcher) herstellbar sind.
  • Ein Verfahren zur Erstellung einer chemiefreien (Galvanik-freien) Durchkontaktierung nach dem Stand der Technik stellt beispielsweise das Polymer-Through-Hole Verfahren dar, bei dem Silber- oder Kupferpasten mittels Vakuum oder Stiften durch bzw. in Löcher gebracht werden.
  • Weitere Verfahren zur Herstellung einer Durchkontaktierung sind galvanisches Durchkontaktieren, Leitpaste, Nieten oder ein beidseitiges Verlöten.
  • Wesentlicher Nachteil bei den Verfahren nach dem Stand der Technik ist, dass diese bisher nicht für Mehrlagenleiterplatten mit integrierten (embedded) Dick-Kupferprofilen anwendbar sind, bei denen das Dick-Kupferprofil nicht elektrisch nicht mit der Durchkontaktierung verbunden werden soll. Insbesondere bei Kupferprofilen breiten mit Dicken von > 200 μm, insbesondere Dicken > 500 μm und Kupferprofilbreiten von etwa 0,5 mm bis 12 mm ist ein Erstellen einer Durchkontaktierung mit dem Ätzverfahren nicht mehr möglich.
  • Ein weiterer Nachteil bei den erstellten Durchkontaktierungen nach dem Stand der Technik besteht darin, dass es im Bereich der Bohrung bei einer mehrlagigen Leiterplatte zu einer elektrischen Verbindung zwischen den einzelnen Kupferlagen kommt, da diese durch den Bohrvorgang freigelegt werden.
  • Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Erstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte so weiterzubilden, dass eine Durchkontaktierung auch bei Mehrlagenleiterplatten mit einem breiten Dick-Kupferprofil erstellt werden kann. Ferner soll eine nach dem Verfahren hergestellte Mehrlagen-Leiterplatte eine zuverlässige und betriebssichere Durchkontaktierung aufweisen ohne dass das Dick-Kupferprofil mit der Durchkontaktierung elektrisch verbunden ist.
  • Zur Lösung der gestellten Aufgabe ist die Erfindung durch die technische Lehre des Anspruches 1 gekennzeichnet.
  • Das erfindungsgemäße Verfahren zur Herstellung von Durchkontaktierung weist folgende Verfahrensschritte auf:
    • • Herstellen einer ersten Bohrung mit einem ersten Bohrdurchmesser durch die Mehrlagen-Leiterplatte mit Durchbohrung der ober- und unterseitigen Leiterbahn und des eingebetteten Kupferprofils;
    • • Füllen der ersten Bohrung mit einem isolierenden Füllmaterial;
    • • Herstellen einer zweiten Bohrung koaxial zur ersten Bohrung mit einem zweiten, kleineren Bohrdurchmesser als der Bohrdurchmesser der ersten Bohrung;
    • • Auskleidung der Bohrungswand der zweiten Bohrung mit einem elektrisch leitfähigen Material und elektrische Kontaktierung der ober- und unterseitigen Leiterbahnen.
  • Bevorzugt erfolgt vor der galvanischen Durchkontaktierung noch eine sog. Bekeimung im Sinne einer geringen elektrischen Leitfähigkeit.
  • In einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Verfahrensschritte kann beispielsweise ein:
    • • Herstellen von Leiterbahnen oberhalb der Durchkontaktierungen;
    • • Prüfen der Leiterplatte;
    • • Vereinzeln der Leiterplatte erfolgen.
  • Mit dem erfindungswesentlichen Verfahren ist es erstmals möglich durch ein relativ breites Kupferprofil, welches eine Breite zwischen 2 und 12 mm hat, ein fremdes Potential hindurchzuführen.
  • Um solch ein fremdes Potential durch ein derartiges Kupferprofil durchführen zu können, ist ein mindestens zweimaliges Bohren in ein bereits gepluggtes Loch notwendig. Es wird ein Loch-im-Loch Verfahren durchgeführt. Das erfindungsgemäße Verfahren hat unter anderen den Vorteil, dass durch das Füllmaterial im Bereich der Bohrung eine isolierende Schicht vorhanden ist, welche das durchgeführte Potential gegenüber weiteren Kupferbahnen, die im Bereich der Mittellage der Leiterbahn angeordnet sind, isoliert.
  • Des Weiteren ist es mit dem erfindungsgemäßen Verfahren möglich, ein fremdes Potential durch eine Leiterplatte mit mindestens einem Kupferprofil durchzuführen.
  • Der Erfindungsgegenstand der vorliegenden Erfindung ergibt sich nicht nur aus dem Gegenstand der einzelnen Patentansprüche, sondern auch aus der Kombination der einzelnen Patentansprüche untereinander.
  • Alle in den Unterlagen, einschließlich der Zusammenfassung offenbarten Angaben und Merkmale, insbesondere die in den Zeichnungen dargestellte räumliche Ausbildung, werden als erfindungswesentlich beansprucht, soweit sie einzeln oder in Kombination gegenüber dem Stand der Technik neu sind.
  • Im Folgenden wird die Erfindung anhand von mehrere Ausführungswege darstellenden Zeichnungen näher erläutert. Hierbei gehen aus den Zeichnungen und ihrer Beschreibung weitere erfindungswesentliche Merkmale und Vorteile der Erfindung hervor.
  • Es zeigen:
  • 1A: Schematische Darstellung von Durchkontaktierungen nach dem Stand der Technik
  • 2: schematische Darstellung eines Pressvorganges
  • 3: schematische Darstellung eines Bohrvorganges der gepluggten Löcher im Kupferprofil
  • 4: schematische Darstellung des Verfüllvorganges der Löcher im Kupferprofil
  • 5: schematische Darstellung des Bohrvorganges
  • 6: schematische Darstellung des Verkupferungsvorgangs
  • 7: Schematischer Querschnitt einer Mehrlagen-Leiterplatte mit einer Durchkontaktierung
  • 8: Schematische Draufsicht eine Mehrlagen-Leiterplatte mit einer Durchkontaktierung
  • 9a: Schematischer Querschnitt eine Mehrlagen-Leiterplatte mit einer Durchkontaktierung durch zwei Dick-Kupferprofile ohne elektrische Kontaktierung
  • 9b: Schematische Draufsicht eine Mehrlagen-Leiterplatte mit einer Durchkontaktierung durch zwei Dick-Kupferprofile ohne elektrische Kontaktierung
  • Die 1 zeigt eine Mehrlagen-Leiterplatte 1 mit verschiedenen Durchkontaktierungen gemäß dem Stand der Technik. Die Leiterplatte 1 besteht aus einem üblichen Leiterplattenbasismaterial 6, welches beispielsweise FR-4 ist. Als Leiterplattenmaterial 6 ist ebenso FR-2, FR-3, FR-4-Low-Tg, CEM-1 CEM-x, PI, CE, Aramid oder andere Substratmaterialen möglich.
  • Die Leiterbahnstruktur 8, 8', 8'' kann beispielsweise aus einer geätzten Kupferschicht bestehen, wobei die Kupferauflage bei einem ein- oder zweiseitigem Material üblicherweise 18 μm oder 35 μm dick ist.
  • Gemäß der 1 sind drei verschiedene Durchkontaktierungen 2, 3, 4 dargestellt. Erstreckt sich die Durchkontaktierung in vertikaler Richtung durch die gesamte Leiterplatte 1, so wird dies als Durchgangsbohrung 2 (through hole) bezeichnet. Reicht die Durchkontaktierung nicht durch die ganze Leiterplatte 1, sondern nur bis zu einer der Mittellagen 7 nennt man dies ein blind via 3. Ein Blind Via verbindet somit eine Außenlage mit einer oder mehreren Mittellagen 7 (Innenlagen). Befinden sich Durchkontaktierungen lediglich zwischen den Mittellagen 7, so heißen diese buried via 4. Ein Buried Via ist daher eine Durchkontaktierung zwischen mindestens zwei Innenlagen, die von den Außenlagen aus nicht sichtbar ist. Diese Technologie ermöglicht mehr Funktionalität auf geringer Leiterplattenfläche unterzubringen (Packungsdichte) Um die Durchkontaktierung 2, 3 ist ein umlaufenden Kupferring angeordnet, welcher durch einen vorhergehende Verkupferungsprozess entstanden ist. Dieser Kupferring wird auch als Restring (eng. Annular Ring) bezeichnet.
  • Ein wesentlicher Nachteil bei der Durchkontaktierung 2, 3, 4 gemäß dem Stand der Technik ist, dass durch die Verkupferung 15 der gesamten Durchgangsbohrung 2 es im Bereich der Leiterbahnen 8 und des Kupferprofils 5 kommt. Diese Kontaktierung sollte daher vermieden werden.
  • Mit der 2 wird schematisch der erfindungsgemäße Aufbau einer Leiterplatte 1 dargestellt. Bei der Ansicht gemäß der 2 handelt es sich um einen Querschnitt durch das Profil einer mehrlagigen Leiterplatte 1. Im Verbund der Mehrlagen-Leiterplatte 1 ist mindestens ein Kupferprofil 5 eingebettet.
  • Auf der Oberfläche der Leiterplatte 1 ist mindestens eine Leiterbahnen 8' und auf der Unterseite mindestens eine weitere Leiterbahn 8'' angeordnet. Um die beiden Leiterbahnen 8', 8'' miteinander zu verbinden, muss mit einem Potential von der Oberseite auf die Unterseite durch das Profil der Leiterplatte 1 durch gefahren werden. Hierfür ist eine Durchkontaktierung 2 notwendig.
  • Die 3 zeigt die Leiterplatte 1 der 2, in welche bereits eine erste (Durchgangs-)Bohrung 9 mit einem relativ großen Lochdurchmesser 11 erstellt wurde. Die erste Bohrung 9 hat beispielsweise einen Lochdurchmesser von etwa 0,5 mm und erstreckt sich durch das gesamte Profil der Leiterplatte 1. Selbstverständlich ist die vorliegende Erfindung nicht auf eine Durchgangsbohrung beschränkt. Alle erfindungsgemäßen Verfahrensschritte können ebenfalls bei einem blind via 3 oder buried via 4 angewendet werden.
  • Die 4 zeigt die erste Bohrung 9, welche mit einem isolierenden Füllmaterial 12 ausgefüllt ist. Das Füllmaterial 12 besteht beispielsweise aus z. B. Kunststoff, Metall oder Lot und füllt bevorzugt die gesamte erste Bohrung 9 aus.
  • Anhand der 5 wird der nächste Verfahrensschritt gezeigt. Nach dem Füllen der ersten Bohrung 9 mit dem isolierenden Füllmaterial 12 findet im koaxialen Bereich der ersten Bohrung 9 ein weiterer, zweiter Bohrvorgang statt, mit welchem eine zweite Bohrung 14 mit einem Lochdurchmesser 13 hergestellt wird. Beide Bohrungen 9 und 14 weisen hierbei bevorzug die gleiche Mittellinie 10 auf. Es ist jedoch auch möglich, dass z. B. die Bohrung 14 außerhalb der Mittellinie 10 der Bohrung 9 angeordnet ist.
  • Wichtig ist, dass der zweite Lochdurchmesser 13 der zweiten Bohrung 14 kleiner ist, als der erste Lochdurchmesser 11 der ersten Bohrung 9. In einer bevorzugten Ausführungsform ist der zweite Lochdurchmesser 13 um zumindest 1/10 kleiner als der erste Lochdurchmesser 11.
  • Folgende Lochdurchmesser 11 und 13 sind beispielsweise möglich:
    • • 0,5 mm für den ersten Lochdurchmesser 11 und 0,3 mm für den zweiten Lochdurchmesser 13;
    • • 0,4 mm für den ersten Lochdurchmesser 11 und 0,2 mm für den zweiten Lochdurchmesser 13;
    • • 0,6 mm für den ersten Lochdurchmesser 11 und 0,4 mm für den zweiten Lochdurchmesser 13.
  • Die Verhältnisse der beiden Durchmesser 11, 13 der ersten und zweiten Bohrungen 9, 14 werden bevorzugt so gewählt, dass stets im Bereich der Durchgangsbohrung 2 ein Randbereich 18 des isolierenden Füllmaterials 12 stehen bleibt. Der Randbereich 18 dient somit als isolierende Schicht, welche sich durch das gesamte Profil der Leiterplatte 1 erstreckt.
  • 6 zeigt die Auskleidung der Bohrungswand der zweiten Bohrung 14 mit einem elektrisch leitfähigen Material 15. Zur Anbringung des leitfähigen Materials kann beispielsweise ein galvanischer Verkupferungsprozess durchgeführt werden, mit welchem eine Kupferschicht im Bereich der Durchkontaktierung 2 bzw. der Bohrung 14 angebracht wird.
  • In einer weiteren bevorzugten Ausführungsform kann als leitfähiges Material 15 beispielsweise eine Hülse oder ein Stecker in die Durchkontaktierung 2 eingesetzt werden.
  • Gemäß der 7 ist die Mehrlagen-Leiterplatte 1 dargestellt, bei welcher die Durchkontaktierung 2 mit einem Füllmaterial 16 verschlossen ist. Hierbei kann es sich beispielsweise um eine Hole-in-Pad-Technologie handeln, bei welcher ein nachträgliches Verschließen der Bohrungen stattfindet, um ein direktes Bestücken und Löten an diesen Stellen zu ermöglichen. Das nachträgliche Verschließen der Via-Bohrungen ist mit einem Füllmaterial 16 wie z. B. einem gepluggten Via oder einem kupfergefüllten Via möglich.
  • Mit der 8 wird die fertige Mehrlagen-Leiterplatte 1 mit der Durchkontaktierung 2 in der Draufsicht gezeigt. Die kreisrunde Durchkontaktierung 2 weist, ausgehend von Außenrand des ersten Bohrdurchmessers 11, zuerst einen Ring aus dem isolierenden Füllmaterial 12 und im Anschluss daran das Füllmaterial 16 auf.
  • Als Ergebnis der oben genannten Verfahrensschritte erhält man ein Loch im Loch mit einem integrierten Dickkupfer-Profil.
  • Die Art der Doppeldurchkontaktierung ist speziell bei der Verwendung von mehreren oder großflächigeren Dickkupfer-Elementen interessant. Die Anwendung wird daher bevorzugt bei Leiterplatten, als auch bei Dickkupfer-Einlegeteilen bzw. bei zwei übereinander angeordneten Dickkupfer-Elementen angewendet.
  • Des Weiteren sind Kontaktierungsbohrungen und zusätzliche Wärmeleitbohrungen (Thermo-Vias) in der Mehrlagen-Leiterplatte 1 möglich. So können in einem bevorzugten Ausführungsbeispiel eine Anzahl von wärmeabgebenden Bauteilen, wie z. B. LEDs auf der Leiterplatte 1 angeordnet sein, wobei die Wärmeabfuhr u. a. über das Dickkupfer-Profil realisiert wird.
  • Gemäß der 9.a ist die Mehrlagen-Leiterplatte 1 schematisch im Schnittdargestellt, wobei die Durchkontaktierung mittels leitfähigem Material 15 durch zwei Dick-Kupferprofile 5 ohne elektrische Kontaktierung erfolgt. Die Durchführung erfolgt durch das isolierende Füllmaterial 12, um beispielsweise eine obere Leiterbahn 8' und eine untere Leiterbahn 8'' elektrisch miteinander zu verbinden.
  • In dieser speziellen Ausführungsform wird vor der Herstellung der inneren Durchkontaktierung 15, noch eine äußere Durchkontaktierung 15 zur elektrischen Verbindung der Dickkupferprofile 5 hergestellt.
  • In der 9b ist die Draufsicht auf die Mehrlagen-Leiterplatte 1 gemäß 9a dargestellt, wobei bei dieser Ausführungsform kein leitfähiges Füllmaterial 16 gezeigt wird, welches jedoch üblichlicherweise zum Verschließen des Loches verwendet wird.
  • Bezugszeichenliste
  • 1
    Mehrlagen-Leiterplatte
    2
    Durchgangsbohrung/Durchkontaktierung
    3
    blind via
    4
    buried via
    5
    Kupferprofil
    6
    Leiterplattenmaterial
    7
    Mittellage
    8
    Leiterbahn, 8' Leiterbahn oben, 8'' Leiterbahn unten
    9
    Bohrung groß
    10
    Mittellinie
    11
    Lochdurchmesser groß
    12
    Isolierendes Füllmaterial
    13
    Lochdurchmesser klein
    14
    Bohrung klein
    15
    Leitfähiges Material
    16
    Leitfähiges Füllmaterial
    17
    18
    Randbereich

Claims (10)

  1. Verfahren zur Herstellung einer Durchkontaktierung (2) zwischen ober- und unterseitig angeordneten Leiterbahnen (8, 8', 8'') bei einer Mehrlagen-Leiterplatte (1), welche aus einem Leiterplattenmaterial (6) und mindestens einem in den Verbund der Mehrlagen-Leiterplatte eingebetteten Kupferprofil (5) besteht, wobei die Durchkontaktierung (2) durch folgende Verfahrensschritte hergestellt wird: – Herstellen einer ersten Bohrung (9) mit einem ersten Bohrdurchmesser (11) durch die Mehrlagen-Leiterplatte (1) mit Durchbohrung der ober- und unterseitigen Leiterbahn (8, 8', 8'') und des eingebetteten Kupferprofils (5); – Füllen der ersten Bohrung (9) mit einem isolierenden Füllmaterial (12); – Herstellen einer zweiten Bohrung (14) koaxial zur ersten Bohrung (9) mit einem zweiten, kleineren Bohrdurchmesser (13) als der Bohrdurchmesser (11) der ersten Bohrung (9); – Auskleidung der Bohrungswand der zweiten Bohrung (14) mit einem elektrisch leitfähigen Material (15).
  2. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Lochdurchmesser (13) der zweiten Bohrung (14) derart kleiner als der Lochdurchmesser (11) der ersten Bohrung (9) gewählt wird, dass eine elektrische Isolation zwischen dem elektrisch leitfähigen Material (15) und dem Dickkupferprofil (5) und allfälligen Leiterbahnen (8) gewährleistet ist.
  3. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Lochdurchmesser (13) der zweiten Bohrung (14) um 1/10 kleiner ist als der Lochdurchmesser (11) der ersten Bohrung (9).
  4. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Lochdurchmesser (11) der ersten Bohrung (9) etwa 0,5 mm und Lochdurchmesser (13) der zweiten Bohrung (14) etwa 0,3 mm ist.
  5. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Lochdurchmesser (11) der ersten Bohrung (9) etwa 0,6 mm und Lochdurchmesser (13) der zweiten Bohrung (14) etwa 0,4 mm ist.
  6. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Füllmaterial (12) für die Bohrung (9) aus einem isolierenden Material besteht.
  7. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Kupferprofil (5) zumindest eine Breite größer als 500 μm aufweist und eine Dicke von größer als 200 μm, insbesondere größer 500 μm.
  8. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass im Bereich der Durchkontaktierung (2) ein Randbereich (18) aus dem Füllmaterial (12) vorhanden ist, welcher einen Abstand zwischen dem ersten Lochdurchmesser (11) und dem zweiten Lochdurchmesser (13) sicherstellt.
  9. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zur Auskleidung der Bohrungswand der zweiten Bohrung (14) eine Hülse oder ein Stecker aus einem leitfähigen Material (15) einsetzbar sind.
  10. Verfahren zur Herstellung einer Durchkontaktierung (2) einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass im Anschluss an die Auskleidung der Bohrungswand der zweiten Bohrung (14) mit einem elektrisch leitfähigen Material (15) ein Verschließen der Bohrung (14) mit einem weiteren Füllmaterial (16) stattfindet.
DE102015001652.0A 2015-02-12 2015-02-12 Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte Withdrawn DE102015001652A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015001652.0A DE102015001652A1 (de) 2015-02-12 2015-02-12 Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
EP16706131.6A EP3257335A1 (de) 2015-02-12 2016-02-06 Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte
PCT/EP2016/000210 WO2016128127A1 (de) 2015-02-12 2016-02-06 Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015001652.0A DE102015001652A1 (de) 2015-02-12 2015-02-12 Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte

Publications (1)

Publication Number Publication Date
DE102015001652A1 true DE102015001652A1 (de) 2016-08-18

Family

ID=55411343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015001652.0A Withdrawn DE102015001652A1 (de) 2015-02-12 2015-02-12 Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte

Country Status (3)

Country Link
EP (1) EP3257335A1 (de)
DE (1) DE102015001652A1 (de)
WO (1) WO2016128127A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104262A1 (de) * 2018-02-26 2019-08-29 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zur herstellung eines hochfrequenz-steckverbinders sowie zugehörige vorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112040672A (zh) * 2020-07-30 2020-12-04 生益电子股份有限公司 一种印制电路板及其制备方法
CN112867286B (zh) * 2020-12-28 2023-09-08 珠海市深联电路有限公司 一种嵌入大铜板背板的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040196122A1 (en) * 2003-04-02 2004-10-07 Harris Corporation Conductor-within-a-via microwave launch
WO2007104702A1 (en) * 2006-03-10 2007-09-20 Elettrolab S.R.L. An electronic device for ambient lighting and a manufacturing process thereof
DE102011101805A1 (de) * 2011-05-17 2012-11-22 Fela Holding Gmbh Schaltungsträger

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208068A (en) * 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate
DE10332579A1 (de) * 2003-07-17 2004-11-25 Siemens Ag Leiterplatte
KR101388849B1 (ko) * 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040196122A1 (en) * 2003-04-02 2004-10-07 Harris Corporation Conductor-within-a-via microwave launch
WO2007104702A1 (en) * 2006-03-10 2007-09-20 Elettrolab S.R.L. An electronic device for ambient lighting and a manufacturing process thereof
DE102011101805A1 (de) * 2011-05-17 2012-11-22 Fela Holding Gmbh Schaltungsträger

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104262A1 (de) * 2018-02-26 2019-08-29 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zur herstellung eines hochfrequenz-steckverbinders sowie zugehörige vorrichtung
US11942744B2 (en) 2018-02-26 2024-03-26 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Method for producing a high-frequency connector and associated apparatus

Also Published As

Publication number Publication date
WO2016128127A1 (de) 2016-08-18
EP3257335A1 (de) 2017-12-20

Similar Documents

Publication Publication Date Title
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE112011101132T5 (de) Verbessertes Rückbohren von mehrlagigen Schaltkreisplatinen
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
EP1493312A1 (de) Leiterplatte sowie verfahren zu ihrer herstellung
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE3020196A1 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung
DE69934814T2 (de) Nichtzirkuläre mikro-bohrung
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE3514093A1 (de) Verfahren zum verschliessen von in einer leiterplatte vorgesehenen bohrungen
DE3635799C2 (de)
EP3257335A1 (de) Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE102017113721A1 (de) Platine mit einem Dicke-Wand-Durchgang und Verfahren zur Herstellung derselben
DE19650492A1 (de) Mehrschichtige Leiterplatte mit Anschlüssen zur Plattierung
DE102007033297B4 (de) Vorrichtung zum Kontaktieren eines Hochstrombolzens mit einer Leiterplatte
DE3810486C2 (de)
WO2018073128A1 (de) Leiterplatte
DE102017202329A1 (de) Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
DE1811377A1 (de) Verfahren zur Herstellung gedruckter Leiterplatten
DE1926590A1 (de) Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
WO2019068826A1 (de) Leiterplatte und verfahren zur verarbeitung einer leiterplatte
EP3416462A1 (de) Leiterplatte

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee