EP3257335A1 - Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte - Google Patents

Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte

Info

Publication number
EP3257335A1
EP3257335A1 EP16706131.6A EP16706131A EP3257335A1 EP 3257335 A1 EP3257335 A1 EP 3257335A1 EP 16706131 A EP16706131 A EP 16706131A EP 3257335 A1 EP3257335 A1 EP 3257335A1
Authority
EP
European Patent Office
Prior art keywords
bore
circuit board
printed circuit
multilayer printed
hole diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16706131.6A
Other languages
English (en)
French (fr)
Inventor
Johann Hackl
Norbert REDL
Stefan Hörth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hausermann GmbH
Original Assignee
Hausermann GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hausermann GmbH filed Critical Hausermann GmbH
Publication of EP3257335A1 publication Critical patent/EP3257335A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire

Definitions

  • the invention relates to a method for producing a via in a multilayer printed circuit board according to the preamble of claim 1.
  • VIA vertical interconnect access
  • Through-hole printed circuit boards provide a better hold and more reliable connection of wired components.
  • the metallized plated-through holes ensure a better cohesion of the printed circuit board.
  • Smaller plated-through holes are drilled in the printed circuit board production with, for example, a laser. Larger plated-through holes are preferably drilled or milled, whereby other geometries (for example elongated holes) can also be produced herewith.
  • one prior art method of providing a chemical free (electroplating-free) via is the polymer through-hole method, in which silver or copper pastes are pored through or through vacuum.
  • Other methods of making a via are via-plating, conductive paste, riveting or double-sided soldering.
  • a major disadvantage of the prior art methods is that they have not previously been applicable to multi-layer printed circuit boards with embedded thick copper profiles, in which the thick copper profile should not be electrically connected to the via.
  • copper profiles wide with thicknesses of> 200 pm, in particular thicknesses> 500 pm and copper profile widths of about 0.5 mm to 12 mm, creating a via with the etching process is no longer possible.
  • Another drawback with the created plated-through holes according to the prior art is that in the region of the bore in a multilayer printed circuit board, an electrical connection between the individual copper layers occurs, since these are exposed by the drilling process.
  • the invention is therefore the object of developing a method for creating a via in a multilayer printed circuit board so that a via can be created even with multi-layer printed circuit boards with a wide thick copper profile. Furthermore, a multilayer printed circuit board produced by the method should have a reliable and reliable through-connection without the thick copper profile being electrically connected to the plated-through hole.
  • the invention is characterized by the technical teaching of claim 1.
  • the method according to the invention for producing through-plating has the following method steps:
  • the method according to the invention has, inter alia, the advantage that an insulating layer is present through the filling material in the region of the bore, which has the potential carried out in comparison to other copper tracks which are in the region of the bore
  • Area of the middle layer of the conductor track are arranged, isolated.
  • FIG. 1A Schematic representation of plated-through holes after
  • Figure 2 a schematic representation of a pressing process
  • Figure 3 schematic representation of a drilling operation of the plugg
  • Figure 4 schematic representation of the filling process of the holes in
  • FIG. 5 schematic representation of the drilling process
  • Figure 7 Schematic cross section of a multilayer printed circuit board with a
  • Figure 8 Schematic plan view of a multi-layer printed circuit board with a via
  • Figure 9a Schematic cross-section of a multilayer printed circuit board with a
  • Figure 9b Schematic plan view of a multilayer printed circuit board with a
  • FIG. 1 shows a multilayer printed circuit board 1 with different plated-through contacts according to the prior art.
  • the printed circuit board 1 consists of a conventional printed circuit board base material 6, which is FR-4, for example. Also suitable as circuit board material 6 is FR-2, FR-3, FR-4-Low-Tg, CEM-1 CEM-x, PI, CE, aramid or other substrate materials.
  • the conductor track structure 8, 8 ', 8 may for example consist of an etched copper layer, wherein the copper overlay is usually thick at a one- or two-sided material 18 pm or 35 ⁇ .
  • FIG. 1 three different plated-through holes 2, 3, 4 are shown. If the through-hole extends in the vertical direction through the entire printed circuit board 1, this is referred to as a through-hole 2. If the through-connection does not extend through the entire printed circuit board 1, but only to one of the middle layers 7, this is called a blind via 3. A blind via thus connects an outer layer with one or more middle layers 7 (inner layers). If plated-through holes are only between the middle layers 7, they are called buried via 4. A buried via is therefore a through-connection between at least two inner layers, which are of the outer layers is not visible from. This technology allows more functionality to be accommodated on a small PCB surface (packing density)
  • a circumferential copper ring is arranged, which has arisen by a previous copper plating process.
  • This copper ring is also called Restring (narrow Annular Ring).
  • a significant disadvantage of the plated-through hole 2, 3, 4 according to the prior art is that it comes in the area of the conductor tracks 8 and the copper profile 5 by the copper plating 15 of the entire through-hole 2. This contact should therefore be avoided.
  • FIG. 2 shows the structure of a circuit board 1 according to the invention is shown schematically.
  • the view according to FIG. 2 is a cross section through the profile of a multilayer printed circuit board 1.
  • at least one copper profile 5 is embedded.
  • At least one strip conductor 8 ' is arranged on the surface of the printed circuit board 1 and at least one further strip conductor 8 " on the underside so that the two strip conductors 8 ' , 8 " can be interconnected with a potential from the upper side to the lower side through the profile the circuit board 1 are driven by.
  • a via 2 is necessary.
  • FIG. 3 shows the printed circuit board 1 of FIG. 2, in which a first (through) bore 9 having a relatively large hole diameter 1 1 has already been created.
  • the first bore 9 has, for example, a hole diameter of about 0.5 mm and extends through the entire profile of the printed circuit board first
  • the present invention is not limited to a through hole. All method steps according to the invention can also be used in blind via 3 or buried via 4.
  • FIG. 4 shows the first bore 9, which is filled with an insulating filling material 12.
  • the filling material 12 consists for example of plastic, metal or solder, for example, and preferably fills the entire first bore 9.
  • a second, second drilling operation takes place in the coaxial region of the first bore 9, with which a second bore 14 having a hole diameter 13 is produced.
  • Both holes 9 and 14 have here Favor the same center line 10.
  • the bore 14 is arranged outside the center line 10 of the bore 9.
  • the second hole diameter 13 of the second bore 14 is smaller than the first hole diameter 1 1 of the first bore 9.
  • the second hole diameter 13 is at least 1/10 smaller than the first hole diameter 11.
  • the following hole diameters 1 1 and 13 are possible, for example:
  • the ratios of the two diameters 11, 13 of the first and second bores 9, 14 are preferably selected such that an edge region 18 of the insulating filling material 12 always remains in the region of the through-bore 2.
  • the edge region 18 thus serves as an insulating layer, which extends through the entire profile of the printed circuit board 1.
  • FIG. 6 shows the lining of the bore wall of the second bore 14 with an electrically conductive material 15.
  • an electrically conductive material 15 For mounting the conductive material, it is possible, for example, to carry out a galvanic copper plating process with which a copper layer is applied in the region of the through-hole 2 or bore 14.
  • a conductive material 15 for example, a sleeve or a plug can be inserted into the through-hole 2.
  • the multilayer printed circuit board 1 is shown, in which the plated-through hole 2 is closed with a filling material 16.
  • a filling material 16 This may be, for example, a hole-in-pad technology, in which a subsequent closing of the holes takes place in order to allow direct loading and soldering at these locations.
  • the subsequent closing of the via holes is performed with a filler material 16 such as e.g. a plied via or a copper-filled via possible.
  • the finished multilayer printed circuit board 1 is shown with the through-hole 2 in plan view.
  • the circular plated-through hole 2 has, starting from the outer edge of the first bore diameter 1 1, first a ring made of the insulating filler material 12 and then the filling material 16.
  • the type of double penetration is particularly interesting when using several or larger-scale thick copper elements.
  • the application is therefore preferably used in printed circuit boards, as well as in thick copper inserts or in two superposed thick copper elements.
  • the multilayer printed circuit board 1 is shown schematically in section, wherein the through-hole is made by means of conductive material 15 by two thick copper profiles 5 without electrical contact.
  • the implementation is carried out by the insulating filler material 12, for example, to electrically connect an upper conductor 8 'and a lower conductor 8 ".
  • another outer via 15 is made to electrically connect the thick copper profiles 5.
  • FIG. 9b shows the top view of the multilayer printed circuit board 1 according to FIG. 9a, whereby in this embodiment no conductive filling material 16 is shown, which however is usually used for closing the hole.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Verfahren zur Herstellung einer Durchkontaktierung zwischen ober- und unterseitig angeordneten Leiterbahnen bei einer Mehrlagen-Leiterplatte, welche aus einem Leiterplattenmaterial und mindestens einem in den Verbund der Mehrlagen-Leiterplatte eingebetteten Kupferprofil besteht, wobei die Durchkontaktierung durch folgende Verfahrensschritte hergestellt wird: Herstellen einer ersten Bohrung mit einem ersten Bohrdurchmesser durch die Mehrlagen-Leiterplatte mit Durchbohrung der ober- und unterseitigen Leiterbahn und des eingebetteten Kupferprofils; Füllen der ersten Bohrung mit einem isolierenden Füllmaterial; Herstellen einer zweiten Bohrung koaxial zur ersten Bohrung mit einem zweiten, kleineren Bohrdurchmesser als der Bohrdurchmesser der ersten Bohrung; Auskleidung der Bohrungswand der zweiten Bohrung mit einem elektrisch leitfähigen Material und derart die elektrische Kontaktierung der ober- und unterseitigen Leiterbahnen.

Description

Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-
Leiterplatte
Die Erfindung betrifft ein Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte nach dem Oberbegriff des Patentanspruches 1.
Unter einer Durchkontaktierung (vertical interconnect access, abgekürzt VIA) versteht die vorliegende Erfindung eine vertikale elektrische Verbindung zwischen den Leiterbahnebenen einer Leiterplatte. Im einfachsten Fall werden in eine Bohrung einer doppelseitigen Platine Drahtstifte bzw. Hohlnieten eingesetzt.
Durchkontaktierte Leiterplatten liefern einen besseren Halt und zuverlässigere Verbindung bedrahteter Bauteile. Neben der Verbindung der einzelnen Schichten der Leiterplatte sorgen die metallisierten Durchkontaktierungen für einen besseren Zusammenhalt der Leiterplatte.
Mit Hilfe von Durchkontaktierungen ist es möglich, die Leiterebenen in zwei- oder mehrlagigen Leiterplatten zu wechseln, was eine Voraussetzung für das Entflechten von komplexen Schaltungen ist.
Kleinere Durchkontaktierungen (Micro-Via) werden bei der Leiterplatten herstel- lung mit beispielsweise einem Laser gebohrt. Größere Durchkontaktierungen werden bevorzugt gebohrt bzw. gefräst, wobei hiermit auch andere Geometrien (beispielsweise Langlöcher) herstellbar sind.
Ein Verfahren zur Erstellung einer chemiefreien (Galvanik-freien) Durchkontaktierung nach dem Stand der Technik stellt beispielsweise das Polymer-Through- Hole Verfahren dar, bei dem Silber- oder Kupferpasten mittels Vakuum oder Stiften durch bzw. in Löcher gebracht werden. Weitere Verfahren zur Herstellung einer Durchkontaktierung sind galvanisches Durchkontaktieren, Leitpaste, Nieten oder ein beidseitiges Verlöten.
Wesentlicher Nachteil bei den Verfahren nach dem Stand der Technik ist, dass diese bisher nicht für Mehrlagenleiterplatten mit integrierten (embedded) Dick- Kupferprofilen anwendbar sind, bei denen das Dick-Kupferprofil nicht elektrisch nicht mit der Durchkontaktierung verbunden werden soll. Insbesondere bei Kupferprofilen breiten mit Dicken von > 200 pm, insbesondere Dicken > 500pm und Kupferprofilbreiten von etwa 0,5 mm bis 12 mm ist ein Erstellen einer Durchkontaktierung mit dem Ätzverfahren nicht mehr möglich.
Ein weiterer Nachteil bei den erstellten Durchkontaktierungen nach dem Stand der Technik besteht darin, dass es im Bereich der Bohrung bei einer mehrlagigen Leiterplatte zu einer elektrischen Verbindung zwischen den einzelnen Kupferlagen kommt, da diese durch den Bohrvorgang freigelegt werden.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Erstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte so weiterzubilden, dass eine Durchkontaktierung auch bei Mehrlagenleiterplatten mit einem breiten Dick-Kupferprofil erstellt werden kann. Ferner soll eine nach dem Verfahren hergestellte Mehrlagen-Leiterplatte eine zuverlässige und betriebssichere Durchkontaktierung aufweisen ohne dass das Dick-Kupferprofil mit der Durchkontaktierung elektrisch verbunden ist.
Zur Lösung der gestellten Aufgabe ist die Erfindung durch die technische Lehre des Anspruches 1 gekennzeichnet.
Das erfindungsgemäße Verfahren zur Herstellung von Durchkontaktierung weist folgende Verfahrensschritte auf:
• Herstellen einer ersten Bohrung mit einem ersten Bohrdurchmesser durch die Mehrlagen-Leiterplatte mit Durchbohrung der ober- und unterseitigen Leiterbahn und des eingebetteten Kupferprofils;
• Füllen der ersten Bohrung mit einem isolierenden Füllmaterial; • Herstellen einer zweiten Bohrung koaxial zur ersten Bohrung mit einem zweiten, kleineren Bohrdurchmesser als der Bohrdurchmesser der ersten Bohrung;
• Auskleidung der Bohrungswand der zweiten Bohrung mit einem elektrisch leitfähigen Material und elektrische Kontaktierung der ober- und unterseitigen Leiterbahnen.
Bevorzugt erfolgt vor der galvanischen Durchkontaktierung noch eine sog. Bekeimung im Sinne einer geringen elektrischen Leitfähigkeit.
In einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Verfahrensschritte kann beispielsweise ein:
• Herstellen von Leiterbahnen oberhalb der Durchkontaktierungen;
• Prüfen der Leiterplatte;
• Vereinzeln der Leiterplatte
erfolgen.
Mit dem erfindungswesentlichen Verfahren ist es erstmals möglich durch ein relativ breites Kupferprofil, welches eine Breite zwischen 2 und 12mm hat, ein fremdes Potential hindurchzuführen.
Um solch ein fremdes Potential durch ein derartiges Kupferprofil durchführen zu können, ist ein mindestens zweimaliges Bohren in ein bereits gepluggtes Loch notwendig. Es wird ein Loch-im-Loch Verfahren durchgeführt.
Das erfindungsgemäße Verfahren hat unter anderen den Vorteil, dass durch das Füllmaterial im Bereich der Bohrung eine isolierende Schicht vorhanden ist, welche das durchgeführte Potential gegenüber weiteren Kupferbahnen, die im
Bereich der Mittellage der Leiterbahn angeordnet sind, isoliert.
Des Weiteren ist es mit dem erfindungsgemäßen Verfahren möglich, ein fremdes Potential durch eine Leiterplatte mit mindestens einem Kupferprofil durchzuführen. Der Erfindungsgegenstand der vorliegenden Erfindung ergibt sich nicht nur aus dem Gegenstand der einzelnen Patentansprüche, sondern auch aus der Kombination der einzelnen Patentansprüche untereinander.
Alle in den Unterlagen, einschließlich der Zusammenfassung offenbarten Angaben und Merkmale, insbesondere die in den Zeichnungen dargestellte räumliche Ausbildung, werden als erfindungswesentlich beansprucht, soweit sie einzeln oder in Kombination gegenüber dem Stand der Technik neu sind.
Im Folgenden wird die Erfindung anhand von mehrere Ausführungswege darstellenden Zeichnungen näher erläutert. Hierbei gehen aus den Zeichnungen und ihrer Beschreibung weitere erfindungswesentliche Merkmale und Vorteile der Erfindung hervor.
Es zeigen:
Figur 1A: Schematische Darstellung von Durchkontaktierungen nach dem
Stand der Technik
Figur 2: schematische Darstellung eines Pressvorganges
Figur 3: schematische Darstellung eines Bohrvorganges der gepluggten
Löcher im Kupferprofil
Figur 4: schematische Darstellung des Verfüllvorganges der Löcher im
Kupferprofil
Figur 5: schematische Darstellung des Bohrvorganges
Figur 6: schematische Darstellung des Verkupferungsvorgangs
Figur 7: Schematischer Querschnitt einer Mehrlagen-Leiterplatte mit einer
Durchkontaktierung Figur 8: Schematische Draufsicht eine Mehrlagen-Leiterplatte mit einer Durchkontaktierung
Figur 9a: Schematischer Querschnitt eine Mehrlagen-Leiterplatte mit einer
Durchkontaktierung durch zwei Dick-Kupferprofile ohne elektrische Kontaktierung
Figur 9b: Schematische Draufsicht eine Mehrlagen-Leiterplatte mit einer
Durchkontaktierung durch zwei Dick-Kupferprofile ohne elektrische Kontaktierung
Die Figur 1 zeigt eine Mehrlagen-Leiterplatte 1 mit verschiedenen Durchkontak- tierungen gemäß dem Stand der Technik. Die Leiterplatte 1 besteht aus einem üblichen Leiterplattenbasismaterial 6, welches beispielsweise FR-4 ist. Als Leiterplattenmaterial 6 ist ebenso FR-2, FR-3, FR-4-Low-Tg, CEM-1 CEM-x, PI, CE, Aramid oder andere Substratmaterialen möglich.
Die Leiterbahnstruktur 8, 8', 8" kann beispielsweise aus einer geätzten Kupferschicht bestehen, wobei die Kupferauflage bei einem ein- oder zweiseitigem Material üblicherweise 18 pm oder 35μιτι dick ist.
Gemäß der Figur 1 sind drei verschiedene Durchkontaktierungen 2, 3, 4 dargestellt. Erstreckt sich die Durchkontaktierung in vertikaler Richtung durch die gesamte Leiterplatte 1 , so wird dies als Durchgangsbohrung 2 (through hole) bezeichnet. Reicht die Durchkontaktierung nicht durch die ganze Leiterplatte 1 , sondern nur bis zu einer der Mittellagen 7 nennt man dies ein blind via 3. Ein Blind Via verbindet somit eine Außenlage mit einer oder mehreren Mittellagen 7 (Innenlagen). Befinden sich Durchkontaktierungen lediglich zwischen den Mittellagen 7, so heißen diese buried via 4. Ein Buried Via ist daher eine Durchkontaktierung zwischen mindestens zwei Innenlagen, die von den Außenlagen aus nicht sichtbar ist. Diese Technologie ermöglicht mehr Funktionalität auf geringer Leiterplattenfläche unterzubringen (Packungsdichte)
Um die Durchkontaktierung 2, 3 ist ein umlaufenden Kupferring angeordnet, welcher durch einen vorhergehende Verkupferungsprozess entstanden ist. Dieser Kupferring wird auch als Restring (eng. Annular Ring) bezeichnet.
Ein wesentlicher Nachteil bei der Durchkontaktierung 2, 3, 4 gemäß dem Stand der Technik ist, dass durch die Verkupferung 15 der gesamten Durchgangsbohrung 2 es im Bereich der Leiterbahnen 8 und des Kupferprofils 5 kommt. Diese Kontaktierung sollte daher vermieden werden.
Mit der Figur 2 wird schematisch der erfindungsgemäße Aufbau einer Leiterplatte 1 dargestellt. Bei der Ansicht gemäß der Figur 2 handelt es sich um einen Querschnitt durch das Profil einer mehrlagigen Leiterplatte 1. Im Verbund der Mehrlagen-Leiterplatte 1 ist mindestens ein Kupferprofil 5 eingebettet.
Auf der Oberfläche der Leiterplatte 1 ist mindestens eine Leiterbahnen 8 'und auf der Unterseite mindestens eine weitere Leiterbahn 8" angeordnet. Um die beiden Leiterbahnen 8', 8 "miteinander zu verbinden, muss mit einem Potential von der Oberseite auf die Unterseite durch das Profil der Leiterplatte 1 durch gefahren werden. Hierfür ist eine Durchkontaktierung 2 notwendig.
Die Figur 3 zeigt die Leiterplatte 1 der Figur 2, in welche bereits eine erste (Durchgangs-)Bohrung 9 mit einem relativ großen Lochdurchmesser 1 1 erstellt wurde. Die erste Bohrung 9 hat beispielsweise einen Lochdurchmesser von etwa 0,5 mm und erstreckt sich durch das gesamte Profil der Leiterplatte 1 . Selbstverständlich ist die vorliegende Erfindung nicht auf eine Durchgangsbohrung beschränkt. Alle erfindungsgemäßen Verfahrensschritte können ebenfalls bei einem blind via 3 oder buried via 4 angewendet werden.
Die Figur 4 zeigt die erste Bohrung 9, welche mit einem isolierenden Füllmaterial 12 ausgefüllt ist. Das Füllmaterial 12 besteht beispielsweise aus z.B. Kunststoff, Metall oder Lot und füllt bevorzugt die gesamte erste Bohrung 9 aus. Anhand der Figur 5 wird der nächste Verfahrensschritt gezeigt. Nach dem Füllen der ersten Bohrung 9 mit dem isolierenden Füllmaterial 12 findet im koaxialen Bereich der ersten Bohrung 9 ein weiterer, zweiter Bohrvorgang statt, mit welchem eine zweite Bohrung 14 mit einem Lochdurchmesser 13 hergestellt wird. Beide Bohrungen 9 und 14 weisen hierbei bevorzug die gleiche Mittellinie 10 auf. Es ist jedoch auch möglich, dass z.B. die Bohrung 14 außerhalb der Mittellinie 10 der Bohrung 9 angeordnet ist.
Wichtig ist, dass der zweite Lochdurchmesser 13 der zweiten Bohrung 14 kleiner ist, als der erste Lochdurchmesser 1 1 der ersten Bohrung 9. In einer bevorzugten Ausführungsform ist der zweite Lochdurchmesser 13 um zumindest 1 /10 kleiner als der erste Lochdurchmesser 1 1 .
Folgende Lochdurchmesser 1 1 und 13 sind beispielsweise möglich:
• 0,5 mm für den ersten Lochdurchmesser 11 und 0,3 mm für den zweiten Lochdurchmesser 13;
• 0,4 mm für den ersten Lochdurchmesser 11 und 0,2 mm für den zweiten Lochdurchmesser 13;
• 0,6 mm für den ersten Lochdurchmesser 11 und 0,4 mm für den zweiten Lochdurchmesser 13.
Die Verhältnisse der beiden Durchmesser 1 1 , 13 der ersten und zweiten Bohrungen 9, 14 werden bevorzugt so gewählt, dass stets im Bereich der Durchgangsbohrung 2 ein Randbereich 18 des isolierenden Füllmaterials 12 stehen bleibt. Der Randbereich 18 dient somit als isolierende Schicht, welche sich durch das gesamte Profil der Leiterplatte 1 erstreckt.
Figur 6 zeigt die Auskleidung der Bohrungswand der zweiten Bohrung 14 mit einem elektrisch leitfähigen Material 15. Zur Anbringung des leitfähigen Materials kann beispielsweise ein galvanischer Verkupferungsprozess durchgeführt werden, mit welchem eine Kupferschicht im Bereich der Durchkontaktierung 2 bzw. der Bohrung 14 angebracht wird. In einer weiteren bevorzugten Ausführungsform kann als leitfähiges Material 15 beispielsweise eine Hülse oder ein Stecker in die Durchkontaktierung 2 eingesetzt werden.
Gemäß der Figur 7 ist die Mehrlagen-Leiterplatte 1 dargestellt, bei welcher die Durchkontaktierung 2 mit einem Füllmaterial 16 verschlossen ist. Hierbei kann es sich beispielsweise um eine Hole-in-Pad-Technologie handeln, bei welcher ein nachträgliches Verschließen der Bohrungen stattfindet, um ein direktes Bestücken und Löten an diesen Stellen zu ermöglichen. Das nachträgliche Verschließen der Via-Bohrungen ist mit einem Füllmaterial 16 wie z.B. einem gepluggten Via oder einem kupfergefüllten Via möglich.
Mit der Figur 8 wird die fertige Mehrlagen-Leiterplatte 1 mit der Durchkontaktierung 2 in der Draufsicht gezeigt. Die kreisrunde Durchkontaktierung 2 weist, ausgehend von Außenrand des ersten Bohrdurchmessers 1 1 , zuerst einen Ring aus dem isolierenden Füllmaterial 12 und im Anschluss daran das Füllmaterial 16 auf.
Als Ergebnis der oben genannten Verfahrensschritte erhält man ein Loch im Loch mit einem integrierten Dickkupfer-Profil.
Die Art der Doppeldurchkontaktierung ist speziell bei der Verwendung von mehreren oder großflächigeren Dickkupfer-Elementen interessant. Die Anwendung wird daher bevorzugt bei Leiterplatten, als auch bei Dickkupfer- Einlegeteilen bzw. bei zwei übereinander angeordneten Dickkupfer-Elementen angewendet.
Des Weiteren sind Kontaktierungsbohrungen und zusätzliche Wärmeleitbohrungen (Thermo-Vias) in der Mehrlagen-Leiterplatte 1 möglich. So können in einem bevorzugten Ausführungsbeispiel eine Anzahl von wärmeabgebenden Bauteilen, wie z.B. LEDs auf der Leiterplatte 1 angeordnet sein, wobei die Wärmeabfuhr u.a. über das Dickkupfer-Profil realisiert wird. Gemäß der Figur 9.a ist die Mehrlagen-Leiterplatte 1 schematisch im Schnittdargestellt, wobei die Durchkontaktierung mittels leitfähigem Material 15 durch zwei Dick-Kupferprofile 5 ohne elektrische Kontaktierung erfolgt. Die Durchführung erfolgt durch das isolierende Füllmaterial 12, um beispielsweise eine obere Leiterbahn 8' und eine untere Leiterbahn 8" elektrisch miteinander zu verbinden.
In dieser speziellen Ausführungsform wird vor der Herstellung der inneren Durchkontaktierung 15, noch eine äußere Durchkontaktierung 15 zur elektrischen Verbindung der Dickkupferprofile 5 hergestellt.
In der Figur 9b ist die Draufsicht auf die Mehrlagen-Leiterplatte 1 gemäß Figur 9a dargestellt, wobei bei dieser Ausführungsform kein leitfähiges Füllmaterial 16 gezeigt wird, welches jedoch üblichlicherweise zum Verschließen des Loches verwendet wird.
Zeichnungslegende
Mehrlagen-Leiterplatte
Durchgangsbohrung / Durchkontaktierung blind via
buried via
Kupferprofil
Leiterplattenmaterial
Mittellage
Leiterbahn, 8' Leiterbahn oben, 8" Leiterbahn unten
Bohrung groß
Mittellinie
Lochdurchmesser groß
Isolierendes Füllmaterial
Lochdurchmesser klein
Bohrung klein
Leitfähiges Material
Leitfähiges Füllmaterial
Randbereich

Claims

Patentansprüche
1 . Verfahren zur Herstellung einer Durchkontaktierung (2) zwischen ober- und unterseitig angeordneten Leiterbahnen (8, 8', 8") bei einer Mehrlagen- Leiterplatte (1 ), welche aus einem Leiterplattenmaterial (6) und mindestens einem in den Verbund der Mehrlagen-Leiterplatte eingebetteten Kupferprofil (5) besteht, wobei die Durchkontaktierung (2) durch folgende Verfahrensschritte hergestellt wird:
• Herstellen einer ersten Bohrung (9) mit einem ersten Bohrdurchmesser (1 1 ) durch die Mehrlagen-Leiterplatte (1 ) mit Durchbohrung der ober- und unterseitigen Leiterbahn (8, 8', 8") und des eingebetteten Kupferprofils (5);
• Füllen der ersten Bohrung (9) mit einem isolierenden Füllmaterial (12);
• Herstellen einer zweiten Bohrung (14) koaxial zur ersten Bohrung (9) mit einem zweiten, kleineren Bohrdurchmesser (13) als der Bohrdurchmesser (1 1 ) der ersten Bohrung (9);
• Auskleidung der Bohrungswand der zweiten Bohrung (14) mit einem elektrisch leitfähigen Material (15).
2. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass der Lochdurchmesser (13) der zweiten Bohrung (14) derart kleiner als der Lochdurchmesser (1 1 ) der ersten Bohrung (9) gewählt wird, dass eine elektrische Isolation zwischen dem elektrisch leitfähigen Material (15) und dem Dickkupferprofil (5) und allfälligen Leiterbahnen (8) gewährleistet ist.
3. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Lochdurchmesser (13) der zweiten Bohrung (14) um 1/10 kleiner ist als der Lochdurchmesser (1 1 ) der ersten Bohrung (9).
4. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass der Lochdurchmesser (1 1 ) der ersten Bohrung (9) etwa 0,5 mm und Lochdurchmesser (13) der zweiten Bohrung (14) etwa 0,3mm ist.
5. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass der Lochdurchmesser (1 1) der ersten Bohrung (9) etwa 0,6 mm und Lochdurchmesser (13) der zweiten Bohrung (14) etwa 0,4mm ist.
6. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Füllmaterial (12) für die Bohrung (9) aus einem isolierenden Material besteht.
7. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Kupferprofil (5) zumindest eine Breite größer als 500 prn aufweist und eine Dicke von größer als 200 pm, insbesondere größer 500 pm.
8. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass im Bereich der Durchkon- taktierung (2) ein Randbereich (18) aus dem Füllmaterial (12) vorhanden ist, welcher einen Abstand zwischen dem ersten Lochdurchmesser (1 ) und dem zweiten Lochdurchmesser (13) sicherstellt.
9. Mehrlagen-Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zur Auskleidung der Bohrungswand der zweiten Bohrung (14) eine Hülse oder ein Stecker aus einem leitfähigen Material (15) einsetzbar sind.
10. Verfahren zur Herstellung einer Durchkontaktierung (2) einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass im Anschluss an die Auskleidung der Bohrungswand der zweiten Bohrung (14) mit einem elektrisch leitfähigen Material (15) ein Verschließen der Bohrung (14) mit einem weiteren Füllmaterial (16) stattfindet.
EP16706131.6A 2015-02-12 2016-02-06 Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte Withdrawn EP3257335A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015001652.0A DE102015001652A1 (de) 2015-02-12 2015-02-12 Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
PCT/EP2016/000210 WO2016128127A1 (de) 2015-02-12 2016-02-06 Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte

Publications (1)

Publication Number Publication Date
EP3257335A1 true EP3257335A1 (de) 2017-12-20

Family

ID=55411343

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16706131.6A Withdrawn EP3257335A1 (de) 2015-02-12 2016-02-06 Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte

Country Status (3)

Country Link
EP (1) EP3257335A1 (de)
DE (1) DE102015001652A1 (de)
WO (1) WO2016128127A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104262A1 (de) * 2018-02-26 2019-08-29 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zur herstellung eines hochfrequenz-steckverbinders sowie zugehörige vorrichtung
CN112040672B (zh) * 2020-07-30 2024-05-07 生益电子股份有限公司 一种印制电路板及其制备方法
CN112867286B (zh) * 2020-12-28 2023-09-08 珠海市深联电路有限公司 一种嵌入大铜板背板的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208068A (en) * 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
DE10332579A1 (de) * 2003-07-17 2004-11-25 Siemens Ag Leiterplatte
ITTV20060030A1 (it) * 2006-03-10 2007-09-11 Elettrolab Srl Un dispositivo elettronico per l'illuminazione d'ambiente.
DE102011101805B4 (de) * 2011-05-17 2016-08-25 Fela Holding Gmbh Schaltungsträger
KR101388849B1 (ko) * 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2016128127A1 *

Also Published As

Publication number Publication date
DE102015001652A1 (de) 2016-08-18
WO2016128127A1 (de) 2016-08-18

Similar Documents

Publication Publication Date Title
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE112011101132T5 (de) Verbessertes Rückbohren von mehrlagigen Schaltkreisplatinen
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE69934814T2 (de) Nichtzirkuläre mikro-bohrung
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE3514093A1 (de) Verfahren zum verschliessen von in einer leiterplatte vorgesehenen bohrungen
EP3257335A1 (de) Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
DE102017113721A1 (de) Platine mit einem Dicke-Wand-Durchgang und Verfahren zur Herstellung derselben
DE19650492A1 (de) Mehrschichtige Leiterplatte mit Anschlüssen zur Plattierung
DE102007033297B4 (de) Vorrichtung zum Kontaktieren eines Hochstrombolzens mit einer Leiterplatte
DE3810486C2 (de)
WO2018073128A1 (de) Leiterplatte
DE102017202329A1 (de) Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
EP0183936A1 (de) Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen
DE1926590A1 (de) Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
EP1741322B1 (de) Verfahren zur herstellung von leiterplatten und/oder entsprechenden konstrukten
DE102016211995A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
WO2019068826A1 (de) Leiterplatte und verfahren zur verarbeitung einer leiterplatte

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20170905

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20180901