CN112805829A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112805829A
CN112805829A CN201980066078.4A CN201980066078A CN112805829A CN 112805829 A CN112805829 A CN 112805829A CN 201980066078 A CN201980066078 A CN 201980066078A CN 112805829 A CN112805829 A CN 112805829A
Authority
CN
China
Prior art keywords
switching element
semiconductor device
conductive member
terminal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980066078.4A
Other languages
English (en)
Other versions
CN112805829B (zh
Inventor
山口敦司
坂入宽之
大塚拓一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN112805829A publication Critical patent/CN112805829A/zh
Application granted granted Critical
Publication of CN112805829B publication Critical patent/CN112805829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

半导体装置(A1)具备：第一端子(201A)和第二端子(201B)；具有第一栅极电极(12A)、第一源极电极(13A)和第一漏极电极(14A)的第一开关元件(1A)；具有第二栅极电极(12B)、第二源极电极(13B)和第二漏极电极(14B)的第二开关元件(1B)。在第一端子(201A)和第二端子(201B)之间串联连接有第一开关元件(1A)和第二开关元件(1B)。半导体装置(A1)具备在第一端子(201A)和第二端子(201B)之间与第一开关元件(1A)和第二开关元件(1B)并联连接的第一电容器(3A)。第一开关元件(1A)和第二开关元件(1B)在x方向上排列。第一电容器(3A)在z方向视角下与第一开关元件(1A)和第二开关元件(1B)的至少其一重叠。采用这种结构能够抑制浪涌电压。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
当前应用有多种具备高压侧的开关元件和低压侧的开关元件的半导体装置。专利文献1公开了一例现有的半导体装置。该半导体装置在输入侧的两个端子之间串联连接有高压侧的开关元件和低压侧的开关元件。
现有技术文献
专利文献
专利文献1:日本特开2015－154591号公报
发明内容
发明所要解决的课题
在使用这种半导体装置时，通常在输入侧的两个端子之间连接电容器。就该电容器与半导体装置的连接路径的电感成分而言，存在开关速度越高就会产生越高的浪涌电压的问题。
本公开基于上述情况而做出，其课题在于，提供一种能够抑制浪涌电压的半导体装置。
用于解决课题的方案
本公开所提供的半导体装置具备：第一端子和第二端子；第一开关元件，其具有第一栅极电极、第一源极电极和第一漏极电极；以及第二开关元件，其具有第二栅极电极、第二源极电极和第二漏极电极，在所述第一端子和所述第二端子之间串联连接有所述第一开关元件和所述第二开关元件，其中，具备第一电容器，该第一电容器在所述第一端子和所述第二端子之间与所述第一开关元件和所述第二开关元件并联连接，在第一方向上排列所述第一开关元件和所述第二开关元件，所述第一电容器在与所述第一方向呈直角的第二方向视角下，与所述第一开关元件和所述第二开关元件的至少任一个重叠。
发明的效果
根据本公开，能够抑制浪涌电压。
本公开的其它特征和优点可以通过参照附图进行的以下详细说明而明了。
附图说明
图1是表示本公开的第一实施方式的半导体装置的立体图。
图2是表示本公开的第一实施方式的半导体装置的俯视图。
图3是表示本公开的第一实施方式的半导体装置的仰视图。
图4是表示本公开的第一实施方式的半导体装置的仰视图。
图5是表示本公开的第一实施方式的半导体装置的正视图。
图6是表示本公开的第一实施方式的半导体装置的侧视图。
图7是沿着图2的VII－VII线的剖视图。
图8是沿着图2的VIII－VIII线的剖视图。
图9是沿着图2的IX－IX线的剖视图。
图10是沿着图2的X－X线的剖视图。
图11是沿着图2的XI－XI线的剖视图。
图12是沿着图2的XII－XII线的剖视图。
图13是示意地表示本公开的第一实施方式的半导体装置的开关元件的一例的剖视图。
图14是表示本公开的第一实施方式的半导体装置的电路图。
图15是表示本公开的第一实施方式的半导体装置的变形例的俯视图。
具体实施方式
以下参照附图对本公开的优选实施方式具体地进行说明。
本公开中的“第一”、“第二”、“第三”等用语仅用作标签，而不是设定对象物的排序。
图1～图14示出了本公开的第一实施方式的半导体装置。本实施方式的半导体装置A1具备：第一开关元件1A、第二开关元件1B、多个导线2、第一电容器3A、第二电容器3B、第三电容器3C、集成电路元件4和树脂部5。
图1是表示半导体装置A1的立体图。图2是表示半导体装置A1的俯视图。图3是表示半导体装置A1的仰视图。图4是表示半导体装置A1的仰视图。图5是表示半导体装置A1的正视图。图6是表示半导体装置A1的侧视图。图7是沿着图2的VII－VII线的剖视图。图8是沿着图2的VIII－VIII线的剖视图。图9是沿着图2的IX－IX线的剖视图。图10是沿着图2的X－X线的剖视图。图11是沿着图2的XI－XI线的剖视图。图12是沿着图2的XII－XII线的剖视图。图13是示意地表示半导体装置A1的开关元件的一例的剖视图。图14是表示半导体装置A1的电路图。在这些图中，y方向相当于本公开的第一方向。z方向相当于本公开的第二方向。x方向相当于本公开的第三方向。
第一开关元件1A是半导体装置A1的高压侧的开关元件。本实施方式的第一开关元件1A具备：第一元件主体11A、第一栅极电极12A、第一源极电极13A和第一漏极电极14A。第一开关元件1A的种类没有特别限定。图13示意地示出了本例的第一开关元件1A。第一元件主体11A例如是层叠有Si基板101、缓冲层102、GaN层103、AlGaN层104的结构。在AlGaN层104上层叠有绝缘层105，且配置有第一栅极电极12A、第一源极电极13A和第一漏极电极14A。这种第一开关元件1A是所谓的横型的功率器件，其在第一元件主体11A的单面侧配置有第一栅极电极12A、第一源极电极13A和第一漏极电极14A。另外，有时将第一元件主体11A具有GaN层103的横型的功率器件称为GaN－HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。就作为GaN－HEMT构成的第一开关元件1A而言，其适于电流切换动作的高速化、即适于高速响应性的提高。
如图2所示，第一栅极电极12A在z方向视角下，在第一元件主体11A的y方向的另一侧(图2的图中下侧)，配置于x方向的一侧(图2的图中左侧)。第一源极电极13A相对于第一栅极电极12A而言配置于x方向另一侧(图2的图中右侧)，且在x方向视角下与第一栅极电极12A重叠。第一漏极电极14A相对于第一栅极电极12A和第一源极电极13A而言，配置于y方向的一侧(图中上侧)，且在y方向视角下与第一栅极电极12A和第一源极电极13A重叠。
第二开关元件1B是半导体装置A1的低压侧的开关元件。本实施方式的第二开关元件1B具备：第二元件主体11B、第二栅极电极12B、第二源极电极13B和第二漏极电极14B。第二开关元件1B的种类没有特别限定。图13示意地示出了本例的第二开关元件1B，且为与第一开关元件1A同样的结构。这种第二开关元件1B是所谓的横型的功率器件，其在第二元件主体11B的单面侧配置有：第二栅极电极12B、第二源极电极13B和第二漏极电极14B。另外，有时将第二元件主体11B具有GaN层103的横型的功率器件称为GaN－HEMT(High ElectronMobility Transistor：高电子迁移率晶体管)。就作为GaN－HEMT构成的第二开关元件1B而言，其适于电流切换动作的高速化、即适于高速响应性的提高。
如图2所示，第二栅极电极12B在z方向视角下，在第二元件主体11B的y方向的另一侧(图2的图中下侧)，配置于x方向的一侧(图2的图中左侧)。第二源极电极13B相对于第二栅极电极12B而言配置于x方向另一侧(图2的图中右侧)，且在x方向视角下与第二栅极电极12B重叠。第二漏极电极14B相对于第二栅极电极12B和第二源极电极13B而言，配置于y方向的一侧(图中上侧)，且在y方向视角下与第二栅极电极12B和第二源极电极13B重叠。
多个导线2对第一开关元件1A和第二开关元件1B进行支撑，并且构成了通向第一开关元件1A和第二开关元件1B的导通路径。多个导线2例如由Cu、Ni、Fe等和它们的合金的任一种形成。另外，可以在导线2的表面的预定部位设置镀层。如图1～图3所示，在本实施方式中，多个导线2包含：第一导线2A、第二导线2B、第三导线2C、第四导线2D、第五导线2E、多个第六导线2F和多个第七导线2G。
第一导线2A是本公开的第一导通部件的一例。在本实施方式中，第一导线2A具有：第一部21A、第二部22A和第三部23A。第一部21A、第二部22A和第三部23A可以彼此一体地形成，也可以由彼此接合的独立部件构成。在图10中示出了第一部21A、第二部22A和第三部23A由彼此接合的独立部件构成的例子。
如图7所示，第一部21A是与第一开关元件1A的第一漏极电极14A导通接合的部位。在图示例中，第一部21A通过导电性接合材料19与第一漏极电极14A导通接合。在图示例中，在第一漏极电极14A形成有由Au等构成的凸垫。导电性接合材料19例如是各向异性导电接合材料，使凸垫与第一部21A导通。此外，也可以是不使用凸垫的导通接合方式。此时，导电性接合材料19也可以采用Ag膏等。第一部21A与第一漏极电极14A对置，且在z方向上位于第一漏极电极14A的一侧(图中下侧)。第一部21A的形状没有特别限定，在图示例中如图3所示那样在z方向视角下大致呈矩形状。
第一部21A的一部分从树脂部5的第二面52露出。该部位构成了第一端子201A。第一端子201A是供半导体装置A1控制的电流输入的端子，例如被称为VDD端子。在图示例中，第一端子201A是第一部21A中的相对于周边部位而言较厚的部位的一面。这种第一部21A例如可以通过蚀刻来形成。第一端子201A的形状没有特别限定，在图示例中，如图3和图4所示那样呈矩形状。此外，构成第一端子201A的具体结构不限于使第一部21A的一部分较厚的结构。作为构成第一端子201A的其它结构例，例如也可以是通过使第一部21A的一部分折弯，从而使构成第一端子201A的部位位于比其它部位靠z方向一侧(图7的图中下侧)的结构。
第二部22A在z方向上相对于第一开关元件1A配置于与第一部21A相反侧的图6和图7的z方向另一侧(上侧)。第二部22A与第一电容器3A导通接合。在图示例中，第二部22A通过导电性接合材料39与第一电容器3A导通接合。导电性接合材料39例如是焊料。第二部22A在z方向视角下与第一部21A重叠。第二部22A在z方向视角下与第一开关元件1A的第一源极电极13A和第一漏极电极14A重叠。第二部22A的形状没有特别限定，在图示例中如图2所示那样呈矩形状。在图示例中，第二部22A的x方向尺寸比第一部21A的x方向尺寸小。另外，第二部22A的y方向尺寸比第一部21A的y方向尺寸大。
如图6和图10所示，第三部23A在y方向上相对于第一开关元件1A配置于与第二开关元件1B相反侧。第三部23A在z方向上配置于第一部21A和第二部22A之间，并将第一部21A与第二部22A连结。如图2和图3所示，第三部23A整体在z方向视角下与第一部21A和第二部22A重叠。
第二导线2B是本公开的第二导通部件的一例。在本实施方式中，第二导线2B具有：第一部21B、第二部22B、第三部23B和第四部24B。第一部21B、第二部22B、第三部23B和第四部24B可以彼此一体地形成，也可以由彼此接合的独立部件构成。在图10中，是第一部21B、第二部22B和第三部23B由彼此接合的独立部件构成的例子。另外，在图示例中，第一部21B与第四部24B彼此一体地形成。
如图9所示，第一部21B是与第二开关元件1B的第二源极电极13B导通接合的部位。在图示例中，第一部21B通过导电性接合材料19与第二源极电极13B导通接合。在图示例中，在第二源极电极13B形成有由Au等构成的凸垫。导电性接合材料19例如是各向异性导电接合材料，使凸垫与第一部21B导通。此外，也可以是不使用凸垫的导通接合方式。此时，导电性接合材料19也可以采用Ag膏等。第一部21B与第二源极电极13B对置，且在z方向上位于第二源极电极13B的一侧(图中下侧)。第一部21B的形状没有特别限定，在图示例中如图3所示那样呈如下形状，即，该形状具有：在z方向视角下与第二源极电极13B重叠的大致矩形状部分、和在z方向视角下从第二开关元件1B沿y方向延伸的大致矩形状部分。
第一部21B的一部分从树脂部5的第二面52露出。该部位构成了第二端子201B。第二端子201B例如是与VDD端子对应的接地端子。在图示例中，第二端子201B是第一部21B中的相对于周边部位而言较厚的部位的一面。这种第一部21B例如可以通过蚀刻来形成。第二端子201B的形状没有特别限定，在图示例中如图3和图4所示那样呈矩形状。此外，构成第二端子201B的具体的结构不限于使第一部21A的一部分较厚的结构。作为构成第二端子201B的其它结构例，例如也可以是通过使第一部21B的一部分折弯，从而使构成第二端子201B的部位位于比其它部位靠z方向一侧(图10的图中下侧)的结构。
第二部22B在z方向上相对于第二开关元件1B配置于与第一部21B相反侧的图6的z方向另一侧(上侧)。第二部22B与第一电容器3A导通接合。在图示例中，第二部22B通过导电性接合材料39与第一电容器3A导通接合。第二部22B在z方向视角下与第一部21B重叠。第二部22B在z方向视角下与第二开关元件1B的第一源极电极13A和第一漏极电极14A重叠。第二部22B的形状没有特别限定，在图示例中如图2所示那样呈矩形状。在图示例中，第二部22B的x方向尺寸比第一部21B的x方向尺寸小。另外，第二部22B的y方向尺寸比第二部22A的y方向尺寸大。
如图6和图10所示，第三部23B在y方向上相对于第二开关元件1B配置于与第一开关元件1A相反侧。第三部23B在z方向上配置于第一部21B和第二部22B之间，将第一部21B与第二部22B连结。如图2和图3所示，第三部23B整体在z方向视角下与第一部21B和第二部22B重叠。
第四部24B从第一部21B向x方向一侧(图2的图中左侧)延伸。第四部24B的形状没有特别限定，在图示例中呈以x方向为长度方向的长矩形状。第四部24B与集成电路元件4导通接合。如图12所示，在图示例中，第四部24B通过导电性接合材料49与集成电路元件4导通接合。导电性接合材料49例如是焊料。
第三导线2C是本公开的第三导电部件的一例。本实施方式的第三导线2C具有：第一部21C、第二部22C和第三部23C。第三导线2C在y方向上配置于第一导线2A的第一部21A和第二导线2B的第一部21B之间。
第一部21C是与第一开关元件1A的第一源极电极13A导通接合的部位。如图10所示，第一部21C例如通过导电性接合材料19与第一源极电极13A导通接合。在图示例中，在第一源极电极13A形成有由Au等构成的凸垫。导电性接合材料19例如是各向异性导电接合材料，使凸垫与第一部21C导通。此外，也可以是不使用凸垫的导通接合方式。此时，导电性接合材料19也可以采用Ag膏等。第一部21C的形状没有特别限定，在图示例中，在z方向视角下呈矩形状。第一部21C在z方向视角下与第一源极电极13A重叠。
第二部22C是与第二开关元件1B的第二漏极电极14B导通接合的部位。如图10所示，第二部22C例如通过导电性接合材料19与第二漏极电极14B导通接合。在图示例中，在第二漏极电极14B形成有由Au等构成的凸垫。导电性接合材料19例如是各向异性导电接合材料，使凸垫与第二部22C导通。此外，也可以是不使用凸垫的导通接合方式。此时，导电性接合材料19也可以采用Ag膏等。第二部22C的形状没有特别限定，在图示例中是在z方向视角下沿x方向较长地延伸的长矩形状。第二部22C的x方向尺寸比第一部21C的x方向尺寸大。
第三部23C从第一部21C向x方向的一侧(图2和图3的图中左侧)延伸。第三部23C与集成电路元件4导通接合。在图示例中，第三部23C通过导电性接合材料49与集成电路元件4导通接合。第三部23C的形状没有特别限定，在图示例中是以x方向为长度方向的长矩形状。
第一部21C和第二部22C的一部分从树脂部5的第二面52露出。该部位构成了第三端子201C。第三端子201C是来自半导体装置A1的输出端子。在图示例中，第三端子201C是第一部21C和第二部22C中的相对于周边部位而言较厚的部位的一面。这种第一部21C和第二部22C例如可以通过蚀刻来形成。第三端子201C的形状没有特别限定，在图示例中如图3和图4所示那样呈矩形状。另外，第三端子201C在y方向上配置于第一端子201A和第二端子201B之间。此外，构成第三端子201C的具体的结构不限于使第一部21C和第二部22C的一部分较厚的结构。作为构成第三端子201C的其它结构例，例如也可以是通过使第一部21C和第二部22C的一部分折弯，从而使构成第三端子201C的部位位于比其它部位靠z方向一侧(图10的图中下侧)的结构。
第四导线2D是本公开的第四导电部件的一例。如图11所示，第四导线2D与第一开关元件1A的第一栅极电极12A导通接合。在图示例中，第四导线2D通过导电性接合材料19与第一栅极电极12A导通接合。在图示例中，在第一栅极电极12A形成有由Au等构成的凸垫。导电性接合材料19例如是各向异性导电接合材料，使凸垫与第四导线2D导通。此外，也可以是不使用凸垫的导通接合方式。此时，导电性接合材料19也可以采用Ag膏等。另外，第四导线2D如图12所示那样与集成电路元件4导通接合。在图示例中，第四导线2D通过导电性接合材料49与集成电路元件4导通接合。第四导线2D的形状没有特别限定，如图2和图3所示，在图示例中是以x方向为长度方向的长矩形状。在图示例中，第四导线2D在y方向上配置于第一导线2A的第一部21A和第三导线2C的第三部23C之间。第四导线2D中的在z方向上位于与第一栅极电极12A相反侧的面全部被树脂部5覆盖。
第五导线2E是本公开的第五导电部件的一例。如图11所示，第五导线2E与第二开关元件1B的第二栅极电极12B导通接合。在图示例中，第五导线2E通过导电性接合材料19与第一栅极电极12A导通接合。在图示例中，在第二栅极电极12B形成有由Au等构成的凸垫。导电性接合材料19例如是各向异性导电接合材料，使凸垫与第五导线2E导通。此外，也可以是不使用凸垫的导通接合方式。此时，导电性接合材料19也可以采用Ag膏等。另外，第五导线2E如图12所示那样与集成电路元件4导通接合。在图示例中，第五导线2E通过导电性接合材料49与集成电路元件4导通接合。第五导线2E的形状没有特别限定，如图2和图3所示，在图示例中是以x方向为长度方向的长矩形状。在图示例中，第五导线2E在y方向上配置于第二导线2B的第一部21B和第三导线2C的第二部22C之间。
多个第六导线2F与集成电路元件4和第二电容器3B或者第三电容器3C连接。在本实施方式中，多个第六导线2F包括第六导线2Fa、2Fb、2Fc、2Fd。
如图2所示，第六导线2Fa具有第一部21Fa和第二部22Fa。第一部21Fa在集成电路元件4的y方向的一侧部分例如通过导电性接合材料49导通接合。另外，第一部21Fa通过导电性接合材料39与第二电容器3B导通接合。第一部21Fa的形状没有特别限定，在图示例中是以y方向为长度方向的长矩形状。
第二部22Fa可以由与第一部21Fa导通接合的独立部件构成，也可以与第一部21Fa一体地形成。第二部22Fa相对于第一部21Fa配置于z方向一侧。另外，第二部22Fa相对于第一部21Fa向x方向一侧延伸。第二部22Fa的形状没有特别限定，在图示例中是以x方向为长度方向的长矩形状。
如图3和图4所示，第二部22Fa的一部分从树脂部5的第二面52露出。该部位构成了端子201Fa。端子201Fa例如是用于构成包含第二电容器3B的自举电路的端子。在图示例中，端子201Fa是第二部22Fa的朝向z方向一侧的一面。
第六导线2Fb例如通过导电性接合材料49与集成电路元件4的y方向的一侧部分导通接合。另外，第六导线2Fb通过导电性接合材料39与第二电容器3B导通接合。第六导线2Fb的形状没有特别限定，在图示例中是以y方向为长度方向的长矩形状。另外，第六导线2Fb中的在z方向上位于与第二电容器3B相反侧的面全部被树脂部5覆盖。
如图2所示，第六导线2Fc具有第一部21Fc和第二部22Fc。第一部21Fc例如通过导电性接合材料49与集成电路元件4的y方向的另一侧部分导通接合。另外，第一部21Fc通过导电性接合材料39与第三电容器3C导通接合。第一部21Fc的形状没有特别限定，在图示例中是以y方向为长度方向的长矩形状。
第二部22Fc可以由与第一部21Fc导通接合的独立部件构成，也可以与第一部21Fc一体地形成。第二部22Fc相对于第一部21Fc配置于z方向一侧。另外，第二部22Fc相对于第一部21Fc向x方向一侧延伸。第二部22Fc的形状没有特别限定，在图示例中是以x方向为长度方向的长矩形状。
如图3和图4所示，第二部22Fc的一部分从树脂部5的第二面52露出。该部位构成了端子201Fc。端子201Fc例如是集成电路元件4的驱动电流的输入端子。在图示例中，端子201Fc是第二部22Fc中的朝向z方向一侧的一面。
如图2所示，第六导线2Fd具有：第一部21Fd、第二部22Fd和第三部23Fd。第一部21Fd与第一部21Fc并列地例如通过导电性接合材料49与集成电路元件4的y方向的另一侧部分导通接合。另外，第一部21Fd通过导电性接合材料39与第三电容器3C导通接合。第一部21Fd的形状没有特别限定，在图示例中是以y方向为长度方向的长矩形状。
第二部22Fd可以由与第一部21Fd导通接合的独立部件构成，也可以与第一部21Fd一体地形成。第二部22Fd相对于第一部21Fd向x方向另一侧延伸。第二部22Fd的形状没有特别限定，在图示例中是以x方向为长度方向的长矩形状。
如图3和图4所示，第二部22Fd的一部分从树脂部5的第二面52露出。该部位构成了端子201Fd。端子201Fd例如是与集成电路元件4的驱动电流的输入端子对应的接地端子。在图示例中，端子201Fd是第二部22Fd中的相对于周边部位而言较厚的部位的一面。这种第二部22Fd例如可以通过蚀刻来形成。端子201Fd的形状没有特别限定，在图示例中是如图3和图4所示那样以y方向为长度方向的长矩形状。此外，构成端子201Fd的具体的结构不限于使第二部22Fd的一部分较厚的结构。作为构成端子201Fd的其它结构例，例如也可以是通过使第二部22Fd的一部分折弯，从而使构成端子201Fd的部位位于比其它部位靠z方向一侧(图10的图中下侧)的结构。
第三部23Fd与第二部22Fd并列地例如通过导电性接合材料49与集成电路元件4的y方向的另一侧部分导通接合。另外，第三部23Fd从第二部22Fd的x方向另一侧端沿y方向延伸。第三部23Fd的形状没有特别限定，在图示例中是以y方向为长度方向的长矩形状。
多个第七导线2G与集成电路元件4连接。在本实施方式中，多个第七导线2G包含第七导线2Ga、2Gb。
第七导线2Ga与集成电路元件4的x方向一侧部分(图8的图中左方侧部分)的z方向的一侧部分(图8的图中下侧部分)导通接合。第七导线2Ga的形状没有特别限定，在图示例中是如图2和图3所示那样以x方向为长度方向的长矩形状。另外，第七导线2Ga的朝向z方向一侧(图8的图中下侧)的一面从树脂部5的第二面52露出且构成端子201Ga。端子201Ga例如是集成电路元件4的控制端子。
第七导线2Gb与第七导线2Ga并列地与集成电路元件4的x方向一侧部分(图8的图中左方侧部分)的z方向的一侧部分(图8的图中下侧部分)导通接合。第七导线2Gb的形状没有特别限定，在图示例中是如图2和图3所示那样以x方向为长度方向的长矩形状。另外，第七导线2Gb的朝向z方向一侧(图8的图中下侧)的一面从树脂部5的第二面52露出且构成端子201Gb。端子201Gb例如是集成电路元件4的控制端子。
第一电容器3A在第一端子201A和第二端子201B之间与第一开关元件1A和第二开关元件1B并联连接。第一电容器3A用于抑制向第一开关元件1A和第二开关元件1B输入的电流的变动、防止噪声。
如图2所示，第一电容器3A在z方向视角下与第一开关元件1A和第二开关元件1B的至少其一重叠，在图示例中与第一开关元件1A和第二开关元件1B双方重叠。另外，在本例中，第一电容器3A与第一开关元件1A的第一源极电极13A、第二开关元件1B的第二漏极电极14B在z方向视角下重叠。第一电容器3A与第一导线2A的第二部22A、第二导线2B的第二部22B通过导电性接合材料39导通接合。
集成电路元件4相对于第一开关元件1A和第二开关元件1B在x方向上配置于一侧(图2的图中左侧)。在本实施方式中，集成电路元件4通过第四导线2D与第一栅极电极12A导通，并通过第五导线2E与第二栅极电极12B导通，且为第一开关元件1A和第二开关元件1B的栅极驱动器IC。此外，集成电路元件4也可以是第一开关元件1A的栅极驱动器IC、与第二开关元件1B的栅极驱动器IC彼此独立的结构。在集成电路元件4经由第六导线2Fa和第六导线2Fb连接有第二电容器3B。另外，经由第六导线2Fc和第六导线2Fd连接有第三电容器3C。
如图2所示，第二电容器3B与第六导线2Fa的第一部21Fa和第六导线2Fb导通接合。第二电容器3B例如用于构成自举电路，该自举电路用于使栅极电压升压。在图示例中，第二电容器3B相对于集成电路元件4配置于y方向的一侧(图2的图中上侧)。
如图2所示，第三电容器3C与第六导线2Fc的第一部21Fc和第六导线2Fd的第一部21Fd导通接合。第三电容器3C例如用于抑制向集成电路元件4输入的电流的变动、防止噪声。
树脂部5将第一开关元件1A、第二开关元件1B、第一电容器3A、第二电容器3B、第三电容器3C和集成电路元件4整体覆盖。另外，树脂部5将多个导线2各自的整体或者一部分覆盖。树脂部5例如由混有填料的黑色的环氧树脂构成。树脂部5具有第一面51和第二面52。第一面51是朝向z方向另一侧(图7的图中上侧)的面。第二面52是朝向z方向一侧(图7的图中下侧)的面。如图4所示，第一端子201A、第二端子201B、第三端子201C、端子201Fa、端子201Fc、端子201Fd、端子201Ga和端子201Gb从第二面52露出。此外，也可以构成为不具备端子201Fa、端子201Fc、端子201Fd、端子201Ga和端子201Gb的任一个，或者构成为进一步具有同类的端子。
图14是表示半导体装置A1的电路图。如上所述，在作为输入端子的第一端子201A与第二端子201B之间串联连接有高速侧的第一开关元件1A和低速侧的第二开关元件1B。在第一开关元件1A的第一源极电极13A和第二开关元件1B的第二漏极电极14B连接有作为输出端子的第三端子201C。在第一栅极电极12A和第二栅极电极12B连接有集成电路元件4。在集成电路元件4的输入端子即端子201Fb和端子201Fc连接有第三电容器3C。此外，接地端子即端子201Fd与接地端子即第二端子201B不通用，而是分别独立设置。在端子201Fa连接有第二电容器3B，例如构成自举电路。端子201Ga和端子201Gb例如是集成电路元件4的控制信号端子。
接下来对半导体装置A1的作用进行说明。
根据本实施方式，第一电容器3A在z方向视角下与第一开关元件1A和第二开关元件1B的至少其一重叠。因此，能够抑制第一开关元件1A和第二开关元件1B与第一电容器3A的导通路径成为在z方向视角下迂回的路径或冗长的路径。由此，能够降低使第一开关元件1A和第二开关元件1B与第一电容器3A连接的导通路径的电感成分，并抑制浪涌电压。就第一电容器3A在z方向视角下与第一开关元件1A和第二开关元件1B双方重叠的结构而言，能够避免成为第一电容器3A不适当地远离第一开关元件1A和第二开关元件1B的任一个的配置，有助于降低电感成分。
半导体装置A1内置有第一电容器3A。因此，例如在安装有半导体装置A1的电路基板(图示略)等中，不必设置用于与第一电容器3A连接的导通路径。这样适于抑制浪涌电压，并且也有利于缩小电路基板的安装区域。
在第一开关元件1A和第二开关元件1B是所谓的GaN－HEMT的情况下，高速响应性优异而使得电流的时间变化率显著增大。在半导体装置A1中，通过上述的第一电容器3A的配置而降低了电感成分。因此，能够实现半导体装置A1的高速响应性并抑制浪涌电压。
就使用第一导线2A、第二导线2B和第三导线2C来实现本公开的第一导电部件、第二导电部件和第三导电部件的结构而言，由于提高了第一导电部件、第二导电部件和第三导电部件的三维配置的自由度，并且有助于实现低电阻化和低电感化。尤其是利用第一部21A、第二部22A及第三部23A、和第一部21B、第二部22B及第三部23B来构成如图6和图10所示的、在x方向视角下呈将第一开关元件1A和第二开关元件1B包围在内的环装的导通路径适于降低电感成分。
由于第一开关元件1A的第一栅极电极12A、第一源极电极13A和第一漏极电极14A、第二开关元件1B的第一栅极电极12A、第一源极电极13A和第一漏极电极14A全部在z方向上配置于一侧，从而能够成为使第一部21A、第一部21B、第一部21C、第二部22C、第四导线2D和第五导线2E以各自的z方向位置大致一致的方式平顺地排列的结构。这样有利于缩小半导体装置A1的z方向尺寸。另外，有助于降低电感成分。
图15示出了半导体装置A1的变形例。此外，在该图中对于和上述实施方式相同或类似的要素标记了与上述实施方式相同的符号。在本变形例的半导体装置A11中，第一电容器3A在z方向视角下与第二开关元件1B重叠，且不与第一开关元件1A重叠。采用这种结构，也能够抑制浪涌电压。另外，由本变形例可知，只要第一电容器3A在z方向视角下与第一开关元件1A和第二开关元件1B的任一个重叠，则例如也可以是仅与第一开关元件1A重叠的结构。
本公开的半导体装置不限于上述实施方式。本公开的半导体装置的各部的具体结构可自由地进行多种设计变更。
采用第一导线2A、第二导线2B、第三导线2C、第四导线2D和第五导线2E的结构是采用本公开的第一导电部件、第二导电部件、第三导电部件、第四导电部件和第五导电部件的结构的一例，本公开的第一导电部件、第二导电部件、第三导电部件、第四导电部件和第五导电部件的具体结构没有任何限定。例如可以是采用如下的零件内置基板的结构，该零件内置基板具备板状的由Cu等构成的基材、以及隔着绝缘层在基材的单侧或两侧层叠的配线层，且在设置于基材的空隙中配置有预定的元件(例如第一和第二开关元件等)。此时，也可以在配线层安装其它元件(例如第一电容器等)。基材内的元件和配线层例如通过贯通于厚度方向的贯通导电部相互导通。能够利用这种元件、配线层和贯通导电部来构成与上述实施方式的第一部21A、第三部23A、第二部22A、第一电容器3A、第二部22B、第三部23B和第一部21B所构成的电路部分同等的电路部分。
〔附记1〕
一种半导体装置，其具备：
第一端子和第二端子；
第一开关元件，其具有第一栅极电极、第一源极电极和第一漏极电极；以及
第二开关元件，其具有第二栅极电极、第二源极电极和第二漏极电极，
在所述第一端子和所述第二端子之间串联连接有所述第一开关元件和所述第二开关元件，其中，
具备第一电容器，该第一电容器在所述第一端子和所述第二端子之间与所述第一开关元件和所述第二开关元件并联连接，
在第一方向上排列所述第一开关元件和所述第二开关元件，
所述第一电容器在与所述第一方向呈直角的第二方向视角下，与所述第一开关元件和所述第二开关元件的至少任一个重叠。
〔附记2〕
根据附记1所述的半导体装置，其中，所述第一电容器在所述第二方向视角下，与所述第一开关元件和所述第二开关元件双方重叠。
〔附记3〕
根据附记1或2所述的半导体装置，其中，所述第一开关元件和所述第二开关元件呈以所述第二方向为厚度方向的扁平形状。
〔附记4〕
根据附记3所述的半导体装置，其中，第一栅极电极、第一源极电极和第一漏极电极在所述第二方向上配置于与所述第一电容器相反的一侧。
〔附记5〕
根据附记4所述的半导体装置，其中，第二栅极电极、第二源极电极和第二漏极电极在所述第二方向上配置于与所述第一电容器相反的一侧。
〔附记6〕
根据附记5所述的半导体装置，具备：
第一导电部件，其与所述第一漏极电极和所述第一电容器导通；以及
第二导电部件，其与所述第二源极电极和所述第一电容器导通。
〔附记7〕
根据附记6所述的半导体装置，其中，所述第一导电部件具有：第一部，其与所述第一漏极电极导通接合；以及第二部，其在所述第二方向上相对于所述第一开关元件配置于与所述第一部相反的一侧，且与所述第一电容器导通接合。
〔附记8〕
根据附记7所述的半导体装置，其中，所述第二导电部件具有：第一部，其与所述第二漏极电极导通接合；以及第二部，其在所述第二方向上相对于所述第二开关元件配置于与所述第二导电部件的所述第一部相反的一侧，且与所述第一电容器导通接合。
〔附记9〕
根据附记8所述的半导体装置，其中，所述第一导电部件具有第三部，该第三部在所述第一方向上相对于所述第一开关元件位于与所述第二开关元件相反的一侧，且连结所述第一导电部件的所述第一部与所述第一导电部件的所述第二部。
〔附记10〕
根据附记9所述的半导体装置，其中，所述第二导电部件具有第三部，该第三部在所述第一方向上相对于所述第二开关元件位于与所述第一开关元件相反的一侧，且连结所述第二导电部件的所述第一部与所述第二导电部件的所述第二部。
〔附记11〕
根据附记10所述的半导体装置，其中，还具备第三导电部件，该第三导电部件与所述第一源极电极和所述第二漏极电极导通接合。
〔附记12〕
根据附记11所述的半导体装置，其中，所述第三导电部件在所述第一方向上位于所述第一导电部件的所述第一部与所述第二导电部件的所述第一部之间。
〔附记13〕
根据附记12所述的半导体装置，其中，还具备集成电路元件，该集成电路元件在与所述第一方向和所述第二方向呈直角的第三方向上相对于所述第一开关元件和所述第二开关元件配置于一侧。
〔附记14〕
根据附记13所述的半导体装置，其中，还具备第四导电部件，该第四导电部件与所述第一栅极电极和所述集成电路元件连接。
〔附记15〕
根据附记14所述的半导体装置，其中，还具备第五导电部件，该第五导电部件与所述第二栅极电极和所述集成电路元件连接。
〔附记16〕
根据附记15所述的半导体装置，其中，具备：构成所述第一导电部件的第一导线；构成所述第二导电部件的第二导线；构成所述第三导电部件的第三导线；构成所述第四导电部件的第四导线；以及构成所述第五导电部件的第五导线。
〔附记17〕
根据附记13至16至任一项所述的半导体装置，其中，所述第一开关元件和所述第二开关元件包含由GaN类半导体构成的半导体层。

Claims (17)

1.一种半导体装置，其具备：
第一端子和第二端子；
第一开关元件，其具有第一栅极电极、第一源极电极和第一漏极电极；以及
第二开关元件，其具有第二栅极电极、第二源极电极和第二漏极电极，
在所述第一端子和所述第二端子之间串联连接有所述第一开关元件和所述第二开关元件，
所述半导体装置的特征在于，
具备第一电容器，该第一电容器在所述第一端子和所述第二端子之间与所述第一开关元件和所述第二开关元件并联连接，
在第一方向上排列所述第一开关元件和所述第二开关元件，
所述第一电容器在与所述第一方向呈直角的第二方向视角下，与所述第一开关元件和所述第二开关元件的至少任一个重叠。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一电容器在所述第二方向视角下，与所述第一开关元件和所述第二开关元件双方重叠。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一开关元件和所述第二开关元件呈以所述第二方向为厚度方向的扁平形状。
4.根据权利要求3所述的半导体装置，其特征在于，
第一栅极电极、第一源极电极和第一漏极电极在所述第二方向上配置于与所述第一电容器相反的一侧。
5.根据权利要求4所述的半导体装置，其特征在于，
第二栅极电极、第二源极电极和第二漏极电极在所述第二方向上配置于与所述第一电容器相反的一侧。
6.根据权利要求5所述的半导体装置，其特征在于，具备：
第一导电部件，其与所述第一漏极电极和所述第一电容器导通；以及
第二导电部件，其与所述第二源极电极和所述第一电容器导通。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一导电部件具有：第一部，其与所述第一漏极电极导通接合；以及第二部，其在所述第二方向上相对于所述第一开关元件配置于与所述第一部相反的一侧，且与所述第一电容器导通接合。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第二导电部件具有：第一部，其与所述第二漏极电极导通接合；以及第二部，其在所述第二方向上相对于所述第二开关元件配置于与所述第二导电部件的所述第一部相反的一侧，且与所述第一电容器导通接合。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一导电部件具有第三部，该第三部在所述第一方向上相对于所述第一开关元件位于与所述第二开关元件相反的一侧，且连结所述第一导电部件的所述第一部与所述第一导电部件的所述第二部。
10.根据权利要求9所述的半导体装置，其特征在于，
所述第二导电部件具有第三部，该第三部在所述第一方向上相对于所述第二开关元件位于与所述第一开关元件相反的一侧，且连结所述第二导电部件的所述第一部与所述第二导电部件的所述第二部。
11.根据权利要求10所述的半导体装置，其特征在于，
还具备第三导电部件，该第三导电部件与所述第一源极电极和所述第二漏极电极导通接合。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第三导电部件在所述第一方向上位于所述第一导电部件的所述第一部与所述第二导电部件的所述第一部之间。
13.根据权利要求12所述的半导体装置，其特征在于，
还具备集成电路元件，该集成电路元件在与所述第一方向和所述第二方向呈直角的第三方向上相对于所述第一开关元件和所述第二开关元件配置于一侧。
14.根据权利要求13所述的半导体装置，其特征在于，
还具备第四导电部件，该第四导电部件与所述第一栅极电极和所述集成电路元件连接。
15.根据权利要求14所述的半导体装置，其特征在于，
还具备第五导电部件，该第五导电部件与所述第二栅极电极和所述集成电路元件连接。
16.根据权利要求15所述的半导体装置，其特征在于，
具备：构成所述第一导电部件的第一导线；构成所述第二导电部件的第二导线；构成所述第三导电部件的第三导线；构成所述第四导电部件的第四导线；以及构成所述第五导电部件的第五导线。
17.根据权利要求13至16中任一项所述的半导体装置，其特征在于，
所述第一开关元件和所述第二开关元件包含由GaN类半导体构成的半导体层。
CN201980066078.4A 2018-10-15 2019-10-09 半导体装置 Active CN112805829B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018194255 2018-10-15
JP2018-194255 2018-10-15
PCT/JP2019/039776 WO2020080215A1 (ja) 2018-10-15 2019-10-09 半導体装置

Publications (2)

Publication Number Publication Date
CN112805829A true CN112805829A (zh) 2021-05-14
CN112805829B CN112805829B (zh) 2024-03-08

Family

ID=70284693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980066078.4A Active CN112805829B (zh) 2018-10-15 2019-10-09 半导体装置

Country Status (5)

Country Link
US (2) US11842949B2 (zh)
JP (1) JP7252248B2 (zh)
CN (1) CN112805829B (zh)
DE (1) DE112019005150T5 (zh)
WO (1) WO2020080215A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156748A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置
CN104604114A (zh) * 2012-08-29 2015-05-06 株式会社安川电机 电力转换装置
CN106711137A (zh) * 2015-11-18 2017-05-24 株式会社日立功率半导体 半导体装置及采用该半导体装置的交流发电机

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154591A (ja) 2014-02-14 2015-08-24 ローム株式会社 ゲート駆動回路および電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156748A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置
CN104604114A (zh) * 2012-08-29 2015-05-06 株式会社安川电机 电力转换装置
CN106711137A (zh) * 2015-11-18 2017-05-24 株式会社日立功率半导体 半导体装置及采用该半导体装置的交流发电机

Also Published As

Publication number Publication date
JPWO2020080215A1 (ja) 2021-09-16
CN112805829B (zh) 2024-03-08
US11842949B2 (en) 2023-12-12
DE112019005150T5 (de) 2021-07-08
WO2020080215A1 (ja) 2020-04-23
US20220005753A1 (en) 2022-01-06
US20240055328A1 (en) 2024-02-15
JP7252248B2 (ja) 2023-04-04

Similar Documents

Publication Publication Date Title
KR101194609B1 (ko) 전력용 반도체 모듈
US7579682B2 (en) Power semiconductor module
CN110226226B (zh) 由层叠的两个串联连接的芯片形成的集成电路
KR100655362B1 (ko) 반도체 장치
US11990455B2 (en) Semiconductor device
CN112805829B (zh) 半导体装置
US8901742B2 (en) Monolithic Power Converter Package with Through Substrate vias
JP2023021365A (ja) 半導体装置および電力変換装置
US9362221B2 (en) Surface mountable power components
US8154874B2 (en) Use of flexible circuits in a power module for forming connections to power devices
US11948866B2 (en) Semiconductor device
EP4303917A1 (en) A semiconductor package or a printed circuit board, both modified to one or more of reduce, inverse or utilize magnetic coupling caused by the load current of a semiconductor transistor
CN113497116B (zh) 半导体装置
US11848262B2 (en) Semiconductor package and passive element with interposer
EP4270477A2 (en) Power module and method for manufacturing a power module
WO2022070741A1 (ja) 半導体装置
WO2023140046A1 (ja) 半導体装置
US20230369185A1 (en) Semiconductor device
WO2023282040A1 (ja) 半導体装置
CN116670830A (zh) 半导体器件
CN116762168A (zh) 半导体器件
CN114188294A (zh) 半导体封装件及半导体装置
CN116454054A (zh) 半导体装置
CN113497116A (zh) 半导体装置
EP0790648A2 (en) Vertical power transistor, circuit and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant