JP2022166988A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022166988A
JP2022166988A JP2021072467A JP2021072467A JP2022166988A JP 2022166988 A JP2022166988 A JP 2022166988A JP 2021072467 A JP2021072467 A JP 2021072467A JP 2021072467 A JP2021072467 A JP 2021072467A JP 2022166988 A JP2022166988 A JP 2022166988A
Authority
JP
Japan
Prior art keywords
lead terminal
resin case
semiconductor device
covering
control chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021072467A
Other languages
English (en)
Inventor
直樹 三枝
naoki Saegusa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021072467A priority Critical patent/JP2022166988A/ja
Priority to US17/681,390 priority patent/US20220344245A1/en
Priority to CN202210206236.5A priority patent/CN115241175A/zh
Publication of JP2022166988A publication Critical patent/JP2022166988A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48138—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

【課題】半導体装置において、製造工程における良品率を向上する。【解決手段】半導体装置１０は、樹脂ケース３００と、樹脂ケース３００の内部から外部まで延伸するリード端子４００ａと、樹脂ケース３００の内側に位置する空間ＳＰに配置されるパワー半導体チップ１０２ａと、を備える。樹脂ケース３００は、空間ＳＰを画定する壁面ＷＳからリード端子４００ａにおいて空間ＳＰに近い側面ＳＤまでの内壁部分ＷＡＬと、リード端子４００ａの被包囲部分ＥＮＶの上面ＴＰ１の少なくとも一部を覆う被覆部分ＣＯＶとを含む。【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子を含む半導体チップが樹脂ケースに収納された半導体装置が知られている。この種の半導体装置では、外部接続用の複数のリード端子が樹脂ケースに形成される。なお、特許文献１には、半導体チップと接続される電子部品が複数のリード端子のうちの所定のリード端子上に配置される半導体装置が開示されている。
特開２０１７－３８０１９号公報
上述のような、半導体装置では、製造工程における良品率の向上が求められている。
本発明の好適な態様に係る半導体装置は、樹脂ケースと、前記樹脂ケースの内部から外部まで延伸するリード端子と、前記樹脂ケースの内側に位置する空間に配置される第１半導体チップと、を備え、前記樹脂ケースは、前記空間を画定する壁面から前記リード端子において前記空間に近い側面までの内壁部分と、前記リード端子の第１部分の上面の少なくとも一部を覆う被覆部分とを含む。
本発明の好適な態様に係る半導体装置の製造方法は、樹脂ケースと、前記樹脂ケースの内部から外部まで延伸するリード端子と、前記樹脂ケースの内側に位置する空間に配置される第１半導体チップと、を含む半導体装置の製造方法であって、前記リード端子を含むリードフレームを前記樹脂ケースの金型にインサートする第１工程と、前記金型に樹脂を注入し、前記樹脂を硬化させることにより、前記樹脂ケースを、前記空間を画定する壁面から前記リード端子において前記空間に近い側面までの内壁部分と、前記リード端子の第１部分の上面の少なくとも一部を覆う被覆部分とを含むように形成する第２工程と、を含む。
本発明の半導体装置及び半導体装置の製造方法によれば、製造工程における良品率の向上の効果を奏する。
第１実施形態に係る半導体装置の概略図である。 図１に示された内壁部分及び被覆部分を説明するための説明図である。 図１に示された半導体装置の製造方法を説明するための説明図である。 第２実施形態に係る半導体装置の一例を説明するための説明図である。 第３実施形態に係る半導体装置の一例を説明するための説明図である。 第４実施形態に係る半導体装置の一例を説明するための説明図である。 第１変形例に係る半導体装置の一例を説明するための説明図である。 応用例に係る半導体装置の一例を説明するための説明図である。
以下、本発明を実施するための形態について図面を参照して説明する。各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
Ａ．実施形態
以下、本発明の実施形態を説明する。先ず、図１を参照しながら、第１実施形態に係る半導体装置１０の概要の一例について説明する。
Ａ１：第１実施形態
図１は、第１実施形態に係る半導体装置１０の概略図である。
なお、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸及びＺ軸を有する３軸の直交座標系を導入する。以下では、Ｘ軸の矢印の指す方向は＋Ｘ方向と称され、＋Ｘ方向の反対方向は－Ｘ方向と称される。Ｙ軸の矢印の指す方向は＋Ｙ方向と称され、＋Ｙ方向の反対方向は－Ｙ方向と称される。また、Ｚ軸の矢印の指す方向は＋Ｚ方向と称され、＋Ｚ方向の反対方向は－Ｚ方向と称される。以下では、＋Ｙ方向及び－Ｙ方向を特に区別することなく、Ｙ方向と称し、＋Ｘ方向及び－Ｘ方向を、特に区別することなく、Ｘ方向と称する場合がある。また、＋Ｚ方向及び－Ｚ方向を、特に区別することなく、Ｚ方向と称する場合がある。また、以下では、＋Ｚ方向を上方又は上側と称し、－Ｚ方向を下方又は下側と称する場合がある。なお、本実施形態では、Ｙ方向は、「第１方向」の一例であり、Ｘ方向は、「第１方向に直交する第２方向」の一例である。但し、「直交」は、厳密な直交だけではなく、実質的な直交（例えば、誤差範囲内の直交）も含む。
また、以下では、特定の方向から対象物をみることを、平面視と称する場合がある。図１は、＋Ｚ方向から平面視した半導体装置１０の平面図、及び、平面図におけるＡ１－Ａ２線に沿う半導体装置１０の断面図を示している。以下では、＋Ｚ方向からの平面視は、単に「平面視」と称される場合がある。なお、＋Ｚ方向からの平面視は、リード端子４００ａの上面ＴＰ１（図２参照）に対して垂直方向からの平面視に該当する。
半導体装置１０は、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子を含むパワー半導体装置である。パワー半導体装置としては、例えば、パワーＭＯＳＦＥＴ及びＩＧＢＴ等のスイッチング素子とスイッチング素子を制御する制御回路とを含むインバータ装置が該当する。本実施形態において、半導体装置１０は、スイッチング素子及び制御回路等が１つのパッケージに収納されたＩＰＭ（Intelligent Power Module）であってよい。
例えば、半導体装置１０は、複数のチップ対１００と、複数の制御チップ２００と、樹脂ケース３００と、複数のリード端子４００（４００ａ、４００ｂ及び４００ｃ）とを有する。さらに、半導体装置１０は、回路層１２０、接続部１３０、絶縁金属基板１４０、複数のワイヤ５００（５００ａ、５００ｂ、５００ｃ及び５００ｄ）、及び、封止樹脂７００等を有する。チップ対１００は、パワー半導体チップ１０２ａとパワー半導体チップ１０２ｂとの組である。以下では、パワー半導体チップ１０２ａ及び１０２ｂは、パワー半導体チップ１０２と総称される場合がある。なお、図１の平面図では、樹脂ケース３００は、網掛けにより示されている。
パワー半導体チップ１０２ａは、「第１半導体チップ」の一例である。例えば、パワー半導体チップ１０２ａは、パワーＭＯＳＦＥＴ及びＩＧＢＴ等のスイッチング素子が形成された半導体チップである。また、例えば、パワー半導体チップ１０２ｂは、パワー半導体チップ１０２ａに形成されたスイッチング素子と逆並列に接続されるＦＷＤ（Free Wheeling Diode）等のダイオードが形成された半導体チップである。ダイオードがスイッチング素子と逆並列に接続されるとは、ダイオードの順方向がスイッチング素子の順方向と逆になるように、ダイオードがスイッチング素子に並列に接続されることである。なお、スイッチング素子及びダイオードの組は、いわゆるＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）として１つの半導体チップで形成されてもよい。
図１に示される例では、複数のチップ対１００は、Ｙ方向に互いに間隔を空けて配置され、複数のワイヤ５００ｃにより複数のリード端子４００ｃにそれぞれ接続される。また、複数のチップ対１００の各々に含まれるパワー半導体チップ１０２ａ及び１０２ｂは、例えば、Ｘ方向に互いに間隔を空けて回路層１２０の上に配置される。なお、回路層１２０は、配線パターン等が形成された層である。また、例えば、図１の断面図に示されるように、複数のチップ対１００は、回路層１２０に接続部１３０により接続される。接続部１３０は、銀等の金属材料を含む導電性のろう材や、はんだ材であってよい。なお、回路層１２０は、絶縁金属基板１４０（より詳細には、後述する絶縁層１４４）上に配置される。絶縁金属基板１４０は、金属材料により形成された金属基板１４２と、絶縁材料により金属基板１４２上に形成された絶縁層１４４とを含む。例えば、絶縁層１４４は、セラミック基板であり、金属基板１４２は、チップ対１００で発生する熱を放熱する放熱板として機能する。
制御チップ２００は、「第２半導体チップ」の一例である。制御チップ２００は、パワー半導体チップ１０２ａ及び１０２ｂを制御する。例えば、制御チップ２００は、パワー半導体チップ１０２ａ及び１０２ｂの導通及び非導通を制御する集積回路が形成された半導体チップである。本実施形態では、制御チップ２００は、ＨＶＩＣ（High Voltage Integrated Circuit）であってよい。なお、ＨＶＩＣは、例えば、２つの配線間に２つのスイッチング素子が直列に接続された回路を想定した場合、２つの配線のうち電圧が高い方の配線に接続されたスイッチング素子のゲートを駆動する集積回路である。なお、２つの配線のうち電圧が低い方の配線に接続されたスイッチング素子のゲートを駆動する集積回路は、ＬＶＩＣ（Low Voltage Integrated Circuit）とも称される。
複数のリード端子４００は、例えば、金属材料により形成される。例えば、複数のリード端子４００は、インサート成型により、樹脂ケース３００と一体に形成される。これにより、複数のリード端子４００は、樹脂ケース３００に配置される。例えば、複数のリード端子４００の各々は、平面視において、樹脂ケース３００上に位置する端部と、樹脂ケース３００の外部に位置する端部とを含む。すなわち、リード端子４００は、樹脂ケース３００の内部から外部まで延伸する。
複数のリード端子４００ｂの各々は、例えば、Ｘ方向に延在する。そして、複数のリード端子４００ｂは、樹脂ケース３００の＋Ｘ方向の縁部においてＹ方向に配列される。また、複数のリード端子４００ｃの各々は、例えば、Ｘ方向に延在する。そして、複数のリード端子４００ｃは、樹脂ケース３００の－Ｘ方向の縁部においてＹ方向に配列される。また、例えば、複数のリード端子４００ｂと複数のリード端子４００ｃとの間に複数のチップ対１００が配列される。そして、複数のチップ対１００と複数のリード端子４００ｂとの間の領域から樹脂ケース３００の＋Ｘ方向の縁部を通り過ぎるようにリード端子４００ａが形成される。すなわち、リード端子４００ａは、樹脂ケース３００上において、複数のチップ対１００の配列方向（Ｙ方向）に延在する部分を含む。リード端子４００ａのＹ方向に延在する部分は、「第１部分」を含む。本実施形態では、リード端子４００ａの「第１部分」は、リード端子４００ａのうち、樹脂ケース３００により上面と側面とが固定される領域（部分）である。具体的には、本実施形態では、「第１部分」は、樹脂ケース３００により包囲される被包囲部分ＥＮＶであってよい。
また、リード端子４００ａのＹ方向に延在する部分には、複数の制御チップ２００がＹ方向に互いに間隔を空けて配置される。例えば、複数の制御チップ２００の各々は、平面視において、リード端子４００ａ（図１に示される例では、リード端子４００ａの被包囲部分ＥＮＶ）と重なるように、樹脂ケース３００上に配置される。そして、制御チップ２００は、ワイヤ５００ａによりリード端子４００ａに接続され、ワイヤ５００ｂによりリード端子４００ｂに接続され、ワイヤ５００ｄによりパワー半導体チップ１０２ａに接続される。これにより、制御チップ２００は、リード端子４００ａ等に電気的に接続される。リード端子４００ａには、例えば、複数の制御チップ２００に共通な接地電圧等の電圧が供給される。なお、ワイヤ５００は、金属材料により形成される。
このように、本実施形態では、制御チップ２００がリード端子４００ａ上に配置されるため、制御チップ２００が平面視においてリード端子４００ａと重ならないように樹脂ケース３００に配置される場合に比べて、半導体装置１０を小型化することができる。また、本実施形態では、制御チップ２００がリード端子４００ａ上に配置されるため、制御チップ２００とリード端子４００ａ及び４００ｂとの距離、及び、制御チップ２００とパワー半導体チップ１０２ａとの距離等が大きくなることを抑制できる。この結果、本実施形態では、制御チップ２００に接続されるワイヤ５００ａ、５００ｂ及び５００ｄ等が長くなることを抑制できる。
樹脂ケース３００は、「樹脂ケース」の一例である。例えば、樹脂ケース３００は、その内側に位置する空間ＳＰに、複数のチップ対１００が配置されるケースである。樹脂ケース３００は、例えば、熱可塑性樹脂により形成される。熱可塑性樹脂は、例えば、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、及び、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等である。
また、例えば、樹脂ケース３００には、図１の断面図に示されるように、内壁部分ＷＡＬ及び被覆部分ＣＯＶが形成されている。樹脂ケース３００の内壁部分ＷＡＬ及び被覆部分ＣＯＶについては、後述する図２において説明する。
ここで、例えば、樹脂ケース３００は、平面視において、複数のチップ対１００を包囲する矩形枠状として把握される。例えば、樹脂ケース３００は、図１の断面図に示されるように、第１枠状部分ＦＲ１と第２枠状部分ＦＲ２と第３枠状部分ＦＲ３とにより構成される。第２枠状部分ＦＲ２は、開口が形成された矩形枠状の部分である。第１枠状部分ＦＲ１は、第２枠状部分ＦＲ２の第１面ＳＦ１における周縁から＋Ｙ方向に突出する矩形枠状の部分である。第３枠状部分ＦＲ３は、第２枠状部分ＦＲ２の第２面ＳＦ２における周縁から－Ｙ方向に突出する矩形枠状の部分である。
第１枠状部分ＦＲ１と第２枠状部分ＦＲ２との間にリード端子４００ｂ及び４００ｃが配置される。また、第２枠状部分ＦＲ２の開口内の空間ＳＰに、複数のチップ対１００が位置する。なお、第２枠状部分ＦＲ２の内壁面は、空間ＳＰを画定する壁面ＷＳに該当する。また、第２枠状部分ＦＲ２の第１面ＳＦ１（より詳細には、第１枠状部分ＦＲ１に包囲された部分）に制御チップ２００が配置される。第２枠状部分ＦＲ２は、制御チップ２００とリード端子４００ａとの間の位置に、被覆部分ＣＯＶを有する。第２枠状部分ＦＲ２の第２面ＳＦ２（より詳細には、第３枠状部分ＦＲ３に包囲された部分）に絶縁金属基板１４０が図示されない接続部により接続される。これにより、第３枠状部分ＦＲ３の開口内の空間に絶縁金属基板１４０が配置される。このように、樹脂ケース３００は、複数のチップ対１００（パワー半導体チップ１０２ａ及び１０２ｂ）が空間ＳＰ内に位置するように、絶縁金属基板１４０と接合される。なお、以下では、絶縁金属基板１４０を樹脂ケース３００（より詳細には、第２枠状部分ＦＲ２の第２面ＳＦ２）に接続する接続部は、基板接合部とも称される。
絶縁金属基板１４０が樹脂ケース３００に接合されることにより、例えば、樹脂ケース３００の下側の開口が塞がれ、上側の開口から樹脂ケース３００内の空間に封止樹脂７００の材料を注入可能となる。封止樹脂７００の材料は、例えば、エポキシ樹脂等の熱硬化性樹脂である。また、樹脂ケース３００内の空間は、例えば、第１枠状部分ＦＲ１と第２枠状部分ＦＲ２とに包囲された空間である。樹脂ケース３００の上側の開口から樹脂ケース３００内の空間に封止樹脂７００が充填されることにより、回路層１２０、チップ対１００（パワー半導体チップ１０２ａ及び１０２ｂ）、制御チップ２００、及び、ワイヤ５００等が封止樹脂７００により封止される。なお、樹脂ケース３００の形状は、上述の例に限定されない。例えば、ケースの形状は、第３枠状部分ＦＲ３が枠状でなく、第２枠状部分ＦＲ２の開口をふさぐ底面の形状を有してもよい。
次に、図２を参照しながら、樹脂ケース３００の内壁部分ＷＡＬ及び被覆部分ＣＯＶについて説明する。
図２は、図１に示された内壁部分ＷＡＬ及び被覆部分ＣＯＶを説明するための説明図である。なお、図２の平面図は、図１の平面図に示された破線で囲んだ領域ＡＲ１の平面図である。また、Ａ１－Ａ２断面図は、領域ＡＲ１の平面図におけるＡ１－Ａ２線に沿う半導体装置１０の断面を示し、Ｂ１－Ｂ２断面図は、領域ＡＲ１の平面図におけるＢ１－Ｂ２線に沿う半導体装置１０の断面を示している。また、Ａ１－Ａ２断面図には、制御チップ２００が傾いた場合の例を説明するための説明図として、リード端子４００ａとＸ－Ｙ平面に対して傾いている制御チップ２００との断面を含む領域ＡＲ２の断面図も示されている。なお、図２では、図を見やすくするために、ワイヤ５００等の記載が省略されている。
本実施形態では、領域ＡＲ１の平面図に示されるように、リード端子４００ａのうち、平面視において制御チップ２００と重なる部分は、Ｙ方向における被包囲部分ＥＮＶの範囲内に位置する。すなわち、リード端子４００ａの被包囲部分ＥＮＶは、平面視において、リード端子４００ａにおける制御チップ２００と重なる部分の全体を含む。また、複数の被覆部分ＣＯＶが、リード端子４００ａが延在するＹ方向に沿って、互いに間隔を空けて形成される。被覆部分ＣＯＶは、Ａ１－Ａ２断面図に示されるように、リード端子４００ａの被包囲部分ＥＮＶの上面の少なくとも一部を覆う。具体的には、被覆部分ＣＯＶは、リード端子４００ａの被包囲部分ＥＮＶと制御チップ２００との間に位置する。
Ａ１－Ａ２断面図に示されるように、リード端子４００ａは、制御チップ２００に対向する上面ＴＰ１と、２つの側面と、上面ＴＰ１の反対側の底面とを有する。例えば、リード端子４００ａの上面ＴＰ１、２つの側面及び底面は、半導体装置１０の特定の横断面（例えば、Ａ１－Ａ２線に沿う半導体装置１０の断面）において、樹脂ケース３００により覆われる。すなわち、リード端子４００ａは、特定の横断面において、樹脂ケース３００により包囲される。リード端子４００ａのうち、樹脂ケース３００により包囲される部分が被包囲部分ＥＮＶに該当する。また、樹脂ケース３００のうち、リード端子４００ａの被包囲部分ＥＮＶを包囲する部分は、内壁部分ＷＡＬ及び被覆部分ＣＯＶを含む。例えば、内壁部分ＷＡＬは、樹脂ケース３００の第２枠状部分ＦＲ２のうち、空間ＳＰを画定する壁面ＷＳからリード端子４００ａにおいて空間ＳＰに近い側面ＳＤまでの部分である。また、被覆部分ＣＯＶは、樹脂ケース３００の第２枠状部分ＦＲ２のうち、リード端子４００ａの上面ＴＰ１を覆う部分である。
ここで、例えば、複数のリード端子４００を含むリードフレームが平面状であるため、リード端子４００ａとリード端子４００ｂとは、同一面内に位置する。このため、樹脂ケース３００の第２枠状部分ＦＲ２において、被覆部分ＣＯＶの表面と被覆部分ＣＯＶ以外の部分の表面との間には、段差が形成される。なお、第２枠状部分ＦＲ２における被覆部分ＣＯＶ以外の部分においては、例えば、リード端子４００と第２枠状部分ＦＲ２の第１面ＳＦ１とが段差なく連続している。また、被覆部分ＣＯＶのＹ方向に沿う２つの側面のうち、空間ＳＰから遠い側面ＥＰは、リード端子４００ａが配置された領域と複数のリード端子４００ｂが配置された領域との間に位置する。被覆部分ＣＯＶのＹ方向に沿う２つの側面のうち、空間ＳＰに近い側面は、壁面ＷＳの一部を構成する。すなわち、Ｘ方向における被覆部分ＣＯＶの範囲は、リード端子４００ａが配置された領域と複数のリード端子４００ｂが配置された領域との間の位置から、壁面ＷＳまでの範囲である。被覆部分ＣＯＶの表面には、制御チップ２００が絶縁性の接着剤６００により接着される。
このように、本実施形態では、樹脂ケース３００の被覆部分ＣＯＶに制御チップ２００が接着剤６００により接着されるため、制御チップ２００とリード端子４００ａとの間には、樹脂ケース３００の被覆部分ＣＯＶと接着剤６００とが存在する。例えば、接着剤６００の厚さは、接着剤６００に含まれるフィラー（図示せず）の径によって決まる。このため、接着剤６００内のフィラー径の分布に偏りが発生した場合、接着剤６００の厚さが薄くなる部分が存在し、制御チップ２００が傾く場合がある（Ａ１－Ａ２断面図の例ｅｘ１参照）。
例えば、樹脂ケース３００に被覆部分ＣＯＶが形成されない形態（以下、第１対比例とも称する）では、接着剤６００の厚さが薄くなる部分において、制御チップ２００とリード端子４００ａとの間の距離が短くなり、制御チップ２００とリード端子４００ａとの間の絶縁が確保されないおそれがある。制御チップ２００とリード端子４００ａとの間の絶縁が確保されない場合、制御チップ２００とリード端子４００ａとの間の耐電圧が低下する。すなわち、第１対比例では、制御チップ２００とリード端子４００ａとの間の耐電圧が確保されないおそれがある。耐電圧は、例えば、絶縁体に高電圧が印加された場合でも電気的な絶縁を維持する耐久性能である。なお、接着剤６００内のフィラーを、所定値以上の径を有するフィラーに限定することにより、接着剤６００の厚さが所定の厚さ以下になることを抑制する構成では、接着剤６００のコストが増加する。
これに対し、本実施形態では、制御チップ２００とリード端子４００ａとの間に位置する被覆部分ＣＯＶにより、接着剤６００の厚さが薄くなる部分においても、制御チップ２００とリード端子４００ａとの間の距離を確保することができる。従って、本実施形態では、接着剤６００のコストを増加させることなく、制御チップ２００とリード端子４００ａとの間を確実に絶縁することができる。この結果、本実施形態では、制御チップ２００とリード端子４００ａとの間の耐電圧を確実に確保できる。
また、本実施形態では、リード端子４００ａにおいて空間ＳＰに近い側面ＳＤは、内壁部分ＷＡＬにより覆われている。例えば、複数の被覆部分ＣＯＶがＹ方向に沿って互いに間隔を空けて形成されるのに対し、内壁部分ＷＡＬは、リード端子４００ａのうちのＹ方向に延在する部分の全体にわたり略一定の幅Ｗ３０で連続している。また、例えば、内壁部分ＷＡＬのうち、－Ｘ方向の表面は、空間ＳＰを画定する壁面ＷＳの一部（Ｙ方向に沿う壁面ＷＳのうち＋Ｘ方向に位置する壁面ＷＳ）を構成する。本実施形態では、内壁部分ＷＡＬが形成されているため、インサート成型によりリード端子４００ａを樹脂ケース３００と一体に形成する工程において、樹脂ケース３００を形成するための金型の取り出し時に、リード端子４００ａが金型に引っ掛かることを抑制できる。
例えば、内壁部分ＷＡＬが樹脂ケース３００に形成されない形態（以下、第２対比例とも称する）では、インサート成型によりリード端子４００ａを樹脂ケース３００と一体に形成する工程において、リード端子４００ａの側面ＳＤが金型に接する。このため、第２対比例では、金型の取り出し時に、リード端子４００ａが金型に引っ掛かり、金型に引っ掛かったリード端子４００ａが樹脂ケース３００から上方に引き剥がされるおそれがある。
これに対し、本実施形態では、リード端子４００ａの側面ＳＤが内壁部分ＷＡＬにより覆われているため、金型の取り出し時に、リード端子４００ａが金型に引っ掛かることを抑制できる。この結果、本実施形態では、金型の取り出し時に、リード端子４００ａが樹脂ケース３００から上方に引き剥がされることを抑制できる。
また、本実施形態では、リード端子４００ａにおいて空間ＳＰに近い側面ＳＤが樹脂ケース３００の内壁部分ＷＡＬにより覆われているため、第２対比例に比べて、リード端子４００ａと絶縁金属基板１４０との間の沿面距離を大きくすることができる。この結果、本実施形態では、第２対比例に比べて、リード端子４００ａと絶縁金属基板１４０との間の耐電圧を向上することができる。
また、本実施形態では、Ａ１－Ａ２断面図に示されるように、リード端子４００ａの被包囲部分ＥＮＶは、Ｙ方向に直交する横断面において、樹脂ケース３００のうち内壁部分ＷＡＬと被覆部分ＣＯＶとを含む部分により包囲される。なお、Ｙ方向は、被包囲部分ＥＮＶにおいてリード端子４００ａが延在する方向である。本実施形態では、仮に、金型の取り出し時にリード端子４００ａが上方に引っ張られても、リード端子４００ａの被包囲部分ＥＮＶが樹脂ケース３００により包囲されているため、リード端子４００ａが樹脂ケース３００から上方に引き剥がされることを抑制できる。
また、本実施形態では、領域ＡＲ１の平面図、及び、Ａ１－Ａ２断面図に示されるように、リード端子４００ａにおいて樹脂ケース３００の被覆部分ＣＯＶにより覆われた部分のＸ方向の最大幅（例えば、幅Ｗ１０）は、制御チップ２００のＸ方向の最大幅（例えば、幅Ｗ２０）より狭い。これにより、例えば、インサート成型によりリード端子４００ａを樹脂ケース３００と一体に形成する工程において、ＰＰＳ樹脂等の樹脂（樹脂ケース３００の材料）がリード端子４００ａの上面ＴＰ１に回り込む際の距離（上面ＴＰ１のＸ方向の幅Ｗ１０）が小さくなる。この結果、本実施形態では、インサート成型によりリード端子４００ａを樹脂ケース３００と一体に形成する工程において、樹脂（樹脂ケース３００の材料）をリード端子４００ａの上面ＴＰ１まで効率よく充填することができる。
また、ＰＰＳ樹脂等の樹脂の回り込みに着目した場合、樹脂ケース３００の被覆部分ＣＯＶの厚さＴ１は、３０μｍ程度以上であることが好ましく、樹脂ケース３００のうち内壁部分ＷＡＬの幅Ｗ３０は、２００μｍ程度以上であることが好ましい。すなわち、被覆部分ＣＯＶの厚さＴ１は、内壁部分ＷＡＬの幅Ｗ３０より小さくてよい。なお、制御チップ２００とリード端子４００ａとの間の絶縁を確保する観点では、樹脂ケース３００の材料がＰＰＳ樹脂の場合、樹脂ケース３００の被覆部分ＣＯＶの厚さＴ１は、２０μｍ程度でもよい。
また、領域ＡＲ１の平面図、及び、Ｂ１－Ｂ２断面図に示されるように、リード端子４００ａの被包囲部分ＥＮＶ以外の部分の上面ＴＰ１は、被覆部分ＣＯＶに覆われずに、樹脂ケース３００から露出している。リード端子４００ａの被包囲部分ＥＮＶ以外の部分に、ワイヤ５００ａが接続される。次に、図３を参照しながら、半導体装置１０の製造方法について説明する。
図３は、図１に示された半導体装置１０の製造方法を説明するための説明図である。
先ず、第１工程Ｓ１００において、複数のリード端子４００を含むリードフレームが樹脂ケース３００の金型にインサートされる。
次に、第２工程Ｓ２００において、複数のリード端子４００を樹脂ケース３００とともに形成するインサート成型が実行される。例えば、第２工程Ｓ２００では、リードフレームがインサートされた金型にＰＰＳ樹脂等の樹脂が注入され、樹脂の硬化後にリードフレームが複数のリード端子４００に分断されることにより、複数のリード端子４００がインサートされた樹脂ケース３００が形成される。このように、複数のリード端子４００がインサートされた樹脂ケース３００は、金型に注入された樹脂を硬化させることにより、形成される。例えば、樹脂ケース３００は、空間ＳＰを画定する壁面ＷＳからリード端子４００ａにおいて空間ＳＰに近い側面ＳＤまでの内壁部分ＷＡＬと、リード端子４００ａの被包囲部分ＥＮＶの上面ＴＰ１の少なくとも一部を覆う被覆部分ＣＯＶとを含むように、形成される。本実施形態では、被覆部分ＣＯＶは、リード端子４００ａにおいて制御チップ２００に対向する上面ＴＰ１を覆う。リード端子４００ａは、リード端子４００ａの被包囲部分ＥＮＶが、Ｙ方向に直交する横断面において、樹脂ケース３００のうち内壁部分ＷＡＬと被覆部分ＣＯＶとを含む部分により包囲されるように、形成される。
次に、第３工程Ｓ３００において、樹脂ケース３００のうち、制御チップ２００が配置される部分に絶縁性の接着剤６００が塗布され、接着剤６００が塗布された部分に制御チップ２００が配置される。
次に、第４工程Ｓ４００において、樹脂ケース３００の下側の開口をふさぐように、絶縁金属基板１４０が接合される。第４工程Ｓ４００が実行される前に、絶縁金属基板１４０上に回路層１２０が配置され、回路層１２０に、複数のチップ対１００（パワー半導体チップ１０２ａ及び１０２ｂ）が接合されていてよい。なお、接着剤６００による接着や基板接合部の接合の際には、適宜、加熱硬化処理工程を含んでよい。
次に、第５工程Ｓ５００において、パワー半導体チップ１０２ａの端子、パワー半導体チップ１０２ｂの端子、制御チップ２００の端子及びリード端子４００等にワイヤ５００を接続するワイヤボンディングが実行される。例えば、ワイヤボンディングでは、ワイヤ５００におけるリード端子４００等との接続部分に、荷重が加えられるとともに、超音波が印加される。ここで、本実施形態では、リード端子４００ａの被包囲部分ＥＮＶが樹脂ケース３００により包囲されるため、ワイヤボンディング時にリード端子４００ａが振動することを抑制できる。リード端子４００ａの振動が大きい場合、リード端子４００ａの振動が小さい場合に比べて、ワイヤ５００に印加される超音波が分散され、リード端子４００ａとワイヤ５００との接続が不安定になる可能性が高い。本実施形態では、ワイヤボンディング時のリード端子４００ａの振動を抑制できるため、リード端子４００ａとワイヤ５００との接続が不安定になることを抑制できる。
次に、第６工程Ｓ６００において、回路層１２０、チップ対１００（パワー半導体チップ１０２ａ及び１０２ｂ）、制御チップ２００、及び、ワイヤ５００等を封止樹脂７００により封じする封止処理が実行される。例えば、封止処理では、樹脂ケース３００の上側の開口から樹脂ケース３００内の空間に液状の樹脂（封止樹脂７００の材料）が注入され、樹脂ケース３００内に注入された樹脂を加熱して硬化させる加熱硬化処理が実行される。これにより、図１に示された半導体装置１０が得られる。
以上、本実施形態では、半導体装置１０は、パワー半導体チップ１０２ａと、パワー半導体チップ１０２ａを制御する制御チップ２００と、パワー半導体チップ１０２ａが内側に位置する空間ＳＰが形成された樹脂ケース３００と、リード端子４００ａとを有する。リード端子４００ａは、樹脂ケース３００に配置され、パワー半導体チップ１０２ａに電気的に接続される。樹脂ケース３００は、空間ＳＰを画定する壁面ＷＳからリード端子４００ａにおいて空間ＳＰに近い側面ＳＤまでの内壁部分ＷＡＬと、リード端子４００ａにおいて制御チップ２００に対向する上面ＴＰ１を覆う被覆部分ＣＯＶとを含む。リード端子４００ａの被包囲部分ＥＮＶは、被包囲部分ＥＮＶにおいてリード端子４００ａが延在するＹ方向に直交する横断面において、樹脂ケース３００のうち内壁部分ＷＡＬと被覆部分ＣＯＶとを含む部分により包囲される。
このように、本実施形態では、樹脂ケース３００は、リード端子４００ａの上面ＴＰ１を覆う被覆部分ＣＯＶを有する。このため、本実施形態では、制御チップ２００とリード端子４００ａとの間に位置する被覆部分ＣＯＶにより、制御チップ２００とリード端子４００ａとの間の絶縁を確保でき、制御チップ２００とリード端子４００ａとの間の耐電圧を確保できる。この結果、本実施形態では、制御チップ２００等の半導体チップがリード端子上に配置された半導体装置１０の信頼性を向上させることができる。従って、製造工程における良品率の向上の効果を奏する。
また、本実施形態では、リード端子４００ａの側面ＳＤが内壁部分ＷＡＬにより包囲されるため、リード端子４００ａを樹脂ケース３００と一体に形成するインサート成型において、金型の取り出し時に、リード端子４００ａが金型に引っ掛かることを抑制できる。この結果、本実施形態では、金型の取り出し時に、リード端子４００ａが樹脂ケース３００から上方に引き剥がされることを抑制できる。
また、本実施形態では、リード端子４００ａが樹脂ケース３００（内壁部分ＷＡＬ及び被覆部分ＣＯＶを含む部分）により包囲される被包囲部分ＥＮＶを含む。従って、本実施形態では、仮に、金型の取り出し時にリード端子４００ａが上方に引っ張られても、リード端子４００ａの被包囲部分ＥＮＶが樹脂ケース３００に固定されているため、リード端子４００ａが樹脂ケース３００から上方に引き剥がされることを抑制できる。このように、本実施形態では、リード端子４００ａが樹脂ケース３００から上方に引き剥がされることを抑制できるため、制御チップ２００がリード端子４００ａ上に配置される半導体装置１０の製造時の歩留まりを向上させることができる。従って、製造工程における良品率の向上の効果を奏する。
また、本実施形態では、リード端子４００ａが被包囲部分ＥＮＶにより樹脂ケース３００に固定されているため、ワイヤボンディング時にリード端子４００ａが振動することを抑制でき、リード端子４００ａとワイヤ５００との接続が不安定になることを抑制できる。この結果、本実施形態では、制御チップ２００がリード端子４００ａ上に配置される場合において、半導体装置１０の信頼性及び半導体装置１０の製造時の歩留まりを向上させることができる。従って、製造工程における良品率の向上の効果を奏する。
また、本実施形態では、リード端子４００ａの被包囲部分ＥＮＶは、平面視において、リード端子４００ａにおける制御チップ２００と重なる部分の全体を含む。この場合、金型の取り出し時に、金型が引っ掛かる可能性のある部分を削減でき、リード端子４００ａが樹脂ケース３００から上方に引き剥がされることを抑制できる。
また、本実施形態では、リード端子４００ａにおいて樹脂ケース３００の被覆部分ＣＯＶにより覆われた部分のＹ方向に直交するＸ方向の最大幅は、制御チップ２００のＸ方向の最大幅より狭い。この場合、リード端子４００ａを樹脂ケース３００と一体に形成するインサート成型において、ＰＰＳ樹脂等の樹脂（樹脂ケース３００の材料）をリード端子４００ａの上面ＴＰ１まで効率よく充填することができる。
Ａ２：第２実施形態
上述した第１実施形態では、リード端子４００ａの被包囲部分ＥＮＶは、略一定の幅Ｗ１０でＹ方向に延在している。これに対し、第２実施形態では、図４に示されるように、リード端子４００ａの被包囲部分ＥＮＶ１は、Ｘ方向の幅Ｗ１２が広い幅広部分ＬＰ１と、幅Ｗ１１が幅広部分ＬＰ１の幅Ｗ１２より狭い幅狭部分ＮＰとを含む。
図４は、第２実施形態に係る半導体装置１０の一例を説明するための説明図である。なお、図４の平面図は、第２実施形態に係る半導体装置１０の領域ＡＲ１（図１の平面図に示された破線で囲んだ領域ＡＲ１に対応する領域）の平面図の一例であり、図２の平面図に対応する。また、Ａ１－Ａ２断面図は、領域ＡＲ１の平面図におけるＡ１－Ａ２線に沿う半導体装置１０の断面を示し、Ｂ１－Ｂ２断面図は、領域ＡＲ１の平面図におけるＢ１－Ｂ２線に沿う半導体装置１０の断面を示している。なお、図４においても、図を見やすくするために、ワイヤ５００等の記載が省略されている。図１から図３において説明された要素と同様の要素については、同様の符号が付され、詳細な説明は省略される。また、図４では、被包囲部分ＥＮＶは、被包囲部分ＥＮＶ１とも称される。
図４に示される半導体装置１０は、リード端子４００ａの被包囲部分ＥＮＶ１の形状が図２に示された被包囲部分ＥＮＶの形状と相違することを除いて、図１に示された半導体装置１０と同様である。以下では、図４に示される半導体装置１０と図１に示された半導体装置１０との主な相違点を中心に説明する。
本実施形態では、領域ＡＲ１の平面図に示されるように、リード端子４００ａは、Ｘ方向の幅Ｗ１２が広い幅広部分ＬＰ１と、幅Ｗ１１が幅広部分ＬＰ１の幅Ｗ１２より狭い幅狭部分ＮＰとを含む。なお、以下では、リード端子４００ａの幅狭部分ＮＰのうち、被覆部分ＣＯＶにより覆われた部分は、幅狭部分ＮＰａとも称される。本実施形態では、リード端子４００ａの被包囲部分ＥＮＶ１は、幅広部分ＬＰ１と幅狭部分ＮＰａとを含む。すなわち、本実施形態のリード端子４００ａでは、幅広部分ＬＰ１が被包囲部分ＥＮＶ１であり、幅狭部分ＮＰの一部（幅狭部分ＮＰａ）も被包囲部分ＥＮＶ１である。被包囲部分ＥＮＶ１の幅広部分ＬＰ１は、平面視において、リード端子４００ａにおける制御チップ２００と重なる部分の全体を含む。被包囲部分ＥＮＶ１の幅狭部分ＮＰａは、平面視において、制御チップ２００と重ならない。
すなわち、制御チップ２００は、Ａ１－Ａ２断面図に示されるように、被覆部分ＣＯＶのうち、幅広部分ＬＰ１の上面ＴＰ１を覆う部分に、接着剤６００により接着される。従って、リード端子４００ａの幅広部分ＬＰ１と制御チップ２００との間には、樹脂ケース３００の被覆部分ＣＯＶと接着剤６００とが存在する。また、幅広部分ＬＰ１は、被包囲部分ＥＮＶ１の一部分であるため、図２に示された被包囲部分ＥＮＶと同様に、内壁部分ＷＡＬ及び被覆部分ＣＯＶを含む部分により包囲される。なお、図４に示される例では、内壁部分ＷＡＬの幅（Ｘ方向の幅）を確保するために、幅広部分ＬＰ１の側面ＳＤは、制御チップ２００において空間ＳＰに近い側面より、＋Ｘ方向（空間ＳＰから離れる方向）に位置する。但し、幅広部分ＬＰ１の側面ＳＤは、内壁部分ＷＡＬの幅が所定値以上に確保されるのであれば、制御チップ２００において空間ＳＰに近い側面より－Ｘ方向に位置してもよいし、制御チップ２００において空間ＳＰに近い側面と平面視において重なってもよい。
また、Ａ１－Ａ２断面図に示されるように、樹脂ケース３００の被覆部分ＣＯＶにおけるＹ方向に沿う２つの側面のうち、空間ＳＰから遠い側面ＥＰは、被覆部分ＣＯＶの上面ＴＰ２の面積が下面ＢＴの面積より小さくなるように傾斜している。被覆部分ＣＯＶの上面ＴＰ２は、被覆部分ＣＯＶにおいて制御チップ２００と対向する面であり、被覆部分ＣＯＶの下面ＢＴは、被覆部分ＣＯＶにおける上面ＴＰ２の反対側の面である。なお、Ａ１－Ａ２断面図には図示されていないが、樹脂ケース３００の被覆部分ＣＯＶにおけるＸ方向に沿う２つの側面も、被覆部分ＣＯＶの上面ＴＰ２の面積が下面ＢＴの面積より小さくなるように、傾斜してもよい。このように、樹脂ケース３００の被覆部分ＣＯＶの側面ＥＰは、被覆部分ＣＯＶにおいて制御チップ２００と対向する上面ＴＰ２の面積が、被覆部分ＣＯＶにおける上面ＴＰ２の反対側の下面ＢＴの面積より小さくなるように、傾斜してもよい。
また、Ｂ１－Ｂ２断面図に示される半導体装置１０の断面は、図２に示されたＢ１－Ｂ２断面図に示される半導体装置１０の断面と同様である。例えば、リード端子４００ａのうち、被包囲部分ＥＮＶ１以外の部分の上面ＴＰ１は、ワイヤ５００ａとリード端子４００ａとの接続を可能にするために、被覆部分ＣＯＶに覆われずに、樹脂ケース３００から露出している。
以上、本実施形態では、リード端子４００ａの被包囲部分ＥＮＶ１におけるＸ方向の最大幅（例えば、幅広部分ＬＰ１の幅Ｗ１２）を、図２に示されたリード端子４００ａの被包囲部分ＥＮＶにおけるＸ方向の最大幅（例えば、幅Ｗ１０）より大きくしている。本実施形態においても、上述した第１実施形態と同様の効果を得ることができる。
また、本実施形態では、樹脂ケース３００の被覆部分ＣＯＶの上面ＴＰ２の面積が下面ＢＴの面積より小さくなるように、被覆部分ＣＯＶの側面ＥＰが傾斜している。このため、本実施形態では、被覆部分ＣＯＶと被覆部分ＣＯＶ以外の部分との境界まで封止樹脂７００を容易に注入することができる。従って、本実施形態では、被覆部分ＣＯＶと被覆部分ＣＯＶ以外の部分との境界付近に、封止樹脂７００が存在しないボイドが発生することを抑制できる。この結果、本実施形態では、半導体装置１０の信頼性を向上させることができる。なお、上述した第１実施形態においても、樹脂ケース３００の被覆部分ＣＯＶは、図４に示された被覆部分ＣＯＶと同様に、側面ＥＰが傾斜するように形成されてもよい。あるいは、本実施形態において、樹脂ケース３００の被覆部分ＣＯＶは、図２に示された被覆部分ＣＯＶと同様に、側面ＥＰを傾斜させずに形成されてもよい。
Ａ３：第３実施形態
上述した実施形態では、リード端子４００ａにおいて空間ＳＰに近い側面ＳＤの全体が内壁部分ＷＡＬにより覆われる。これに対し、第３実施形態では、図５に示されるように、リード端子４００ａにおいて空間ＳＰに近い側面ＳＤの一部は、空間ＳＰに露出する。
図５は、第３実施形態に係る半導体装置１０の一例を説明するための説明図である。なお、図５の平面図は、第３実施形態に係る半導体装置１０の領域ＡＲ１（図１の平面図に示された破線で囲んだ領域ＡＲ１に対応する領域）の平面図の一例であり、図２の平面図に対応する。また、Ａ１－Ａ２断面図は、領域ＡＲ１の平面図におけるＡ１－Ａ２線に沿う半導体装置１０の断面を示し、Ｃ１－Ｃ２断面図は、領域ＡＲ１の平面図におけるＣ１－Ｃ２線に沿う半導体装置１０の断面を示している。なお、図５においても、図を見やすくするために、ワイヤ５００等の記載が省略されている。図１から図４において説明された要素と同様の要素については、同様の符号が付され、詳細な説明は省略される。また、図５では、被包囲部分ＥＮＶは、被包囲部分ＥＮＶ２とも称される。
図５に示される半導体装置１０は、リード端子４００ａの被包囲部分ＥＮＶ２と制御チップ２００との位置関係が図４に示された被包囲部分ＥＮＶ１と制御チップ２００との位置関係と相違することを除いて、図４に示された半導体装置１０と同様である。以下では、図５に示される半導体装置１０と図４に示された半導体装置１０との主な相違点を中心に説明する。
本実施形態では、領域ＡＲ１の平面図に示されるように、リード端子４００ａのうち、樹脂ケース３００の被覆部分ＣＯＶにより覆われた部分は、被包囲部分ＥＮＶ２と、Ｘ方向の幅Ｗ１２が被包囲部分ＥＮＶ２の幅Ｗ１１より広い幅広部分ＬＰ２とを含む。すなわち、本実施形態のリード端子４００ａでは、幅Ｗ１１が幅広部分ＬＰ２の幅Ｗ１２より狭い幅狭部分ＮＰの一部（幅狭部分ＮＰａ）が被包囲部分ＥＮＶ２である。また、リード端子４００ａの幅広部分ＬＰ２は、平面視において、リード端子４００ａにおける制御チップ２００と重なる部分の全体を含む。なお、図５に示される例では、内壁部分ＷＡＬは、リード端子４００ａのうちの幅広部分ＬＰ２を除く部分において空間ＳＰに近い側面ＳＤを覆うように形成される。すなわち、リード端子４００ａの幅広部分ＬＰ２において空間ＳＰに近い側面ＳＤは、内壁部分ＷＡＬに覆われない。従って、リード端子４００ａは、平面視において、制御チップ２００と重ならない位置に被包囲部分ＥＮＶ２を有する。
制御チップ２００は、Ａ１－Ａ２断面図に示されるように、被覆部分ＣＯＶのうち、幅広部分ＬＰ２の上面ＴＰ１を覆う部分に、接着剤６００により接着される。従って、リード端子４００ａの幅広部分ＬＰ２と制御チップ２００との間には、樹脂ケース３００の被覆部分ＣＯＶと接着剤６００とが存在する。また、図５に示される例では、リード端子４００ａの幅広部分ＬＰ２において空間ＳＰに近い側面ＳＤは、内壁部分ＷＡＬに覆われていないため、空間ＳＰに露出している。すなわち、図５に示される例では、リード端子４００ａの幅広部分ＬＰ２は、被包囲部分ＥＮＶ２に含まれない。
また、Ｃ１－Ｃ２断面図に示されるように、リード端子４００ａの被包囲部分ＥＮＶ２は、内壁部分ＷＡＬ及び被覆部分ＣＯＶを含む部分により包囲される。このため、本実施形態においても、金型の取り出し時に、リード端子４００ａが樹脂ケース３００から上方に引き剥がされることを抑制できる。
また、被覆部分ＣＯＶのうち、リード端子４００ａの被包囲部分ＥＮＶ２の上面ＴＰ１を覆う部分は、内壁部分ＷＡＬと一体に形成されている。すなわち、被覆部分ＣＯＶは、リード端子４００ａの被包囲部分ＥＮＶ２及び幅広部分ＬＰ２の両方を覆い、かつ、内壁部分ＷＡＬと一体に形成される。このため、被覆部分ＣＯＶにおいてリード端子４００ａの幅広部分ＬＰ２の上面ＴＰ１を覆う部分がリード端子４００ａの幅広部分ＬＰ２から剥離することが、抑制される。なお、制御チップ２００が接着された被覆部分ＣＯＶが、リード端子４００ａから剥離した場合、制御チップ２００が固定されずに不安定になるため、ワイヤ５００を制御チップ２００に接続するワイヤボンディングを、安定的に実行することが困難になる。本実施形態では、リード端子４００ａの幅広部分ＬＰ２の側面ＳＤが空間ＳＰに露出しているが、被覆部分ＣＯＶがリード端子４００ａから剥離することが抑制されているため、制御チップ２００とワイヤ５００との接続が不安定になることを抑制できる。
また、樹脂ケース３００の被覆部分ＣＯＶの側面ＥＰは、図４に示された被覆部分ＣＯＶと同様に、被覆部分ＣＯＶの上面ＴＰ２の面積が下面ＢＴの面積より小さくなるように傾斜している。なお、本実施形態においても、樹脂ケース３００の被覆部分ＣＯＶは、図２に示された被覆部分ＣＯＶと同様に、側面ＥＰを傾斜させずに形成されてもよい。
リード端子４００ａのうち、幅広部分ＬＰ２及び被包囲部分ＥＮＶ２を除く部分の上面ＴＰ１は、ワイヤ５００ａとリード端子４００ａとの接続を可能にするために、被覆部分ＣＯＶに覆われずに、樹脂ケース３００から露出している。
以上、本実施形態では、リード端子４００ａの幅広部分ＬＰ２におけるＸ方向の最大幅を、図４に示されたリード端子４００ａの幅広部分ＬＰ１におけるＸ方向の最大幅より大きくしている。なお、本実施形態においても、上述した第１実施形態及び第２実施形態と同様の効果を得ることができる。
Ａ４：第４実施形態
上述した実施形態では、リード端子４００ａのうち、平面視において制御チップ２００と重なる部分全体の上面ＴＰ１が、被覆部分ＣＯＶにより覆われる。これに対し、第４実施形態では、図６に示されるように、樹脂ケース３００の被覆部分ＣＯＶ１は、リード端子４００ａのうち、平面視において制御チップ２００と重なる部分の上面ＴＰ１の一部が樹脂ケース３００から露出するように、形成される。
図６は、第４実施形態に係る半導体装置１０の一例を説明するための説明図である。なお、図６は、第４実施形態に係る半導体装置１０において、制御チップ２００が配置される領域の周辺を示す平面図の一例である。図６では、図を見やすくするために、制御チップ２００、接着剤６００及びワイヤ５００等の記載が省略されている。なお、図６の一点二鎖線の矩形は、制御チップ２００が配置されるチップ配置領域ＡＲ３を示している。図１から図５において説明された要素と同様の要素については、同様の符号が付され、詳細な説明は省略される。また、図６では、被覆部分ＣＯＶは、被覆部分ＣＯＶ１とも称され、被包囲部分ＥＮＶは、被包囲部分ＥＮＶ３とも称される。
図６に示される半導体装置１０は、樹脂ケース３００の被覆部分ＣＯＶ１が図２に示された被覆部分ＣＯＶと相違することを除いて、図２に示された半導体装置１０と同様である。以下では、図６に示される半導体装置１０と図２に示された半導体装置１０との主な相違点を中心に説明する。
図６に示されるように、樹脂ケース３００の被覆部分ＣＯＶ１は、Ｘ方向に延在する複数の第１被覆部分ＣＯＶｆを含む。複数の第１被覆部分ＣＯＶｆは、平面視において制御チップ２００と重なるように、リード端子４００ａの第１部分の上面にＹ方向に間隔を空けて配置される。このように、１つの制御チップ２００の下側（－Ｚ方向）に複数の第１被覆部分ＣＯＶｆが、被覆部分ＣＯＶ１として樹脂ケース３００に形成される。すなわち、リード端子４００ａは、チップ配置領域ＡＲ３毎に、複数の被包囲部分ＥＮＶ３を有する。なお、本実施形態では、第１部分は、制御チップ２００が重なる部分であってよく、複数の被包囲部分ＥＮＶ３を含む（囲む）領域であってもよい。
図６に示される例では、１つの制御チップ２００の下側に２つの第１被覆部分ＣＯＶｆが配置されるが、３つ以上の第１被覆部分ＣＯＶｆが１つの制御チップ２００の下側に配置されてもよい。あるいは、Ｙ方向の長さが制御チップ２００のＹ方向の長さより短い１つの被覆部分ＣＯＶ１（例えば、図６に示される２つの第１被覆部分ＣＯＶｆ間を埋める１つの被覆部分ＣＯＶ１）が制御チップ２００の下側に配置されてもよい。
なお、リード端子４００ａの被包囲部分ＥＮＶ３は、図２に示された被包囲部分ＥＮＶと同様に、Ｙ方向に直交する横断面において、樹脂ケース３００のうち内壁部分ＷＡＬと複数の第１被覆部分ＣＯＶｆとを含む部分により包囲される。
また、図６に示される例では、リード端子４００ａにおいて樹脂ケース３００の複数の第１被覆部分ＣＯＶｆにより覆われた部分のＸ方向の最大幅（例えば、幅Ｗ１０）は、制御チップ２００のＸ方向の最大幅（例えば、幅Ｗ２０）より狭い。なお、リード端子４００ａは、例えば、図４に示されたリード端子４００ａと同様に、幅広部分ＬＰ１及び幅狭部分ＮＰを有してもよい。すなわち、リード端子４００ａにおいて樹脂ケース３００の複数の第１被覆部分ＣＯＶｆにより覆われた部分のＸ方向の最大幅は、制御チップ２００のＸ方向の最大幅と同じでもよいし、制御チップ２００のＸ方向の最大幅より大きくてもよい。
また、本実施形態においても、樹脂ケース３００の複数の第１被覆部分ＣＯＶｆは、図２に示された被覆部分ＣＯＶと同様に、側面ＥＰを傾斜させずに形成されてもよいし、図４に示された被覆部分ＣＯＶと同様に、側面ＥＰを傾斜させて形成されてもよい。
以上、本実施形態においても、上述した第１実施形態、第２実施形態及び第３実施形態と同様の効果を得ることができる。また、本実施形態では、樹脂ケース３００の被覆部分ＣＯＶ１は、リード端子４００ａのうち、平面視において制御チップ２００と重なる部分の上面ＴＰ１の一部が樹脂ケース３００から露出するように、形成される。このため、本実施形態では、例えば、チップ配置領域ＡＲ３に塗布される接着剤６００が、リード端子４００ａが樹脂ケース３００から露出している部分から、リード端子４００ａと樹脂ケース３００との隙間に入り込むことが期待できる。チップ配置領域ＡＲ３に塗布される接着剤６００が、リード端子４００ａと樹脂ケース３００との隙間に入り込む場合、リード端子４００ａと樹脂ケース３００との接着性が向上する。従って、本実施形態では、リード端子４００ａと樹脂ケース３００との接着性を向上させることができる。なお、第１被覆部分ＣＯＶｆは、リード端子４００ａの第１部分の上面ＴＰ１の少なくとも一部を覆えばよい。例えば、次のような構成としてもよい。上述のように、図６では、複数の第１被覆部分ＣＯＶｆは、平面視において制御チップ２００と重なるように、リード端子４００ａの第１部分の上面にＹ方向に間隔を空けて配置されるものとした。また、図６の複数の第１被覆部分ＣＯＶｆは、平面視でＸ方向が長手の矩形形状である。これに対し、例えば、複数の第１被覆部分ＣＯＶｆを、平面視でＹ方向が長手の矩形形状としてよい。そして、例えば、複数の第１被覆部分ＣＯＶｆは、平面視において制御チップ２００と重なるように、リード端子４００ａの第１部分の上面にＸ方向に間隔を空けて配置されるものとしてもよい。すなわち、Ｘ方向に点在して複数の第１被覆部分ＣＯＶｆを設けてもよい。
Ｂ：変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を、相互に矛盾しない範囲で併合してもよい。
Ｂ１：第１変形例
例えば、上述した実施形態において、制御チップ２００に形成される集積回路（例えば、ＨＶＩＣ）と異なる集積回路（例えば、ＬＶＩＣ）が形成された半導体チップがリード端子４００ａ上に配置されてもよい。
図７は、第１変形例に係る半導体装置１０の一例を説明するための説明図である。なお、図７は、第１変形例に係る半導体装置１０を＋Ｚ方向から平面視した場合の平面図である。図１から図６において説明された要素と同様の要素については、同様の符号が付され、詳細な説明は省略される。
図７に示される半導体装置１０は、制御チップ２２０がリード端子４００ａ上に配置されることを除いて、図１に示された半導体装置１０と同様である。なお、図７では、図を見やすくするために、制御チップ２２０と接続されるパワー半導体チップ１０２、ワイヤ５００及びリード端子４００等の記載が省略されている。以下では、図７に示される半導体装置１０と図１に示された半導体装置１０との主な相違点を中心に説明する。
本変形例では、制御チップ２００に形成される集積回路がＨＶＩＣであり、制御チップ２２０に形成される集積回路がＬＶＩＣである場合を想定する。図７に示される例では、制御チップ２２０は、樹脂ケース３００の被覆部分ＣＯＶを介さずに、導電性の接続部によりリード端子４００ａに接着される。すなわち、樹脂ケース３００の被覆部分ＣＯＶは、制御チップ２２０の下側に形成されない。
なお、制御チップ２２０は、制御チップ２００と同様に、リード端子４００ａの上面ＴＰ１を覆う被覆部分ＣＯＶに接着剤６００により接着され、かつ、ワイヤ５００ａによりリード端子４００ａに接続されてもよい。この場合、制御チップ２２０は、「第２半導体チップ」の別の例である。
以上、本変形例においても、上述した実施形態と同様の効果を得ることができる。
Ｂ２：第２変形例
上述した実施形態において、例えば、図２に示されたリード端子４００ａのうち、被包囲部分ＥＮＶ間の部分が、Ｘ方向の幅が被包囲部分ＥＮＶの幅（例えば、幅Ｗ１０）より広い幅広部分であってもよい。この場合、リード端子４００ａのうち、幅広部分の幅より幅が狭い幅狭部分の全体が、被包囲部分ＥＮＶに該当する。あるいは、図４に示された幅広部分ＬＰ１及び幅狭部分ＮＰのうち、幅広部分ＬＰ１の一部のみが、被覆部分ＣＯＶにより覆われてもよい。この場合、リード端子４００ａのうち、幅広部分ＬＰ１の一部（被覆部分ＣＯＶにより覆われている部分）が、被包囲部分ＥＮＶに該当する。以上、本変形例においても、上述した実施形態と同様の効果を得ることができる。
Ｃ：応用例
図８は、応用例に係る半導体装置１０の一例を説明するための説明図である。なお、図８の平面図は、応用例に係る半導体装置１０の領域ＡＲ１（図１の平面図に示された破線で囲んだ領域ＡＲ１に対応する領域）の平面図の一例であり、図２の平面図に対応する。また、Ａ１－Ａ２断面図は、領域ＡＲ１の平面図におけるＡ１－Ａ２線に沿う半導体装置１０の断面を示し、Ｃ１－Ｃ２断面図は、領域ＡＲ１の平面図におけるＣ１－Ｃ２線に沿う半導体装置１０の断面を示している。なお、図８においても、図を見やすくするために、ワイヤ５００等の記載が省略されている。図１から図７において説明された要素と同様の要素については、同様の符号が付され、詳細な説明は省略される。また、図８では、被覆部分ＣＯＶは、被覆部分ＣＯＶ２とも称される。
図８に示される半導体装置１０は、樹脂ケース３００の被覆部分ＣＯＶ２が図５に示された被覆部分ＣＯＶと相違することを除いて、図５に示された半導体装置１０と同様である。以下では、図８に示される半導体装置１０と図５に示された半導体装置１０との主な相違点を中心に説明する。
応用例では、領域ＡＲ１の平面図に示されるように、リード端子４００ａは、Ｘ方向の幅Ｗ１２が広い幅広部分ＬＰ２と、幅Ｗ１１が幅広部分ＬＰ２の幅Ｗ１２より狭い幅狭部分ＮＰとを含む。図８に示される例では、リード端子４００ａの幅広部分ＬＰ２は、平面視において、リード端子４００ａにおける制御チップ２００と重なる部分の全体を含み、リード端子４００ａの幅狭部分ＮＰは、平面視において、制御チップ２００と重ならない。
制御チップ２００は、Ａ１－Ａ２断面図に示されるように、幅広部分ＬＰ２の上面ＴＰ１を覆う被覆部分ＣＯＶ２に、接着剤６００により接着される。従って、リード端子４００ａの幅広部分ＬＰ２と制御チップ２００との間には、樹脂ケース３００の被覆部分ＣＯＶ２と接着剤６００とが存在する。なお、リード端子４００ａの幅広部分ＬＰ２において空間ＳＰに近い側面ＳＤは、内壁部分ＷＡＬに覆われずに、空間ＳＰに露出している。また、図８に示される例では、樹脂ケース３００の被覆部分ＣＯＶ２は、図４に示された被覆部分ＣＯＶと同様に、側面ＥＰを傾斜させて形成されているが、図２に示された被覆部分ＣＯＶと同様に、側面ＥＰを傾斜させずに形成されてもよい。
また、領域ＡＲ１の平面図、及び、Ｃ１－Ｃ２断面図に示されるように、リード端子４００ａの幅広部分ＬＰ２におけるＸ方向に沿う縁部（幅狭部分ＮＰに接続される縁部）の上面ＴＰ１は、被覆部分ＣＯＶ２に覆われずに、樹脂ケース３００から露出している。なお、リード端子４００ａの幅狭部分ＮＰにおけるＹ方向に直交する横断面は、図２のＢ１－Ｂ２断面図に示された断面と同様である。すなわち、リード端子４００ａの幅狭部分ＮＰにおいて空間ＳＰに近い側面ＳＤは、内壁部分ＷＡＬに覆われ、幅狭部分ＮＰの上面ＴＰ１は、被覆部分ＣＯＶ２に覆われずに、樹脂ケース３００から露出している。
このように、応用例では、樹脂ケース３００は、リード端子４００ａにおいて制御チップ２００に対向する上面ＴＰ１を覆う被覆部分ＣＯＶ２を含む。また、制御チップ２００を樹脂ケース３００に接着する絶縁性の接着剤６００は、少なくとも樹脂ケース３００の被覆部分ＣＯＶ２と制御チップ２００との間に位置する。なお、樹脂ケース３００の被覆部分ＣＯＶ２は、図６に示された被覆部分ＣＯＶ１と同様に、制御チップ２００毎に、複数の第１被覆部分ＣＯＶｆを有してもよい。
なお、上述の応用例から以下の態様が把握される。
半導体装置１０は、パワー半導体チップ１０２ａと、パワー半導体チップ１０２ａを制御する制御チップ２００と、パワー半導体チップ１０２ａが内側に位置する空間ＳＰが形成された樹脂ケース３００とを有する。さらに、半導体装置１０は、樹脂ケース３００に配置され、パワー半導体チップ１０２ａに電気的に接続されるリード端子４００ａと、制御チップ２００を樹脂ケース３００に接着する絶縁性の接着剤６００とを有する。樹脂ケース３００は、リード端子４００ａにおいて制御チップ２００に対向する上面ＴＰ１を覆う被覆部分ＣＯＶを含む。接着剤６００は、樹脂ケース３００の被覆部分ＣＯＶと制御チップ２００との間に位置する。
以上、応用例においても、上述した実施形態及び変形例と同様に、制御チップ２００とリード端子４００ａとの間に位置する被覆部分ＣＯＶ２により、制御チップ２００とリード端子４００ａとの間の絶縁を確保できる。従って、応用例においても、制御チップ２００とリード端子４００ａとの間の耐電圧を確保でき、半導体装置１０の信頼性を向上させることができる。
但し、応用例では、樹脂ケース３００の被覆部分ＣＯＶ２が内壁部分ＷＡＬと一体に形成されていない。
なお、応用例においても、樹脂ケース３００の被覆部分ＣＯＶ２は、リード端子４００ａのうち、平面視において制御チップ２００と重なる部分の上面ＴＰ１の一部が樹脂ケース３００から露出するように、形成されてもよい。例えば、樹脂ケース３００の被覆部分ＣＯＶ２は、図６に示された被覆部分ＣＯＶ１と同様に、制御チップ２００の下側に複数の第１被覆部分ＣＯＶｆを有してもよい。この場合、チップ配置領域ＡＲ３に塗布される接着剤６００が、リード端子４００ａが樹脂ケース３００から露出している部分から、リード端子４００ａと樹脂ケース３００との隙間に入り込むことが期待できる。
従って、応用例においても、制御チップ２００の下側に位置する被覆部分ＣＯＶ２が、リード端子４００ａの上面ＴＰ１の一部が樹脂ケース３００から露出するように形成された場合、リード端子４００ａと樹脂ケース３００との接着性が向上することが期待できる。また、制御チップ２００の下側に位置する被覆部分ＣＯＶ２が、リード端子４００ａの上面ＴＰ１の一部が樹脂ケース３００から露出するように形成された場合、被覆部分ＣＯＶ２は、チップ配置領域ＡＲ３に塗布された接着剤６００により覆われる。この場合、被覆部分ＣＯＶ２がリード端子４００ａから剥離することを抑制できる。
１０…半導体装置、１００…チップ対、１０２…パワー半導体チップ、１２０…回路層、１３０…接続部、１４０…絶縁金属基板、１４２…金属基板、１４４…絶縁層、２００…制御チップ、３００…樹脂ケース、４００…リード端子、５００…ワイヤ、６００…接着剤、７００…封止樹脂、ＣＯＶ、ＣＯＶ１、ＣＯＶ２…被覆部分、ＣＯＶｆ…第１被覆部分、ＥＮＶ、ＥＮＶ１、ＥＮＶ２、ＥＮＶ３…被包囲部分、ＦＲ１…第１枠状部分、ＦＲ２…第２枠状部分、ＦＲ３…第３枠状部分、ＬＰ１、ＬＰ２…幅広部分、ＮＰ、ＮＰａ…幅狭部分、ＳＰ…空間。

Claims (11)

  1. 樹脂ケースと、
    前記樹脂ケースの内部から外部まで延伸するリード端子と、
    前記樹脂ケースの内側に位置する空間に配置される第１半導体チップと、
    を備え、
    前記樹脂ケースは、前記空間を画定する壁面から前記リード端子において前記空間に近い側面までの内壁部分と、前記リード端子の第１部分の上面の少なくとも一部を覆う被覆部分とを含む、
    半導体装置。
  2. 前記リード端子の前記第１部分の上方に配置され、前記第１半導体チップを制御する第２半導体チップを更に備え、
    前記第１部分と前記第２半導体チップとの間に、前記被覆部分が介在している、
    請求項１に記載の半導体装置。
  3. 前記リード端子の前記第１部分は、前記第１部分において前記リード端子が延在する第１方向に直交する横断面において、前記樹脂ケースのうち前記内壁部分と前記被覆部分とを含む部分により包囲される、
    請求項２に記載の半導体装置。
  4. 前記リード端子の前記第１部分は、前記リード端子の上面に対して垂直方向からの平面視において、前記リード端子における前記第２半導体チップと重なる部分の全体を含む、
    請求項３に記載の半導体装置。
  5. 前記リード端子において前記樹脂ケースの前記被覆部分により覆われた部分の前記第１方向に直交する第２方向の最大幅は、前記第２半導体チップの前記第２方向の最大幅より狭い、
    請求項４に記載の半導体装置。
  6. 前記被覆部分は、前記リード端子の上面に対して垂直方向からの平面視において前記第２半導体チップと重なるように、前記リード端子の第１部分の上面に間隔を空けて配置される複数の第１被覆部分を含む、
    請求項２から５のいずれか一項に記載の半導体装置。
  7. 前記リード端子は、前記第１部分において前記リード端子が延在する第１方向に直交する第２方向の幅が広い幅広部分と、前記幅が前記幅広部分の前記幅より狭い幅狭部分とを含む、
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記リード端子における前記幅広部分の少なくとも一部が前記第１部分である、
    請求項７に記載の半導体装置。
  9. 前記リード端子における前記幅狭部分の少なくとも一部が前記第１部分である、
    請求項７または８に記載の半導体装置。
  10. 前記被覆部分の側面は、傾斜している、
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 樹脂ケースと、前記樹脂ケースの内部から外部まで延伸するリード端子と、前記樹脂ケースの内側に位置する空間に配置される第１半導体チップと、を含む半導体装置の製造方法であって、
    前記リード端子を含むリードフレームを前記樹脂ケースの金型にインサートする第１工程と、
    前記金型に樹脂を注入し、前記樹脂を硬化させることにより、前記樹脂ケースを、前記空間を画定する壁面から前記リード端子において前記空間に近い側面までの内壁部分と、前記リード端子の第１部分の上面の少なくとも一部を覆う被覆部分とを含むように形成する第２工程と、
    を含む、
    ことを特徴とする半導体装置の製造方法。
JP2021072467A 2021-04-22 2021-04-22 半導体装置及び半導体装置の製造方法 Pending JP2022166988A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021072467A JP2022166988A (ja) 2021-04-22 2021-04-22 半導体装置及び半導体装置の製造方法
US17/681,390 US20220344245A1 (en) 2021-04-22 2022-02-25 Semiconductor apparatus and method of manufacturing semiconductor apparatus
CN202210206236.5A CN115241175A (zh) 2021-04-22 2022-03-01 半导体装置和半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021072467A JP2022166988A (ja) 2021-04-22 2021-04-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022166988A true JP2022166988A (ja) 2022-11-04

Family

ID=83667758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021072467A Pending JP2022166988A (ja) 2021-04-22 2021-04-22 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20220344245A1 (ja)
JP (1) JP2022166988A (ja)
CN (1) CN115241175A (ja)

Also Published As

Publication number Publication date
CN115241175A (zh) 2022-10-25
US20220344245A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US10431529B2 (en) Semiconductor device
US6707138B2 (en) Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
EP3282479B1 (en) Power semiconductor module
JP2003031765A (ja) パワーモジュールおよびインバータ
KR102588063B1 (ko) 대칭적으로 배열된 전원 단자를 갖는 반도체 패키지 및 그 제조 방법
JP7247574B2 (ja) 半導体装置
US20210013141A1 (en) Semiconductor device, semiconductor module, and vehicle
KR20200011889A (ko) 전자기 차폐 구조물을 갖는 반도체 패키지 및 그 제조 방법
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP2003017658A (ja) 電力用半導体装置
WO2016203743A1 (ja) 半導体装置
JP2022166988A (ja) 半導体装置及び半導体装置の製造方法
JP6906583B2 (ja) 半導体パワーモジュール
US20220406669A1 (en) Semiconductor apparatus
KR102378171B1 (ko) 커플드 반도체 패키지
US20230420323A1 (en) Semiconductor module, and manufacturing method for semiconductor module
US20230230940A1 (en) Semiconductor device
WO2023189265A1 (ja) 半導体モジュール
WO2023189266A1 (ja) 金属配線板
WO2024053420A1 (ja) 半導体パッケージ
US20230335448A1 (en) Semiconductor apparatus
CN111095545B (zh) 半导体装置
JP2023168849A (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240313