CN115241175A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN115241175A
CN115241175A CN202210206236.5A CN202210206236A CN115241175A CN 115241175 A CN115241175 A CN 115241175A CN 202210206236 A CN202210206236 A CN 202210206236A CN 115241175 A CN115241175 A CN 115241175A
Authority
CN
China
Prior art keywords
lead terminal
resin case
semiconductor device
lead
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210206236.5A
Other languages
English (en)
Inventor
三枝直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115241175A publication Critical patent/CN115241175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48138—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置和半导体装置的制造方法。半导体装置具备：树脂壳体；引线端子，其自树脂壳体的内部延伸到外部；以及功率半导体芯片，其配置于位于树脂壳体的内侧的空间。树脂壳体包含自划定空间的壁面到引线端子中靠近空间的侧面的内壁部分、和覆盖引线端子的被包围部分的上表面的至少局部的被覆部分。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
公知有一种将包含IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等功率半导体元件的半导体芯片收纳于树脂壳体而成的半导体装置。在这种半导体装置中，在树脂壳体形成有外部连接用的多个引线端子。此外，在专利文献1中公开有一种将与半导体芯片连接的电子部件配置于多个引线端子中的规定的引线端子上的半导体装置。
专利文献1：日本特开2017－38019号公报
发明内容
发明要解决的问题
在上述这样的半导体装置中，谋求制造工序中的正品率的提高。
用于解决问题的方案
在本发明的较佳的形态的半导体装置中，该半导体装置具备：树脂壳体；引线端子，其自所述树脂壳体的内部延伸到外部；以及第1半导体芯片，其配置于位于所述树脂壳体的内侧的空间，所述树脂壳体包含自划定所述空间的壁面到所述引线端子的靠近所述空间的侧面的内壁部分、和覆盖所述引线端子的第1部分的上表面的至少局部的被覆部分。
在本发明的较佳的形态的半导体装置的制造方法中，该半导体装置包含树脂壳体、自所述树脂壳体的内部延伸到外部的引线端子、以及配置于位于所述树脂壳体的内侧的空间的第1半导体芯片，该半导体装置的制造方法的特征在于，该半导体装置的制造方法包含：第1工序，在该第1工序中，将包含所述引线端子的引线框插入于所述树脂壳体的模具；以及第2工序，在该第2工序中，向所述模具注入树脂，使所述树脂固化，从而形成所述树脂壳体，该树脂壳体包含自划定所述空间的壁面到所述引线端子的靠近所述空间的侧面的内壁部分、和覆盖所述引线端子的第1部分的上表面的至少局部的被覆部分。
发明的效果
根据本发明的半导体装置和半导体装置的制造方法，起到提高制造工序中的正品率的效果。
附图说明
图1是第1实施方式的半导体装置的概略图。
图2是用于说明图1所示的内壁部分和被覆部分的说明图。
图3是用于说明图1所示的半导体装置的制造方法的说明图。
图4是用于说明第2实施方式的半导体装置的一个例子的说明图。
图5是用于说明第3实施方式的半导体装置的一个例子的说明图。
图6是用于说明第4实施方式的半导体装置的一个例子的说明图。
图7是用于说明第1变形例的半导体装置的一个例子的说明图。
图8是用于说明应用例的半导体装置的一个例子的说明图。
附图标记说明
10、半导体装置；100、芯片对；102、功率半导体芯片；120、电路层；130、连接部；140、绝缘金属基板；142、金属基板；144、绝缘层；200、控制芯片；300、树脂壳体；400、引线端子；500、引线；600、粘接剂；700、密封树脂；COV、COV1、COV2、被覆部分；COVf、第1被覆部分；ENV、ENV1、ENV2、ENV3、被包围部分；FR1、第1框状部分；FR2、第2框状部分；FR3、第3框状部分；LP1、LP2、宽幅部分；NP、NPa、窄幅部分；SP、空间。
具体实施方式
以下，参照附图，说明用于实施本发明的方式。在各附图中，使各部分的尺寸和比例尺与实际的尺寸和比例尺适当不同。另外，以下说明的实施方式为本发明的优选的具体例，因此，附加有技术上优选的各种限定，但只要在以下的说明中没有特别限定本发明的主旨的记载，本发明的范围就不限定于这些方式。
A.实施方式
以下，说明本发明的实施方式。首先，参照图1，说明第1实施方式的半导体装置10的概要的一个例子。
A1：第1实施方式
图1是第1实施方式的半导体装置10的概略图。
此外，以下，为了方便说明，导入具有互相正交的X轴、Y轴以及Z轴的3轴正交坐标系。以下，将X轴的箭头所指的方向称作+X方向，将+X方向的相反方向称作－X方向。将Y轴的箭头所指的方向称作+Y方向，将+Y方向的相反方向称作－Y方向。另外，将Z轴的箭头所指的方向称作+Z方向，将+Z方向的相反方向称作－Z方向。以下，有时不特别区分+Y方向和－Y方向，而称作Y方向，不特别区分+X方向和－X方向而称作X方向。另外，有时不特别区分+Z方向和－Z方向而称作Z方向。另外，以下有时将+Z方向称作上方或上侧，将－Z方向称作下方或下侧。此外，在本实施方式中，Y方向为“第1方向”的一个例子，X方向为“与第1方向正交的第2方向”的一个例子。但是，“正交”不仅包含严格上的正交，还包含实质上的正交(例如，误差范围内的正交)。
另外，以下，有时将自特定的方向观察对象物的情况称作俯视。图1表示自+Z方向俯视时的半导体装置10的俯视图和沿着俯视图的A1－A2线的半导体装置10的剖视图。以下，有时将自+Z方向的俯视简称作“俯视”。此外，自+Z方向的俯视相当于自与引线端子400a的上表面TP1(参照图2)垂直的方向的俯视。
半导体装置10例如为包含功率MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：金属氧化物半导体场效应晶体管)和IGBT(Insulated Gate BipolarTransistor：绝缘栅双极晶体管)等功率半导体元件的功率半导体装置。作为功率半导体装置，例如，具有包含功率MOSFET及IGBT等的开关元件和控制开关元件的控制电路的变频器装置。在本实施方式中，半导体装置10可以为将开关元件和控制电路等收纳于一个封装体的IPM(Intelligent Power Module：智能功率模块)。
例如，半导体装置10具有多个芯片对100、多个控制芯片200、树脂壳体300、多个引线端子400(400a、400b以及400c)。而且，半导体装置10具有电路层120、连接部130、绝缘金属基板140、多个引线500(500a、500b、500c以及500d)以及密封树脂700等。芯片对100为功率半导体芯片102a与功率半导体芯片102b的组合。以下，有时将功率半导体芯片102a和102b统称为功率半导体芯片102。此外，在图1的俯视图中，利用阴影示出树脂壳体300。
功率半导体芯片102a为“第1半导体芯片”的一个例子。例如，功率半导体芯片102a为形成有功率MOSFET和IGBT等开关元件的半导体芯片。另外，例如，功率半导体芯片102b为形成有与形成于功率半导体芯片102a的开关元件反向并联连接的FWD(Free WheelingDiode：续流二极管)等二极管的半导体芯片。二极管与开关元件反向并联连接是指，以二极管的顺方向与开关元件的顺方向相反的方式将二极管与开关元件并联连接。此外，开关元件和二极管的组合可以作为所谓的RC－IGBT(Reverse Conducting IGBT：反向导通IGBT)而由一个半导体芯片形成。
在图1所示的例子中，多个芯片对100在Y方向上互相空开间隔地配置，并利用多个引线500c与多个引线端子400c分别连接。另外，多个芯片对100的各芯片对中包含的功率半导体芯片102a和102b例如在X方向上互相空开间隔地配置于电路层120之上。此外，电路层120为形成有布线图案等的层。另外，例如图1的剖视图所示，多个芯片对100利用连接部130与电路层120连接。连接部130可以是含有银等金属材料的导电性的钎焊材料、焊锡材料。此外，电路层120配置于绝缘金属基板140(更详细而言，后述的绝缘层144)上。绝缘金属基板140包含由金属材料形成的金属基板142和由绝缘材料形成于金属基板142上的绝缘层144。例如，绝缘层144为陶瓷基板，金属基板142作为将由芯片对100产生的热散热的散热板发挥功能。
控制芯片200为“第2半导体芯片”的一个例子。控制芯片200控制功率半导体芯片102a和102b。例如，控制芯片200为形成有控制功率半导体芯片102a和102b的导通和非导通的集成电路的半导体芯片。在本实施方式中，控制芯片200可以为HVIC(High VoltageIntegrated Circuit：高压集成电路)。此外，HVIC为，例如假定在两个布线之间串联连接有两个开关元件的电路的情况下，用于驱动与两个布线中电压较高的布线连接的开关元件的栅极的集成电路。此外，用于驱动与两个布线中电压较低的布线连接的开关元件的栅极的集成电路也被称作LVIC(Low Voltage Integrated Circuit：低压集成电路)。
多个引线端子400例如由金属材料形成。例如，多个引线端子400利用嵌入成型与树脂壳体300一体地形成。由此，多个引线端子400配置于树脂壳体300。例如，多个引线端子400分别包含俯视位于树脂壳体300上的端部和位于树脂壳体300的外部的端部。即，引线端子400自树脂壳体300的内部延伸到外部。
多个引线端子400b例如分别在X方向上延伸。而且，多个引线端子400b在树脂壳体300的+X方向的缘部沿Y方向排列。另外，多个引线端子400c例如分别在X方向上延伸。而且，多个引线端子400c在树脂壳体300的－X方向的缘部沿Y方向排列。另外，例如，在多个引线端子400b与多个引线端子400c之间排列有多个芯片对100。而且，引线端子400a形成为自多个芯片对100与多个引线端子400b之间的区域通过树脂壳体300的+X方向的缘部。即，引线端子400a包含在树脂壳体300上沿多个芯片对100的排列方向(Y方向)延伸的部分。引线端子400a的沿Y方向延伸的部分包含“第1部分”。在本实施方式中，引线端子400a的“第1部分”为引线端子400a中被树脂壳体300固定上表面和侧面的区域(部分)。具体而言，在本实施方式中，“第1部分”为被树脂壳体300包围的被包围部分ENV。
另外，在引线端子400a的沿Y方向延伸的部分，多个控制芯片200在Y方向上互相空开间隔地配置。例如，多个控制芯片200分别以俯视时与引线端子400a(在图1所示的例子中，引线端子400a的被包围部分ENV)重叠的方式配置于树脂壳体300上。而且，控制芯片200利用引线500a与引线端子400a连接，利用引线500b与引线端子400b连接，利用引线500d与功率半导体芯片102a连接。由此，控制芯片200与引线端子400a等电连接。向引线端子400a供给例如在多个控制芯片200中通用的接地电压等电压。此外，引线500由金属材料形成。
如此，在本实施方式中，由于控制芯片200配置于引线端子400a上，因此，相比于控制芯片200以俯视时不与引线端子400a重叠的方式配置于树脂壳体300的情况，能够使半导体装置10小型化。另外，在本实施方式中，由于控制芯片200配置于引线端子400a上，因此，能够抑制控制芯片200与引线端子400a和400b之间的距离以及控制芯片200与功率半导体芯片102a之间的距离等变大。其结果，在本实施方式中，能够抑制与控制芯片200连接的引线500a、500b、500d等变长。
树脂壳体300为“树脂壳体”的一个例子。例如，树脂壳体300为在位于其内侧的空间SP配置有多个芯片对100的壳体。树脂壳体300例如由热塑性树脂形成。热塑性树脂例如为聚苯硫醚(PPS)树脂、聚对苯二甲酸丁二酯(PBT)树脂、聚丁二酸丁二醇酯(PBS)树脂、聚酰胺(PA)树脂以及丙烯腈丁二烯苯乙烯(ABS)树脂等。
另外，例如图1的剖视图所示，在树脂壳体300形成有内壁部分WAL和被覆部分COV。关于树脂壳体300的内壁部分WAL和被覆部分COV，在后述的图2中说明。
在此，例如，树脂壳体300在俯视时被识别为包围多个芯片对100的矩形框状。例如图1的剖视图所示，树脂壳体300由第1框状部分FR1、第2框状部分FR2、第3框状部分FR3构成。第2框状部分FR2为形成有开口的矩形框状的部分。第1框状部分FR1为自第2框状部分FR2的第1面SF1的周缘向+Z方向突出的矩形框状的部分。第3框状部分FR3为自第2框状部分FR2的第2面SF2的周缘向－Z方向突出的矩形框状的部分。
在第1框状部分FR1与第2框状部分FR2之间配置有引线端子400b和400c。另外，多个芯片对100位于第2框状部分FR2的开口内的空间SP。此外，第2框状部分FR2的内壁面相当于划定空间SP的壁面WS。另外，在第2框状部分FR2的第1面SF1(更详细而言，被第1框状部分FR1包围的部分)配置有控制芯片200。第2框状部分FR2在控制芯片200与引线端子400a之间的位置具有被覆部分COV。在第2框状部分FR2的第2面SF2(更详细而言，被第3框状部分FR3包围的部分)利用未图示的连接部连接有绝缘金属基板140。由此，绝缘金属基板140配置于第3框状部分FR3的开口内的空间。如此，树脂壳体300以多个芯片对100(功率半导体芯片102a和102b)位于空间SP内的方式与绝缘金属基板140接合。此外，以下，将绝缘金属基板140与树脂壳体300(更详细而言，第2框状部分FR2的第2面SF2)连接的连接部还被称作基板接合部。
通过将绝缘金属基板140与树脂壳体300接合，例如，能够封闭树脂壳体300的下侧的开口，而自上侧的开口向树脂壳体300内的空间注入密封树脂700的材料。密封树脂700的材料例如为环氧树脂等的热固化树脂。另外，树脂壳体300内的空间例如为被第1框状部分FR1和第2框状部分FR2包围的空间。通过自树脂壳体300的上侧的开口向树脂壳体300内的空间填充密封树脂700，从而利用密封树脂700将电路层120、芯片对100(功率半导体芯片102a和102b)、控制芯片200以及引线500等密封。此外，树脂壳体300的形状并不限定于上述的例子。例如，壳体的形状可以是，第3框状部分FR3不是框状，而是具有堵塞第2框状部分FR2的开口的底面的形状。
接着，参照图2，说明树脂壳体300的内壁部分WAL和被覆部分COV。
图2是用于说明图1所示的内壁部分WAL和被覆部分COV的说明图。此外，图2的俯视图为图1的俯视图所示的由虚线围起来的区域AR1的俯视图。另外，A1－A2剖视图示出半导体装置10的沿着区域AR1的俯视图中的A1－A2线的截面，B1－B2剖视图示出半导体装置10的沿着区域AR1的俯视图中的B1－B2线的截面。另外，在A1－A2剖视图中，作为用于说明控制芯片200产生了倾斜的情况的例子的说明图，还示出了包含引线端子400a和相对于X－Y平面倾斜的控制芯片200的截面在内的区域AR2的剖视图。此外，在图2中，为了容易观察附图，省略了引线500等的记载。
在本实施方式中，如区域AR1的俯视图所示，引线端子400a中俯视时与控制芯片200重叠的部分位于Y方向上的被包围部分ENV的范围内。即，引线端子400a的被包围部分ENV包含俯视时引线端子400a的与控制芯片200重叠的所有部分。另外，多个被覆部分COV沿着引线端子400a所延伸的Y方向互相空开间隔地形成。如A1－A2剖视图所示，被覆部分COV覆盖引线端子400a的被包围部分ENV的上表面的至少局部。具体而言，被覆部分COV位于引线端子400a的被包围部分ENV与控制芯片200之间。
如A1－A2剖视图所示，引线端子400a具有与控制芯片200相对的上表面TP1、两个侧面、上表面TP1的相反侧的底面。例如，引线端子400a的上表面TP1、两个侧面以及底面在半导体装置10的特定的横截面(例如，半导体装置10的沿着A1－A2线的截面)中被树脂壳体300覆盖。即，引线端子400a在特定的横截面中被树脂壳体300包围。引线端子400a中被树脂壳体300包围的部分相当于被包围部分ENV。另外，树脂壳体300中包围引线端子400a的被包围部分ENV的部分包含内壁部分WAL和被覆部分COV。例如，内壁部分WAL为树脂壳体300的第2框状部分FR2中自划定空间SP的壁面WS到引线端子400a中靠近空间SP的侧面SD的部分。另外，被覆部分COV为树脂壳体300的第2框状部分FR2中覆盖引线端子400a的上表面TP1的部分。
在此，例如，由于包含多个引线端子400的引线框为平面状，因而引线端子400a和引线端子400b位于同一面内。因此，在树脂壳体300的第2框状部分FR2中，在被覆部分COV的表面与被覆部分COV以外的部分的表面之间形成高度差。此外，在第2框状部分FR2的除被覆部分COV以外的部分，例如，引线端子400与第2框状部分FR2的第1面SF1无高度差地连续。另外，被覆部分COV的沿着Y方向的两个侧面中远离空间SP的侧面EP位于配置有引线端子400a的区域与配置有多个引线端子400b的区域之间。被覆部分COV的沿着Y方向的两个侧面中靠近空间SP的侧面构成壁面WS的局部。即，X方向上的被覆部分COV的范围为自配置有引线端子400a的区域与配置有多个引线端子400b的区域之间的位置到壁面WS的范围。控制芯片200利用绝缘性的粘接剂600粘接于被覆部分COV的表面。
如此，在本实施方式中，利用粘接剂600在树脂壳体300的被覆部分COV粘接控制芯片200，因此，在控制芯片200与引线端子400a之间存在有树脂壳体300的被覆部分COV和粘接剂600。例如，粘接剂600的厚度由粘接剂600中含有的填料(未图示)的直径来决定。因此，在粘接剂600内的填料直径的分布产生了偏差的情况下，存在粘接剂600的厚度变薄的部分，控制芯片200可能倾斜(参照A1－A2剖视图的例子ex1)。
例如，在树脂壳体300未形成有被覆部分COV的形态(以下也称为第1对比例)下，在粘接剂600的厚度变薄的部分，控制芯片200与引线端子400a之间的距离变短，可能无法确保控制芯片200与引线端子400a之间的绝缘。在无法确保控制芯片200与引线端子400a之间的绝缘的情况下，控制芯片200与引线端子400a之间的耐电压下降。即，在第1对比例中，可能无法确保控制芯片200与引线端子400a之间的耐电压。耐电压为例如在对绝缘体施加了高电压的情况下仍维持电绝缘的耐久性能。此外，由于将粘接剂600内的填料限定为具有规定值以上的直径的填料，因而在抑制粘接剂600的厚度成为规定的厚度以下的结构中，粘接剂600的成本增加。
相对于此，在本实施方式中，利用位于控制芯片200与引线端子400a之间的被覆部分COV，在粘接剂600的厚度变薄的部分，也能够确保控制芯片200与引线端子400a之间的距离。因而，在本实施方式中，不会使粘接剂600的成本增加，而能够可靠地使控制芯片200与引线端子400a之间绝缘。其结果，在本实施方式中，能够可靠地确保控制芯片200与引线端子400a之间的耐电压。
另外，在本实施方式中，引线端子400a中靠近空间SP的侧面SD被内壁部分WAL覆盖。例如，相对于多个被覆部分COV沿着Y方向互相空开间隔地形成的情况，内壁部分WAL遍及引线端子400a中的沿Y方向延伸的所有部分地以大致一定的宽度W30连续。另外，例如，内壁部分WAL中靠－X方向的表面构成划定空间SP的壁面WS的局部(沿着Y方向的壁面WS中位于+X方向的壁面WS)。在本实施方式中，由于形成有内壁部分WAL，因而在利用嵌入成型与树脂壳体300一体地形成引线端子400a的工序中，在将用于形成树脂壳体300的模具取出时，能够抑制引线端子400a钩挂于模具。
例如，在树脂壳体300未形成有内壁部分WAL的形态(以下，也称作第2对比例)下，在利用嵌入成型与树脂壳体300一体地形成引线端子400a的工序中，引线端子400a的侧面SD与模具接触。因此，在第2对比例中存在如下担忧：在将模具取出时，引线端子400a钩挂于模具，而钩挂于模具的引线端子400a被自树脂壳体300向上方剥下。
相对于此，在本实施方式中，由于引线端子400a的侧面SD被内壁部分WAL覆盖，因而在将模具取出时，能够抑制引线端子400a钩挂于模具。其结果，在本实施方式中，在将模具取出时，能够抑制引线端子400a被自树脂壳体300向上方剥下。
另外，在本实施方式中，由于引线端子400a中靠近空间SP的侧面SD被树脂壳体300的内壁部分WAL覆盖，因此，相比于第2对比例，能够增大引线端子400a与绝缘金属基板140之间的沿面距离。其结果，在本实施方式中，相比于第2对比例，能够提高引线端子400a与绝缘金属基板140之间的耐电压。
另外，在本实施方式中，如A1－A2剖视图所示，引线端子400a的被包围部分ENV在与Y方向正交的横截面中被树脂壳体300中的包含内壁部分WAL和被覆部分COV在内的部分包围。此外，Y方向为引线端子400a在被包围部分ENV中延伸的方向。在本实施方式中，即使将模具取出时引线端子400a被向上方拉伸，由于引线端子400a的被包围部分ENV被树脂壳体300包围，因而也能够抑制引线端子400a被自树脂壳体300向上方剥下。
另外，在本实施方式中，如区域AR1的俯视图和A1－A2剖视图所示，引线端子400a中被树脂壳体300的被覆部分COV覆盖的部分的X方向上的最大宽度(例如，宽度W10)小于控制芯片200的X方向上的最大宽度(例如，宽度W20)。由此，例如，在利用嵌入成型与树脂壳体300一体地形成引线端子400a的工序中，PPS树脂等树脂(树脂壳体300的材料)蔓延到引线端子400a的上表面TP1时的距离(上表面TP1的X方向的宽度W10)减小。其结果，在本实施方式中，在利用嵌入成型与树脂壳体300一体地形成引线端子400a的工序中，能够有效地将树脂(树脂壳体300的材料)填充到引线端子400a的上表面TP1。
另外，在着眼于PPS树脂等树脂的蔓延的情况下，优选树脂壳体300的被覆部分COV的厚度T1为30μm左右以上，树脂壳体300中的内壁部分WAL的宽度W30优选为200μm左右以上。即，被覆部分COV的厚度T1可以小于内壁部分WAL的宽度W30。此外，在确保控制芯片200与引线端子400a之间的绝缘的观点上，在树脂壳体300的材料为PPS树脂的情况下，树脂壳体300的被覆部分COV的厚度T1也可以为20μm左右。
另外，如区域AR1的俯视图和B1－B2剖视图所示，引线端子400a的除被包围部分ENV以外的部分的上表面TP1未被被覆部分COV覆盖，而是自树脂壳体300露出。在引线端子400a的除被包围部分ENV以外的部分连接有引线500a。接着，参照图3说明半导体装置10的制造方法。
图3是用于说明图1所示的半导体装置10的制造方法的说明图。
首先，在第1工序S100中，将包含多个引线端子400的引线框插入于树脂壳体300的模具。
接着，在第2工序S200中，执行与树脂壳体300一起形成多个引线端子400的嵌入成型。例如，在第2工序S200中，通过向插入有引线框的模具注入PPS树脂等树脂，并在树脂固化后将引线框分割成多个引线端子400，从而形成插入有多个引线端子400的树脂壳体300。如此，通过使注入到模具的树脂固化，从而形成插入有多个引线端子400的树脂壳体300。例如，树脂壳体300形成为包含自划定空间SP的壁面WS到引线端子400a中靠近空间SP的侧面SD的内壁部分WAL、和覆盖引线端子400a的被包围部分ENV的上表面TP1的至少局部的被覆部分COV。在本实施方式中，被覆部分COV覆盖引线端子400a中与控制芯片200相对的上表面TP1。引线端子400a形成为，在引线端子400a的被包围部分ENV与Y方向正交的横截面中被树脂壳体300中的包含内壁部分WAL和被覆部分COV在内的部分包围。
接着，在第3工序S300中，在树脂壳体300中配置控制芯片200的部分涂布绝缘性的粘接剂600，在涂布有粘接剂600的部分配置控制芯片200。
接着，在第4工序S400中，以堵塞树脂壳体300的下侧的开口的方式，接合绝缘金属基板140。可以在执行第4工序S400之前，在绝缘金属基板140上配置电路层120，在电路层120接合多个芯片对100(功率半导体芯片102a和102b)。此外，在利用粘接剂600进行粘接、将基板接合部接合时，可以适当包含加热固化处理工序。
接着，在第5工序S500中，执行在功率半导体芯片102a的端子、功率半导体芯片102b的端子、控制芯片200的端子以及引线端子400等与引线500连接的引线接合。例如，在引线接合中，对引线500的与引线端子400等连接的部分施加载荷，并且施加超声波。在此，在本实施方式中，由于引线端子400a的被包围部分ENV被树脂壳体300包围，因此，能够抑制引线端子400a在引线接合时振动。相比于引线端子400a的振动较小的情况，在引线端子400a的振动较大的情况下，施加于引线500的超声波被分散，引线端子400a与引线500的连接变得不稳定的可能性大。在本实施方式中，能够抑制引线接合时的引线端子400a的振动，因而能够抑制引线端子400a与引线500的连接变得不稳定。
接着，在第6工序S600中，执行利用密封树脂700将电路层120、芯片对100(功率半导体芯片102a和102b)、控制芯片200以及引线500等密封的密封处理。例如，在密封处理中，自树脂壳体300的上侧的开口向树脂壳体300内的空间注入液状的树脂(密封树脂700的材料)，并执行将注入到树脂壳体300内的树脂加热而使其固化的加热固化处理。由此，得到图1所示的半导体装置10。
以上，在本实施方式中，半导体装置10具有功率半导体芯片102a、控制功率半导体芯片102a的控制芯片200、形成有供功率半导体芯片102a位于内侧的空间SP的树脂壳体300、引线端子400a。引线端子400a配置于树脂壳体300，并与功率半导体芯片102a电连接。树脂壳体300包含自划定空间SP的壁面WS到引线端子400a中靠近空间SP的侧面SD的内壁部分WAL、和覆盖引线端子400a中与控制芯片200相对的上表面TP1的被覆部分COV。引线端子400a的被包围部分ENV在被包围部分ENV中与引线端子400a延伸的Y方向正交的横截面中，被树脂壳体300中的包含内壁部分WAL和被覆部分COV在内的部分包围。
如此，在本实施方式中，树脂壳体300具有覆盖引线端子400a的上表面TP1的被覆部分COV。因此，在本实施方式中，利用位于控制芯片200与引线端子400a之间的被覆部分COV，能够确保控制芯片200与引线端子400a之间的绝缘，能够确保控制芯片200与引线端子400a之间的耐电压。其结果，在本实施方式中，能够提高在引线端子上配置有控制芯片200等半导体芯片的半导体装置10的可靠性。因而，起到提高制造工序中的正品率的效果。
另外，在本实施方式中，由于引线端子400a的侧面SD被内壁部分WAL包围，因而在与树脂壳体300一体地形成引线端子400a的嵌入成型中，能够在将模具取出时抑制引线端子400a钩挂于模具。其结果，在本实施方式中，能够在将模具取出时抑制引线端子400a被自树脂壳体300向上方剥下。
另外，在本实施方式中，引线端子400a包含被树脂壳体300(包含内壁部分WAL和被覆部分COV在内的部分)包围的被包围部分ENV。因而，在本实施方式中，即使在将模具取出时引线端子400a被向上方拉伸，由于引线端子400a的被包围部分ENV固定于树脂壳体300，因而也能够抑制引线端子400a被自树脂壳体300向上方剥下。如此，在本实施方式中，能够抑制引线端子400a被自树脂壳体300向上方剥下，因而能够提高控制芯片200配置于引线端子400a上的半导体装置10的制造时的成品率。因而，起到提高制造工序中的正品率的效果。
另外，在本实施方式中，由于引线端子400a利用被包围部分ENV固定于树脂壳体300，因而能够抑制引线端子400a在引线接合时振动，能够抑制引线端子400a与引线500之间的连接变得不稳定。其结果，在本实施方式中，在控制芯片200配置于引线端子400a上的情况下，能够提高半导体装置10的可靠性和半导体装置10的制造时的成品率。因而，起到提高制造工序中的正品率的效果。
另外，在本实施方式中，引线端子400a的被包围部分ENV包含俯视时引线端子400a中的与控制芯片200重叠的所有部分。该情况下，能够削减将模具取出时可能与模具钩挂的部分，能够抑制引线端子400a被自树脂壳体300向上方剥下。
另外，在本实施方式中，引线端子400a中被树脂壳体300的被覆部分COV覆盖的部分的与Y方向正交的X方向的最大宽度小于控制芯片200的X方向的最大宽度。该情况下，在与树脂壳体300一体地形成引线端子400a的嵌入成型中，能够将PPS树脂等树脂(树脂壳体300的材料)有效地填充到引线端子400a的上表面TP1。
A2：第2实施方式
在上述的第1实施方式中，引线端子400a的被包围部分ENV以大致一定的宽度W10在Y方向上延伸。相对于此，在第2实施方式中，如图4所示，引线端子400a的被包围部分ENV1包含X方向上的宽度W12较宽的宽幅部分LP1、和宽度W11小于宽幅部分LP1的宽度W12的窄幅部分NP。
图4是用于说明第2实施方式的半导体装置10的一个例子的说明图。此外，图4的俯视图为第2实施方式的半导体装置10的区域AR1(与图1的俯视图所示的由虚线围起来的区域AR1对应的区域)的俯视图的一个例子，与图2的俯视图对应。另外，A1－A2剖视图示出半导体装置10的沿着区域AR1的俯视图中的A1－A2线的截面，B1－B2剖视图示出半导体装置10的沿着区域AR1的俯视图中的B1－B2线的截面。此外，在图4中，为了容易观察附图也省略了引线500等的记载。对与图1至图3中已说明的要素相同的要素，标注相同的附图标记，并省略详细的说明。另外，在图4中，被包围部分ENV也被称作被包围部分ENV1。
图4所示的半导体装置10除了引线端子400a的被包围部分ENV1的形状与图2所示的被包围部分ENV的形状不同以外，与图1所示的半导体装置10相同。以下，以图4所示的半导体装置10与图1所示的半导体装置10的主要的不同点为中心进行说明。
在本实施方式中，如区域AR1的俯视图所示，引线端子400a包含X方向上的宽度W12较宽的宽幅部分LP1和宽度W11小于宽幅部分LP1的宽度W12的窄幅部分NP。此外，以下，引线端子400a的窄幅部分NP中由被覆部分COV覆盖的部分也被称作窄幅部分NPa。在本实施方式中，引线端子400a的被包围部分ENV1包含宽幅部分LP1和窄幅部分NPa。即，在本实施方式的引线端子400a中，宽幅部分LP1为被包围部分ENV1，窄幅部分NP的局部(窄幅部分NPa)也为被包围部分ENV1。被包围部分ENV1的宽幅部分LP1包含俯视时引线端子400a中的与控制芯片200重叠的所有部分。被包围部分ENV1的窄幅部分NPa俯视时不与控制芯片200重叠。
即，如A1－A2剖视图所示，控制芯片200利用粘接剂600粘接于被覆部分COV中覆盖宽幅部分LP1的上表面TP1的部分。因而，在引线端子400a的宽幅部分LP1与控制芯片200之间具有树脂壳体300的被覆部分COV和粘接剂600。另外，由于宽幅部分LP1为被包围部分ENV1的一部分，因此，与图2所示的被包围部分ENV相同，被包含内壁部分WAL和被覆部分COV在内的部分包围。此外，在图4所示的例子中，为了确保内壁部分WAL的宽度(X方向的宽度)，宽幅部分LP1的侧面SD位于比控制芯片200中靠近空间SP的侧面靠+X方向(远离空间SP的方向)的位置。但是，只要内壁部分WAL的宽度能够确保为规定值以上，则宽幅部分LP1的侧面SD也可以位于比控制芯片200中靠近空间SP的侧面靠－X方向的位置，还可以俯视时与控制芯片200中靠近空间SP的侧面重叠。
另外，如A1－A2剖视图所示，树脂壳体300的被覆部分COV的沿着Y方向的两个侧面中远离空间SP的侧面EP以被覆部分COV的上表面TP2的面积小于下表面BT的面积的方式倾斜。被覆部分COV的上表面TP2为被覆部分COV中与控制芯片200相对的面，被覆部分COV的下表面BT为被覆部分COV的上表面TP2的相反侧的面。此外，A1－A2剖视图中未图示，但树脂壳体300的被覆部分COV的沿着X方向的两个侧面也可以以被覆部分COV的上表面TP2的面积小于下表面BT的面积的方式倾斜。如此，树脂壳体300的被覆部分COV的侧面EP可以以被覆部分COV中与控制芯片200相对的上表面TP2的面积小于被覆部分COV的上表面TP2的相反侧的下表面BT的面积的方式倾斜。
另外，B1－B2剖视图所示的半导体装置10的截面与图2所示的B1－B2剖视图所示的半导体装置10的截面相同。例如，为了使引线500a与引线端子400a能够连接，引线端子400a中除被包围部分ENV1以外的部分的上表面TP1未被被覆部分COV覆盖，而是自树脂壳体300露出。
在以上的本实施方式中，使引线端子400a的被包围部分ENV1的X方向上的最大宽度(例如，宽幅部分LP1的宽度W12)大于图2所示的引线端子400a的被包围部分ENV的X方向上的最大宽度(例如，宽度W10)。在本实施方式中，也能够得到与上述的第1实施方式相同的效果。
另外，在本实施方式中，被覆部分COV的侧面EP以树脂壳体300的被覆部分COV的上表面TP2的面积小于下表面BT的面积的方式倾斜。因此，在本实施方式中，能够容易地将密封树脂700注入到被覆部分COV与除被覆部分COV以外的部分之间的边界。因而，在本实施方式中，能够抑制在被覆部分COV与除被覆部分COV以外的部分之间的边界附近产生不存在密封树脂700的空隙。其结果，在本实施方式中，能够提高半导体装置10的可靠性。此外，在上述的第1实施方式中，树脂壳体300的被覆部分COV也可以与图4所示的被覆部分COV相同地形成为使侧面EP倾斜。或者，在本实施方式中，树脂壳体300的被覆部分COV也可以与图2所示的被覆部分COV相同地形成为不使侧面EP倾斜。
A3：第3实施方式
在上述的实施方式中，引线端子400a中靠近空间SP的侧面SD的整体被内壁部分WAL覆盖。相对于此，在第3实施方式中，如图5所示，引线端子400a中靠近空间SP的侧面SD的局部在空间SP露出。
图5是用于说明第3实施方式的半导体装置10的一个例子的说明图。此外，图5的俯视图为第3实施方式的半导体装置10的区域AR1(与图1的俯视图所示的由虚线围起来的区域AR1对应的区域)的俯视图的一个例子，与图2的俯视图对应。另外，A1－A2剖视图示出半导体装置10的沿着区域AR1的俯视图中的A1－A2线的截面，C1－C2剖视图示出半导体装置10的沿着区域AR1的俯视图中的C1－C2线的截面。此外，在图5中，为了容易观察附图也省略了引线500等的记载。对与图1至图4中已说明的要素相同的要素，标注相同的附图标记，并省略详细的说明。另外，在图5中，被包围部分ENV也被称作被包围部分ENV2。
图5所示的半导体装置10除了引线端子400a的被包围部分ENV2与控制芯片200之间的位置关系不同于图4所示的被包围部分ENV1与控制芯片200之间的位置关系以外，与图4所示的半导体装置10相同。以下，以图5所示的半导体装置10与图4所示的半导体装置10之间的主要的不同点为中心进行说明。
在本实施方式中，如区域AR1的俯视图所示，引线端子400a中的被树脂壳体300的被覆部分COV覆盖的部分包含被包围部分ENV2和X方向上的宽度W12大于被包围部分ENV2的宽度W11的宽幅部分LP2。即，在本实施方式的引线端子400a中，宽度W11小于宽幅部分LP2的宽度W12的窄幅部分NP的局部(窄幅部分NPa)为被包围部分ENV2。另外，引线端子400a的宽幅部分LP2包含俯视时引线端子400a的与控制芯片200重叠的所有部分。此外，在图5所示的例子中，内壁部分WAL形成为覆盖引线端子400a中的除宽幅部分LP2以外的部分中靠近空间SP的侧面SD。即，引线端子400a的宽幅部分LP2中靠近空间SP的侧面SD未被内壁部分WAL覆盖。因而，引线端子400a在俯视时不与控制芯片200重叠的位置具有被包围部分ENV2。
如A1－A2剖视图所示，控制芯片200利用粘接剂600粘接于被覆部分COV中覆盖宽幅部分LP2的上表面TP1的部分。因而，在引线端子400a的宽幅部分LP2与控制芯片200之间存在树脂壳体300的被覆部分COV和粘接剂600。另外，在图5所示的例子中，由于引线端子400a的宽幅部分LP2中靠近空间SP的侧面SD未被内壁部分WAL覆盖，因而在空间SP中露出。即，在图5所示的例子中，引线端子400a的宽幅部分LP2不包含在被包围部分ENV2内。
另外，如C1－C2剖视图所示，引线端子400a的被包围部分ENV2被包含内壁部分WAL和被覆部分COV的部分包围。因此，在本实施方式中，也能够在将模具取出时抑制引线端子400a被自树脂壳体300向上方剥下。
另外，被覆部分COV中覆盖引线端子400a的被包围部分ENV2的上表面TP1的部分与内壁部分WAL形成为一体。即，被覆部分COV覆盖引线端子400a的被包围部分ENV2和宽幅部分LP2这两者并且与内壁部分WAL一体地形成。因此，能够抑制被覆部分COV中覆盖引线端子400a的宽幅部分LP2的上表面TP1的部分自引线端子400a的宽幅部分LP2剥离。此外，在粘接有控制芯片200的被覆部分COV自引线端子400a剥离的情况下，由于控制芯片200未被固定而不稳定，因此，难以稳定地执行将引线500与控制芯片200连接的引线接合。在本实施方式中，引线端子400a的宽幅部分LP2的侧面SD在空间SP中露出，但由于抑制了被覆部分COV自引线端子400a剥离，因此，能够抑制控制芯片200与引线500之间的连接变得不稳定。
另外，树脂壳体300的被覆部分COV的侧面EP与图4所示的被覆部分COV相同，以被覆部分COV的上表面TP2的面积小于下表面BT的面积的方式倾斜。此外，在本实施方式中，树脂壳体300的被覆部分COV也可以与图2所示的被覆部分COV相同地形成为不使侧面EP倾斜。
为了使引线500a与引线端子400a能够连接，引线端子400a中除宽幅部分LP2和被包围部分ENV2以外的部分的上表面TP1不被被覆部分COV覆盖，而是自树脂壳体300露出。
在以上的本实施方式中，使引线端子400a的宽幅部分LP2的X方向上的最大宽度大于图4所示的引线端子400a的宽幅部分LP1的X方向上的最大宽度。此外，在本实施方式中，能够得到与上述的第1实施方式和第2实施方式相同的效果。
A4：第4实施方式
在上述的实施方式中，引线端子400a中俯视时与控制芯片200重叠的部分整体的上表面TP1被被覆部分COV。相对于此，在第4实施方式中，如图6所示，树脂壳体300的被覆部分COV1以引线端子400a中俯视时与控制芯片200重叠的部分的上表面TP1的局部自树脂壳体300露出的方式形成。
图6是用于说明第4实施方式的半导体装置10的一个例子的说明图。此外，图6是表示第4实施方式的半导体装置10中配置控制芯片200的区域的周边的俯视图的一个例子。在图6中，为了方便观察附图，而省略了控制芯片200、粘接剂600以及引线500等的记载。此外，图6的虚线的矩形表示配置控制芯片200的芯片配置区域AR3。对与图1至图5中已说明的要素相同的要素，标注相同的附图标记，并省略详细的说明。另外，在图6中，被覆部分COV也被称作被覆部分COV1，被包围部分ENV也被称作被包围部分ENV3。
图6所示的半导体装置10除了树脂壳体300的被覆部分COV1与图2所示的被覆部分COV不同以外，与图2所示的半导体装置10相同。以下，以图6所示的半导体装置10与图2所示的半导体装置10之间的主要的不同点为中心进行说明。
如图6所示，树脂壳体300的被覆部分COV1包含沿X方向延伸的多个第1被覆部分COVf。多个第1被覆部分COVf俯视时沿Y方向空开间隔地配置于引线端子400a的第1部分的上表面，与控制芯片200重叠。如此，在一个控制芯片200的下侧(－Z方向)，多个第1被覆部分COVf作为被覆部分COV1而形成于树脂壳体300。即，引线端子400a在每个芯片配置区域AR3具有多个被包围部分ENV3。此外，在本实施方式中，第1部分可以是与控制芯片200重叠的部分，也可以是包含(包围)多个被包围部分ENV3的区域。
在图6所示的例子中，在一个控制芯片200的下侧配置有两个第1被覆部分COVf，但可以在一个控制芯片200的下侧配置3个以上的第1被覆部分COVf。或者，也可以在控制芯片200的下侧配置Y方向上的长度短于控制芯片200的Y方向上的长度的一个被覆部分COV1(例如，将图6所示的两个第1被覆部分COVf之间填埋的一个被覆部分COV1)。
此外，引线端子400a的被包围部分ENV3与图2所示的被包围部分ENV相同，在与Y方向正交的横截面中被树脂壳体300中的包含内壁部分WAL和多个第1被覆部分COVf在内的部分包围。
另外，在图6所示的例子中，引线端子400a中被树脂壳体300的多个第1被覆部分COVf覆盖的部分的X方向上的最大宽度(例如，宽度W10)小于控制芯片200的X方向上的最大宽度(例如，宽度W20)。此外，引线端子400a例如也可以与图4所示的引线端子400a相同地具有宽幅部分LP1和窄幅部分NP。即，引线端子400a中被树脂壳体300的多个第1被覆部分COVf覆盖的部分的X方向上的最大宽度可以与控制芯片200的X方向上的最大宽度相同，也可以大于控制芯片200的X方向上的最大宽度。
另外，在本实施方式中，树脂壳体300的多个第1被覆部分COVf可以与图2所示的被覆部分COV相同地形成为不使侧面EP倾斜，也可以与图4所示的被覆部分COV相同地形成为使侧面EP倾斜。
在以上的本实施方式中，也能够起到与上述的第1实施方式、第2实施方式以及第3实施方式相同的效果。另外，在本实施方式中，树脂壳体300的被覆部分COV1以引线端子400a中俯视时与控制芯片200重叠的部分的上表面TP1的局部自树脂壳体300露出的方式形成。因此，在本实施方式中，例如，能够期待涂布于芯片配置区域AR3的粘接剂600从引线端子400a自树脂壳体300露出的部分进入到引线端子400a与树脂壳体300之间的间隙。在涂布于芯片配置区域AR3的粘接剂600进入到引线端子400a与树脂壳体300之间的间隙的情况下，引线端子400a与树脂壳体300之间的粘接性提高。因而，在本实施方式中，能够使引线端子400a与树脂壳体300之间的粘接性提高。此外，第1被覆部分COVf覆盖引线端子400a的第1部分的上表面TP1的至少局部即可。例如，也可以设为以下的结构。如上所述，在图6中，多个第1被覆部分COVf以俯视时与控制芯片200重叠的方式沿Y方向空开间隔地配置于引线端子400a的第1部分的上表面。另外，图6的多个第1被覆部分COVf为俯视时X方向为长边的矩形形状。相对于此，例如，也可以将多个第1被覆部分COVf设为俯视时Y方向为长边的矩形形状。而且，例如，多个第1被覆部分COVf也可以设为以俯视时与控制芯片200重叠的方式沿X方向空开间隔地配置于引线端子400a的第1部分的上表面。即，也可以在X方向上分散地设置多个第1被覆部分COVf。
B：变形例
以上例示的实施方式能够通过多种方式进行变形。以下例示能够应用于上述的实施方式的具体的变形的形态。还可以将从以下的例示中任意选出的两种以上的形态在不相互矛盾的范围内进行合并。
B1：第1变形例
例如，在上述的实施方式中，也可以在引线端子400a上配置形成有与形成于控制芯片200的集成电路(例如，HVIC)不同的集成电路(例如，LVIC)的半导体芯片。
图7是用于说明第1变形例的半导体装置10的一个例子的说明图。此外，图7是自+Z方向俯视第1变形例的半导体装置10的情况下的俯视图。对与图1至图6中已说明的要素标注相同的要素，并省略详细的说明。
图7所示的半导体装置10除了控制芯片220配置于引线端子400a上以外，与图1所示的半导体装置10相同。此外，在图7中，为了容易观察附图，而省略了与控制芯片220连接的功率半导体芯片102、引线500以及引线端子400等的记载。以下，以图7所示的半导体装置10与图1所示的半导体装置10之间的主要的不同点为中心进行说明。
在本变形例中，假定形成于控制芯片200的集成电路为HVIC，形成于控制芯片220的集成电路为LVIC的情况。在图7所示的例子中，控制芯片220不经由树脂壳体300的被覆部分COV而利用导电性的连接部粘接于引线端子400a。即，在控制芯片220的下侧未形成树脂壳体300的被覆部分COV。
此外，控制芯片220也可以与控制芯片200相同地利用粘接剂600粘接于覆盖引线端子400a的上表面TP1的被覆部分COV，并且利用引线500a与引线端子400a连接。该情况下，控制芯片220为“第2半导体芯片”的另一例子。
在以上的本变形例中，也能够得到与上述的实施方式相同的效果。
B2：第2变形例
在上述的实施方式中，例如，图2所示的引线端子400a中被包围部分ENV之间的部分可以是X方向上的宽度大于被包围部分ENV的宽度(例如，宽度W10)的宽幅部分。该情况下，引线端子400a中宽度小于宽幅部分的宽度的窄幅部分的整体相当于被包围部分ENV。或者，图4所示的宽幅部分LP1和窄幅部分NP中仅宽幅部分LP1的局部被被覆部分COV覆盖。该情况下，引线端子400a中宽幅部分LP1的局部(被被覆部分COV覆盖的部分)相当于被包围部分ENV。在以上的本变形例中，能够得到与上述的实施方式相同的效果。
C：应用例
图8是用于说明应用例的半导体装置10的一个例子的说明图。此外，图8的俯视图是应用例的半导体装置10的区域AR1(与图1的俯视图所示的由虚线围起来的区域AR1对应的区域)的俯视图的一个例子，与图2的俯视图相对应。另外，A1－A2剖视图表示半导体装置10的沿着区域AR1的俯视图中的A1－A2线的截面，C1－C2剖视图表示半导体装置10的沿着区域AR1的俯视图中的C1－C2线的截面。此外，在图8中，为了容易观察附图，省略了引线500等的记载。对与图1至图7中已说明的要素相同的要素，标注相同的附图标记，并省略详细的说明。另外，图8中，被覆部分COV也被称作被覆部分COV2。
图8所示的半导体装置10除树脂壳体300的被覆部分COV2与图5所示的被覆部分COV不同以外，与图5所示的半导体装置10相同。以下，以图8所示的半导体装置10与图5所示的半导体装置10之间的主要的不同点为中心进行说明。
在应用例中，如区域AR1的俯视图所示，引线端子400a包含X方向上的宽度W12较大的宽幅部分LP2和宽度W11小于宽幅部分LP2的宽度W12的窄幅部分NP。在图8所示的例子中，引线端子400a的宽幅部分LP2包含俯视时与引线端子400a的控制芯片200重叠的所有部分，引线端子400a的窄幅部分NP俯视时不与控制芯片200重叠。
如A1－A2剖视图所示，控制芯片200利用粘接剂600粘接于覆盖宽幅部分LP2的上表面TP1的被覆部分COV2。因而，在引线端子400a的宽幅部分LP2与控制芯片200之间存在树脂壳体300的被覆部分COV2和粘接剂600。此外，引线端子400a的宽幅部分LP2中靠近空间SP的侧面SD未被内壁部分WAL覆盖，而是在空间SP中露出。另外，在图8所示的例子中，树脂壳体300的被覆部分COV2与图4所示的被覆部分COV相同地形成为使侧面EP倾斜，但也可以与图2所示的被覆部分COV相同地形成为不使侧面EP倾斜。
另外，如区域AR1的俯视图和C1－C2剖视图所示，引线端子400a的宽幅部分LP2的沿着X方向的缘部(与窄幅部分NP连接的缘部)的上表面TP1未被被覆部分COV2覆盖，而是自树脂壳体300露出。此外，引线端子400a的窄幅部分NP的与Y方向正交的横截面与图2的B1－B2剖视图所示的截面相同。即，引线端子400a的窄幅部分NP中靠近空间SP的侧面SD被内壁部分WAL覆盖，窄幅部分NP的上表面TP1未被被覆部分COV2覆盖，而是自树脂壳体300露出。
如此，在应用例中，树脂壳体300包含覆盖引线端子400a中与控制芯片200相对的上表面TP1的被覆部分COV2。另外，将控制芯片200粘接于树脂壳体300的绝缘性的粘接剂600至少位于树脂壳体300的被覆部分COV2与控制芯片200之间。此外，树脂壳体300的被覆部分COV2可以与图6所示的被覆部分COV1相同地在每个控制芯片200具有多个第1被覆部分COVf。
此外，根据上述的应用例能够掌握以下的形态。
半导体装置10具有功率半导体芯片102a、控制功率半导体芯片102a的控制芯片200、形成有供功率半导体芯片102a配置在内侧的空间SP的树脂壳体300。而且，半导体装置10具有配置于树脂壳体300且与功率半导体芯片102a电连接的引线端子400a、将控制芯片200粘接于树脂壳体300的绝缘性的粘接剂600。树脂壳体300包含覆盖引线端子400a中与控制芯片200相对的上表面TP1的被覆部分COV。粘接剂600位于树脂壳体300的被覆部分COV与控制芯片200之间。
在以上的应用例中，与上述的实施方式和变形例相同，利用位于控制芯片200与引线端子400a之间的被覆部分COV2，能够确保控制芯片200与引线端子400a之间的绝缘。因而，在应用例中，也能够确保控制芯片200与引线端子400a之间的耐电压，能够使半导体装置10的可靠性提高。
但是，在应用例中，树脂壳体300的被覆部分COV2与内壁部分WAL为形成为一体。
此外，在应用例中，树脂壳体300的被覆部分COV2也可以形成为引线端子400a中俯视时与控制芯片200重叠的部分的上表面TP1的局部自树脂壳体300露出。例如，树脂壳体300的被覆部分COV2可以与图6所示的被覆部分COV1相同地在控制芯片200的下侧具有多个第1被覆部分COVf。该情况下，可期待涂布于芯片配置区域AR3的粘接剂600从引线端子400a自树脂壳体300露出的部分进入于引线端子400a与树脂壳体300之间的间隙。
因而，在应用例中，在位于控制芯片200的下侧的被覆部分COV2形成为引线端子400a的上表面TP1的局部自树脂壳体300露出的情况下，能够期待引线端子400a与树脂壳体300之间的接合性提高。另外，在位于控制芯片200的下侧的被覆部分COV2形成为引线端子400a的上表面TP1的局部自树脂壳体300露出的情况下，被覆部分COV2由涂布于芯片配置区域AR3的粘接剂600覆盖。该情况下，能够抑制被覆部分COV2自引线端子400a剥离。

Claims (11)

1.一种半导体装置，其中，
该半导体装置具备：
树脂壳体；
引线端子，其自所述树脂壳体的内部延伸到外部；以及
第1半导体芯片，其配置于位于所述树脂壳体的内侧的空间，
所述树脂壳体包含自划定所述空间的壁面到所述引线端子的靠近所述空间的侧面的内壁部分、和覆盖所述引线端子的第1部分的上表面的至少局部的被覆部分。
2.根据权利要求1所述的半导体装置，其中，
该半导体装置还具备第2半导体芯片，该第2半导体芯片配置于所述引线端子的所述第1部分的上方并控制所述第1半导体芯片，
所述被覆部分夹在所述第1部分与所述第2半导体芯片之间。
3.根据权利要求2所述的半导体装置，其中，
所述引线端子的所述第1部分在所述第1部分的与所述引线端子延伸的第1方向正交的横截面中，被所述树脂壳体中的包含所述内壁部分和所述被覆部分在内的部分包围。
4.根据权利要求3所述的半导体装置，其中，
所述引线端子的所述第1部分包含自与所述引线端子的上表面垂直的方向俯视时所述引线端子的与所述第2半导体芯片重叠的所有部分。
5.根据权利要求4所述的半导体装置，其中，
所述引线端子中被所述树脂壳体的所述被覆部分覆盖的部分的与所述第1方向正交的第2方向上的最大宽度小于所述第2半导体芯片的所述第2方向上的最大宽度。
6.根据权利要求2～5中任一项所述的半导体装置，其中，
所述被覆部分包含多个第1被覆部分，该多个第1被覆部分以在自与所述引线端子的上表面垂直的方向俯视时与所述第2半导体芯片重叠的方式彼此空开间隔地配置于所述引线端子的第1部分的上表面。
7.根据权利要求1～5中任一项所述的半导体装置，其中，
所述引线端子在所述第1部分中包含与所述引线端子延伸的第1方向正交的第2方向上的宽度较大的宽幅部分和所述第2方向上的宽度小于所述宽幅部分的所述宽度的窄幅部分。
8.根据权利要求7所述的半导体装置，其中，
所述引线端子的所述宽幅部分的至少局部为所述第1部分。
9.根据权利要求7所述的半导体装置，其中，
所述引线端子的所述窄幅部分的至少局部为所述第1部分。
10.根据权利要求1～5中任一项所述的半导体装置，其中，
所述被覆部分的侧面倾斜。
11.一种半导体装置的制造方法，该半导体装置包含树脂壳体、自所述树脂壳体的内部延伸到外部的引线端子、以及配置于位于所述树脂壳体的内侧的空间的第1半导体芯片，其特征在于，
该半导体装置的制造方法包含：
第1工序，在该第1工序中，将包含所述引线端子的引线框插入于所述树脂壳体的模具；以及
第2工序，在该第2工序中，向所述模具注入树脂，使所述树脂固化，从而形成所述树脂壳体，该树脂壳体包含自划定所述空间的壁面到所述引线端子的靠近所述空间的侧面的内壁部分、和覆盖所述引线端子的第1部分的上表面的至少局部的被覆部分。
CN202210206236.5A 2021-04-22 2022-03-01 半导体装置和半导体装置的制造方法 Pending CN115241175A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-072467 2021-04-22
JP2021072467A JP2022166988A (ja) 2021-04-22 2021-04-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115241175A true CN115241175A (zh) 2022-10-25

Family

ID=83667758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210206236.5A Pending CN115241175A (zh) 2021-04-22 2022-03-01 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20220344245A1 (zh)
JP (1) JP2022166988A (zh)
CN (1) CN115241175A (zh)

Also Published As

Publication number Publication date
JP2022166988A (ja) 2022-11-04
US20220344245A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US10825758B2 (en) Semiconductor device
US6707138B2 (en) Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe
JP7247574B2 (ja) 半導体装置
JP2020064992A (ja) 半導体装置及び半導体装置の製造方法
JPWO2020071102A1 (ja) 半導体装置、半導体モジュールおよび車両
JP6466625B1 (ja) 半導体装置
WO2014057765A1 (ja) 半導体装置及びその製造方法
CN115241175A (zh) 半导体装置和半导体装置的制造方法
US20160293524A1 (en) Printed Circuit Board Including a Leadframe with Inserted Packaged Semiconductor Chips
US20220406669A1 (en) Semiconductor apparatus
WO2024075463A1 (ja) 半導体装置
JP2008187143A (ja) 回路装置およびその製造方法
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
WO2017163638A1 (ja) ケース、半導体装置、および、ケースの製造方法
CN111095545B (zh) 半导体装置
US20220399241A1 (en) Semiconductor device
US20230282530A1 (en) Semiconductor device and power conversion device
US20230230940A1 (en) Semiconductor device
US20230335450A1 (en) Semiconductor device
JP2023168849A (ja) 半導体装置、及び、半導体装置の製造方法
CN115763466A (zh) 半导体装置和半导体装置的制造方法
JP2023009601A (ja) 半導体装置及びインバータ装置
CN113964100A (zh) 半导体装置
KR100222300B1 (ko) 리드 프레임 및 그를 이용한 트랜지스터 패키지
CN115443533A (zh) 半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination