JP2023009601A - 半導体装置及びインバータ装置 - Google Patents
半導体装置及びインバータ装置 Download PDFInfo
- Publication number
- JP2023009601A JP2023009601A JP2021113017A JP2021113017A JP2023009601A JP 2023009601 A JP2023009601 A JP 2023009601A JP 2021113017 A JP2021113017 A JP 2021113017A JP 2021113017 A JP2021113017 A JP 2021113017A JP 2023009601 A JP2023009601 A JP 2023009601A
- Authority
- JP
- Japan
- Prior art keywords
- case housing
- heat sink
- adhesive
- joint portion
- surface joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 239000000853 adhesive Substances 0.000 claims abstract description 115
- 230000001070 adhesive effect Effects 0.000 claims abstract description 114
- 239000003566 sealing material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000009467 reduction Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 229920001707 polybutylene terephthalate Polymers 0.000 description 6
- -1 Polybutylene Terephthalate Polymers 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 229920006351 engineering plastic Polymers 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 半導体装置内部への接着剤の漏れ出しを防ぐことで、歩留まりの低下を抑制した半導体装置及びインバータ装置を提供する。
【解決手段】 放熱板２と、放熱板２上に設けられた配線基板３と、配線基板３上に設けられた半導体チップ９と、配線基板３及び半導体チップ９を囲うように放熱板２上に設けられたケース筐体１１と、ケース筐体１１の下面接合部１３と放熱板２の上面接合部１２を接着する接着剤１４と、ケース筐体１１内に充填され配線基板３及び半導体チップ９を覆う封止材１５と、ケース筐体１１の下面接合部１３または放熱板２の上面接合部１２に、接着剤１４と封止材１５とを隔てる凸部１９ａとを備える。
【選択図】 図１
【解決手段】 放熱板２と、放熱板２上に設けられた配線基板３と、配線基板３上に設けられた半導体チップ９と、配線基板３及び半導体チップ９を囲うように放熱板２上に設けられたケース筐体１１と、ケース筐体１１の下面接合部１３と放熱板２の上面接合部１２を接着する接着剤１４と、ケース筐体１１内に充填され配線基板３及び半導体チップ９を覆う封止材１５と、ケース筐体１１の下面接合部１３または放熱板２の上面接合部１２に、接着剤１４と封止材１５とを隔てる凸部１９ａとを備える。
【選択図】 図１
Description
本開示は、ケース筐体と放熱板が接着剤により接着された半導体装置及びインバータ装置に関するものである。
ケース内に封止材を充填する半導体装置では、ケース筐体と放熱板が接着剤により接着されている。また、接着剤は、ケース筐体と放熱板の接合部から水分などの侵入を防ぐためのシール材としての役割も有している。このため、接着剤がシール材としての役割を果たすよう接着剤の量を確保する従来技術として、ケース筐体の下面と放熱板の上面の外周部の少なくとも一方に段差部を設けた構造が開示されている。
従来技術では、接着剤が半導体装置内部に漏れ出ることがあり、漏れ出た接着剤が熱膨張することで絶縁基板にクラックが生じるなどして、歩留まりの低下を招き得るという課題があった。
本開示は、上述のような課題を解決するためになされたものであって、その目的は半導体装置の内側への接着剤の漏れ出しを防ぐことで、歩留まりの低下を抑制した半導体装置及びインバータ装置を得ることである。
本開示に係る半導体装置及びインバータ装置は、放熱板と、放熱板上に設けられた配線基板と、配線基板上に設けられた半導体チップと、配線基板及び半導体チップを囲うように放熱板上に設けられたケース筐体と、ケース筐体の下面接合部と放熱板の上面接合部を接着する接着剤と、ケース筐体内に充填され配線基板及び半導体チップを覆う封止材と、ケース筐体の下面接合部または放熱板の上面接合部に、接着剤と封止材とを隔てる凸部とを備えたものである。
本開示によれば、ケース筐体の下面接合部または放熱板の上面接合部に凸部を設けることにより、半導体装置の内部への接着剤の漏れ出しを抑制することができる。これにより、歩留まりの低下を抑制した半導体装置及びインバータ装置を得ることができる。
以下、本開示の実施の形態に係る半導体装置及びインバータ装置について、図面を参照して説明する。機能が同じ又は相当する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１を示す断面図である。図１に示すように、放熱板２上に配線基板３が設けられている。放熱板２は、Ｃｕ、Ａｌなどの金属、またはＡｌＳｉＣなどの複合材料である。配線基板３は、絶縁基板４の下面に下面電極５が設けられ、絶縁基板４の上面に上面電極６と上面電極７が設けられたものである。絶縁基板４は例えばセラミックス基板である。また、下面電極５は、はんだ８ａにより放熱板２に接合され、上面電極６上には、はんだ８ｂにより接合された半導体チップ９が設けられる。半導体チップ９は、例えば絶縁ゲートバイポーラトランジスタであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、電界効果トランジスタであるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、あるいはダイオードである。また、半導体チップ９は、ワイヤ１０により上面電極７に接続されている。ケース筐体１１は、配線基板３と半導体チップ９を囲うように、放熱板２上に設けられる。ケース筐体１１は、例えばＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）、ＰＢＴ（Ｐｏｌｙｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）又はＰＥＴ＋ＰＢＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ ＋ Ｐｏｌｙｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）などのエンジニアリングプラスチックである。放熱板２の上面接合部１２は、対向するケース筐体１１の下面接合部１３と接着剤１４により接合されている。接着剤１４は、シリコーン系又はエポキシ系の材料である。また、絶縁性を担保するために、封止材１５がケース筐体１１内に充填され、配線基板３と半導体チップ９、ワイヤ１０を覆っている。封止材１５は、例えばシリコーンゲル、エポキシ樹脂である。ケース筐体１１の開口部１６は、異物が混入しないよう蓋１７が設けられる。蓋１７は、例えばＰＰＳ、ＰＢＴ又はＰＥＴ＋ＰＢＴなどのエンジニアリングプラスチックである。
図２は、図１の破線で囲った放熱板２とケース筐体１１の接合部１８の拡大図である。図２に示すように、放熱板２とケース筐体１１は、互いに対向する部分である放熱板２の上面接合部１２とケース筐体１１の下面接合部１３が接着剤１４によって接着される。ケース筐体１１の下面接合部１３には配線基板３の周囲を囲うように凸部１９ａ（第１凸部）が設けられており、放熱板２とケース筐体１１が接着されると、凸部１９ａは配線基板３を囲うように放熱板２の上面接合部１２と接触した状態となる。また、半導体装置１において、放熱板外縁部２３から配線基板３へ向かう方向を内側の方向とし、配線基板３から放熱板外縁部２３へ向かう方向を外側の方向とすると、凸部１９ａを境として凸部１９ａの内側に封止材１５が充填され、凸部１９ａの外側に接着剤１４が塗布される。尚、図２では、簡単のため凸部１９ａを急峻な立ち上がりの断面形状をした突起物として示したが、これに限らず、例えば立ち上がりがなだらかな断面形状である場合や、放熱板２の上面接合部１２との接触面をより広い平面として接触する形状の場合であっても良い。
図１は、実施の形態１に係る半導体装置１を示す断面図である。図１に示すように、放熱板２上に配線基板３が設けられている。放熱板２は、Ｃｕ、Ａｌなどの金属、またはＡｌＳｉＣなどの複合材料である。配線基板３は、絶縁基板４の下面に下面電極５が設けられ、絶縁基板４の上面に上面電極６と上面電極７が設けられたものである。絶縁基板４は例えばセラミックス基板である。また、下面電極５は、はんだ８ａにより放熱板２に接合され、上面電極６上には、はんだ８ｂにより接合された半導体チップ９が設けられる。半導体チップ９は、例えば絶縁ゲートバイポーラトランジスタであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、電界効果トランジスタであるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、あるいはダイオードである。また、半導体チップ９は、ワイヤ１０により上面電極７に接続されている。ケース筐体１１は、配線基板３と半導体チップ９を囲うように、放熱板２上に設けられる。ケース筐体１１は、例えばＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）、ＰＢＴ（Ｐｏｌｙｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）又はＰＥＴ＋ＰＢＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ ＋ Ｐｏｌｙｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）などのエンジニアリングプラスチックである。放熱板２の上面接合部１２は、対向するケース筐体１１の下面接合部１３と接着剤１４により接合されている。接着剤１４は、シリコーン系又はエポキシ系の材料である。また、絶縁性を担保するために、封止材１５がケース筐体１１内に充填され、配線基板３と半導体チップ９、ワイヤ１０を覆っている。封止材１５は、例えばシリコーンゲル、エポキシ樹脂である。ケース筐体１１の開口部１６は、異物が混入しないよう蓋１７が設けられる。蓋１７は、例えばＰＰＳ、ＰＢＴ又はＰＥＴ＋ＰＢＴなどのエンジニアリングプラスチックである。
図２は、図１の破線で囲った放熱板２とケース筐体１１の接合部１８の拡大図である。図２に示すように、放熱板２とケース筐体１１は、互いに対向する部分である放熱板２の上面接合部１２とケース筐体１１の下面接合部１３が接着剤１４によって接着される。ケース筐体１１の下面接合部１３には配線基板３の周囲を囲うように凸部１９ａ（第１凸部）が設けられており、放熱板２とケース筐体１１が接着されると、凸部１９ａは配線基板３を囲うように放熱板２の上面接合部１２と接触した状態となる。また、半導体装置１において、放熱板外縁部２３から配線基板３へ向かう方向を内側の方向とし、配線基板３から放熱板外縁部２３へ向かう方向を外側の方向とすると、凸部１９ａを境として凸部１９ａの内側に封止材１５が充填され、凸部１９ａの外側に接着剤１４が塗布される。尚、図２では、簡単のため凸部１９ａを急峻な立ち上がりの断面形状をした突起物として示したが、これに限らず、例えば立ち上がりがなだらかな断面形状である場合や、放熱板２の上面接合部１２との接触面をより広い平面として接触する形状の場合であっても良い。
このように構成された半導体装置１においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａの外側に接着剤１４が塗布される。つまり、凸部１９ａは接着剤１４と封止材１５とを隔てる構成となり、接着剤１４にとって凸部１９ａは内側方向への障壁となるため、封止材１５が充填される凸部１９ａよりも内側に接着剤１４が漏れ出るのを防ぐことができる。
以上のように、ケース筐体１１の下面接合部１３に凸部１９ａを設けることで接着剤１４が内側に漏れ出るのを防止できる。その結果、接着剤１４が内側に漏れ出ることで生じる不具合を防ぐことができるので、接着剤１４が内側に漏れ出ることによる歩留まりの低下を抑制する効果が得られる。
実施の形態２．
図３は、実施の形態２に係る接合部１８を拡大した断面図である。図３のように、ケース筐体１１の下面接合部１３に設けられた凸部１９ａと、凸部１９ａよりも外側であって放熱板２の上面接合部１２に設けられた凸部２０ｂ（第２凸部）によって囲われた領域に接着剤１４が塗布される。
図３は、実施の形態２に係る接合部１８を拡大した断面図である。図３のように、ケース筐体１１の下面接合部１３に設けられた凸部１９ａと、凸部１９ａよりも外側であって放熱板２の上面接合部１２に設けられた凸部２０ｂ（第２凸部）によって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、実施の形態１では凸部１９ａをひとつだけ設けたが、図３のように複数設けても良く、この場合、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４を留めることができる。
したがって、実施の形態１と同様の効果に加え、実施の形態２では凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４の量を確保することができるため、半導体装置の内側へ水分などが侵入することを防ぐシール効果も得ることができる。
実施の形態２の変形例１．
図４は、実施の形態２の変形例１に係る接合部１８を拡大した断面図である。実施の形態２の変形例１は、実施の形態２においてケース筐体１１の下面接合部１３に設けていた凸部１９ａを放熱板２の上面接合部１２に設け、放熱板２の上面接合部１２に設けていた凸部２０ｂをケース筐体１１の下面接合部１３に設けた構成であり、図４のようにケース筐体１１の下面接合部１３に設けられた凸部１９ｂ（第２凸部）と放熱板２の上面接合部１２に設けられた凸部２０ａ（第１凸部）によって囲われた領域に接着剤１４が塗布される。
図４は、実施の形態２の変形例１に係る接合部１８を拡大した断面図である。実施の形態２の変形例１は、実施の形態２においてケース筐体１１の下面接合部１３に設けていた凸部１９ａを放熱板２の上面接合部１２に設け、放熱板２の上面接合部１２に設けていた凸部２０ｂをケース筐体１１の下面接合部１３に設けた構成であり、図４のようにケース筐体１１の下面接合部１３に設けられた凸部１９ｂ（第２凸部）と放熱板２の上面接合部１２に設けられた凸部２０ａ（第１凸部）によって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ｂと凸部２０ａによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部２０ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、実施の形態２と同様に、凸部１９ｂと凸部２０ａによって囲われた領域に接着剤１４を留めることができる。
したがって、実施の形態２と同様の効果を得ることができる。
実施の形態２の変形例２．
図５は、実施の形態２の変形例２に係る接合部１８を拡大した断面図である。実施の形態２の変形例２は、実施の形態２における凸部１９ａと凸部２０ｂの２つの凸部をケース筐体１１の下面接合部１３に設けた構成であり、図５のようにケース筐体１１の下面接合部１３に設けられた凸部１９ａ（第１凸部）と凸部１９ｂ（第２凸部）によって囲われた領域に接着剤１４が塗布される。
図５は、実施の形態２の変形例２に係る接合部１８を拡大した断面図である。実施の形態２の変形例２は、実施の形態２における凸部１９ａと凸部２０ｂの２つの凸部をケース筐体１１の下面接合部１３に設けた構成であり、図５のようにケース筐体１１の下面接合部１３に設けられた凸部１９ａ（第１凸部）と凸部１９ｂ（第２凸部）によって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａと凸部１９ｂによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、実施の形態２と同様に、凸部１９ａと凸部１９ｂによって囲われた領域に接着剤１４を留めることができる。さらに、放熱板２とケース筐体１１の接合位置にずれが生じたとしても凸部１９ａと凸部１９ｂの間隔は変わらないため、放熱板２とケース筐体１１の接合位置のずれの有無に関係なく接着剤の量を確保することができる。
したがって、放熱板２とケース筐体１１の接合位置のずれに関係なく実施の形態２と同様の効果を得ることができる。
実施の形態２の変形例３．
図６は、実施の形態２の変形例３に係る接合部１８を拡大した断面図である。実施の形態２の変形例３は、実施の形態２における凸部１９ａと凸部２０ｂの２つの凸部を放熱板２の上面接合部１２に設けた構成であり、図６のように放熱板２の上面接合部１２に設けられた凸部２０ａ（第１凸部）と凸部２０ｂ（第２凸部）によって囲われた領域に接着剤１４が塗布される。
図６は、実施の形態２の変形例３に係る接合部１８を拡大した断面図である。実施の形態２の変形例３は、実施の形態２における凸部１９ａと凸部２０ｂの２つの凸部を放熱板２の上面接合部１２に設けた構成であり、図６のように放熱板２の上面接合部１２に設けられた凸部２０ａ（第１凸部）と凸部２０ｂ（第２凸部）によって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部２０ａと凸部２０ｂによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部２０ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、実施の形態２と同様に、凸部２０ａと凸部２０ｂによって囲われた領域に接着剤１４を留めることができる。さらに、放熱板２とケース筐体１１の接合位置にずれが生じたとしても凸部２０ａと凸部２０ｂの間隔は変わらないため、放熱板２とケース筐体１１の接合位置のずれの有無に関係なく接着剤の量を確保することができる。
したがって、放熱板２とケース筐体１１の接合位置のずれに関係なく実施の形態２と同様の効果を得ることができる。
実施の形態３．
図７は、実施の形態３に係る接合部１８を拡大した断面図である。実施の形態３は、実施の形態２における凸部１９ａと凸部２０ｂの２つの凸部に対向する位置に凹部を設けた構成であり、図７のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂが設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａ（第１凸部）と凹部２２ａ（第１凹部）が嵌合し、凸部２０ｂ（第２凸部）と凹部２１ｂ（第２凹部）が嵌合する位置に設けられる。また、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４が塗布される。
図７は、実施の形態３に係る接合部１８を拡大した断面図である。実施の形態３は、実施の形態２における凸部１９ａと凸部２０ｂの２つの凸部に対向する位置に凹部を設けた構成であり、図７のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂが設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａ（第１凸部）と凹部２２ａ（第１凹部）が嵌合し、凸部２０ｂ（第２凸部）と凹部２１ｂ（第２凹部）が嵌合する位置に設けられる。また、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、実施の形態２と同様に、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４を留めることができる。さらに、凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
したがって、実施の形態２と同様の効果に加え、実施の形態３では放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができるため、位置ずれに伴う歩留まり低下を抑制する効果を得られる。
実施の形態４．
図８は、実施の形態４に係る接合部１８を拡大した断面図である。実施の形態４は、実施の形態３における凹部の深さと嵌合する凸部の高さとの差分をより大きくした構成であり、図８のようにケース筐体１１の下面接合部１３には凸部１９ａと凸部１９ｂが設けられ、放熱板２の上面接合部１２には凹部２２ａ（第１凹部）と凹部２２ｂ（第２凹部）が設けられる。凸部１９ａと凸部１９ｂと凹部２２ａと凹部２２ｂは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部１９ｂと凹部２２ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部１９ｂの高さに対して凹部２２ｂの深さが浅く形成されている。また、凸部１９ａと凸部１９ｂによって囲われた領域に接着剤１４が塗布される。
図８は、実施の形態４に係る接合部１８を拡大した断面図である。実施の形態４は、実施の形態３における凹部の深さと嵌合する凸部の高さとの差分をより大きくした構成であり、図８のようにケース筐体１１の下面接合部１３には凸部１９ａと凸部１９ｂが設けられ、放熱板２の上面接合部１２には凹部２２ａ（第１凹部）と凹部２２ｂ（第２凹部）が設けられる。凸部１９ａと凸部１９ｂと凹部２２ａと凹部２２ｂは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部１９ｂと凹部２２ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部１９ｂの高さに対して凹部２２ｂの深さが浅く形成されている。また、凸部１９ａと凸部１９ｂによって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａと凸部１９ｂによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、凹部２２ａと凹部２２ｂの深さは凸部１９ａと凸部１９ｂの高さに比べて浅く形成されるため、凸部１９ａと凸部１９ｂによって囲われた領域において、実施の形態３に比べて接着剤１４の量を多く留めることができる。さらに、凸部１９ａと凹部２２ａが嵌合し、凸部１９ｂと凹部２２ｂが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
したがって、実施の形態３と同様の効果に加え、実施の形態４では凸部１９ａと凸部１９ｂによって囲われた領域に接着剤１４の量を確保することができるため、半導体装置の内側へ水分などが侵入することを防ぐシール効果も得ることができる。
実施の形態５．
図９は、実施の形態５に係る接合部１８を拡大した断面図である。実施の形態５は、実施の形態４における凸部１９ｂと放熱板外縁部２３の間の領域に接着剤１４を塗布する構成であり、図９のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂが設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２０ｂの高さに対して凹部２１ｂの深さが浅く形成されている。また、凸部１９ａと凸部２０ｂによって囲われた領域には接着剤１４は塗布せず、放熱板２の上面接合部１２の凸部２０ｂと放熱板外縁部２３の間の領域に接着剤１４が塗布される。
図９は、実施の形態５に係る接合部１８を拡大した断面図である。実施の形態５は、実施の形態４における凸部１９ｂと放熱板外縁部２３の間の領域に接着剤１４を塗布する構成であり、図９のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂが設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２０ｂの高さに対して凹部２１ｂの深さが浅く形成されている。また、凸部１９ａと凸部２０ｂによって囲われた領域には接着剤１４は塗布せず、放熱板２の上面接合部１２の凸部２０ｂと放熱板外縁部２３の間の領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部２０ｂと放熱板外縁部２３の間の領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａと凸部２０ｂが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、凹部２２ａと凹部２１ｂの深さは凸部１９ａと凸部２０ｂの高さに比べて浅く形成されるため、凸部２０ｂと放熱板外縁部２３の間の領域において接着剤１４を留めることができる。さらに、凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
また、仮に製造時の加工ばらつきに起因して凸部２０ｂと凹部２１ｂの隙間から接着剤１４の漏れが生じたとしても、凸部１９ａと凸部２０ｂで囲われた領域に接着剤１４の漏れを留められるため、封止材１５が充填されている凸部１９ａの内側にまで接着剤１４が漏れ出すことを防ぐことができる。
また、仮に製造時の加工ばらつきに起因して凸部２０ｂと凹部２１ｂの隙間から接着剤１４の漏れが生じたとしても、凸部１９ａと凸部２０ｂで囲われた領域に接着剤１４の漏れを留められるため、封止材１５が充填されている凸部１９ａの内側にまで接着剤１４が漏れ出すことを防ぐことができる。
したがって、実施の形態４と同様の効果に加え、実施の形態５では、設計公差を狭くすることなく歩留まりの低下を抑える効果を得ることができる。
実施の形態６．
図１０は、実施の形態５に係る接合部１８を拡大した断面図である。実施の形態６は、３箇所以上の凸部を設けることで実施の形態５と同様に封止材１５が充填された領域に隣接する領域に接着剤１４を塗布しない構成であり、図１０のようにケース筐体１１の下面接合部１３には凸部１９ａと凸部１９ｂと凸部１９ｃ（第３凸部）が設けられ、放熱板２の上面接合部１２には凹部２２ａと凹部２２ｂと凹部２２ｃ（第３凹部）が設けられる。凸部１９ａと凸部１９ｂと凸部１９ｃと凹部２２ａと凹部２２ｂと凹部２２ｃは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部１９ｂと凹部２２ｂが嵌合し、凸部１９ｃと凹部２２ｃが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部１９ｂの高さに対して凹部２２ｂの深さが浅く、凸部１９ｃの高さに対して凹部２２ｃの深さが浅く形成されている。また、凸部１９ｂと凸部１９ｃによって囲われた領域に接着剤１４が塗布される。
図１０は、実施の形態５に係る接合部１８を拡大した断面図である。実施の形態６は、３箇所以上の凸部を設けることで実施の形態５と同様に封止材１５が充填された領域に隣接する領域に接着剤１４を塗布しない構成であり、図１０のようにケース筐体１１の下面接合部１３には凸部１９ａと凸部１９ｂと凸部１９ｃ（第３凸部）が設けられ、放熱板２の上面接合部１２には凹部２２ａと凹部２２ｂと凹部２２ｃ（第３凹部）が設けられる。凸部１９ａと凸部１９ｂと凸部１９ｃと凹部２２ａと凹部２２ｂと凹部２２ｃは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部１９ｂと凹部２２ｂが嵌合し、凸部１９ｃと凹部２２ｃが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部１９ｂの高さに対して凹部２２ｂの深さが浅く、凸部１９ｃの高さに対して凹部２２ｃの深さが浅く形成されている。また、凸部１９ｂと凸部１９ｃによって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ｂと凸部１９ｃによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａと凸部１９ｂが障壁となるため、封止材１５が充填された凸部１９ａの内側にまで接着剤１４が漏れ出すことを防ぐ。また、凹部２２ａと凹部２２ｂと凹部２２ｃの深さは凸部１９ａと凸部１９ｂと凸部１９ｃの高さに比べて浅く形成されるため、凸部１９ｂと凸部１９ｃによって囲われた領域において、実施の形態３に比べて接着剤１４を留めることができる。さらに、凸部１９ａと凹部２２ａが嵌合し、凸部１９ｂと凹部２２ｂが嵌合し、凸部１９ｃと凹部２２ｃが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
また、仮に製造時の加工ばらつきに起因して凸部１９ｂと凹部２２ｂの隙間から接着剤１４の漏れが生じたとしても、凸部１９ａと凸部１９ｂで囲われた領域に接着剤１４の漏れを留められるため、封止材１５が充填されている凸部１９ａの内側にまで接着剤１４が漏れ出すことを防ぐことができる。
また、仮に製造時の加工ばらつきに起因して凸部１９ｂと凹部２２ｂの隙間から接着剤１４の漏れが生じたとしても、凸部１９ａと凸部１９ｂで囲われた領域に接着剤１４の漏れを留められるため、封止材１５が充填されている凸部１９ａの内側にまで接着剤１４が漏れ出すことを防ぐことができる。
したがって、実施の形態５と同じ効果を得ることができる。
実施の形態７．
図１１は、実施の形態７に係る接合部１８を拡大した断面図である。実施の形態７は、塗布された接着剤１４が多い場合に接着剤１４を外側に逃がすための貫通穴２５を凸部２４に設けた構成であり、図１１のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂが設けられ、放熱板２の上面接合部１２には凹部２２ａと貫通穴２５を有した凸部２４が設けられる。凸部１９ａと凹部２１ｂと凸部２４と凹部２２ａは、ケース筐体１１と放熱板２を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２４と凹部２１ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２４の高さに対して凹部２１ｂの深さが浅く形成されている。また、凸部１９ａと凸部２４によって囲われた領域に接着剤１４が塗布される。
図１１は、実施の形態７に係る接合部１８を拡大した断面図である。実施の形態７は、塗布された接着剤１４が多い場合に接着剤１４を外側に逃がすための貫通穴２５を凸部２４に設けた構成であり、図１１のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂが設けられ、放熱板２の上面接合部１２には凹部２２ａと貫通穴２５を有した凸部２４が設けられる。凸部１９ａと凹部２１ｂと凸部２４と凹部２２ａは、ケース筐体１１と放熱板２を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２４と凹部２１ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２４の高さに対して凹部２１ｂの深さが浅く形成されている。また、凸部１９ａと凸部２４によって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａと凸部２４によって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、凹部２２ａと凹部２１ｂの深さは凸部１９ａと凸部２４の高さに比べて浅く形成されるため、凸部１９ａと凸部２４によって囲われた領域において、接着剤１４を留めることができる。さらに、凸部１９ａと凸部２４によって囲われた領域に対して塗布された接着剤１４の量が多かった場合、余った分の接着剤１４は貫通穴２５を通って外側へ排出される。
また、凸部１９ａと凹部２２ａが嵌合し、凸部２４と凹部２１ｂが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
また、凸部１９ａと凹部２２ａが嵌合し、凸部２４と凹部２１ｂが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
したがって、実施の形態４と同様の効果に加え、接着剤１４が多く塗布された場合でも、半導体装置の内側に接着剤１４が漏れ出すことによる歩留まりの低下を抑える効果を得ることができる。
実施の形態８．
図１２は、実施の形態８に係る接合部１８を拡大した断面図である。実施の形態８は、塗布された接着剤１４が多い場合に接着剤１４を逃がすための溝部２６をケース筐体１１に設けた構成であり、図１２のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂと溝部２６が設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２０ｂの高さに対して凹部２１ｂの深さが浅く形成されている。溝部２６は、凸部１９ａと凹部２１ｂとの間に設けられる。また、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４が塗布される。
図１２は、実施の形態８に係る接合部１８を拡大した断面図である。実施の形態８は、塗布された接着剤１４が多い場合に接着剤１４を逃がすための溝部２６をケース筐体１１に設けた構成であり、図１２のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂと溝部２６が設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合する位置に設けられ、且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２０ｂの高さに対して凹部２１ｂの深さが浅く形成されている。溝部２６は、凸部１９ａと凹部２１ｂとの間に設けられる。また、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４が塗布される。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、凹部２２ａと凹部２１ｂの深さは凸部１９ａと凸部２０ｂの高さに比べて浅く形成されるため、凸部１９ａと凸部２０ｂによって囲われた領域において、接着剤１４を留めることができる。さらに、凸部１９ａと凸部２０ｂによって囲われた領域に対して塗布された接着剤１４の量が多かった場合、余った接着剤１４は溝部２６へ逃がすことができる。
また、凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
また、凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合するため、放熱板２とケース筐体１１の接合時の位置ずれを防ぐことができる。
したがって、実施の形態７と同様の効果を得ることができる。
実施の形態９．
図１３は、実施の形態９に係る接合部１８を拡大した断面図である。実施の形態９は、実施の形態８の溝部２６と直結した空気穴２７をケース筐体１１に設けた構成であり、図１３のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂと溝部２６が設けられ、さらに、ケース筐体１１には溝部２６と直結して且つ半導体装置外部に通じる空気穴２７が設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合する位置に設けられ且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２０ｂの高さに対して凹部２１ｂの深さが浅く形成されている。溝部２６は凸部１９ａと凹部２１ｂの間に設けられ、且つ空気穴２７と直結している。凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４が塗布される。
図１４は、ケース筐体１１及び蓋１７で覆われた方向から半導体装置を見た際に、ケース筐体１１の下面接合部１３に設けられた溝部２６の形成位置を破線で示し、ケース筐体１１に設けられた空気穴２７との位置関係を示した図である。図１４の通り、ケース筐体１１の下面接合部１３に設けた溝部２６に対して直結した空気穴２７は複数個所設けられる。
図１３は、実施の形態９に係る接合部１８を拡大した断面図である。実施の形態９は、実施の形態８の溝部２６と直結した空気穴２７をケース筐体１１に設けた構成であり、図１３のようにケース筐体１１の下面接合部１３には凸部１９ａと凹部２１ｂと溝部２６が設けられ、さらに、ケース筐体１１には溝部２６と直結して且つ半導体装置外部に通じる空気穴２７が設けられ、放熱板２の上面接合部１２には凸部２０ｂと凹部２２ａが設けられる。凸部１９ａと凹部２１ｂと凸部２０ｂと凹部２２ａは、放熱板２とケース筐体１１を接合した際に凸部１９ａと凹部２２ａが嵌合し、凸部２０ｂと凹部２１ｂが嵌合する位置に設けられ且つ凸部１９ａの高さに対して凹部２２ａの深さが浅く、凸部２０ｂの高さに対して凹部２１ｂの深さが浅く形成されている。溝部２６は凸部１９ａと凹部２１ｂの間に設けられ、且つ空気穴２７と直結している。凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４が塗布される。
図１４は、ケース筐体１１及び蓋１７で覆われた方向から半導体装置を見た際に、ケース筐体１１の下面接合部１３に設けられた溝部２６の形成位置を破線で示し、ケース筐体１１に設けられた空気穴２７との位置関係を示した図である。図１４の通り、ケース筐体１１の下面接合部１３に設けた溝部２６に対して直結した空気穴２７は複数個所設けられる。
このように構成された半導体装置においては、放熱板２とケース筐体１１を接合するにあたり、凸部１９ａと凸部２０ｂによって囲われた領域に接着剤１４を塗布することで半導体装置の内側に接着剤１４が侵入することなく放熱板２とケース筐体１１が接合され、接合後は凸部１９ａが障壁となるため接着剤１４が半導体装置の内側に漏れ出すことを防ぐ。また、凹部２２ａと凹部２１ｂの深さは凸部１９ａと凸部２０ｂの高さに比べて浅く形成されるため、凸部１９ａと凸部２０ｂによって囲われた領域において、接着剤１４を留めることができる。さらに、凸部１９ａと凸部２０ｂによって囲われた領域に対して塗布された接着剤１４の量が多かった場合、余った接着剤１４は空気穴２７と直結した溝部２６に逃がすことができる。
したがって、空気穴２７によって空気の逃げ道が確保されるため、凸部１９ａと凸部２０ｂによって囲われた領域に対して塗布された接着剤１４の量が多かった場合、実施の形態７に比べてより確実に接着剤１４を溝部２６へ逃がすことができる。
実施の形態１０．
図１５は、実施の形態１０に係るインバータ装置２８の断面図である。図１５に示したインバータ装置２８は、実施の形態１で示した半導体装置１の放熱板２にフィン２９を搭載したインバータ装置である。尚、図１５では実施の形態１で示した半導体装置を用いたインバータ装置を示すが、実施の形態１から実施の形態９に示した半導体装置を搭載したインバータ装置でも良い。
図１５は、実施の形態１０に係るインバータ装置２８の断面図である。図１５に示したインバータ装置２８は、実施の形態１で示した半導体装置１の放熱板２にフィン２９を搭載したインバータ装置である。尚、図１５では実施の形態１で示した半導体装置を用いたインバータ装置を示すが、実施の形態１から実施の形態９に示した半導体装置を搭載したインバータ装置でも良い。
このように構成されたインバータ装置においては、実施の形態１で示した効果を有するインバータ装置を提供することができる。尚、実施の形態１に限らず、実施の形態１から実施の形態９に示した半導体装置を搭載したインバータ装置により、実施の形態１から実施の形態９に示した効果を有するインバータ装置を提供することができる。
１ 半導体装置
２ 放熱板
３ 配線基板
４ 絶縁基板
５ 下面電極
６ 上面電極
７ 上面電極
８ａ，８ｂ はんだ
９ 半導体チップ
１０ ワイヤ
１１ ケース筐体
１２ 上面接合部
１３ 下面接合部
１４ 接着剤
１５ 封止材
１６ 開口部
１７ 蓋
１８ 接合部
１９ａ，１９ｂ，１９ｃ 凸部
２０ａ，２０ｂ 凸部
２１ｂ 凹部
２２ａ，２２ｂ，２２ｃ 凹部
２３ 放熱板外縁部
２４ 凸部
２５ 貫通穴
２６ 溝部
２７ 空気穴
２８ インバータ装置
２９ フィン
２ 放熱板
３ 配線基板
４ 絶縁基板
５ 下面電極
６ 上面電極
７ 上面電極
８ａ，８ｂ はんだ
９ 半導体チップ
１０ ワイヤ
１１ ケース筐体
１２ 上面接合部
１３ 下面接合部
１４ 接着剤
１５ 封止材
１６ 開口部
１７ 蓋
１８ 接合部
１９ａ，１９ｂ，１９ｃ 凸部
２０ａ，２０ｂ 凸部
２１ｂ 凹部
２２ａ，２２ｂ，２２ｃ 凹部
２３ 放熱板外縁部
２４ 凸部
２５ 貫通穴
２６ 溝部
２７ 空気穴
２８ インバータ装置
２９ フィン
Claims (9)
- 放熱板と、
前記放熱板上に設けられた配線基板と、
前記配線基板上に設けられた半導体チップと、
前記配線基板及び前記半導体チップを囲うように前記放熱板上に設けられたケース筐体と、
前記ケース筐体及び前記放熱板の互いに対向する位置にある前記ケース筐体の下面接合部と前記放熱板の上面接合部とを接着する接着剤と、
前記ケース筐体内に充填され前記配線基板及び前記半導体チップを覆う封止材と、
前記ケース筐体の前記下面接合部または前記放熱板の前記上面接合部に、前記接着剤と前記封止材とを隔てる第１凸部とを備える半導体装置。 - 前記第１凸部よりも外側の位置であって、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた第２凸部とをさらに備え、
前記第１凸部と前記第２凸部によって囲われた領域に前記接着剤が塗布された請求項１に記載の半導体装置。 - 前記第１凸部と嵌合する、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた第１凹部と、
前記第２凸部と嵌合する、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた第２凹部とを備え、
前記第１凹部は前記第１凸部の高さに比べて深さが浅く、
前記第２凹部は前記第２凸部の高さに比べて深さが浅く、
前記第１凸部と前記第２凸部とによって囲われた領域に前記接着剤が塗布された請求項２に記載の半導体装置。 - 前記第２凸部は、半導体装置の内側から外側に向かって接着剤が流れ出ることができる貫通穴が設けられた請求項３に記載の半導体装置。
- 前記第１凸部と前記第２凸部の間の位置であって、前記ケース筐体の前記下面接合部に設けられた溝部とを備えた請求項３に記載の半導体装置。
- 前記第１凸部と前記第２凸部の間の位置であって、前記ケース筐体の前記下面接合部から前記ケース筐体を貫通して設けられた空気穴とを備えた請求項３に記載の半導体装置。
- 放熱板と、
前記放熱板上に設けられた配線基板と、
前記配線基板上に設けられた半導体チップと、
前記配線基板及び前記半導体チップを囲うように前記放熱板上に設けられたケース筐体と、
前記ケース筐体及び前記放熱板の互いに対向する位置にある前記ケース筐体の下面接合部と前記放熱板の上面接合部とを接着する接着剤と、
前記ケース筐体の前記下面接合部または前記放熱板の前記上面接合部に設けられた第１凸部と、
前記第１凸部よりも外側の位置であって、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた第２凸部と、
前記第１凸部と嵌合する、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた第１凹部と、
前記第２凸部と嵌合する、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた第２凹部とを備え、
前記第１凹部は前記第１凸部の高さに比べて深さが浅く、
前記第２凹部は前記第２凸部の高さに比べて深さが浅く、
前記第２凸部の外側に前記接着剤が塗布された半導体装置。 - 前記第２凸部よりも外側の位置であって、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた第３凸部と、
前記第３凸部と嵌合し、前記放熱板の前記上面接合部または前記ケース筐体の前記下面接合部に設けられた、前記第３凸部の高さに比べて深さが浅い第３凹部とを備え、
前記第２凸部と前記第３凸部によって囲われた領域に前記接着剤が塗布された請求項７に記載の半導体装置。
- 請求項１から請求項８のいずれか１項に記載の半導体装置と、前記半導体装置の前記放熱板にフィンとを備えたインバータ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021113017A JP2023009601A (ja) | 2021-07-07 | 2021-07-07 | 半導体装置及びインバータ装置 |
| US17/658,995 US20230010169A1 (en) | 2021-07-07 | 2022-04-12 | Semiconductor device and inverter device |
| DE102022113495.4A DE102022113495A1 (de) | 2021-07-07 | 2022-05-30 | Halbleitervorrichtung und Inverter-Vorrichtung |
| CN202210769152.2A CN115602635A (zh) | 2021-07-07 | 2022-07-01 | 半导体装置及逆变器装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021113017A JP2023009601A (ja) | 2021-07-07 | 2021-07-07 | 半導体装置及びインバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023009601A true JP2023009601A (ja) | 2023-01-20 |
Family
ID=84533787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021113017A Pending JP2023009601A (ja) | 2021-07-07 | 2021-07-07 | 半導体装置及びインバータ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230010169A1 (ja) |
| JP (1) | JP2023009601A (ja) |
| CN (1) | CN115602635A (ja) |
| DE (1) | DE102022113495A1 (ja) |
-
2021
- 2021-07-07 JP JP2021113017A patent/JP2023009601A/ja active Pending
-
2022
- 2022-04-12 US US17/658,995 patent/US20230010169A1/en active Pending
- 2022-05-30 DE DE102022113495.4A patent/DE102022113495A1/de active Pending
- 2022-07-01 CN CN202210769152.2A patent/CN115602635A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115602635A (zh) | 2023-01-13 |
| US20230010169A1 (en) | 2023-01-12 |
| DE102022113495A1 (de) | 2023-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8258622B2 (en) | Power device package and semiconductor package mold for fabricating the same | |
| US8866279B2 (en) | Semiconductor device | |
| US9275921B2 (en) | Semiconductor device | |
| US9362192B2 (en) | Semiconductor device comprising heat dissipating connector | |
| JP6407451B2 (ja) | 半導体モジュール | |
| US7994635B2 (en) | Power semiconductor module | |
| JP7247574B2 (ja) | 半導体装置 | |
| JP2017050374A (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
| US9832872B2 (en) | Method for manufacturing electronic device, and electronic device | |
| JP6797002B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2023009601A (ja) | 半導体装置及びインバータ装置 | |
| US20220399241A1 (en) | Semiconductor device | |
| CN113366634A (zh) | 半导体装置 | |
| JP7178978B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR102536643B1 (ko) | 반도체 패키지 | |
| US11337306B2 (en) | Semiconductor device | |
| JP4995764B2 (ja) | リード支持型半導体パッケージ | |
| WO2024090029A1 (ja) | 半導体モジュール、半導体装置、及び車両 | |
| US20230343682A1 (en) | Semiconductor device | |
| JP2024048788A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP7005469B2 (ja) | 半導体装置 | |
| WO2021261056A1 (ja) | パワーモジュール | |
| JP2024090617A (ja) | 半導体装置 | |
| CN115241175A (zh) | 半导体装置和半导体装置的制造方法 | |
| JP2022064488A (ja) | 半導体部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |