CN114566473A - 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板 - Google Patents

包括具有嵌入的封装式半导体芯片的引线框的印刷电路板 Download PDF

Info

Publication number
CN114566473A
CN114566473A CN202210015016.4A CN202210015016A CN114566473A CN 114566473 A CN114566473 A CN 114566473A CN 202210015016 A CN202210015016 A CN 202210015016A CN 114566473 A CN114566473 A CN 114566473A
Authority
CN
China
Prior art keywords
module
electronic
electronic sub
sub
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210015016.4A
Other languages
English (en)
Inventor
A·格拉斯曼
J·赫格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114566473A publication Critical patent/CN114566473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

电子模块包括电路板，所述电路板包括载体层，所述载体层包括在其主表面上的多个凹部区域，所述电子模块还包括多个电子子模块，所述子模块中的每一个都设置在凹部区域中的一个中，并且所述子模块中的每一个都包括载体、设置在载体上的半导体芯片以及设置在载体上和半导体芯片上的封装材料。

Description

包括具有嵌入的封装式半导体芯片的引线框的印刷电路板
本申请是申请日为2016年3月30日、申请号为201610191473.3、发明名称为“包括具有嵌入的封装式半导体芯片的引线框的印刷电路板”的发明专利申请的分案申请。
技术领域
本申请涉及一种电子模块、尤其涉及一种包括引线框的电路板，并且涉及一种呈封装式半导体芯片形式的电子子模块。
背景技术
印刷电路板(PCB)多层组件通常包括由与中间电导体或布线层彼此上下布置的多个电绝缘层或介电层所形成的层叠结构。现已知这种PCB装置的多个实施例和示例。尤其地，已开发了关于将半导体芯片嵌入至这些PCB装置内的不同方法。然而，这些传统的方法遭受着不同的缺点，这些缺点包括目前使得这些方法难以处理且有时不切实际的敏感且复杂的处理步骤和技术。
附图说明
包括图1A和图1B的图1示出了根据一个示例的电子模块的示意性顶视图(A)和剖视侧视图(B)。
包括图2A和图2B的图2示出了包括垂直结构式半导体晶体管芯片的电子模块的第一示例和包括垂直结构式半导体晶体管芯片的电子模块的第二示例的示意性剖视侧视图(A、B)，在所述第一示例中所有电接触部布置于该模块的前侧(A)，在所述第二示例中，电接触部中的第一个布置于所述模块的后侧而另一电接触部布置于该模块的前侧(B)。
包括图3A和图3B的图3示出了图2A类型的电子子模块处于它的还不具有封装材料的制造中间状态的示意性透视顶视图(A)以及处于它的被提供封装材料的制造最终状态的示意性透视顶视图(B)。
包括图4A和图4B的图4示出了包括垂直结构式半导体晶体管芯片的电子子模块的第一示例和包括垂直结构式半导体晶体管芯片的电子子模块的第二示例的示意性剖视侧视图，在所述第一示例中所有电接触部布置于该子模块的前侧(A)，在所述第二示例中，电接触部中的第一个布置于该子模块的后侧而另一电接触部布置于该子模块的前侧(B)。
图5示出了图2A或图4A的类型的电子模块的一个示例的示意性顶视图，所述电子模块包括设置在该电子模块的相应的凹部区域的电子子模块，其中，凹部区域的侧壁包括间隔元件。
具体实施方式
现参照附图描述方面和实施例，其中，类似的附图标记大体上始终用于指代类似的元件。在下述说明书中，为了说明的目的，提出了许多具体细节以提供对实施例的一个或一个以上方面的彻底理解。然而，对于本领域技术人员可显然的是：实施例的一个或一个以上方面可以以该具体细节的较低程度来实践。在其它情况下，已知的结构和元件以示意性形式示出，以便方便描述实施例的一个或一个以上方面。应当理解，也可使用其它实施例并且可以做出结构性或逻辑性的改变，而不脱离本发明的范围。还应注意，附图不是按比例或不一定按比例绘制。
在下述详细说明书中，参考了形成本申请文件的一部分的附图，这些附图以展示性方式示出可以实践本发明的具体方面。对此，方向术语如“顶”、“底”、“前”、“后”等可以参考所描述的附图的方向而使用。由于所描述的装置的部件可以以多种不同的定向定位，因此方向术语可用于展示的目的并且不是限制性的。应当理解，也可以使用其它实施例并且可以做出结构性或逻辑性的改变，而不脱离本发明的范围。由此，下述详细说明不是限制性的，并且本发明的范围仅由所附权利要求来限定。
应当理解，除非另有说明，否则在此说明的各种示例性实施例的特征可以彼此组合。
如本申请所应用的，术语“结合的”、“附接的”、“连接的”、“联接的”和/或“电连接/电联接的”没有指元件或层必须直接接触在一起；中介元件或中介层可以相应地设置在“结合的”、“附接的”、“连接的”、“联接的”和/或“电连接/电联接的”元件之间。然而，根据本公开，上述术语还可以选择性地具有下述特定含义：元件或层直接接触在一起，即“结合的”、“附接的”、“连接的”、“联接的”和/或“电连接/电联接的”元件之间没有相应的中介元件或中介层。
此外，对于部件、元件或材料层形成或定位在一表面上所使用的词语“之上”在此可用来指该部件、元件或材料层“间接地”定位(例如布置、形成、设置等)在相关表面上，且在所述相关表面与所述部件、元件或材料层之间布置有一个或一个以上附加的部件、元件或层。然而，对于部件、元件或材料层形成或定位在一表面上所使用的词语“之上”在此也可选择性地具有下述特定含义：该部件、元件或材料层“直接地”定位(例如布置、形成、设置等)在相关表面上、例如与所述相关表面直接接触。
此外，当一实施例的特别的特征或方面可能仅对于多个实施方式中的一个而公开时，这样的特征或方面可按照可能对于任何给定的或特别的应用而期望的和有利的那样与其它实施方式的一个或多个其它特征或方面相结合。此外，对于术语“包括”“具有”“含有”或它们的其它变体在具体说明或权利要求中的使用范围，这种术语以类似于术语“包括”的方式用作包括性的。术语“联接的”和“连接的”以及衍生词可被使用。应当理解，这些术语可用于表示两个元件彼此合作或互相作用，而不管他们是彼此直接物理接触或电接触、还是不与彼此直接接触。此外，术语“示例性”仅指示例，而不是最佳的或优化的。因此，下述具体说明不应以限制的意义来理解，并且本发明的范围由所附权利要求来限定。
下面描述包含半导体芯片的电子模块和电子子模块。所述半导体芯片可以具有不同的类型，可通过不同的技术制造并且例如可包括集成电气电路、光电电路或机电电路和/或无源件。所述半导体芯片例如可设计成逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、记忆电路或集成式无源件。它们可包括控制电路、微处理器或微机电部件。此外，它们可配置成功率半导体芯片，例如功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结栅场效应晶体管)、功率双极型晶体管或功率二极管。尤其地，可涉及具有垂直结构的半导体芯片，也就是说，所述半导体芯片可以以下述方式制造：使电流可以在垂直于该半导体芯片的主面的方向上流动。具有垂直结构的半导体芯片尤其可在它的两个主面上、也即在它的顶侧和底侧上具有接触元件。尤其地，功率半导体芯片可具有垂直结构。例如，功率MOSFET的源电极和栅电极可位于一个主面上，而该功率MOSFET的漏电极可布置在另一主面上。此外，下述电子模块可包括集成电路，以控制其它半导体芯片的集成电路、例如功率半导体芯片的集成电路。所述半导体芯片可基于特定的半导体材料、例如Si、SiC、SiGe、GaAs、GaN、AlGaAs来制造，但也可基于任何其它半导体材料来制造并且还可含有非半导体的无机和/或有机材料、例如绝缘体、塑料或金属。
电子模块的示例和电子子模块的示例可包括用于嵌入半导体芯片的封装剂或封装材料、或其它绝缘或介电材料。这些封装、绝缘或介电材料可以是任何电绝缘材料，例如任何一种成型材料、任何一种树脂材料或任何一种环氧树脂材料。所述材料也可包括聚合材料、聚酰亚胺材料、热塑性塑料材料、有机硅材料、陶瓷材料和玻璃材料中的一种或一种以上。所述材料也可包括任何上述材料并且还包括其中嵌入的填充材料、例如导热增加物。这些填充增加物例如可由AlO或Al2O3、AlN、BN、或SiN制成。此外，该填充增加物例如可具有纤维形状并且可由碳纤维或纳米管制成。在沉积之后，封装剂例如可以仅部分地变硬，并且可在施加能量(例如：热、UV光线等)之后完全变硬以形成封装。多种技术可以用来以封装剂覆盖半导体芯片，例如压缩成型、传递成型、注射成型、粉末成型、液态成型、点胶或层压中的一种或一种以上。
图1包括图1A和图1B，并且示出一种电子模块的一个示例。该电子模块10以其整体在图1A中示出，其中，图1B在沿图1A的线B-B的截面中仅示出了该电子模块10的一部分。该电子模块10包括电路板11、尤其是印刷电路板(PCB)，所述电路板11包括载体层12，所述载体层12包括位于其主表面上的多个凹部区域12A。该电子模块10还包括多个电子子模块20，所述子模块20中的每一个都设置在凹部区域12A中的一个中，并且所述子模块20中的每一个都包括载体21、设置在载体21上的半导体芯片22以及设置在载体21上和半导体芯片22上的封装材料23。
在图1B中，为简明性的原因，所述电子子模块20未全面详细地示出，尤其地，关于所述半导体芯片的电接触垫、和所述子模块的电接触元件以及它们之间相应的空间关系的技术细节未在图1B中示出。那些细节将随着下述在其它附图中所示的示例而示出和说明。
根据图1的电子模块10的一个示例，载体层12可包括金属层或金属片、尤其由铜或铜合金制造的金属层或金属片，其中，载体层12更特别地包括引线框。
根据图1的电子模块10的另一示例，载体层12包括介电材料、绝缘材料、预浸渍(“prepreg”)材料(例如以树脂粘结剂浸渍的纤维编织材料)、或包括玻璃织物和环氧结构的FR4材料中的一种或一种以上。
根据图1的电子模块的一个示例，电子子模块20中的每一个都以下述方式设置在相应的凹部区域12A中：使该电子子模块20的侧边缘与凹部区域12A的侧壁间隔开。如图1A所示，根据图1的电子模块的另一示例，电子子模块20的侧边缘相对于凹部区域12A的侧壁沿该电子子模块20的周边以相等的距离间隔开。根据图1的电子模块的另一示例，间隔件或间隔元件(未在图1中示出)可设置在电子子模块20的侧边缘与凹部区域12A的侧壁之间，其中，那些间隔件或间隔元件可形成为与电子子模块20或载体层12中的任一个连续或成整体。下面还将示出和说明图1的电子模块的一个特定的示例。电子子模块20的侧边缘与凹部区域12A的侧壁之间距离相等的一个特别优点在于：电子子模块20将相对于凹部区域12A以明确限定的空间位置来布置在凹部区域12A中，这将有助于其它制造步骤的简易性。这些其它制造步骤中的一个可以是以下文中进一步说明的介电材料来填充电子子模块20的侧边缘与凹部区域12A的侧壁之间的中间空间，其中，中间空间的横向宽度相等可以是有利的，原因在于否则可能以在过窄的中间空间产生不期望的空隙的方式发生不适当的填充。这些其它制造步骤中的另一个可以是在位于电子子模块之上的层中定位和生成通路，其中，所述通路例如待定位在电接触区之上，所述电接触区位于电子子模块的上表面上。
根据图1的电子模块10的一个示例，该电子模块10还包括设置在载体层12的主表面和电子子模块20之上的介电层24。根据图1的电子模块10的一个示例，所述介电层24可包括预浸渍材料、尤其可包括一种包括特定特性的预浸渍材料的示例。那些特定特性应允许将预浸渍材料施加至载体层12和被嵌入的电子子模块20上，并且允许随后压和热处理该预浸渍层，以使得该预浸渍层中所包含的树脂能够液化并流至电子子模块20的侧边缘与凹部区域12A的侧壁之间的中间空间内，以便在硬化前以预浸渍材料的树脂材料来填充中间空间。根据图1的电子模块10的另一示例，这一过程导致：硬化的介电或预浸渍层24延伸至电子子模块20的侧边缘与凹部区域12A的侧壁之间的中间空间中。
根据图1的电子模块10的一个示例，凹部区域12A可配置成如图1A所示、即配置成空隙区域，在所述空隙区域中，载体层12的材料被完全去除。然而，也可以是下述情况：在凹部区域12A中所述载体层12的材料未被完全去除，而是仅去除至载体层12内的某个平面以下，其中，所去除的材料的高度对应于将布置在凹部区域12A中的电子子模块的高度。无论如何，作为结果：如图1B所示，载体层12的上表面和嵌入的电子子模块20的上表面应共面。可通过从载体层12的上部主表面切割、铣削、冲孔或冲压来去除载体层12的材料，以用于产生凹部区域12A。
根据图1的电子模块10的一个示例，电子子模块20的半导体芯片22互相电连接，以形成电路。根据图1的电子模块10的一个示例，该电路包括电机驱动电路、半桥电路、AC/AC转换电路、AC/DC转换电路、DC/AC转换电路、DC/DC转换电路、降压转换电路和频率转换电路中的一个或一个以上。
根据图1的电子模块10的一个示例，半导体芯片22中的每一个都包括该半导体芯片22的主面上的至少一个接触垫，并且电子子模块20中的每一个都包括该电子子模块20的主面上的至少一个接触元件，其中，所述接触元件与半导体芯片22的所述接触垫电连接并且所述接触元件的表面区域大于所述接触垫的表面区域。尤其地，所述接触垫可以是半导体晶体管芯片的栅极垫。根据图1的电子模块10的另一示例，所述接触元件的表面区域设置成或至少横向地延伸至超过半导体芯片22的外轮廓。随后将示出和说明这种电子子模块的特定示例。
根据图1的电子模块10的一个示例，电子子模块20和凹部区域12A中的一个或一个以上包括横向的方形截面。根据图1的电子模块10的另一示例，电子子模块20包括锐角或滚圆角或倒圆角。
根据图1的电子模块10的一个示例，载体层12的上表面与电子子模块20的上表面共面。
根据图1的电子模块10的一个示例，电子模块10还包括布置于载体层12的主表面和电子子模块20之上的第一介电层24，所述第一介电层24包括与电子子模块20的半导体芯片22连接的电通路连接。根据图1的电子模块10的另一示例，电子模块10还包括布置在载体层12的下主表面之上的第二介电层25。根据图1的电子模块10的另一示例，第一和第二介电层24和25中的一个或一个以上包括树脂材料、预浸渍材料和FR4材料中的一种或一种以上。电子模块10还可包括其它介电或金属布线层。
包括图2A和图2B的图2示出电子模块的两个示例的示意性剖视侧视图。
图2A以如图1B的方式示出了电子模块30的截面。图2A的电子模块30包括载体32，所述载体32具有如上所述的例如通过切割、铣削、冲孔或冲压而在载体32中形成的凹部区域32A。所述载体32例如可以是引线框或印刷电路板(PCB)。电子模块30还包括嵌入至凹部区域32A中的电子子模块33，其中，电子子模块33的侧边缘与凹部区域32A的侧壁间隔开。电子模块30还包括第一(内部)介电层34，所述第一(内部)介电层34设置于载体32和电子子模块33上并且延伸至电子子模块33的侧边缘与凹部区域32A的侧壁之间的中间空间中。电子模块30还包括设置于第一介电层34上的第一(上部)金属层35。第一金属层35通过形成在第一介电层34中的通路连接来与电子子模块33的电接触区连接。更具体而言，第一金属层35的位于右侧的第一部分可与电子子模块33的发射器或源极接触元件相连接，并且第一金属层35的位于左侧的第二部分可与电子子模块33的集电极或漏极电接触部电连接。第一金属层35的另一部分(未示出)可以与电子子模块33的增益电接触部(gain electricalcontact)电连接。电子模块30还包括形成于第一金属层35上的第二(外部)介电层36。电子模块30还包括形成于载体32的下主面和电子子模块33的下主面上的第三(内部)介电层37。第二金属层38形成于第三介电层37的下部面上。第四介电层39形成于第二金属层38的下部面上。电子子模块33以下述方法构造：它的外部电接触部元件形成在其上主面上。
图2B示出包括载体42的电子模块40，所述载体42具有如上所述的例如通过切割、铣削、冲孔或冲压来形成在载体42中的凹部区域42A。所述载体42例如可以是引线框或印刷电路板(PCB)。电子模块40还包括嵌入至凹部区域42A中的电子子模块43。第一(内部)介电层44形成于载体42的上主面和电子子模块43的上主面上。第一(上部)金属层45形成于第一介电层44上。第一金属层45通过形成在第一介电层44中的通路连接来与电子子模块43的一个或一个以上电接触元件电连接。更具体而言，第一金属层45的第一部分可与电子子模块43的发射器或源极接触元件相连接。第一金属层45的另一部分(未示出)可以与电子子模块43的栅极接触元件相连接。第一介电层44延伸至电子子模块43的侧边缘与凹部区域42A的侧壁之间所形成的中间空间中。第二(外部)介电层46形成于第一金属层45的上部面上。第三(内部)介电层47形成在引线框42的下主面和电子子模块43的下主面上。第二金属层48形成于第三介电层47的下主面上。第二金属层48通过形成在第三介电层47中的通路连接来连接至电子子模块43的一个或一个以上接触元件。更具体而言，第二金属层48可连接至电子子模块43的漏极或集电极接触部。第四介电层49形成于第二金属层48的下主面上。电子子模块43以下述方式构造：它包括上主面上的一个或一个以上电接触元件和下主面上的一个或一个以上接触元件。
包括图3A和图3B的图3示出根据一个示例的电子子模块的示意性透视顶视图。
图3A和图3B示出电子子模块200，所述电子子模块200包括载体、尤其是引线框210，以及设置在引线框210上的半导体芯片220，该半导体芯片220包括位于半导体芯片220的上主面上的第一接触垫(栅极垫)220.1。电子子模块200还包括布置在引线框210上和半导体芯片220上的封装材料230，其中，电子子模块200还包括与第一接触垫220.1电连接的第一接触元件240，并且第一接触元件240的表面区域大于第一接触垫220.1的表面区域。
根据图3的电子子模块200的一个示例，引线框210包括第一部分210.1和第二部分210.2，第一接触元件240安装在所述第一部分210.1上，半导体芯片210安装在所述第二部分210.2上。第一和第二部分210.1和210.2是彼此电分隔的。根据图3的电子子模块200的另一示例，第一接触垫220.1通过焊线或线夹250来与引线框210的第一部分210.1电连接。
根据电子子模块200的一个示例，第一接触元件240包括金属板或金属柱、尤其是铜板。该金属板240可通过使用锌基或铅基焊膏的焊接、或通过熔接(welding)或烧结来附接于引线框210的第一部分210.1。
根据电子子模块200的一个示例，第一接触元件240可以是引线框210的第一部分210.1的整体的、相连的或连续的部分，其中，第一接触元件240可以是例如通过在第一接触元件240的区域旁蚀刻掉第一部分210.1的上层来生成的高部。该高部也可通过使第一部分210.1的一区域从第一部分210.1的下方向上弯曲来生成。
不管哪种产生方式，第一接触元件240的厚度可在50μm至500μm的范围中，更特别地可在100μm至400μm的范围中，更特别地可在200μm至300μm的范围中。
根据电子子模块200的一个示例，半导体芯片220包括位于上主面上的第二接触垫220.2。尤其地，半导体芯片220包括如例如绝缘栅双极(IGB)晶体管那样的垂直晶体管结构，其中，第一接触垫220.1对应于栅极垫，并且第二接触垫220.2对应于源极垫或发射器垫，并且漏极或集电极垫(图3中不可见)设置在半导体芯片220的后主面上。电子子模块200还可包括第二接触元件241，所述第二接触元件241通过使用锌基或铅基焊膏的焊接、或通过熔接或烧结来附接至第二接触垫220.2上。第二接触元件241可通过将金属板或金属柱附接至第二接触垫220.2来生成。第二接触元件241的厚度可在100μm至300μm的范围中，更特别地可在120μm至200μm的范围中。
电子子模块200还可包括第三接触元件242，所述第三接触元件242可直接附接至引线框210的第二部分210.2上，以便使它与半导体芯片220的漏极或集电极垫电连接。第三接触元件242可以以类似于第一和第二接触元件240和241的方式来制造。第三接触元件242的厚度可在50μm至500μm的范围中，更特别地可在100μm至400μm的范围中，更特别地可在200至300μm的范围中。
在任何情况下，如图4所示，第一、第二和第三接触元件240、241、242的厚度例如可选择成使得它们的上表面彼此共面并且与封装材料230的上表面共面。
根据图3的电子子模块200的一个示例，半导体芯片的厚度可在50μm至250μm的范围中。
根据图3的电子子模块200的一个示例，引线框210可包括位于其侧边缘处的突部210.3，该突部210.3例如由引线框210的制造过程而产生。突部210.3可沿引线框210的外周边等间隔地排列，并且如果它们没有如图3B所示的那样被封装材料230完全嵌入，那么如图1所示在将电子子模块200嵌入至载体层12的凹部区域12A中时，突部210.3就可用作间隔件或间隔元件。如随后将说明的，突部210.3也可用于热学功能和/或电学功能。
包括图4A和图4B的图4示出电子子模块的两个示例，其中，图4A示出图3的电子子模块200的沿图3B的线IV-IV的示意性剖视侧视图。
如图4A中可见的，引线框210包括第一(下部)主面和相反于第一主面的第二(上部)主面以及连接第一和第二主面的侧面，其中，引线框210的第一主面沿子模块200的下表面延伸，并且第二主面部分地由半导体芯片220所覆盖并部分地由封装材料230所覆盖，并且所述引线框的侧面完全被封装材料230所覆盖，其中突部210.3可能未被覆盖，所述突部210.3横向地延伸超过封装材料230或至少延伸至封装材料230的表面。
如前文已述，第一、第二和第三接触元件240、241和242包括彼此共面并与封装材料230的上表面共面的上表面。所述电子子模块的制造可以以下述方式执行：半导体芯片220附接于引线框210，接触元件240、241和242相应地附接于半导体芯片220或引线框210、尤其附接于引线框部分210.1或210.2中的一个，以及最后以封装材料230将引线框210和半导体芯片220嵌入并且封装材料230形成与接触元件240、241和242的上表面共面的上表面的方式来施加封装材料230。封装材料230的施加例如可通过压缩成型或传递成型来执行。在压缩成型的情况下，直接结果将是：接触元件240、241和242被过多的封装材料所覆盖。在封装材料硬化后，封装材料将例如通过机械研磨或抛光来从上面被研磨直至达到接触元件240、241和242的上表面。只有直到获得使接触元件240、241和242与封装材料230的上表面共面的平面表面时，该研磨才停止。因此，在任何情况下，即使接触元件240、241和242中的一个或一个以上以其上表面与其它接触元件的上表面相倾斜或不共面的方式来附接至引线框210或半导体芯片220，研磨之后的最终结果也将是上表面完全彼此共面。
图4B示出电子子模块的另一示例。在该示例中，省略了图3和图4A的电子子模块的接触元件242，以使得不存在从漏极或集电极接触部至该模块的上表面的电连接。由此，图4B的电子子模块300将在上表面和下表面处具有电接触部。
根据电子子模块的另一示例，栅极接触元件240也可直接形成在所述半导体芯片的栅极垫之上并且可具有梯形的形式，其中，它的表面中的较小的一个附接于所述栅极垫，而它的表面中较大的一个与子模块的上表面共面以使得接触元件的表面区域大于接触垫的表面区域。
图5示出包括三个凹部区域52A的电子模块50的顶视图，所述凹部区域52A中的每一个都具有一个被嵌入其中的电子子模块200。该电子子模块为如图2A、图3和图4A所示类型。凹部区域52A可如上所述通过切割、铣削、冲孔或冲压形成于载体层52中。凹部区域52A的侧壁包括沿向内方向延伸的突部52B，以使得电子子模块200被保持在位于凹部区域52A内的空间限定位置中。突部52B可形成为与载体层52相连的、连续的或整体的。此外，突部52B可实现电学功能或热学功能中的一个或一个以上，例如使电子子模块200的引线框电连接或驱散由电子子模块200的半导体芯片所产生的过多的热量。突部52B可用于代替或补充图3A中所示突部210.3。如果它们两者都被使用，那么它们可以以下述方式定位：它们形成对，其中，载体210的突部210.3和载体层52的突部52B彼此面对并且与彼此电连接且机械连接，以便实现上述电学功能和/或热学功能
尽管在此示出和说明了具体的实施例，但是将被本领域普通技术人员所理解的是，多种替代实施方式和/或等同实施方式可以代替示出和描述的具体实施例而没有脱离本发明的范围。本申请旨在覆盖在此说明的具体实施例的任何改型或变型。因此，希望本发明仅由权利要求及其等同物所限制。

Claims (18)

1.一种电子模块，包括：
包括载体层的电路板，所述载体层包括所述载体层的主表面中的多个凹部区域；以及
多个电子子模块，所述电子子模块中的每一个都设置在所述凹部区域中的一个中，并且所述电子子模块中的每一个都包括载体、设置在载体上的半导体芯片、以及设置在载体上和半导体芯片上的封装材料，
其中，以下述方式将所述电子子模块中的每一个设置在相应的凹部区域中且每个凹部区域中仅设置一个电子子模块：将所述电子子模块的侧边缘与所述凹部区域的侧壁间隔开，且所述电子模块是集成电子模块；以及
其中，所述电子模块还包括设置在所述电子子模块的侧边缘与所述凹部区域的侧壁之间的间隔元件，所述间隔元件形成为与所述电子子模块或载体层中的任一个连续或成整体。
2.如权利要求1所述的电子模块，其特征在于：
将所述电子子模块的侧边缘相对于凹部区域的侧壁以相等的距离间隔开。
3.如权利要求1或2所述的电子模块，其特征在于，所述电子模块还包括：
设置在所述载体层的主表面和所述电子子模块之上的介电层。
4.如权利要求3所述的电子模块，其特征在于：
所述电子子模块中的每一个都以下述方式设置在相应的所述凹部区域中：将电子子模块的侧边缘与凹部区域的侧壁间隔开；以及
所述介电层延伸至所述电子子模块的侧边缘与所述凹部区域的侧壁之间的中间空间中。
5.如权利要求1-2、4中的任一项所述的电子模块，其特征在于，
所述载体层包括引线框，并且所述凹部区域被从所述引线框的主表面切出或磨出。
6.如权利要求1-2、4中的任一项所述的电子模块，其特征在于，
所述电子子模块的半导体芯片相互电连接，以形成电路。
7.如权利要求6所述的电子模块，其特征在于：
所述电路包括电机驱动电路、半桥电路、AC/AC转换电路、AC/DC转换电路、DC/AC转换电路、DC/DC转换电路、降压转换电路和频率转换电路中的一个或一个以上。
8.如权利要求1-2、4、7中的任一项所述的电子模块，其特征在于，
所述半导体芯片中的每一个都包括所述半导体芯片的主面上的至少一个接触垫，以及
所述电子子模块中的每一个都包括所述电子子模块的主面上的至少一个接触元件，其中，所述接触元件与所述半导体芯片的接触垫电连接，并且所述接触元件的表面区域大于所述接触垫的表面区域。
9.如权利要求8所述的电子模块，其特征在于：
所述接触元件的表面区域横向地延伸超过所述半导体芯片的外轮廓。
10.一种电子模块，包括：
包括引线框的印刷电路板，所述引线框包括所述引线框的主表面中的多个凹部区域，以及
多个电子子模块，所述电子子模块中的每一个都设置在所述凹部区域中的一个中，并且每个凹部区域中仅设置一个电子子模块，而且所述电子子模块中的每一个都包括封装的半导体芯片，
其中，所述电子子模块中的每一个都以下述方式设置在相应的凹部区域中：将所述电子子模块的侧边缘与所述凹部区域的侧壁间隔开，
其中，所述电子模块是集成电子模块；以及
其中，所述电子模块还包括设置在所述电子子模块的侧边缘与所述凹部区域的侧壁之间的间隔元件，所述间隔元件形成为与所述电子子模块或引线框中的任一个连续或成整体。
11.如权利要求10所述的电子模块，其特征在于：
所述引线框的上表面与所述电子子模块的上表面共面。
12.如权利要求10或11所述的电子模块，其特征在于，所述电子模块还包括：
设置在所述引线框的主表面和所述电子子模块之上的第一介电层，所述第一介电层包括与所述电子子模块的半导体芯片相连接的电通路连接。
13.如权利要求12所述的电子模块，其特征在于，所述电子模块还包括：
设置在所述引线框的另一主表面上的第二介电层。
14.一种用于如权利要求10-13中的任一项所述的电子模块的电子子模块，包括：
引线框；
设置在所述引线框上的半导体芯片，所述半导体芯片包括位于所述半导体芯片的第一主面上的第一接触垫；以及
设置在所述引线框上和所述半导体芯片上的封装材料，
其中，所述电子子模块包括位于所述电子子模块的第一主面上的第一接触元件，
其中，所述第一接触元件与所述第一接触垫电连接，
其中，所述第一接触元件的表面区域大于所述第一接触垫的表面区域，
其中，所述引线框包括第一主面和相反于所述第一主面的第二主面以及在引线框的第一和第二主面之间延伸的侧面，
其中，所述引线框的侧面被所述封装材料完全覆盖，
其中，所述半导体芯片安装在引线框的第二主面上，其中，引线框的第一主面面向电子子模块的第二主面，
其中，引线框的第二主面面向电子子模块的第一主面。
15.如权利要求14所述的电子子模块，其特征在于：
所述第一接触元件的表面区域横向地延伸超过半导体芯片的外轮廓。
16.如权利要求14或15所述的电子子模块，其特征在于：
所述引线框包括第一部分和第二部分；
第一接触元件安装到第一部分；
半导体芯片安装到第二部分；
所述第一和第二部分彼此电分隔。
17.如权利要求16所述的电子子模块，其特征在于：
所述第一接触垫通过焊线或线夹与引线框的第一部分电连接。
18.如权利要求17所述的电子子模块，其特征在于：
所述第一接触元件是引线框的第一部分的高部。
CN202210015016.4A 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板 Pending CN114566473A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015104956.2A DE102015104956A1 (de) 2015-03-31 2015-03-31 Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE102015104956.2 2015-03-31
CN201610191473.3A CN106024729A (zh) 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610191473.3A Division CN106024729A (zh) 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板

Publications (1)

Publication Number Publication Date
CN114566473A true CN114566473A (zh) 2022-05-31

Family

ID=56937271

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610191473.3A Pending CN106024729A (zh) 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板
CN202210015016.4A Pending CN114566473A (zh) 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610191473.3A Pending CN106024729A (zh) 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板

Country Status (3)

Country Link
US (2) US9721863B2 (zh)
CN (2) CN106024729A (zh)
DE (1) DE102015104956A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201802515PA (en) 2018-03-27 2019-10-30 Delta Electronics Int’L Singapore Pte Ltd Packaging process
CN110676249B (zh) * 2019-09-29 2022-09-06 江苏长电科技股份有限公司 空腔器件的封装结构
DE102019131857B4 (de) * 2019-11-25 2024-03-07 Infineon Technologies Ag Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE509570C2 (sv) * 1996-10-21 1999-02-08 Ericsson Telefon Ab L M Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
WO2000038306A1 (de) * 1998-12-21 2000-06-29 Siemens Aktiengesellschaft Matrixumrichter
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
TWI294262B (en) * 2002-06-28 2008-03-01 Matsushita Electric Ind Co Ltd A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US6835580B1 (en) * 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
KR100634379B1 (ko) * 2004-07-14 2006-10-16 삼성전자주식회사 반도체 패키지
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
EP2447595B1 (en) * 2010-10-27 2017-08-02 LG Innotek Co., Ltd. Light emitting module
US9698123B2 (en) * 2011-09-16 2017-07-04 Altera Corporation Apparatus for stacked electronic circuitry and associated methods
DE102011088969A1 (de) * 2011-12-19 2013-06-20 Robert Bosch Gmbh Getriebesteuermodul
TW201431448A (zh) * 2013-01-23 2014-08-01 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
EP3018712B1 (en) * 2013-07-05 2021-09-01 Renesas Electronics Corporation Semiconductor device
CN103531549A (zh) * 2013-10-24 2014-01-22 桂林微网半导体有限责任公司 半导体芯片封装结构和封装方法

Also Published As

Publication number Publication date
US10304751B2 (en) 2019-05-28
DE102015104956A1 (de) 2016-10-06
US20170316999A1 (en) 2017-11-02
CN106024729A (zh) 2016-10-12
US9721863B2 (en) 2017-08-01
US20160293524A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US10636732B2 (en) Power module based on multi-layer circuit board
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
US10950516B2 (en) Resin encapsulated power semiconductor module with exposed terminal areas
US9431326B2 (en) Semiconductor device and manufacturing method thereof
JP4254527B2 (ja) 半導体装置
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
US11515244B2 (en) Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US11189547B2 (en) Semiconductor module and semiconductor module manufacturing method
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US20200251400A1 (en) Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
US11817327B2 (en) Semiconductor device and manufacturing method thereof
US20090127681A1 (en) Semiconductor package and method of fabricating the same
CN108346651B (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
EP4020547A2 (en) Packaged electronic device with high thermal dissipation and manufacturing process thereof
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
CN114334893A (zh) 具有带有焊盘偏移特征的芯片载体的半导体封装
EP3852138B1 (en) An electronic module comprising a semiconductor package connected to a fluid heatsink
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US20120025358A1 (en) Semiconductor element with semiconductor die and lead frames
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
CN111916355A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination