JPWO2020071102A1 - 半導体装置、半導体モジュールおよび車両 - Google Patents

半導体装置、半導体モジュールおよび車両 Download PDF

Info

Publication number
JPWO2020071102A1
JPWO2020071102A1 JP2020550259A JP2020550259A JPWO2020071102A1 JP WO2020071102 A1 JPWO2020071102 A1 JP WO2020071102A1 JP 2020550259 A JP2020550259 A JP 2020550259A JP 2020550259 A JP2020550259 A JP 2020550259A JP WO2020071102 A1 JPWO2020071102 A1 JP WO2020071102A1
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
chip
wiring pattern
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020550259A
Other languages
English (en)
Other versions
JP7147859B2 (ja
Inventor
智矢 中山
智矢 中山
彰浩 大澤
彰浩 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020071102A1 publication Critical patent/JPWO2020071102A1/ja
Application granted granted Critical
Publication of JP7147859B2 publication Critical patent/JP7147859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

回路基板と、配線パターンと、基板面と平行な平面内において第１方向に沿って設けられた、第１半導体チップおよび第２半導体チップと、第１半導体チップと配線パターンを接続する第１リードフレームと、第２半導体チップと配線パターンを接続する第２リードフレームとを備え、第１リードフレームおよび第２リードフレームは、それぞれ半導体チップの少なくとも一部の上方に設けられたチップ接合部と、配線パターンの少なくとも一部の上方に設けられた配線接合部と、チップ接合部と配線接合部とを接続する架橋部と、を有し、第１方向において、第１リードフレームの架橋部と第２リードフレームの架橋部との間隔が、第１リードフレームのチップ接合部と第２リードフレームのチップ接合部との間隔よりも小さい、半導体装置を提供する。

Description

本発明は、半導体装置、半導体モジュールおよび車両に関する。
パワー半導体チップ等の半導体素子を含む半導体モジュールにおいて、リードフレームを設けた構成が知られている（例えば、特許文献１−４参照）。
特許文献１ 国際公開第２０１５／１４１２８４号
特許文献２ 特開２０１７−９２０５６号公報
特許文献３ 国際公開第２０１６／１７４８９９号
特許文献４ 特開２０１５−９９８４３号公報
 解決しようとする課題
半導体装置においては、放熱性能を向上させることが好ましい。
一般的開示
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、回路基板と、回路基板の上方に設けられた配線パターンと、回路基板の上方に設けられ、回路基板の基板面と平行な平面内において予め定められた第１方向に沿って設けられた、第１半導体チップおよび第２半導体チップと、第１半導体チップと配線パターンとを電気的に接続する第１リードフレームと、第２半導体チップと配線パターンとを電気的に接続する第２リードフレームと、を備える。第１リードフレームおよび第２リードフレームは、それぞれ、半導体チップの少なくとも一部の上方に設けられたチップ接合部と、配線パターンの少なくとも一部の上方に設けられた配線接合部と、チップ接合部と配線接合部とを接続する架橋部と、を有する。第１方向において、第１リードフレームの架橋部と第２リードフレームの架橋部との間隔は、第１リードフレームのチップ接合部と第２リードフレームのチップ接合部との間隔よりも小さい。
第１方向において、第１リードフレームの配線接合部と第２リードフレームの配線接合部との間隔は、第１リードフレームのチップ接合部と第２リードフレームのチップ接合部との間隔よりも小さくてよい。
第１半導体チップの重心の位置と、第１リードフレームのチップ接合部の重心の位置とは、一致してよい。第２半導体チップの重心の位置と、第２リードフレームのチップ接合部の重心の位置とは、一致してよい。
上面視において、架橋部の少なくとも一つの角部は、曲線状に設けられていてよい。
架橋部に、架橋部の上面から下面まで貫通する開口が設けられていてよい。
本発明の第２の態様においては、半導体モジュールを提供する。半導体モジュールは、半導体装置を収容する端子ケースと、端子ケースの下方に配置された冷却部と、を備える。冷却部は、下面を有する天板と、ケース部とを有する。ケース部は、冷媒が流れる冷媒流通部と、冷媒流通部を囲む外縁部と、を含み、冷媒流通部が天板の下面側に配置され、且つ、外縁部において天板の下面に直接または間接に密着して配置される。ケース部は、冷媒流通部に配置され、上面視で半導体装置の少なくとも一部と重なって、予め定められた領域に設けられた冷却フィンを含む。冷媒の流路方向において、冷却フィンの中央は、冷媒流通部の中央よりも、冷媒の流路の下流側に配置されている。
配線パターンは、第１方向を長手方向とする第１配線パターンと、回路基板の基板面と平行な平面内において第１方向に直交する第２方向を長手方向とする第２配線パターンと、を含んでよい。上面視で、第１配線パターンおよび第２配線パターンの全体は、冷却フィンと重なるように配置されていてよい。
冷却フィンは、第１方向に延伸し、第２方向に並んで設けられていてよい。
半導体装置は、回路基板に設けられ、配線パターンと電気的に接続され、配線パターンを流れる電流が出力される出力端子をさらに有してよい。出力端子は、冷媒の流路の下流側に配置されていてよい。
本発明の第３の態様においては、車両を提供する。車両は、半導体モジュールを備える。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体モジュール１００の上面の一例を示す図である。 図１における１つの半導体装置１６０の拡大図である。 第１比較例の半導体装置２６０を示す図である。 第２比較例の半導体装置３６０を示す図である。 第１半導体チップ７８および第２半導体チップ７９、並びにチップ接合部１８０の重心位置を示す図である。 上面視における配線パターン１６４の形状を示す図である。 本発明の一つの実施形態に係るケース部４０の下面の一例を示す図である。 図７における領域Ｂの拡大図である。 図７における冷却フィン９５の配置の一例を示す図である。 図１および図９におけるＡ−Ａ'断面の一例を示す図である。 図１および図９におけるＣ−Ｃ'断面の一例を示す図である。 半導体装置１６０の上面の他の一例を示す図である。 本発明の一つの実施形態に係る車両２００の概要を示す図である。 本発明の一つの実施形態に係る半導体モジュール１００の主回路図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては天板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体チップの実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、天板の上面と平行な面をＸＹ面とし、天板の上面と垂直な深さ方向をＺ軸とする。上面視とは、半導体モジュールの上面をＺ軸正側から見た場合を意味する。
図１は、本発明の一つの実施形態に係る半導体モジュール１００の上面の一例を示す図である。本明細書において、図１の上面視における矩形状の端子ケース８８の長辺方向をＸ軸とし、短辺方向をＹ軸とする。
本例の半導体モジュール１００は、パワー半導体等の第１半導体チップ７８および第２半導体チップ７９を収容する樹脂製の端子ケース８８を備える。パワー半導体の一例としては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードおよびこれらを組み合わせたＲＣ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴ、並びにＭＯＳトランジスタ等が挙げられる。第１半導体チップ７８および第２半導体チップ７９は、シリコンのほか、炭化ケイ素や窒化ガリウム等の半導体基板を用いて形成されてよい。
本例において、端子ケース８８は、射出成形により形成可能な熱硬化型樹脂、または、ＵＶ成形により形成可能な紫外線硬化型樹脂等の樹脂により成形される。当該樹脂は、例えばポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂およびアクリル樹脂等から選択される１又は複数の高分子材料を含む。
端子ケース８８は、Ｘ軸方向に平行な２つの側壁６５およびＹ軸方向に平行な２つの側壁６６を有する。２つの側壁６５および２つの側壁６６は、半導体装置１６０を収容する領域を画し、上面視で半導体装置１６０を囲うように設けられる。Ｘ軸方向に延伸する側壁６５と、Ｙ軸方向に延伸する側壁６６とが交差する４つの領域には、角部１９が設けられる。
本例の半導体モジュール１００は、端子ケース８８の下方に天板９４を有する。天板９４は、ＸＹ面と平行な平面を有する板状の金属板であってよい。天板９４は、例えばアルミニウムや銅を含む金属材料で形成される。天板９４は、端子ケース８８の下方に設けられる部品の天板であってよい。例えば天板９４は、半導体モジュール１００を冷却する冷却部の天板である。
天板９４は、上面視で側壁６５および側壁６６と重なって設けられる。上面視において、２つの側壁６５および２つの側壁６６によって画定された矩形状の領域には、天板９４の上面が露出している。当該露出した天板９４の上面には、半導体装置１６０が載置される。半導体装置１６０は、はんだ等の接合材料により天板９４の上面に固定される。本例においては、天板９４の上面に３つの半導体装置１６０が載置されている。
半導体装置１６０は、パワー半導体等の第１半導体チップ７８および第２半導体チップ７９を有する。第１半導体チップ７８および第２半導体チップ７９が発生した熱は、天板９４に伝達される。
端子ケース８８は、主端子８６を有する。主端子８６は、例えば３相インバータ回路におけるＵ相、Ｖ相およびＷ相をそれぞれ駆動するための、Ｕ相端子、Ｖ相端子およびＷ相端子である。また、主端子８６は、例えば３相インバータ回路に電源を供給するための電源端子である。また、端子ケース８８は、半導体モジュール１００を外部の装置に固定するための貫通孔８４を有してよい。貫通孔８４は、４つの角部１９のそれぞれに設けられてよい。
図２は、図１における１つの半導体装置１６０の拡大図である。半導体装置１６０は、回路基板１６２を有する。回路基板１６２は、絶縁板１６１および配線パターン１６４を有する。配線パターン１６４は、絶縁板１６１の上方に設けられている。
回路基板１６２は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。絶縁板１６１は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成されてよい。配線パターン１６４は、例えば銅等の導電材料で形成された薄膜である。
絶縁板１６１の上方には、第１半導体チップ７８および第２半導体チップ７９が設けられる。第１半導体チップ７８および第２半導体チップ７９は、配線パターン１６４の上方に設けられる。第１半導体チップ７８および第２半導体チップ７９は、絶縁板１６１の基板面と平行な平面（ＸＹ面）内において予め定められた第１方向（Ｙ軸方向）に沿って設けられる。第１半導体チップ７８および第２半導体チップ７９は、配線パターン１６４の上にはんだ等で接続されてよい。
回路基板１６２には、電源端子１９８および出力端子１９９が設けられる。電源端子１９８および出力端子１９９は、配線パターン１６４と電気的に接続される。電源端子１９８は、主端子８６を介して電源と接続されてよい。出力端子１９９は、主端子８６を介して負荷と接続されてよい。電源端子１９８および出力端子１９９は、はんだ接合や超音波接合により、それぞれ配線パターン１６４に接続されてよい。
第１半導体チップ７８および第２半導体チップ７９は、同一の構造を有するチップであってよい。第１半導体チップ７８および第２半導体チップ７９は、共通のプロセスにより作製されてよい。本例においては、第１半導体チップ７８および第２半導体チップ７９を冷却する冷媒の流路方向（後述）の上流および下流に配置される半導体チップを、それぞれ第１半導体チップ７８および第２半導体チップ７９と称する。
第１半導体チップ７８−１は、絶縁板１６１の上方に設けられる２つの第１半導体チップ７８のうち、Ｘ軸負側に設けられる半導体チップである。第１半導体チップ７８−２は、絶縁板１６１の上方に設けられる２つの第１半導体チップ７８のうち、Ｘ軸正側に設けられる半導体チップである。第２半導体チップ７９−１は、絶縁板１６１の上方に設けられる２つの第２半導体チップ７９のうち、Ｘ軸負側に設けられる半導体チップである。第２半導体チップ７９−２は、絶縁板１６１の上方に設けられる２つの第２半導体チップ７９のうち、Ｘ軸正側に設けられる半導体チップである。
第１半導体チップ７８の上方には、第１リードフレーム１７８が設けられる。第２半導体チップ７９の上方には、第２リードフレーム１７９が設けられる。第１リードフレーム１７８および第２リードフレーム１７９は、例えば銅またはアルミニウムを主に含む金属で形成される。第１リードフレーム１７８および第２リードフレーム１７９の表面は、ニッケル等のめっき膜が形成されてもよい。
第１リードフレーム１７８−１は、絶縁板１６１の上方に設けられる２つの第１リードフレーム１７８のうち、Ｘ軸負側に設けられるリードフレームである。第１リードフレーム１７８−２は、絶縁板１６１の上方に設けられる２つの第１リードフレーム１７８のうち、Ｘ軸正側に設けられるリードフレームである。第２リードフレーム１７９−１は、絶縁板１６１の上方に設けられる２つの第２リードフレーム１７９のうち、Ｘ軸負側に設けられるリードフレームである。第２リードフレーム１７９−２は、絶縁板１６１の上方に設けられる２つの第２リードフレーム１７９のうち、Ｘ軸正側に設けられるリードフレームである。
第１リードフレーム１７８−１は、第１半導体チップ７８−１と配線パターン１６４−３とを電気的に接続する。第１リードフレーム１７８−２は、第１半導体チップ７８−２と配線パターン１６４−２とを電気的に接続する。第２リードフレーム１７９−１は、第２半導体チップ７９−１と配線パターン１６４−３とを電気的に接続する。第２リードフレーム１７９−２は、第２半導体チップ７９−２と配線パターン１６４−２とを電気的に接続する。第１リードフレーム１７８と、第１半導体チップ７８および配線パターン１６４との間は、それぞれはんだ等により接続されてよい。第２リードフレーム１７９と、第２半導体チップ７９および配線パターン１６４との間は、それぞれはんだ等により接続されてよい。
本例の第１リードフレーム１７８および第２リードフレーム１７９は、それぞれチップ接合部１８０、配線接合部１８２、架橋部１８４、脚部１８５および脚部１８６を有する。第１リードフレーム１７８−１のチップ接合部１８０は、第１半導体チップ７８−１の少なくとも一部の上方に配置される。第１リードフレーム１７８−２のチップ接合部１８０は、第１半導体チップ７８−２の少なくとも一部の上方に配置される。第２リードフレーム１７９−１のチップ接合部１８０は、第２半導体チップ７９−１の少なくとも一部の上方に配置される。第２リードフレーム１７９−２のチップ接合部１８０は、第２半導体チップ７９−２の少なくとも一部の上方に配置される。
第１リードフレーム１７８−１のチップ接合部１８０が、第１半導体チップ７８−１の少なくとも一部の上方に配置されるとは、当該チップ接合部１８０の全体が、上面視で第１半導体チップ７８−１の内側に配置される場合のほか、当該チップ接合部１８０の一部が、上面視で第１半導体チップ７８−１の内側に配置され、当該チップ接合部１８０の一部が上面視で第１半導体チップ７８−１の外側に配置される場合も含んでよい。また、上面視で、当該チップ接合部１８０の内側に第１半導体チップ７８−１の全体が配置される場合も含んでよい。
配線接合部１８２は、配線パターン１６４の少なくとも一部の上方に配置される。配線接合部１８２が、配線パターン１６４の少なくとも一部の上方に配置されるとは、当該配線接合部１８２の全体が、上面視で配線パターン１６４の内側に配置される場合のほか、当該配線接合部１８２の一部が、上面視で配線パターン１６４の内側に配置され、当該配線接合部１８２の一部が、上面視で配線パターン１６４の外側に配置される場合も含んでよい。
架橋部１８４は、チップ接合部１８０と配線接合部１８２とを橋渡しして接続する。架橋部１８４は、チップ接合部１８０および配線接合部１８２よりも上方（Ｚ軸正側）に設けられる。架橋部１８４がチップ接合部１８０と配線接合部１８２とを橋渡しして接続するとは、架橋部１８４が、配線パターン１６４の上方において、当該配線パターン１６４を跨いで当該チップ接合部１８０と当該配線接合部１８２とを接続することを指す。
脚部１８５は、チップ接合部１８０と架橋部１８４とを接続する。脚部１８６は、配線接合部１８２と架橋部１８４とを接続する。
チップ接合部１８０および配線接合部１８２、並びに架橋部１８４は、ＸＹ平面と平行な板状の導電部材であってよい。脚部１８５および脚部１８６は、ＹＺ面と平行な板状の導電部材であってよい。
チップ接合部１８０、配線接合部１８２、架橋部１８４、脚部１８５および脚部１８６は、一体に設けられていてよい。チップ接合部１８０、配線接合部１８２、架橋部１８４、脚部１８５および脚部１８６が一体に設けられるとは、チップ接合部１８０、配線接合部１８２、架橋部１８４、脚部１８５および脚部１８６が、一枚の板状の導電部材を折り曲げて形成されている場合のほか、それぞれが一枚の板状の導電部材であるチップ接合部１８０、配線接合部１８２、架橋部１８４、脚部１８５および脚部１８６が接合されて形成されている場合も含んでよい。
架橋部１８４には、開口１９０が設けられていてよい。開口１９０は、架橋部１８４の上面から下面まで貫通して設けられていてよい。架橋部１８４に開口１９０が設けられることで、半導体装置１６０を封止する封止材（後述）が、架橋部１８４と回路基板１６２とのＺ軸方向における間に充填されやすくなる。
開口１９０は、１つの架橋部１８４に複数設けられてよい。本例においては、開口１９０は１つの架橋部１８４に２つ設けられている。また、複数の開口１９０は、１つの架橋部１８４において任意の方向に沿って設けられてよい。本例においては、１つの架橋部１８４において、２つの開口１９０がＹ軸方向に沿って設けられている。
本例の半導体装置１６０は、１つの第１半導体チップ７８に１つの第１リードフレーム１７８が接続され、１つの第２半導体チップ７９に１つの第２リードフレーム１７９が接続される。このため、第１リードフレーム１７８には第１半導体チップ７８の動作による電流が流れ、第２リードフレーム１７９には第２半導体チップ７９の動作による電流が流れる。このため、本例の半導体装置１６０は、第１半導体チップ７８および第２半導体チップ７９に共通のリードフレームが設けられる場合と比較して、電流の集中を避け、第１リードフレーム１７８および第２リードフレーム１７９のそれぞれに流れる最大電流を低減できる。このため、第１リードフレーム１７８および第２リードフレーム１７９のそれぞれの発熱量を低減できる。また、本例の半導体装置１６０は、第１半導体チップ７８および第２半導体チップ７９に共通のリードフレームが設けられる場合と比較して、第１リードフレーム１７８の自己インダクタンスと第２リードフレーム１７９の自己インダクタンスとの偏りを低減できる。
第２リードフレーム１７９−１のチップ接合部１８０のＹ軸方向における２つの端部位置のうち、Ｙ軸正側の端部位置を位置Ｓ１とする。第１リードフレーム１７８−１のチップ接合部１８０のＹ軸方向における２つの端部位置のうち、Ｙ軸負側の端部位置を位置Ｓ１'とする。第２リードフレーム１７９−１の架橋部１８４のＹ軸方向における２つの端部位置のうち、Ｙ軸正側の端部位置を位置Ｓ２とする。第１リードフレーム１７８−１の架橋部１８４のＹ軸方向における２つの端部位置のうち、Ｙ軸負側の端部位置を位置Ｓ２'とする。第２リードフレーム１７９−１の配線接合部１８２のＹ軸方向における２つの端部位置のうち、Ｙ軸正側の端部位置を位置Ｓ３とする。第１リードフレーム１７８−１の配線接合部１８２のＹ軸方向における２つの端部位置のうち、Ｙ軸負側の端部位置を位置Ｓ３'とする。
本例において、位置Ｓ１は、位置Ｓ２よりもＹ軸負側に配置される。本例において、位置Ｓ１'は、位置Ｓ２'よりもＹ軸正側に配置される。本例において、位置Ｓ２は、位置Ｓ３よりもＹ軸負側に配置される。本例において、位置Ｓ２'は、位置Ｓ３'よりもＹ軸正側に配置される。
幅Ｗ１は、Ｙ軸方向における位置Ｓ１と位置Ｓ１'との間の幅である。幅Ｗ２は、Ｙ軸方向における位置Ｓ２と位置Ｓ２'との間の幅である。幅Ｗ３は、Ｙ軸方向における位置Ｓ３と位置Ｓ３'との間の幅である。
本例の半導体装置１６０は、幅Ｗ２が幅Ｗ１よりも小さい。このため、第１リードフレーム１７８の架橋部１８４から出力端子１９９までの電流経路の長さと、第２リードフレーム１７９の架橋部１８４から出力端子１９９までの電流経路の長さとの差を、幅Ｗ２が幅Ｗ１よりも大きい場合と比較して、小さくできる。
幅Ｗ２は、幅Ｗ１の５０％以上９０％以下であってよく、５０％以上８０％以下であってもよい。幅Ｗ２が幅Ｗ１の５０％未満である場合、第１リードフレーム１７８と第２リードフレーム１７９のＹ軸方向における距離が近くなるので、第１リードフレーム１７８と第２リードフレーム１７９との相互インダクタンスが大きくなりやすい。このため、幅Ｗ２は幅Ｗ１の５０％以上であることが好ましい。
幅Ｗ３は、幅Ｗ１よりも小さくてよい。幅Ｗ３が幅Ｗ１よりも小さいことで、第１リードフレーム１７８の配線接合部１８２から出力端子１９９までの電流経路の長さと、第２リードフレーム１７９の配線接合部１８２から出力端子１９９までの電流経路の長さとの差を、幅Ｗ３が幅Ｗ１よりも大きい場合と比較して、さらに小さくできる。
幅Ｗ３は、幅Ｗ２よりも小さくてよい。幅Ｗ３が幅Ｗ２よりも小さいことで、第１リードフレーム１７８の配線接合部１８２から出力端子１９９までの電流経路の長さと、第２リードフレーム１７９の配線接合部１８２から出力端子１９９までの電流経路の長さとの差を、幅Ｗ３が幅Ｗ２よりも大きい場合と比較して、さらに小さくできる。
第２リードフレーム１７９−１の架橋部１８４のＹ軸方向における２つの端部位置のうち、Ｙ軸負側の端部位置を位置Ｒとする。第１リードフレーム１７８−１の架橋部１８４のＹ軸方向における２つの端部位置のうち、Ｙ軸正側の端部位置を位置Ｒ'とする。
幅Ｗ４は、Ｙ軸方向における位置Ｒと位置Ｓ１との間の幅である。また、幅Ｗ４は、Ｙ軸方向における位置Ｒ'と位置Ｓ１'との間の幅である。幅Ｗ５は、Ｙ軸方向における位置Ｓ１と位置Ｓ２との間の幅である。また、幅Ｗ５は、Ｙ軸方向における位置Ｓ１'と位置Ｓ２'との間の幅である。
幅Ｗ５は、幅Ｗ４と等しくてよい。幅Ｗ５は、幅Ｗ４よりも大きくてもよい。幅Ｗ５が幅Ｗ４と等しいか、または、幅Ｗ５が幅Ｗ４よりも大きいことにより、第１リードフレーム１７８の架橋部１８４から出力端子１９９までの電流経路の長さと、第２リードフレーム１７９の架橋部１８４から出力端子１９９までの電流経路の長さとの差を、幅Ｗ５が幅Ｗ４よりも小さい場合と比較して、小さくできる。
チップ接合部１８０、配線接合部１８２および架橋部１８４は、上面視において、それぞれが略矩形状であってよい。チップ接合部１８０、配線接合部１８２および架橋部１８４は、それぞれの長辺がＹ軸に平行に配置されてよい。チップ接合部１８０および配線接合部１８２のそれぞれの長辺の長さは、架橋部１８４の長辺の長さ（幅Ｗ４と幅Ｗ５との和）より短くてもよい。
第１リードフレーム１７８−１および第２リードフレーム１７９−２は同じ形状であってよく、第１リードフレーム１７８−２および第２リードフレーム１７９−１は同じ形状であってよい。第１リードフレーム１７８および第２リードフレーム１７９は、ＺＸ平面を基準として略鏡面対称の位置に配置されてよい。第１リードフレーム１７８−１と第１リードフレーム１７８−２とは、ＹＺ平面を基準として略鏡面対称の位置に配置されてよい。第２リードフレーム１７９−１と第２リードフレーム１７９−２とは、ＹＺ平面を基準として略鏡面対称の位置に配置されてよい。第１リードフレーム１７８および第２リードフレーム１７９は、Ｚ軸を基準として略回転対称の位置に配置されてよい。
図３は、第１比較例の半導体装置２６０を示す図である。第１比較例の半導体装置２６０は、リードフレーム２７８が第１半導体チップ７８および第２半導体チップ７９に共に接続される点で、半導体装置１６０と異なる。リードフレーム２７８は、チップ接合部２８０、配線接合部２８２、架橋部２８４、脚部２８５および脚部２８６を有する。１つの架橋部２８４には、４つの開口２９０がＹ軸方向に沿って設けられている。
第１比較例の半導体装置２６０において、リードフレーム２７８には第１半導体チップ７８の動作による電流と、第２半導体チップ７９の動作による電流が、共に流れる。このため、第１比較例の半導体装置２６０は、リードフレーム２７８の発熱量を低減することが困難である。また、第１比較例の半導体装置２６０は、リードフレーム２７８の第１半導体チップ７８近傍の自己インダクタンスと、リードフレーム２７８の第２半導体チップ７９近傍の自己インダクタンスとの差が大きくなりやすい。即ち、第１比較例の半導体装置２６０は、リードフレーム２７８に自己インダクタンスの偏りが生じやすい。
図４は、第２比較例の半導体装置３６０を示す図である。第２比較例の半導体装置３６０において、第１リードフレーム３７８−１は、絶縁板１６１の上方に設けられる２つの第１リードフレーム３７８のうち、Ｘ軸負側に設けられる第１リードフレームである。第１リードフレーム３７８−２は、絶縁板１６１の上方に設けられる２つの第１リードフレーム１７８のうち、Ｘ軸正側に設けられる第１リードフレームである。第２リードフレーム３７９−１は、絶縁板１６１の上方に設けられる２つの第２リードフレーム３７９のうち、Ｘ軸負側に設けられる第２リードフレームである。第２リードフレーム３７９−２は、絶縁板１６１の上方に設けられる２つの第２リードフレーム３７９のうち、Ｘ軸正側に設けられる第２リードフレームである。
半導体装置３６０において、１つの架橋部３８４には２つの開口３９０が設けられている。当該２つの開口３９０は、Ｙ軸方向に沿って設けられている。
第２比較例の半導体装置３６０において、位置Ｓ１は、第２リードフレーム３７９−１のチップ接合部３８０のＹ軸方向における２つの端部位置のうち、Ｙ軸正側の端部位置である。また、位置Ｓ１は、第２リードフレーム３７９−１の架橋部３８４のＹ軸方向における２つの端部位置のうち、Ｙ軸正側の端部位置である。また、位置Ｓ１は、第２リードフレーム３７９−１の配線接合部３８２のＹ軸方向における２つの端部位置のうち、Ｙ軸正側の端部位置である。
第２比較例の半導体装置３６０において、位置Ｓ１'は、第１リードフレーム３７８−１のチップ接合部３８０のＹ軸方向における２つの端部位置のうち、Ｙ軸負側の端部位置である。また、位置Ｓ１'は、第１リードフレーム３７８−１の架橋部３８４のＹ軸方向における２つの端部位置のうち、Ｙ軸負側の端部位置である。また、位置Ｓ１'は、第１リードフレーム３７８−１の配線接合部３８２のＹ軸方向における２つの端部位置のうち、Ｙ軸負側の端部位置である。
幅Ｗ２'は、Ｙ軸方向において、第２リードフレーム３７９の配線接合部３８２におけるＹ軸正側の端部位置Ｓ１と、第２リードフレーム３７９の配線接合部３８２におけるＹ軸負側の端部位置Ｓ１'との間の幅である。幅Ｗ３'は、Ｙ軸方向において、第２リードフレーム３７９の架橋部３８４におけるＹ軸正側の端部位置Ｓ１と、第１リードフレーム３７８の架橋部３８４におけるＹ軸負側の端部位置Ｓ１'との間の幅である。
第２比較例の半導体装置３６０は、幅Ｗ２'および幅Ｗ３'が、幅Ｗ１と等しい。このため、第１リードフレーム３７８の配線接合部３８２から出力端子１９９までの電流経路の長さと、第２リードフレーム３７９の配線接合部３８２から出力端子１９９までの電流経路の長さとの差が、大きくなりやすい。
図５は、第１半導体チップ７８および第２半導体チップ７９、並びにチップ接合部１８０の重心位置を示す図である。位置Ｐｃｇ１は、第１半導体チップ７８−１の重心位置である。位置Ｐｃｇ２は、第２半導体チップ７９−１の重心位置である。位置Ｐｃｇ３は、第１半導体チップ７８−２の重心位置である。位置Ｐｃｇ４は、第２半導体チップ７９−２の重心位置である。
位置Ｐａｇ１は、第１半導体チップ７８−１の上方に設けられるチップ接合部１８０の重心位置である。位置Ｐａｇ２は、第２半導体チップ７９−１の上方に設けられるチップ接合部１８０の重心位置である。位置Ｐａｇ３は、第１半導体チップ７８−２の上方に設けられるチップ接合部１８０の重心位置である。位置Ｐａｇ４は、第２半導体チップ７９−２の上方に設けられるチップ接合部１８０の重心位置である。
本明細書において、第１半導体チップ７８の重心とは、上面視における第１半導体チップ７８の形状の重心を指す。第２半導体チップ７９の重心とは、上面視における第２半導体チップ７９の形状の重心を指す。また、チップ接合部１８０の重心とは、上面視におけるチップ接合部１８０の形状の重心を指す。
本例において、第１半導体チップ７８は上面視で矩形状である。このため、本例においては、第１半導体チップ７８の重心とは、第１半導体チップ７８の４つの角からの距離が全て等しい、第１半導体チップ７８の上面視における位置を指す。本例においては、第２半導体チップ７９は上面視で矩形状である。このため、本例においては、第２半導体チップ７９の重心とは、第２半導体チップ７９の４つの角からの距離が全て等しい、第２半導体チップ７９の上面視における位置を指す。
位置Ｐｃｇ１と位置Ｐａｇ１は、上面視において一致してよい。位置Ｐｃｇ２と位置Ｐａｇ２は、上面視において一致してよい。位置Ｐｃｇ３と位置Ｐａｇ３は、上面視において一致してよい。位置Ｐｃｇ４と位置Ｐａｇ４は、上面視において一致してよい。位置Ｐｃｇ１と位置Ｐａｇ１とが上面視において一致することで、第１半導体チップ７８−１から、第１半導体チップ７８−１の上方に設けられるチップ接合部１８０に流れる電流が、ＸＹ平面内において偏りにくくなる。位置Ｐｃｇ２と位置Ｐａｇ２とが上面視において一致することで、第２半導体チップ７９−１から、第２半導体チップ７９−１の上方に設けられるチップ接合部１８０に流れる電流が、ＸＹ平面内において偏りにくくなる。
幅Ｗ６は、第１半導体チップ７８のＹ軸方向の幅である。幅Ｗ７は、第１半導体チップ７８のＸ軸方向の幅である。第１半導体チップ７８−１の重心位置Ｐｃｇ１と、第１半導体チップ７８−１の上方に設けられるチップ接合部１８０の重心位置Ｐａｇ１とが上面視において一致するとは、位置Ｐｃｇ１と位置Ｐａｇ１との間のＹ軸方向における距離が、幅Ｗ６の１０％以内である場合を含んでよい。位置Ｐｃｇ１と位置Ｐａｇ１とが上面視において一致するとは、位置Ｐｃｇ１と位置Ｐａｇ１との間のＸ軸方向における距離が、幅Ｗ７の１０％以内である場合を含んでよい。位置Ｐｃｇ３と位置Ｐａｇ３についても同様である。
第２半導体チップ７９のＹ軸方向における幅は、幅Ｗ６と等しくてよい。第２半導体チップ７９のＸ軸方向における幅は、幅Ｗ７と等しくてよい。位置Ｐｃｇ２と位置Ｐａｇ２とが上面視において一致するとは、位置Ｐｃｇ２と位置Ｐａｇ２との間のＹ軸方向における距離が、幅Ｗ６の１０％以内である場合を含んでよい。位置Ｐｃｇ２と位置Ｐａｇ２とが上面視において一致するとは、位置Ｐｃｇ２と位置Ｐａｇ２との間のＸ軸方向における距離が、幅Ｗ７の１０％以内である場合を含んでよい。位置Ｐｃｇ４と位置Ｐａｇ４についても同様である。
図６は、上面視における配線パターン１６４の形状を示す図である。図６においては、第１半導体チップ７８および第２半導体チップ７９、第１リードフレーム１７８および第２リードフレーム１７９、並びに電源端子１９８および出力端子１９９を省略している。
配線パターン１６４は、第１配線パターン１３４および第２配線パターン１３２を含む。第１配線パターン１３４は、第１方向（Ｙ軸方向）を長手方向とする。図６において、第１配線パターン１３４の範囲を太い一点鎖線にて示している。第２配線パターン１３２は、ＸＹ平面内において第１方向に直交する第２方向（Ｘ軸方向）を長手方向とする。図６において、第２配線パターン１３２の範囲を太い破線にて示している。第１配線パターン１３４と第２配線パターン１３２は、図６の網掛け部において重なっていてよい。
配線パターン１６４−１および配線パターン１６４−２において、第１配線パターン１３４と第２配線パターン１３２は、上面視でＬ字形状に配置されてよい。第１配線パターン１３４と第２配線パターン１３２は、上面視でＴ字形状に配置されてもよい。第１配線パターン１３４と第２配線パターン１３２は、上面視で十字形状に配置されてもよい。
配線パターン１６４−３において、第２配線パターン１３２と１つの第１配線パターン１３４は、上面視でＬ字形状に配置されてよい。第２配線パターン１３２と１つの第１配線パターン１３４は、上面視でＴ字形状に配置されてもよい。第２配線パターン１３２と１つの第１配線パターン１３４は、上面視で十字形状に配置されてもよい。
図７は、本発明の一つの実施形態に係るケース部４０の下面の一例を示す図である。ケース部４０は、図１に示した天板９４の下方（すなわち、Ｚ軸負側）に配置される。図７は、ケース部４０を、Ｚ軸負側から正側に見た場合の図である。図７において、下面視における第１半導体チップ７８および第２半導体チップ７９の位置を、破線およびハッチングにて示している。また、下面視における電源端子１９８および出力端子１９９の位置を、破線部にて示している。
ケース部４０は、天板９４と同一組成の金属で形成されてよい。ケース部４０は、アルミニウムまたは銅を含む金属で形成されてよい。ケース部４０は、側壁６３および底板６４を有する。ケース部４０は、冷媒が流れる冷媒流通部９２と、冷媒流通部９２を囲む外縁部６８を含む。冷媒流通部９２は、側壁６３および底板６４によって画定された空間である。
ケース部４０は、冷媒流通部９２に配置された冷却フィン９５を含む。冷却フィン９５は、上面視および下面視で、半導体装置１６０の少なくとも一部と重なって、予め定められた領域に設けられる。本例においては、冷却フィン９５は、上面視および下面視で、半導体装置１６０の全体と重なって設けられる。図７において、下面視で冷却フィン９５が設けられる範囲を一点鎖線にて示している。
ケース部４０は、下面視で４つの角部２０を有する。本例において、４つの角部２０は、下面視および上面視で、端子ケース８８の角部１９（図１参照）と重なる部分を指す。
ケース部４０は、貫通孔８４を有してよい。貫通孔８４は、上面視および下面視において、端子ケース８８に設けられる貫通孔８４と同じ位置に設けられている。
ケース部４０は、冷媒を冷媒流通部９２に導入するための冷媒導入口９７と、冷媒を冷媒流通部９２から導出するための冷媒導出口９８とを有する。冷媒導入口９７は、１つの角部２０の近傍に設けられてよい。冷媒導出口９８は、当該１つの角部２０に対して対角に位置する他の角部２０の近傍に設けられてよい。
本例において、冷媒は冷媒導入口９７から導入され、冷媒導出口９８から導出される。本例においては、Ｙ軸方向において冷媒導入口９７に近い一方の側が上流側であり、冷媒導出口９８に近い他方の側が下流側である。図７において、冷却フィン９５における冷媒の流路方向を太い矢印にて示している。本例の冷却フィン９５において、冷媒の流路方向は、Ｙ軸方向である。
電源端子１９８は、冷媒の流路の上流側に配置されてよい。出力端子１９９は、冷媒の流路の下流側に配置されてよい。
冷却フィン９５のＹ軸方向における幅を、幅Ｗｆとする。冷媒流通部９２のＹ軸方向における幅を、幅Ｗｅとする。位置Ｆは、冷却フィン９５のＹ軸方向における中央の位置である。位置Ｇは、冷媒流通部９２のＹ軸方向における中央の位置である。
冷却フィン９５のＹ軸正側の端部と、Ｘ軸方向に延伸する２つの側壁６３のうちＹ軸正側の側壁６３の内側面の位置とのＹ軸方向における幅を、幅Ｗｅｆ１とする。冷却フィン９５のＹ軸負側の端部と、Ｘ軸方向に延伸する２つの側壁６３のうちＹ軸負側の側壁６３の内側面の位置とのＹ軸方向における幅を、幅Ｗｅｆ２とする。
冷媒の流路方向（Ｙ軸方向）において、位置Ｆは位置Ｇよりも冷媒の流路の下流側に配置されてよい。幅Ｗｅｆ２は、幅Ｗｅｆ１よりも小さくてよい。即ち、冷却フィン９５は、冷媒流通部９２において、冷媒流通部９２のＹ軸方向における中央よりもＹ軸負側に偏って配置されてよい。なお、幅Ｗｅｆ１と幅Ｗｅｆ２と幅Ｗｆとの和は、幅Ｗｅに等しい。
冷媒流通部９２を流れる冷媒は、第１半導体チップ７８を冷却した後、第２半導体チップ７９を冷却する。このため、第２半導体チップ７９を冷却する冷媒の温度は、冷媒導入口９７の近傍を流れる冷媒の温度よりも高くなりやすい。本例の半導体モジュール１００は、位置Ｆが位置Ｇよりも冷媒の流路の下流側に配置されているので、位置Ｆが位置Ｇよりも冷媒の流路の上流側に配置される場合よりも、Ｘ軸方向の冷媒の流速分布が小さくなり、冷媒の流路の下流側に配置される第２半導体チップ７９を冷却する冷却性能を向上できる。
図８は、図７における領域Ｂの拡大図である。図８は、下面視で１つの半導体装置１６０を含む領域を拡大して示している。図８においては、第１配線パターン１３４（図６参照）の下面視における位置を、一点鎖線およびハッチングにて示している。また、第２配線パターン１３２（図６参照）の下面視における位置を、破線およびハッチングにて示している。また、図８においては、下面視における第１半導体チップ７８の位置および第２半導体チップ７９の位置を、省略している。
第１配線パターン１３４および第２配線パターン１３２の全体は、上面視および下面視で、冷却フィン９５と重なるように配置されてよい。配線パターン１６４は、配線パターン１６４を流れる電流により発熱する。このため、第１配線パターン１３４および第２配線パターン１３２の全体が、上面視および下面視で、冷却フィン９５と重なるように配置されることで、配線パターン１６４の全体を冷却できる。このため、半導体装置１６０を冷却する冷却性能を向上できる。
図９は、図７における冷却フィン９５の配置の一例を示す図である。本例の冷却フィン９５は、第１方向（Ｙ軸方向）に沿って延伸し、第２方向（Ｘ軸方向）に並んで設けられている。本例において、冷却フィン９５は、第１方向を長手方向とする短冊形状を有している。また、本例においては、短冊形状の冷却フィン９５が、Ｘ軸方向に所定の間隔をおいて複数配置されている。冷却フィン９５は、ストレートフィンのほか、波型フィン、ピンフィン、コルゲートフィンや積層フィンであってもよい。
冷却フィン９５は、ケース部４０と同一組成の金属で形成されてよい。冷却フィン９５は、例えばアルミニウムまたは銅を含む金属で形成されている。冷却フィン９５は、軽量化のためアルミニウムを含む金属で形成されることが好ましい。
図１０は、図１および図９におけるＡ−Ａ'断面の一例を示す図である。Ａ−Ａ'断面は、半導体装置１６０の配線パターン１６４および絶縁板１６１、天板９４、並びに端子ケース８８の側壁６６を通るＸＺ断面である。また、Ａ−Ａ'断面は、ケース部４０の側壁６３、底板６４、冷媒流通部９２および冷却フィン９５を通るＸＺ断面である。
本例の半導体モジュール１００は、端子ケース８８と、端子ケース８８の下方に配置された冷却部１１４を備える。冷却部１１４は、下面を有する天板９４と、ケース部４０とを有する。ケース部４０は、冷媒流通部９２と外縁部６８を含む。また、ケース部４０は、天板９４の下面側に配置され、且つ、外縁部６８において天板９４の下面に直接または間接に密着して配置される。
回路基板１６２は、絶縁板１６１、配線パターン１６４および導体層１６を有する。導体層１６は、絶縁板１６１の下方に設けられる。配線パターン１６４および導体層１６は、例えば銅等の導電材料、金属材料で形成されている。導体層１６は、絶縁板１６１の下面のほぼ全面に設けられている。絶縁板１６１の上方には配線パターン１６４が設けられる。
導体層１６の下方には、接合材料１４が設けられる。接合材料１４は、一例としてはんだである。接合材料１４は、導体層１６と天板９４とを接合する。半導体装置１６０の動作により発生した熱は、天板９４を介して半導体装置１６０の外部に放出される。
端子ケース８８は、側壁６５および側壁６６に囲まれた開口９３を有する。開口９３には、エポキシ樹脂やシリコーンゲル等の封止材２６が充填されている。半導体装置１６０は、封止材２６で封止されていてよい。封止材２６の下面は、天板９４の上面と接してよい。封止材２６の上面は、側壁６６の上面よりも下方に配置されてよい。
冷却フィン９５のＺ軸正側の一端は、天板９４の下面に接してよい。天板９４の下面とは、ケース部４０の冷媒流通部９２にＺ軸方向に対向する天板９４の面である。冷却フィン９５のＺ軸負側の他端は、底板６４の上面に接してよい。
ケース部４０および冷却フィン９５は、プレス加工、鍛造や押し出し加工により成形されてよい。ケース部４０および冷却フィン９５は、ロウ付け加工により組み立てられてもよい。ロウ材は、ケース部４０よりも融点の低い金属で形成されてよい。ロウ材には、低融点の金属として銅やアルミニウムを含む金属が用いられてよい。
図１１は、図１および図９におけるＣ−Ｃ'断面の一例を示す図である。Ｃ−Ｃ'断面は、半導体装置１６０の配線パターン１６４、絶縁板１６１、導体層１６、第２半導体チップ７９、第２リードフレーム１７９および開口１９０を通るＸＺ断面である。また、Ｃ−Ｃ'断面は、天板９４、ケース部４０の底板６４、冷媒流通部９２および冷却フィン９５を通るＸＺ断面である。
半導体装置１６０は、第２半導体チップ７９、第２リードフレーム１７９および回路基板１６２を含む。半導体装置１６０は、接合材料１４により天板９４の上面に接合される。
第２リードフレーム１７９−１に設けられる開口１９０のＸ軸方向における２つの端部位置のうち、Ｘ軸負側の端部位置を位置Ｒ１とする。当該２つの端部位置のうち、Ｘ軸正側の端部位置を位置Ｒ２とする。また、第２半導体チップ７９−１のＸ軸方向における２つの端部位置のうち、Ｘ軸正側の端部位置を位置Ｅとする。
第２リードフレーム１７９−２に設けられる開口１９０のＸ軸方向における２つの端部位置のうち、Ｘ軸正側の端部位置を位置Ｒ１'とする。当該２つの端部位置のうち、Ｘ軸負側の端部位置を位置Ｒ２'とする。また、第２半導体チップ７９−２のＸ軸負側の端部位置を位置Ｅ'とする。
Ｘ軸方向において、位置Ｅは、位置Ｒ１と位置Ｒ２との間に配置されてよい。Ｘ軸方向において、位置Ｅ'は、位置Ｒ１'と位置Ｒ２'との間に配置されてよい。Ｘ軸方向において位置Ｅが位置Ｒ１と位置Ｒ２との間に配置されることで、開口１９０から流入した封止材２６が、脚部１８５、脚部１８６および架橋部１８４で囲まれる空間に充填されやすくなる。また、Ｘ軸方向において位置Ｅ'が位置Ｒ１'と位置Ｒ２'との間に配置されることで、開口１９０から流入した封止材２６が、脚部１８５、脚部１８６および架橋部１８４で囲まれる空間に充填されやすくなる。
図１２は、半導体装置１６０の上面の他の一例を示す図である。本例の半導体装置１６０は、上面視において、１つの架橋部１８４の少なくとも１つの角部３２が曲線状に設けられている点で、図２の半導体装置１６０と異なる。本例においては、１つの架橋部１８４の４つの角部３２のうち、対角に位置する２つの角部３２が、上面視で曲線状に設けられている。脚部１８５および脚部１８６に接していない角部３２が、上面視で曲線状に設けられてよい。
本例の半導体装置１６０は、１つの架橋部１８４の少なくとも一つの角部３２が曲線状に設けられている。このため、角部３２の近傍に充填される封止材２６に、Ｘ軸方向の応力とＹ軸方向の応力が重なって印加されにくくなる。このため、封止材２６および架橋部１８４が、当該応力により変形しにくくなる。
図１３は、本発明の一つの実施形態に係る車両２００の概要を示す図である。車両２００は、少なくとも一部の推進力を、電力を用いて発生する車両である。一例として車両２００は、全ての推進力をモーター等の電力駆動機器で発生させる電気自動車、または、モーター等の電力駆動機器と、ガソリン等の燃料で駆動する内燃機関とを併用するハイブリッド車である。
車両２００は、モーター等の電力駆動機器を制御する制御装置２１０（外部装置）を備える。制御装置２１０には、半導体モジュール１００が設けられている。半導体モジュール１００は、電力駆動機器に供給する電力を制御してよい。
図１４は、本発明の一つの実施形態に係る半導体モジュール１００の主回路図である。半導体モジュール１００は、車両のモーターを駆動する車載用ユニットの一部であってよい。半導体モジュール１００は、出力端子Ｕ、ＶおよびＷを有する三相交流インバータ回路として機能してよい。
第１半導体チップ７８と第２半導体チップ７９とが並列に接続された半導体チップを、半導体チップ８０とする。半導体チップ８０−１、半導体チップ８０−２および半導体チップ８０−３は、半導体モジュール１００における下アームを構成してよい。半導体チップ８０−４、半導体チップ８０−５および半導体チップ８０−６は、半導体モジュール１００における上アームを構成してよい。一組の半導体チップ８０−１および半導体チップ８０−４は、レグを構成してよい。一組の半導体チップ８０−２および半導体チップ８０−５は、レグを構成してよい。一組の半導体チップ８０−３および半導体チップ８０−６は、レグを構成してよい。
半導体チップ８０−１においては、第１半導体チップ７８−２および第２半導体チップ７９−２のエミッタ電極が入力端子Ｎ１に、第１半導体チップ７８−２および第２半導体チップ７９−２のコレクタ電極が出力端子Ｕに、それぞれ電気的に接続されてよい。半導体チップ８０−４においては、第１半導体チップ７８−１および第２半導体チップ７９−１のエミッタ電極が出力端子Ｕに、第１半導体チップ７８−１および第２半導体チップ７９−１のコレクタ電極が入力端子Ｐ１に、それぞれ電気的に接続されてよい。
半導体チップ８０−２においては、第１半導体チップ７８−２および第２半導体チップ７９−２のエミッタ電極が入力端子Ｎ２に、第１半導体チップ７８−２および第２半導体チップ７９−２のコレクタ電極が出力端子Ｖに、それぞれ電気的に接続されてよい。半導体チップ８０−５においては、第１半導体チップ７８−１および第２半導体チップ７９−１のエミッタ電極が出力端子Ｖに、第１半導体チップ７８−１および第２半導体チップ７９−１のコレクタ電極が入力端子Ｐ２に、それぞれ電気的に接続されてよい。
半導体チップ８０−３においては、第１半導体チップ７８−２および第２半導体チップ７９−２のエミッタ電極が入力端子Ｎ３に、第１半導体チップ７８−２および第２半導体チップ７９−２のコレクタ電極が出力端子Ｗに、それぞれ電気的に接続されてよい。半導体チップ８０−６においては、第１半導体チップ７８−１および第２半導体チップ７９−１のエミッタ電極が出力端子Ｗに、第１半導体チップ７８−１および第２半導体チップ７９−１のコレクタ電極が入力端子Ｐ３に、それぞれ電気的に接続されてよい。
半導体チップ８０−１から半導体チップ８０−６は、第１半導体チップ７８および第２半導体チップ７９の制御電極パッドに入力される信号により、交互にスイッチングされてよい。本例において、第１半導体チップ７８および第２半導体チップ７９は、スイッチング時に発熱してよい。
入力端子Ｐ１、Ｐ２およびＰ３は、外部電源の正極に接続されてよい。入力端子Ｎ１、Ｎ２およびＮ３は、外部電源の負極に接続されてよい。入力端子Ｐ１、Ｐ２およびＰ３は、互いに電気的に接続されてよい。入力端子Ｎ１、Ｎ２およびＮ３は、互いに電気的に接続されてよい。出力端子Ｕ、ＶおよびＷは、それぞれ負荷に接続されてよい。
半導体モジュール１００において、第１半導体チップ７８および第２半導体チップ７９は、それぞれＲＣ‐ＩＧＢＴ（逆導通ＩＧＢＴ）半導体チップであってよい。ＲＣ‐ＩＧＢＴ半導体チップにおいて、ＩＧＢＴおよび還流ダイオード（ＦＷＤ）は、一体形成されてよい。ＲＣ‐ＩＧＢＴ半導体チップにおいて、ＩＧＢＴおよびＦＷＤは、逆並列に接続されてよい。第１半導体チップ７８および第２半導体チップ７９は、それぞれＭＯＳＦＥＴやＩＧＢＴ等のトランジスタとダイオードとの組み合わせを含んでよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１４・・・接合材料、１６・・・導体層、１９・・・角部、２０・・・角部、２６・・・封止材、３２・・・角部、４０・・・ケース部、６３・・・側壁、６４・・・底板、６５・・・側壁、６６・・・側壁、６８・・・外縁部、７８・・・第１半導体チップ、７９・・・第２半導体チップ、８０・・・半導体チップ、８４・・・貫通孔、８６・・・主端子、８８・・・端子ケース、９２・・・冷媒流通部、９３・・・開口、９４・・・天板、９５・・・冷却フィン、９７・・・冷媒導入口、９８・・・冷媒導出口、１００・・・半導体モジュール、１１４・・・冷却部、１３２・・・第２配線パターン、１３４・・・第１配線パターン、１６０・・・半導体装置、１６１・・・絶縁板、１６２・・・回路基板、１６４・・・配線パターン、１７８・・・第１リードフレーム、１７９・・・第２リードフレーム、１８０・・・チップ接合部、１８２・・・配線接合部、１８４・・・架橋部、１８５・・・脚部、１８６・・・脚部、１９０・・・開口、１９８・・・電源端子、１９９・・・出力端子、２００・・・車両、２１０・・・制御装置、２６０・・・半導体装置、２７８・・・リードフレーム、２８０・・・チップ接合部、２８２・・・配線接合部、２８４・・・架橋部、２８５・・・脚部、２８６・・・脚部、２９０・・・開口、３６０・・・半導体装置、３７８・・・第１リードフレーム、３７９・・・第２リードフレーム、３８０・・・チップ接合部、３８２・・・配線接合部、３８４・・・架橋部
図４は、第２比較例の半導体装置３６０を示す図である。第２比較例の半導体装置３６０において、第１リードフレーム３７８−１は、絶縁板１６１の上方に設けられる２つの第１リードフレーム３７８のうち、Ｘ軸負側に設けられる第１リードフレームである。第１リードフレーム３７８−２は、絶縁板１６１の上方に設けられる２つの第１リードフレーム３７８のうち、Ｘ軸正側に設けられる第１リードフレームである。第２リードフレーム３７９−１は、絶縁板１６１の上方に設けられる２つの第２リードフレーム３７９のうち、Ｘ軸負側に設けられる第２リードフレームである。第２リードフレーム３７９−２は、絶縁板１６１の上方に設けられる２つの第２リードフレーム３７９のうち、Ｘ軸正側に設けられる第２リードフレームである。
端子ケース８８は、側壁６６および側壁６６に囲まれた開口９３を有する。開口９３には、エポキシ樹脂やシリコーンゲル等の封止材２６が充填されている。半導体装置１６０は、封止材２６で封止されていてよい。封止材２６の下面は、天板９４の上面と接してよい。封止材２６の上面は、側壁６６の上面よりも下方に配置されてよい。

Claims (11)

  1. 回路基板と
    前記回路基板の上方に設けられた配線パターンと、
    前記回路基板の上方に設けられ、前記回路基板の基板面と平行な平面内において予め定められた第１方向に沿って設けられた、第１半導体チップおよび第２半導体チップと、
    前記第１半導体チップと前記配線パターンとを電気的に接続する第１リードフレームと、
    前記第２半導体チップと前記配線パターンとを電気的に接続する第２リードフレームと、
    を備え、
    前記第１リードフレームおよび前記第２リードフレームは、それぞれ、
    前記半導体チップの少なくとも一部の上方に設けられたチップ接合部と、
    前記配線パターンの少なくとも一部の上方に設けられた配線接合部と、
    前記チップ接合部と前記配線接合部とを接続する架橋部と、
    を有し、
    前記第１方向において、前記第１リードフレームの前記架橋部と前記第２リードフレームの前記架橋部との間隔が、前記第１リードフレームの前記チップ接合部と前記第２リードフレームの前記チップ接合部との間隔よりも小さい、
    半導体装置。
  2. 前記第１方向において、前記第１リードフレームの前記配線接合部と前記第２リードフレームの前記配線接合部との間隔が、前記第１リードフレームの前記チップ接合部と前記第２リードフレームの前記チップ接合部との間隔よりも小さい、請求項１に記載の半導体装置。
  3. 前記第１方向において、前記第１リードフレームの前記配線接合部と前記第２リードフレームの前記配線接合部との間隔が、前記第１リードフレームの前記架橋部と前記第２リードフレームの前記架橋部との間隔よりも小さい、請求項１または２に記載の半導体装置。
  4. 前記第１半導体チップの重心の位置と前記第１リードフレームの前記チップ接合部の重心の位置とが一致し、
    前記第２半導体チップの重心の位置と前記第２リードフレームの前記チップ接合部の重心の位置とが一致する、
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 上面視において、前記架橋部の少なくとも一つの角部が曲線状に設けられている、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記架橋部に、前記架橋部の上面から下面まで貫通する開口が設けられている、請求項１から５のいずれか一項に記載の半導体装置。
  7. 請求項１から６のいずれか一項に記載の半導体装置を収容する端子ケースと、
    前記端子ケースの下方に配置された冷却部と、
    を備え、
    前記冷却部は、
    下面を有する天板と、
    冷媒が流れる冷媒流通部と、前記冷媒流通部を囲む外縁部と、を含み、前記冷媒流通部が前記天板の下面側に配置され、且つ、前記外縁部において前記下面に直接または間接に密着して配置されたケース部と、
    を有し、
    前記ケース部は、前記冷媒流通部に配置され、上面視で前記半導体装置の少なくとも一部と重なって、予め定められた領域に設けられた冷却フィンを含み、
    前記冷媒の流路方向において、前記冷却フィンの中央が、前記冷媒流通部の中央よりも、前記冷媒の流路の下流側に配置されている、
    半導体モジュール。
  8. 前記配線パターンは、
    前記第１方向を長手方向とする第１配線パターンと、
    前記平面内において前記第１方向に直交する第２方向を長手方向とする第２配線パターンと、
    を含み、
    上面視で、前記第１配線パターンおよび前記第２配線パターンの全体が、前記冷却フィンと重なるように配置されている、
    請求項７に記載の半導体モジュール。
  9. 前記冷却フィンは、前記第１方向に沿って延伸し、前記第２方向に並んで設けられている、請求項８に記載の半導体モジュール。
  10. 前記半導体装置は、前記回路基板に設けられ、前記配線パターンと電気的に接続され、前記配線パターンを流れる電流が出力される出力端子をさらに有し、
    前記出力端子が、前記冷媒の流路の下流側に配置されている、
    請求項７から９のいずれか一項に記載の半導体モジュール。
  11. 請求項７から１０のいずれか一項に記載の半導体モジュールを備える車両。
JP2020550259A 2018-10-05 2019-09-17 半導体装置、半導体モジュールおよび車両 Active JP7147859B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018189632 2018-10-05
JP2018189632 2018-10-05
PCT/JP2019/036307 WO2020071102A1 (ja) 2018-10-05 2019-09-17 半導体装置、半導体モジュールおよび車両

Publications (2)

Publication Number Publication Date
JPWO2020071102A1 true JPWO2020071102A1 (ja) 2021-03-25
JP7147859B2 JP7147859B2 (ja) 2022-10-05

Family

ID=70055229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020550259A Active JP7147859B2 (ja) 2018-10-05 2019-09-17 半導体装置、半導体モジュールおよび車両

Country Status (5)

Country Link
US (1) US11631641B2 (ja)
EP (1) EP3761361B1 (ja)
JP (1) JP7147859B2 (ja)
CN (1) CN111886695A (ja)
WO (1) WO2020071102A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071102A1 (ja) * 2018-10-05 2020-04-09 富士電機株式会社 半導体装置、半導体モジュールおよび車両
CN114026686A (zh) * 2020-01-10 2022-02-08 富士电机株式会社 半导体装置及车辆
DE112022001575T5 (de) * 2021-04-22 2024-01-11 Rohm Co., Ltd. Halbleiterbauelement
CN115346948B (zh) * 2022-10-14 2023-04-07 吉光半导体(绍兴)有限公司 一种半桥模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2015043645A (ja) * 2013-08-26 2015-03-05 カルソニックカンセイ株式会社 半導体装置
WO2015121899A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
JP2015154079A (ja) * 2014-02-18 2015-08-24 ゼミクロン エレクトローニク ゲーエムベーハー ウント コンパニー カーゲー 低インダクタンス構成のモジュール内部負荷と補助接続装置を備えるパワー半導体モジュール
JP2015216409A (ja) * 2011-05-16 2015-12-03 富士電機株式会社 半導体モジュール用冷却器
WO2018168088A1 (ja) * 2017-03-16 2018-09-20 三菱電機株式会社 冷却システム

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125891B2 (ja) * 1991-08-20 2001-01-22 日立電線株式会社 半導体装置
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2005235885A (ja) * 2004-02-18 2005-09-02 Sanyo Electric Co Ltd 回路装置
JP4058007B2 (ja) 2004-03-03 2008-03-05 株式会社東芝 半導体装置
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
US7741703B2 (en) * 2006-10-06 2010-06-22 Vishay General Semiconductor Llc Electronic device and lead frame
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
JP5381561B2 (ja) * 2008-11-28 2014-01-08 富士電機株式会社 半導体冷却装置
JP5745238B2 (ja) * 2010-07-30 2015-07-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置およびその製造方法
JP2012212713A (ja) 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
JP2012244040A (ja) 2011-05-23 2012-12-10 Aisin Aw Co Ltd 半導体装置及びその製造方法
JP5434986B2 (ja) * 2011-08-10 2014-03-05 株式会社デンソー 半導体モジュールおよびそれを備えた半導体装置
EP2858100B1 (en) * 2012-05-29 2020-06-10 NSK Ltd. Semiconductor module and production method for same
JP2014056920A (ja) 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置
JP5975110B2 (ja) * 2012-10-29 2016-08-23 富士電機株式会社 半導体装置
EP2916353B1 (en) 2012-11-05 2017-07-26 NSK Ltd. Semiconductor module
EP2916348B1 (en) * 2012-11-05 2020-05-13 NSK Ltd. Semiconductor module
JP2014187264A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
JP2015018946A (ja) 2013-07-11 2015-01-29 カルソニックカンセイ株式会社 基板回路の構造および製造方法
CN108565254B (zh) * 2013-10-21 2021-08-24 日本精工株式会社 半导体模块
JP2015099843A (ja) 2013-11-19 2015-05-28 パナソニックＩｐマネジメント株式会社 半導体装置
WO2015141284A1 (ja) * 2014-03-19 2015-09-24 富士電機株式会社 半導体モジュールユニットおよび半導体モジュール
JP6361821B2 (ja) 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
JP6485257B2 (ja) * 2015-07-01 2019-03-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6150866B2 (ja) 2015-11-02 2017-06-21 三菱電機株式会社 電力半導体装置
JP6685143B2 (ja) * 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
JP6261642B2 (ja) 2016-04-04 2018-01-17 三菱電機株式会社 電力半導体装置
JP6639320B2 (ja) * 2016-04-27 2020-02-05 マレリ株式会社 半導体装置
JP6917127B2 (ja) 2016-08-23 2021-08-11 ローム株式会社 半導体装置及びパワーモジュール
JP6870249B2 (ja) * 2016-09-14 2021-05-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10978366B2 (en) * 2017-05-11 2021-04-13 Mitsubishi Electric Corporation Power module having a hole in a lead frame for improved adhesion with a sealing resin, electric power conversion device, and method for producing power module
WO2020071102A1 (ja) * 2018-10-05 2020-04-09 富士電機株式会社 半導体装置、半導体モジュールおよび車両

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2015216409A (ja) * 2011-05-16 2015-12-03 富士電機株式会社 半導体モジュール用冷却器
JP2015043645A (ja) * 2013-08-26 2015-03-05 カルソニックカンセイ株式会社 半導体装置
WO2015121899A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
JP2015154079A (ja) * 2014-02-18 2015-08-24 ゼミクロン エレクトローニク ゲーエムベーハー ウント コンパニー カーゲー 低インダクタンス構成のモジュール内部負荷と補助接続装置を備えるパワー半導体モジュール
WO2018168088A1 (ja) * 2017-03-16 2018-09-20 三菱電機株式会社 冷却システム

Also Published As

Publication number Publication date
US11631641B2 (en) 2023-04-18
EP3761361A4 (en) 2021-11-17
CN111886695A (zh) 2020-11-03
EP3761361A1 (en) 2021-01-06
EP3761361B1 (en) 2024-08-21
JP7147859B2 (ja) 2022-10-05
US20210013141A1 (en) 2021-01-14
WO2020071102A1 (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
JP7147859B2 (ja) 半導体装置、半導体モジュールおよび車両
JP6920790B2 (ja) インテリジェントパワーモジュール、電気自動車またはハイブリッドカー、およびインテリジェントパワーモジュールの組み立て方法
US11270984B2 (en) Semiconductor module
CN106158839B (zh) 半导体器件
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP7567891B2 (ja) 半導体モジュール
US10056309B2 (en) Electronic device
JP7187992B2 (ja) 半導体モジュールおよび車両
CN110828405A (zh) 功率半导体模块以及车辆
JP2019153764A (ja) 冷却装置、半導体モジュールおよび車両
JP7400896B2 (ja) 半導体モジュール
JP2020136366A (ja) 半導体モジュール、車両および製造方法
US20220278014A1 (en) Cooling apparatus and semiconductor module
CN113644038A (zh) 半导体模块和车辆
CN113496969A (zh) 半导体模块及车辆
CN112509993A (zh) 半导体模块及车辆
US20220165712A1 (en) Power module
US11355420B2 (en) Cooling apparatus, semiconductor module, and vehicle
TW202209583A (zh) 智慧功率模組封裝結構
WO2019150870A1 (ja) 半導体モジュール
US20230420323A1 (en) Semiconductor module, and manufacturing method for semiconductor module
US20230230940A1 (en) Semiconductor device
JP2024138858A (ja) 電力用半導体装置、電力変換装置、及び、電力用半導体装置の製造方法
CN116344469A (zh) 功率半导体模块
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150