JP5745238B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5745238B2
JP5745238B2 JP2010172642A JP2010172642A JP5745238B2 JP 5745238 B2 JP5745238 B2 JP 5745238B2 JP 2010172642 A JP2010172642 A JP 2010172642A JP 2010172642 A JP2010172642 A JP 2010172642A JP 5745238 B2 JP5745238 B2 JP 5745238B2
Authority
JP
Japan
Prior art keywords
semiconductor element
island
groove
fixing material
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010172642A
Other languages
English (en)
Other versions
JP2012033756A (ja
Inventor
茂治 吉羽
茂治 吉羽
忍 塚原
忍 塚原
昌和 渡辺
昌和 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2010172642A priority Critical patent/JP5745238B2/ja
Publication of JP2012033756A publication Critical patent/JP2012033756A/ja
Application granted granted Critical
Publication of JP5745238B2 publication Critical patent/JP5745238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37012Cross-sectional shape
    • H01L2224/37013Cross-sectional shape being non uniform along the connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434Bonding interfaces of the connector
    • H01L2224/84345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に、固着材を介してアイランドに固着された半導体素子が一体的に樹脂封止される半導体装置およびその製造方法に関する。
図9を参照して、従来の半導体装置100について説明する。図9は半導体装置100を示す側面図である。
従来の半導体装置100は、アイランド114と、アイランド114の上面に導電性固着材115を介して固着された半導体素子118と、リード112と、半導体素子118と各リードとを接続する金属細線130と、これらの構成要素を一体的に被覆する封止樹脂124とを主要に具備している。
アイランド114およびリード112は、厚みが0.5mm程度の金属板から形成される。アイランド114は、上面に半導体素子118が固着可能な大きさである。また、リード112の一端はアイランド114に接近し、他端は封止樹脂124から外部に露出して外部接続電極として機能している(例えば特許文献1参照。)。
図10を参照して、図9の半導体装置100の製造工程について説明する。図10は、図9の半導体装置100の製造工程の一部を説明するための平面図であり、主にアイランド114部分について示す。
半導体装置100の製造工程において、半導体素子118とアイランド114を固着する導電性固着材115として、所定温度で溶融して固着する導電性ペースト(例えば半田ペースト)を用いる場合がある。この場合、半田ペーストを半導体素子118の固着領域に例えば5箇所(又は中央の1箇所)に点状に供給し、半導体素子118を搭載してから加熱し半田を溶融する、いわゆるリフロー方式によって固着している。
この場合、溶融した導電性固着材(半田)115はその濡れ性によりアイランド114の主面に広がり、半導体素子118の端部(側辺)より外側に導電性固着材115の一部が露出した状態で半導体素子118とアイランド114とが固着される。そしてこれらは一体的に封止樹脂124で封止される。
特開2002−076195号公報(第11頁、第16図)
図9および図10を参照して、半導体素子118からアイランド114の主面に露出した導電性固着材115(露出部分E)は、封止樹脂124と接触する。ここで、導電性固着材115として、特に半田(ペースト)を採用した場合、半田と封止樹脂124とが直接接触する領域では密着性が悪い問題がある。従って、露出部分Eが大きいと耐湿性が不良となり、信頼性が劣化する問題があった。
導電性固着材115の供給量は、半導体素子118とアイランド114が十分に固着できれば、なるべく少量であることが好ましい。しかし一方で、導電性固着材(導電性ペースト)115は供給時(常温)にはある程度の粘性を有する固体であり、溶融した場合に半導体素子118の裏面全面と接触するか否かを正確には確認できない。このため、リフロー時に意図的に、溶融した導電性固着材115を半導体素子118の固着領域より広げるいわゆる半田の染み出し(露出部分E)を発生させて、溶融して広がる導電性固着材115と半導体素子118の接触状態(半田の濡れ)を視認する必要がある。換言すると、導電性固着材115の供給量を控えると、導電性固着材115の染み出しは回避できるが、導電性固着材115の濡れが視認できず、半導体素子118とアイランド114の固着が不十分となおそれがある。
つまり、従来では、半導体素子118の下面全面に導電性固着材115が広がったことを確認するために、固着のために必要な量を超える導電性固着材115を供給して半導体素子118の全周からアイランド114上に染み出しを発生させており、半導体素子118の外側全周に渡って封止樹脂124と導電性固着材115との密着不良が発生していた。また、この染み出しの量(露出部分Eの形状)は制御が困難であり、半導体素子11全周に渡って染み出させようとすると、部分的に大きく露出する領域が発生し、密着性にばらつきが生じる場合もあった。このため、露出部分Eにおいて、アイランド114と封止樹脂124の密着性が劣化したり、ばらついたりすることとなり、耐湿性不良が発生する問題があった。
本発明はかかる課題に鑑みてなされ、第1に、アイランドと、前記アイランドの主面に導電性固着材により固着された半導体素子と、前記アイランドの主面に前記半導体素子の側辺に沿う帯状に設けられ、前記半導体素子の1つのコーナー部下方において不連続である溝と、前記半導体素子と接続されるリードとを備え前記溝は前記半導体素子の側辺よりも内側に配置される一方の側壁端部と、前記一方の側壁端部と対向し前記半導体素子の側辺よりも外側に配置される他方の側壁端部とを有し、前記溝内には前記導電性固着材が充填されることにより解決するものである。
第2に、半導体素子が固着される主面に該半導体素子の側辺に沿う帯状であって該半導体素子のコーナー部下方において不連続となる溝が形成されたアイランドと、該アイランドと離間するリードと、が設けられたリードフレームを準備する工程と、前記溝の内側の前記アイランドの一主面に所定温度で溶融するペースト状の導電性固着材を配置する工程と、前記溝に重ねて前記半導体素子を配置する工程と、前記半導体素子と前記リードの端部の一主面にそれぞれ、所定温度で溶融するペースト状の他の導電性固着材を配置する工程と、前記他の導電性固着材を介して導電部材の一端を前記半導体素子上に、他端を前記リードの端部上に配置する工程と、前記導電性固着材と前記他の導電性固着材を同時に溶融し、前記半導体素子の前記コーナー部下方の前記アイランドの一主面に前記導電性固着材の一部を露出させ、且つ前記溝の一方の側壁端部が前記半導体素子の側辺の内側に配置され、前記一方の側壁端部と対向する前記溝の他方の側壁端部が前記半導体素子の側辺の外側に配置されるように前記半導体素子を前記アイランドの一主面に固着し、前記導電部材を前記半導体素子及び前記リードの端部に固着する工程と、封止樹脂層により前記アイランド、前記半導体素子、前記導電部材および前記リードの一部を被覆する工程と、を具備することにより解決するものである。
本発明によれば、以下の効果が得られる。
第1に、アイランドの主面に、半導体素子の側辺の形状に沿う帯状で、且つ半導体素子のコーナー部下方において不連続の溝を設け、アイランド主面の半田の広がりを溝の形成領域の内側に留まらせることにより、半導体素子の外側のアイランドの主面に溶融した導電性固着材(半田)が露出することを回避できる。従って、半導体素子の外周のアイランド主面において導電性固着材と封止樹脂とが接触する面積を従来より低減でき、封止樹脂とアイランドとの密着性を高めることができる。
また、溝で広がりが規制されることによって、半導体素子の側辺外周に導電性固着材が露出する場合であってもその量を略均一にでき、密着性の劣化のばらつきを抑えることができる。
また、溝の不連続部分(平坦領域)から若干量の導電性固着材をアイランド主面に染み出させることで、導電性固着材の濡れを視認することができる。半導体素子のコーナー部下方は、アイランドの中心部から最も遠い領域であり、アイランドの中心部またはその付近に供給されたペースト状の導電性固着材が溶融した場合にその到達が最も遅くなる。従って、半導体素子のコーナー部下方に溶融した導電性固着材が到達(露出)したことが視認できれば、半導体素子の裏面全面は導電性固着材と接触していると考えてよい。
導電性固着材の染み出し量は、導電性固着材(半田)と封止樹脂の密着性が悪いことから、視認さえできれば最小限であることが望ましい。本発明のアイランド主面への導電性固着材の染み出しは、主に半導体素子のコーナー部下方の微小な領域であるので、半導体素子の端部の全周から導電性固着材が染み出していた従来構造と比較して、露出した導電性固着材と封止樹脂の接触面積を大幅に低減でき、封止樹脂とアイランドとの密着性を向上させることができる。
つまり、本発明によれば、中心部から最も遠い領域にわずかに導電性固着材を染み出させることで、封止樹脂と導電性固着材が接触することによる密着性の劣化を最小限に抑えつつ、導電性固着材の濡れを確認できる。
更に、平坦領域を半導体素子のコーナー部下方に設けることで、導電性固着材の内部又は半導体素子と導電性固着材の間に発生する気泡を排出できる。すなわち、半導体素子の下方で気泡が発生した場合であっても、溶融した導電性固着材が半導体素子の中心付近から外側に向かって広がる際に、気泡は導電性固着材に押されるようにして半導体素子のコーナー部下方に到達し、半導体素子の外側に押し出される。これにより気泡の発生による密着性不良を低減できる。
第2に、平坦領域は、半導体素子の対角となるコーナー部下方に設けることにより、導電性固着材が半導体素子の端部まで均一に広がったことを視認できる。
第3に、平坦領域を、半導体素子の側辺部分より面積的に余裕のあるコーナー部下方に設けることにより、アイランド上の半導体素子の搭載サイズが大きくなり、半導体素子の周囲に露出するアイランド(アイランド周辺領域)の狭小化が進んだ場合であっても、導電性固着材の濡れの視認のために導電性固着材を露出させる(染み出させる)面積を確保できる。
第4に、半導体素子とリードを接続する金属接続板は、厚み方向に突出する突起部を有し、突起部をリードの端部に当接させて固着されるので、半導体素子及びリードに対して金属接続板の位置ずれを防止できる。
第5に、本発明の半導体装置の製造方法によれば、アイランドの主面に、半導体素子の側辺に沿い、且つ導体素子のコーナー部下方において不連続となる溝を設け、ペースト状の導電性固着材を溶融して半導体素子を固着することにより、半導体素子の側辺の外側に溶融した導電性固着材が大きく染み出すことを防止し、封止樹脂とアイランドの密着性を高める半導体装置の製造方法を提供できる。溝の不連続部分である半導体素子のコーナー部下方で導電性固着材の染み出しを視認できるので、半導体素子の下方全面に均等に導電性固着材が広がったことを確認でき、半導体素子とアイランドとの良好な固着も可能となる。
また、半導体素子は、固体の導電性固着材によりアイランド上に一次的に固定(仮止め)され、金属接続板も固体の導電性固着材によって半導体素子とリードに仮止めされた後、導電性固着材の同時リフローによってそれぞれ固着される。ペースト状の導電性固着材の溶融前において、半導体素子は金属接続板によっても押さえられ、リフロー時の半導体素子の位置ずれを防止できる。
特に、半導体素子とリードを接続する金属接続板は、厚み方向に突出する突起部を有し、突起部をリードの端部に当接させて固着されるので、半導体素子の位置ずれの防止に効果的であり、さらに金属接続板自身も半導体素子及びリードに対して位置がずれることを防止できる。
第6に、アイランドの主面に、半導体素子の側辺に沿って帯状の溝を形成することにより、溶融した導電性固着材は溝内に充填されて溝の外周のアイランドへは染み出さず、アイランド主面の導電性固着材の広がりは溝の内側の領域に規制される。従って、導電性固着材の溶融後においても半導体素子を(溝の形成領域に)セルフアラインで位置決めすることができる。
本発明の半導体装置を示す図であり、(A)は平面図であり、(B)は斜視図であり、(C)は平面図である。 本発明の半導体装置を示す図であり、(A)は断面図であり、(B)は拡大断面図であり、(C)は拡大断面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は斜視図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 従来技術を説明するための側面図である。 従来技術を説明するための平面図である。
本発明の実施形態を図1から図8を参照して詳細に説明する。
図1を参照して本実施形態の半導体装置10の構成を説明する。図1(A)は半導体装置10の全体の平面図であり、図1(B)はアイランド14を示す斜視図であり、図1(C)は図1(B)の一部を示す平面図である。
図1(A)を参照して、半導体装置10は、半導体素子18と、半導体素子18が実装されるアイランド14と、リード12A〜12Cと、半導体素子18とリード12A、12Bとをそれぞれ接続する金属接続板16A、16Bと、これらを一体的に封止する封止樹脂24を主要に有する。
半導体素子18としては、MOSFET(Metal−Oxide Semiconductor Field Effect Transistor)、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)、IC、ダイオード等を採用可能である。例えば、半導体素子18としてMOSFETが採用されると、半導体素子18の上面にゲート電極およびソース電極が設けられ、下面にドレイン電極が設けられる。また、半導体素子18としてバイポーラトランジスタが採用されると、半導体素子18の上面にベース電極およびエミッタ電極が設けられ、下面にコレクタ電極が設けられる。半導体素子18の上面に形成された2つの電極は、各々が金属接続板16A、16Bを経由してリード12A、12Bと接続される。以下では、半導体素子18が、MOSFETの場合を例に説明する。
半導体素子18の裏面は、導電性固着材28を介してアイランド14の主面(上面)に固着される。半導体素子18の4つのコーナー部下方には、導電性固着材28の一部が露出する。導電性固着材28が半導体素子18からアイランド14の主面に露出した領域(以下染み出し領域28E)は、半導体素子18のコーナー部近傍に存在する。
アイランド14は、厚みが0.5mm程度の銅等から成る導電箔をエッチング加工または打ち抜き加工することで形成される。アイランド14の平面的な大きさは、上面に実装される半導体素子18よりも若干大きい程度である。
タブ20は、アイランド14と連続して形成されて、封止樹脂24の下面および側面から外部に露出する部位である。ここでは、タブ20は2つの細長い連結部22を介してアイランド14と連続しており、タブ20は、半導体装置10を実装基板等に実装する際に、実装に用いられる半田等の導電性固着材が、アイランド14の下面に良好に溶着されたか否かを判断するために設けられている。また、封止樹脂24に被覆される連結部22の上面を部分的に窪ませて凹部13が設けられている。この様に凹部13を設けることにより、この部分と封止樹脂24との密着する面積が広がり、アイランド14と封止樹脂24との密着強度が向上される。更に、アイランド14の周辺端部を上方に突出させて額縁状の側壁30が形成されている。
リード12A〜12Cは、アイランド14と同様の方法により形成され、一端がアイランド14の近傍に位置し、他端が封止樹脂24から外部に露出している。ここでは、3本のリード12A、12B、12Cが設けられる。リード12A、12Bのアイランド14に接近する方の端部は幅広の接続部26A、26Bとされている。このように、リード12A、12Bの先端部を幅広の接続部26A、26Bとすることで、この接続部26A、26Bの上面に半田を介して金属接続板16A、16Bが安定して載置される。
また、中央に位置するリード12Cは、アイランド14から連続して外部に導出しているが、リード12Aやリード12Bよりも短く切断されている。このリード12Cは、他のリード12A、12Bと同様に接続手段として用いられても良いし用いられなくても良い。
リード12Aは半導体素子18の主面のソース電極(不図示)と接続され、リード12Bはゲート電極(不図示)と接続され、アイランド14はドレイン電極(不図示)と接続される。更に、封止樹脂24に被覆される部分のリード12A、12B、12Cの上面にも封止樹脂24との密着強度を向上させる凹部13が設けられている。
金属接続板16A、16Bは、厚みが例えば0.1mm程度の銅等から成る金属板をプレス加工して成形されたものであり、半導体素子18とリード12A、12Bとを電気的に接続する接続手段として機能している。金属接続板16A、16Bは、クリップと称される場合もある。金属接続板16A、16Bの、リード12A、12B側の一端には、金属接続板16A、16Bの厚み方向に突出する突起部17A、17Bが設けられるが、これについては後述する。
板状の金属接続板16A、16Bは、直径が0.5mm程度の金属細線と比較すると、電流が流れる方向に対する断面が大きい。従って、金属接続板16A、16Bを採用することにより、接続手段の電気抵抗を低減して、電流容量を増大させることができる。更には、金属接続板16A、16Bは、半導体素子18およびリード12Aと面的に接合しているので、熱の伝導が容易になり、半導体素子18から発生した熱を金属接続板16A、16Bおよびリード12A、12Bを経由して、外部に良好に伝導させて放出させることができる。特に、数アンペア(例えば1アンペア以上)の電流のスイッチングを行うパワートランジスタが半導体素子18として採用された場合、電流容量の確保および放熱性の向上のために、接続手段として金属接続板を用いることは好適である。尚、半導体素子18とリードとを接続する接続手段としては、金属接続板16A、16Bに替えて金属細線が採用されても良い。
封止樹脂24は、半導体素子18、リード12A、12B、アイランド14、金属接続板16A、16Bを一括して被覆して全体を機械的に支持する機能を有する。封止樹脂24の材料としては、熱硬化性樹脂または熱可塑性樹脂から成り、放熱性を向上させるために粒子状または繊維状のフィラーが混入されても良い。
アイランド14の主面(上面)には、半導体素子18の側辺18Sに沿って溝15が設けられる。溝15は、半導体素子18の側辺18Sに沿って帯状に設けられる。溝15は、一例として溝15の最深部15dが側辺18Sと重なり、側壁端部(延在方向に沿う端面)15Sは、側辺18Sから露出しているとする(以下の説明においても同様)。溝15の幅は0.1mm程度、長さは側辺18Sよりそれぞれ1.0mm程度短い。溝15は、半導体素子18のコーナー部下方においては不連続となる。以下、半導体素子18のコーナー部下方で溝15が不連続となる、アイランド14主面の一部の領域を、本実施形態では平坦領域14Cと称する。
溝15は、例えば、半導体素子18の2組の対角に位置するコーナー部下方において不連続となるように、1つのアイランド14上に4本設けられる。つまり、半導体素子18の各コーナー部に対応して4か所の平坦領域14Cが形成される。
図1(B)(C)を参照して、溝15および平坦領域14Cについて、他の構成とともに更に説明する。図1(B)は、図1(A)に示すアイランド14と、アイランド14主面の導電性固着材28を示す斜視図であり、半導体素子(不図示)がアイランド14に固着される四辺形の固着領域ARを一点鎖線で示している。図1(C)は、図1(B)の丸印部分の拡大図平面図である。
まず、図1(B)を参照して、アイランド14周囲に設けられた側壁30は、アイランド14の厚みが、0.5mmの場合、側壁30が突出する高さは例えば0.05mm〜0.2mm程度である。側壁30は連結部22の両端にも連続して形成され、連結部22とタブ20とが連続する箇所まで連続して形成される。側壁30は、半導体素子18のアイランド14への実装に用いられる導電性固着材28の外部への流出を防止する機能を備えている。また、側壁30を設けてアイランド14の形状を平坦面ではなく、凹凸形状とすることで、アイランド14と封止樹脂24(図1(A)参照)とが密着する強度が向上される。
また、連結部22やリード12A、12B、12Cに設けられた凹部13は例えばプレス加工などにより浅いV字状に形成され、これによっても封止樹脂24との密着性を高めることができる。リード12A、12Bのアイランド14に接近する方の端部は幅広に形成され、接続部26A、26Bとなっている。
アイランド14上面と、半導体素子18(図1(A)参照)を固着する導電性固着材28は、供給時(常温)にペースト状(固体)であり、リフロー工程で溶融して液状となる導電性ペーストであり、例えば半田ペーストが採用される。ここで、半田ペーストは粉状の半田を絶縁性接着材に混入させたものであり、半田は高温半田または低温半田が採用される。ここで使用される半田は、溶融温度が300℃乃至380℃程度の高温半田で、鉛の含有率が90%程度である。また、導電性ペーストとして例えば銀(Ag)ペーストも採用できる。Agペーストは粉状のAgを絶縁性接着材に混入させたものである。
導電性固着材28は、半導体素子の固着時には図1(B)に示す形状に広がっている。具体的には、導電性固着材28は、供給量が適宜選択され、半導体素子(ここでは固着領域AR)の側辺に沿って設けられた溝15の内側のアイランド14主面に広がり、溝15内に充填されるが、溝15の外周はアイランド14の主面が露出している。一方、溝15が形成されない平坦領域14Cにおいては、導電性固着材28は固着領域ARの外側まで広がり、染み出し領域28Eが形成されている。
図1(C)を参照して、溝15は、半導体素子のコーナー部下方において不連続であり、すなわち固着領域ARのコーナー部に、溝15の端部(延在方向の始端または終端)が近接して配置される。
本実施形態の平坦領域14Cは、詳細には、溝15の延在方向の延長線上で、他のアイランド14主面(固着領域AR)と同一平面上にある略L字状の領域(破線)をいう。
溝15は、最深部15dが固着領域ARと一致するように設けられる。すなわち、溝15の一部は固着領域ARと重畳する。導電性固着材15は溝15内に充填され、溝より外側のアイランド14(アイランド周辺領域14P)への染み出しが抑制される。一方、平坦領域14Cには導電性固着材28が広がり、平坦領域14Cを超えてその外側のアイランド14(アイランド周辺部14P)まで達する。つまり、固着領域ARのコーナー部において導電性固着材28が露出する。図1(C)において濃いハッチングで示す、半導体素子のコーナー部下方のアイランド14主面(固着領域ARのコーナー部)に、コーナー部を覆うように露出する導電性固着材28が、本実施形態の染み出し領域28Eである。
既述の如く、導電性固着材(半田)28は、封止樹脂との密着性が悪いので、半導体素子から露出しない方が好ましい。一方で、製造工程中(リフロー時)に、溶融した導電性固着材28が半導体素子18から全く露出しないと、固着領域ARの全面に導電性固着材28が広がっているか否か判別ができない。
本実施形態では、主に半導体素子18のコーナー部下方のアイランド14主面に、導電性固着材28を染み出させる。すなわち、平坦領域14Cから半導体素子18のコーナー部下方およびその周囲のアイランド14に導電性固着材28を露出させた染み出し領域28Eを形成する。そして、染み出し領域28Eを目視することにより、固着領域AR全体に導電性固着材28が広がったことを確認する。
平坦領域14Cはアイランド14全体に対して微小な領域であり、供給(塗付)される導電性固着材28の量は、溶融時にその広がりが溝15の内側に規制され、且つ溝15が形成されない平坦領域14から染み出す量が微量となるように適宜選択されている。導電性固着材28の広がり(濡れ)の確認は、目視が可能であれば、微量でよく、染み出し領域28Eは微小なものとなっている。このように、本実施形態では、半導体素子18の周囲に露出する導電性固着材28の面積を従来と比較して大幅に低減できる。尚、万一、染み出し領域28Eが大きく広がり、アイランド14の端部に達した場合であっても、側壁30によって、アイランド14の外部への染み出しは防止できる。
また、平坦領域14Cは半導体素子18の中心から最も遠い、4つのコーナー部下方に設けるので、ここから導電性固着材28が露出したことが目視できれば、固着領域ARの全面にわたって均等に、導電性固着材28が広がったと考えられる。
更に、半導体素子18の下方で気泡が発生した場合であっても、導電性固着材28が半導体素子18の中心付近から外側に向かって広がる際に、気泡は導電性固着材28に押されるようにして半導体素子18のコーナー部下方に到達し、半導体素子18の外側に押し出される。これにより気泡の発生による密着性不良も低減できる。
つまり、平坦領域14Cは、半導体素子18下方や、導電性固着材28の内部で発生した気泡を排出でき、導電性固着材28の露出は目視が可能な最低限に抑えられる程度の大きさとする。
図2は、半導体装置10の断面図であり、図2(A)が図1(A)のa−a線の断面図であり、図2(B)(C)が溝15部分の拡大断面図である。
図2(A)を参照して、半導体素子18下面のドレイン電極(不図示)は、導電性固着材28を介してアイランド14の上面に固着されている。また、タブ20の下面とアイランド14の下面は同一平面上に位置している。
半導体素子18が実装されたアイランド14の他の主面(下面)は、封止樹脂24の下面から外部に露出する。つまり、封止樹脂24の下面には、アイランド14の下面とタブ20の下面が連結部22を経由して連続した状態で露出している。従って、半導体装置10を実装基板等に実装する際、アイランド14の下面に例えば半田から成る固着材(不図示)が充分に塗布されると、その半田は連結部22を経由してタブ20の下面及び側面にも付着する。このタブ20に付着した固着材を目視確認することで、アイランド14の下面の接合状況の良否をある程度判断することができる。即ち、タブ20の側方まで固着材が付着していたら、アイランド14の下面にも充分に固着材が行き渡っていると判断できる。一方、タブ20に固着材が付着していなければ、アイランド14の下方にも固着材が充分に行き渡っておらず、接続不良が発生していると予測される。
リード12Aの接続部26Aは、例えば、側壁30と同等かそれより高い位置にあり、封止樹脂24から外部に導出する部分のリード12Aの他端は、接続部26Aより低い位置になるように折り曲げ加工される。リード12Aの下面の一部分はアイランド14の下面および封止樹脂24の下面と同一平面上に位置している。係る構成は、リード12Bも同様である。
また、リード12A、12B、12Cおよびアイランド14の連結部22に設けた凹部13は封止樹脂24との密着性を向上させる機能を有する。
金属接続板16Aは、一端が半導体素子18主面の電極(不図示)と導電性固着材28を介して接続し、他端がリード12Aの接続部26Aと導電性固着材28を介して接続する。金属接続板16Aは厚み方向に突出する突起部17Aが設けられ、突起部17Aがリード16Aのアイランド14側の端部と当接する。係る構成はリード12Bに接続する金属接続板16Bも同様であり(図1(A)参照)、金属接続板16Bには、突起部17Bが設けられ、突起部17Bがリード16Bのアイランド14側の端部と当接する。
突起部17A(以下突起部17Bも同様)は、金属接続板16Aに対してプレス加工(コイニング)を施すことにより形成され、金属接続板16Aの下面から突起部17Aの下端が突出する長さは、100μm以上200μm以下(代表的には150μm)である。金属接続板16Aに複数個の突起部17Aを設けることも可能であるが、多数の突起部17Aを設けるとその部分の金属接続板16Aの断面積が小さくなり電気抵抗が増大してしまう恐れがある。従って、設けられる突起部17Aの個数としては、1つが好適である。
金属接続板16Aに突起部17Aを設けることにより、導電性固着材28のリフローの前後にわたって、半導体素子18および金属接続板16Aの位置ずれを防止できる。つまり、詳細は、半導体装置10の製造方法として後述するが、突起部17Aがリード12Aに接触することで、金属接続板16Aの位置が固定され、所定の位置に配置される。所定の位置に配置された金属接続板16Aで押さえられることによって、半導体素子18の位置ずれも防止できる。
溝15は、アイランド14の上面のプレス加工、またはエッチング加工などにより例えば断面図においてV字状に形成される。溝15の最深部15dの深さは、アイランド14の厚みより浅いが、例えば、アイランド14の厚みが0.5mmの場合、0.1mm〜0.05mm程度である。尚、溝15の形成領域のアイランド14の下面は、平坦である。
溝15は、溝15の延在方向に沿って延びる内側の側壁15I(内周側)が半導体素子18の側辺18Sから露出しないよう、溝15の一部が側辺18Sと重なるように設ける。より詳細には、溝15は最深部15dが半導体素子18の側辺18Sと重なるかそれより外側となるように設けられ、すなわち溝15の外周側の側壁端部(延在方向に沿う端面)15Sは、半導体素子18の側辺18Sより外側に位置する。
半導体素子18の固着領域ARのアイランド14と、その外周のアイランド14(アイランド周辺部14P)とは溝15によって離間され、半導体素子18の固着領域ARで溶融した液状の導電性固着材28がアイランド14上を広がった場合、その一部は溝15に充填されるが、溝15より外側のアイランド周辺部14Pには広がらない。
つまり、導電性固着材28の供給量は、溶融した際に、微小な染み出し領域28E(図1参照)が形成可能で、溝15に充填されるがそれより広がらない程度が選択される。これにより、溶導電性固着材(半田)28自身に作用する表面張力によって、その広がりを、溝15の形成領域の内側に規制することができる。
このようにして、半導体素子18の側辺18Sより外側のアイランド14(アイランド周辺部14P)に、溶融した導電性固着材28が広がる(染み出す)量を低減できる。また、溝15で広がりが規制されることによって、半導体素子18の側辺18S外周に導電性固着材28が露出する場合であってもその量を略均一にでき、密着性の劣化のばらつきを抑えることができる。
従って、従来と比較して、アイランド14上に半導体素子18から露出した導電性固着材28(染み出し領域28E)と、封止樹脂24とが接触する面積を低減でき、これらによって密着不良となる領域を低減できるので、結果として封止樹脂24とアイランド14の密着性を向上させることができる。
溝15の形成領域は、半導体素子18の固着領域ARの外周とほぼ一致するので、それより内側に液状の導電性固着材28が均一に広がれば、半導体素子18の固着は十分である。換言すれば、半導体素子18は、固着領域ARと略重畳する大きさで広がる導電性固着材28によって、セルフアラインで所定の領域(固着領域AR)に位置決めされ、例えばリフロー時に位置が大きくずれることを防止できる。
このように本実施形態では、従来と比較して、半導体素子から露出する(染み出す)導電性固着材28の量を低減して封止樹脂24とアイランド14の密着性を向上させつつ、導電性固着材28の広がり(濡れ)の目視も可能とすることで半導体素子18とアイランド14の十分な固着性も維持することができる。
図2(A)では溝15の側壁端部15Sの外側が平坦な場合を示したが、図2(B)(C)の如く、溝15はその側壁端部15Sの外側に段差部38が設けられてもよい。段差部38は、その高さが溝15の内側のアイランド14主面より高く設けられる。これにより、導電性固着材28の溝15の外側への広がり(染み出し)をより確実に低減することができる。また、段差部38がストッパーになるので、これによっても、半導体素子18の位置がずれることを防止できる。
図2(B)を参照して、段差部38は、例えば溝15をプレス加工により形成する場合には、段差部38が形成されるような金型を用いて、溝15と同時に形成することができる。一例としては、溝15の側壁端部15Sの外側を盛り上がらせるように空間を設けた金型が採用できる。また、溝15の形状は図2(B)に示す断面において左右の側壁の傾斜角が非対称でもよく、このようにすることで外側に盛り上がる段差部38の形状を変化させる(具体的には高さを低くする)ことができる。
また、図2(C)を参照して、マスクや条件を適宜選択したエッチング工程によって溝15と同時に段差部38を形成してもよいし、溝15と別工程で、切削などにより段差部38を形成してもよい。
本実施形態は、以上説明したように、リフロー工程で液状となった導電性固着材28の広がりが溝15の内側に規制され、半導体素子18の側辺からの染み出しを低減し、封止樹脂と、半導体素子18の側辺付近のアイランド14との密着性を向上できるものである。更に、半導体素子18のコーナー部下方の、溝15が不連続な領域においては若干量の導電性固着材28を半導体素子18のコーナー部から染み出させることで、半導体素子18の周囲の導電性固着材28の染み出し量を全体として低減しつつ、導電性固着材28の濡れを視認可能とするものである。従って、これらの作用を備えれば、溝15のパターンは上記の例に限らない。
図3を参照して溝15の平面視のパターンについて説明する。図3は、アイランド14、溝15および半導体素子の固着領域ARの関係を概略的に示す平面図である。
図3(A)は、溝15を、固着領域ARの4つの側辺に沿って一連に設けた場合を示す。溝15は、1つの半導体素子のコーナー部下方、すなわち固着領域ARの1つのコーナー部において不連続としたものであり、この場合平坦領域14Cは、リード12B側で且つタブ20側のコーナー部に、1つ設けられる。
図3(B)は、平面視において異なる形状の溝15を2本形成した場合であり、1つは例えばタブ20の延在方向に平行な直線状の溝15であり、他の1つは、タブ20の一端からリード12Aに向かい、リード12Bからタブ20の他端に向かうコの字状(U字状)の溝15である。この場合平坦領域14Cは、タブ20の両端のコーナー部に、2つ設けられる。
図3(C)は、平面視において同じ形状(L字状)の溝15を2本形成した場合であり、図3(A)の平坦領域14Cを設けた固着領域ARのコーナー部の対角となるコーナー部に、平坦領域14Cを設けた場合である。
液状の導電性固着材28が、固着領域ARに均一に広がったことを確認するには、少なくとも対称中心に対して点対称となるように、すなわち図3(C)の如く1つの対角線上のコーナー部に、平坦領域14Cを設けるように、溝15を形成することが好ましく、4つのコーナー部(図1(A)参照)に設けることが更に好ましい。
また、溝15の位置は、例えば図3(A)の如く、半導体素子(固着領域AR)の側辺に沿っていれば、側辺から離れていてもよい。しかし、液状の導電性固着材の広がりは、溝15で規制されるため、溝15が側辺から内側に離れすぎると半導体素子の周辺部がアイランド14と固着不可となる。また、平坦領域14Cから導電性固着材が広がってもなお、半導体素子からは露出しない(染み出し領域28Eが形成されない)ことにもなり、目視不可となる。従って、溝15は、図3(B)(C)の如く、溝15の延在方向に延びる内周の側壁15Iが半導体素子側辺から露出しないよう、溝15の一部が固着領域ARの側辺と重なるように設ける。あるいは溝15がV溝であればV溝の最深部15d中心線が半導体素子側辺と一致する程度の位置に設けること、即ち側壁端部15S(外周側)が半導体素子側辺18Sの外側に露出して目視可能状態となり、最深部15d中心線より内側が半導体素子の下方に隠れる位置に設ける。
また、溝15の断面形状は、V字状に限らず、所定幅の底面を有する凹字状や、底部が湾曲したU字状であってもよい。
更に、溝15が固着領域ARの側辺に沿って連続ではなく、側辺の途中で不連続となるように、コーナー部に加えて側辺の部分にも平坦領域14を設けてもよい。しかし、平坦領域14Cを多く形成するとアイランド14上の染み出し領域の総面積も増えるため、平坦領域14Cはコーナー部のみに設けることが望ましい。
次に、図4から図8を参照して、上記した構成の半導体装置の製造方法を説明する。
先ず、図4を参照して、所定形状のリードフレーム46を用意する。図4(A)はリードフレーム46全体を示す平面図であり、図4(B)はリードフレーム46に含まれるユニット50を示す斜視図である。
図4(A)を参照して、リードフレーム46の外形は短冊形状であり、枠状の外枠48の内部に複数個のユニット50が形成されている。ここでユニットとは、1つの半導体装置を構成する部位の集まりである。図では、額縁状の外枠48と連結された9個のユニット50が示されているが、外枠48の内部にマトリックス状に多数個のユニット50が設けられても良い。
図4(B)を参照して、1つのユニット50は、1つのアイランド14と、アイランド14に一端が接近する複数のリード12A、12Bとから成る。アイランド14は、上面に半導体素子が載置可能な大きさ(例えば5.5mm×5.5mm程度)であり、細長い形状の連結部22を経由して、タブ20が連続している。また、タブ20が連続する辺に対向するアイランド14の辺からはリード12Cが一体的に延在して、図4(A)に示す外枠48と連続している。即ち、リード12Cは、アイランド14を外枠48に固定する為の吊りリードとして機能している。リード12Aは、一端がアイランド14に接近して他端は外枠48に連結されている。そして、アイランド14に接近するリード12Aの端部を部分的に幅広とすることで接続部26Aが形成されている。この構成はリード12Bも同様であり、アイランド14側の端部には幅広の接続部26Bが形成され、一方の端部は外枠48と連続している。
更に、アイランド14に対してプレス加工を施し、アイランド14の周辺部を部分的に額縁状に突出させることにより側壁30が形成されている。この側壁30は、ペースト状の導電性固着材(例えば半田ペースト)を溶融して半導体素子をアイランド14の上面に固着する工程にて、液状の導電性固着材(半田)がアイランド14から外側に漏出することを防止する機能を備えている。
また、リード12A〜12C、連結部22には、凹部13が形成されている。凹部14によって、後の工程で封止樹脂との密着性を高めることができる。
更に、アイランド14の主面(上面)には、溝15が形成されている。溝15は、例えば、プレス加工(コイニング加工)を施すことにより形成される。
詳細には、プレス用の金型を用いて上方からアイランド14をプレス加工する。溝15は、延在方向に垂直な断面において、例えばV字状に形成される。
溝15は、アイランド14の主面に、側辺に沿ってこれと略平行な帯状に設けられる。溝15の側壁端部15Sは固着領域ARのより外側に位置する。すなわち、後の工程で半導体素子をアイランド14に実装した場合、半導体素子の側辺から、溝15の側壁端部15Sが露出するが、溝15の一部(内周の側壁15I)は半導体素子に隠れる位置に形成される。そして、溝15は、半導体素子の各コーナー部下方に相当する領域において不連続となるように形成され、すなわち、固着領域ARの4つのコーナー部に平坦領域14Cが形成される。
溝15により、後の工程にてアイランド14の上面の液状の導電性固着材の広がり(濡れ)が、溝15より内側の領域に規制され、溝15、すなわち半導体素子の固着領域ARの側辺より外側に導電性固着材が大きく広がることを防止できる。
また、プレス加工によって、図2(B)に示す段差部38が溝15の外周に形成されてもよい。更に、溝15は、エッチングにより図2(C)の如く形成されてもよい。
以下、図5から図8については1つのユニット50を示して説明する。図5(A)、図6(A)、図7(A)、図8(A)は平面図、図5(B)、図6(B)、図7(B)、図8(B)がそれぞれ図5(A)、図6(A)、図7(A)、図8(A)のb−b線断面図である。
図5(A)(B)を参照して、溝15の内側のアイランド14の上面に、ペースト状(固体)の導電性固着材28’を供給(塗付)する。導電性固着材28’は、アイランド14主面の半導体素子の固着領域ARに例えば5点または、中央に1点供給する。供給量は、溶融して液状となった場合に溝15内に充填され且つ溝15より外側に広がらず、平坦領域14Cから固着領域ARのコーナー部の周囲に微量に染み出す程度とする。
図6(A)(B)を参照して、半導体素子18を固着領域AR上に実装する。半導体素子18としては、上記したように、MOSFET、バイポーラトランジスタ、IGBT、IC、ダイオード等が採用されるが、ここでは、MOSFETを例に説明する。半導体素子18の上面にソース電極およびゲート電極(いずれも不図示)が設けられ、下面はドレイン電極(不図示)が形成されている。溝15の側壁端部15Sは半導体素子18の側辺18Sより外側に配置され、溝15の最深部15dは半導体素子18の側辺18Sと重なり、溝15の一部(内周の側壁15I)は半導体素子18下方に隠れる。粘性を有するペースト状の導電性固着材28’によって、半導体素子18は、一時的に位置が固定(仮止め)される。
更に図7(A)(B)の如く、半導体素子18の電極とリード12A、12Bとを、金属接続板16A、16Bを介して接続する。先ず、半導体素子18の電極(不図示)上と、リード12A、12Bの接続部26A、26B上にそれぞれ、ペースト状の導電性固着材28’を供給(塗布)する。この導電性固着材28’は、半導体素子18をアイランド14に固着した導電性固着材28’と同じ融点のものを採用する。そして、その上に、金属接続板16A、16Bを配置する。
このとき、図7(B)の如く、金属接続板16Aの突出部17Aを、リード12Aのアイランド14側の端部に当接させて、金属接続板16Aの一端(左側の端部)を、半導体素子18のソース電極(不図示)上に塗布された導電性固着材28’上に載置し、他端(右側の端部)を、リード12Aの接続部26Aに塗布された導電性固着材28’上に載置する。金属接続板16Bについても同様に、突起部17Bをリード12Bの端部に当接させて、半導体素子18とリード12Bの接続部26B上に導電性固着材28’を介して載置される。
半導体素子18とリード12A、12Bとの接続手段に金属接続板16A、16Bを用いた場合は、例えばボンディング装置のクランパのように、アイランド14やリード12A、12Bを押さえる手段は不要である。従って、金属接続板16A、16Bを載置する以前に、半導体素子18をアイランド14上に確実に固着しておく必要はない。半導体素子18、および金属接続板16A、16Bは、ペースト状の導電性固着材28’の粘性によって、その位置が仮止めされており、他に押さえの手段は要しない。
更に、金属接続板16A、16Bは、突起部17A、17Bがそれぞれリード12A、12Bの端部に当接しているため、仮止めの状態における金属接続板16A、16Bの位置ずれ防止に有利である。さらに、その金属接続板16A、16Bによって押さえられる状態となっているため、半導体素子18のリフロー前における位置ずれをより防止することができる。
図8(A)(B)を参照して、リフロー炉を用いて加熱することにより、各導電性固着材28’を同時に溶融させる。リフロー温度は、380℃程度度である。これにより、液状となった導電性固着材28が半導体素子18により押し出され、アイランド14上に広がる。
アイランド14主面に広がる導電性固着材28は、溝15に達してこれに充填され、導電性固着材28自身に加わる表面張力により溝15より外側のアイランド14の周辺部には広がらず、溝15で留まる。一方、平坦領域14Cにおいては微量の導電性固着材28がここからさらに外側に広がる。これにより、平面視(図8(A))において導電性固着材28は、半導体素子18のコーナー部下方から、コーナー部の外側を囲むように染み出し、側壁30に達しない状態で留まる。これにより染み出し領域28Eが形成される。
このように、半導体素子18の側辺18Sにおける導電性固着材28の染み出しを従来より低減できるので、後の工程でこれらを被覆する封止樹脂と、半導体素子18の側辺付近のアイランド14との密着性を向上させることができる。
また、導電性固着材28は、溝15によってその広がりが半導体素子18の固着領域ARと略重畳する大きさおよび形状に規制される。つまり、半導体素子18はセルフアラインで固着領域ARに位置あわせすることができ、リフロー時においても、半導体素子18の位置ずれを防止できる。
更に、半導体素子18の4つのコーナー部下方から染み出した導電性固着材28(染み出し領域28E)を視認することにより、半導体素子18の下面に均等に導電性固着材28が広がったことが確認できる。
同時に、半導体素子18のソース電極上およびリード12A、12Bの接続部26A、26B上の導電性固着材28も溶融し、これにより金属接続板16A、16Bと、半導体素子18およびリード12A、12Bとがそれぞれ接続される。
このリフロー工程に於いては、溶融して液化した導電性固着材28による表面張力が金属接続板16Aに作用する。本実施形態では、金属接続板16Aを部分的に下方に突出させて突起部17Aを設けることにより、金属接続板16Aの移動を抑制している。具体的には、導電性固着材28が溶融することで、金属接続板16Aを図8(B)において右側に移動させようとする力が作用する。このとき、金属接続板16Aに設けた突起部17Aが、リード12A(接続部26A)の側面に接触しており、金属接続板16Aの右方向への移動が防止され、金属接続板16Aが所定の位置に固定される。この事項は、金属接続板16Bに関しても同様である。
半導体素子18は、上記の如く下面の導電性固着材28の広がる領域が当該半導体素子18の固着領域ARに規制されるとともに、移動が防止され位置が固定された金属接続板16A、16Bに押さえられる。これにより、リフロー時の半導体素子18の位置ずれをより防ぐことができる。この事項は、金属接続板16Bに関しても同様である。
この状態で、導電性固着材28が冷却されて固化し、半導体素子18がアイランド14に固着される。同時に金属接続板16Aが半導体素子18およびリード12Aに固着され、金属接続板16Bが半導体素子18およびリード12Bに固着される。上述のごとく、金属接続板16A、16Bを載置する以前に、半導体素子18をアイランド14上に確実に固着しておく必要はないため、半導体素子18のアイランド14への固着と、金属接続板16A、16Bと半導体素子18およびリード12A、12Bへの固着が同時に可能となり、製造工程の簡素化に寄与できる。
その後、半導体素子18等が被覆されるように樹脂封止を行う。ここでは一例としてモールド金型を用いて樹脂封止を行う方法について説明する。本工程は既知の方法であり、図示は省略する。モールド金型は、上金型と下金型とから成り、両者を当接させることで、封止樹脂が注入されるキャビティが形成される。樹脂封止の方法としては、熱硬化性樹脂を用いるトランスファーモールドが採用される。
具体的な封止方法は、先ず、半導体素子が上面に実装されたアイランドとリードの端部を、キャビティに収納させる。アイランドの下面を外部に露出させるために、下金型の内壁にアイランドの下面が当接している。また、タブ2上面および側面は、封止樹脂により被覆されないので、金型のキャビティの外部に位置する。
次に、モールド金型に設けたゲート(不図示)からキャビティの内部に封止樹脂を注入して、アイランド、半導体素子、金属接続板およびリードを樹脂封止する。キャビティの内部への樹脂の注入が終了した後は、モールド金型から樹脂封止体を取り出す。また、封止樹脂として採用された樹脂が熱硬化性樹脂である場合は、加熱硬化の工程が必要となる。リードフレームに設けられた各ユニットは、一括して同時に樹脂封止される。
本実施形態では、半導体素子18とアイランド14を固着する導電性接着剤28の広がりが溝15により規制され、半導体素子18の側辺からの染み出しを低減できる。従って、封止樹脂と、半導体素子18の側辺付近のアイランド14との密着性を向上させることができる。
本工程が終了した後は、打ち抜き加工を行うことでリードフレームから各ユニットを分離し、分離された半導体装置を、例えば実装基板上に実装する。また、外部に露出するリード等の酸化を防止するために、リードの表面を半田メッキ等のメッキ膜により被覆する。
以上の工程により、図1に構造を示す半導体装置10が製造される。
10 半導体装置
12A、12B、12C リード
14 アイランド
14C 平坦領域
15 溝
16A、16B 金属接続板
17A、17B 突起部
18 半導体素子
20 タブ
22 連結部
24 封止樹脂
26A、26B 接続部
28 導電性固着材
28E 染み出し領域
30 側壁
46 リードフレーム
48 外枠
50 ユニット
AR 固着領域

Claims (15)

  1. アイランドと、
    前記アイランドの主面に導電性固着材により固着された半導体素子と、
    前記アイランドの主面に前記半導体素子の側辺に沿う帯状に設けられ、前記半導体素子の1つのコーナー部下方において不連続である溝と、
    前記半導体素子と接続されるリードとを備え
    前記溝は前記半導体素子の側辺よりも内側に配置される一方の側壁端部と、前記一方の側壁端部と対向し前記半導体素子の側辺よりも外側に配置される他方の側壁端部とを有し、前記溝内には前記導電性固着材が充填されることを特徴とする半導体装置。
  2. 前記溝は、前記コーナー部の対角のコーナー部下方において不連続であることを特徴とする請求項1に記載の半導体装置。
  3. 前記溝は、前記半導体素子の他の対角に位置するコーナー部下方において不連続であることを特徴とする請求項2に記載の半導体装置。
  4. 前記半導体素子の1つまたは複数の前記コーナー部下方において前記アイランドの主面に前記導電性固着材が露出することを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。
  5. 前記溝の最深部は、前記半導体素子の側辺と重なるように配置されることを特徴とする請求項1から請求項4のいずれかに記載の半導体装置。
  6. 前記アイランドには前記溝の他方の側壁端部の外側に前記アイランド面よりも高い段差部が配置されることを特徴とする請求項1から請求項5のいずれかに記載の半導体装置。
  7. 前記半導体素子および前記リードは金属接続板により接続されることを特徴とする請求項1から請求項6のいずれかに記載の半導体装置。
  8. 前記金属接続板は厚み方向に突出する突起部が設けられ、該突起部が前記リードの前記アイランド側の端部と当接することを特徴とする請求項7に記載の半導体装置。
  9. 前記半導体素子、前記アイランド、および前記リードの一部を被覆する封止樹脂層を有することを特徴とする請求項1から請求項8のいずれかに記載の半導体装置。
  10. 半導体素子が固着される主面に該半導体素子の側辺に沿う帯状であって該半導体素子のコーナー部下方において不連続となる溝が形成されたアイランドと、該アイランドと離間するリードと、が設けられたリードフレームを準備する工程と、
    前記溝の内側の前記アイランドの一主面に所定温度で溶融するペースト状の導電性固着材を配置する工程と、
    前記溝に重ねて前記半導体素子を配置する工程と、
    前記半導体素子と前記リードの端部の一主面にそれぞれ、所定温度で溶融するペースト状の他の導電性固着材を配置する工程と、
    前記他の導電性固着材を介して導電部材の一端を前記半導体素子上に、他端を前記リードの端部上に配置する工程と、
    前記導電性固着材と前記他の導電性固着材を同時に溶融し、前記半導体素子の前記コーナー部下方の前記アイランドの一主面に前記導電性固着材の一部を露出させ、且つ前記溝の一方の側壁端部が前記半導体素子の側辺の内側に配置され、前記一方の側壁端部と対向する前記溝の他方の側壁端部が前記半導体素子の側辺の外側に配置されるように前記半導体素子を前記アイランドの一主面に固着し、前記導電部材を前記半導体素子及び前記リードの端部に固着する工程と、
    封止樹脂層により前記アイランド、前記半導体素子、前記導電部材および前記リードの一部を被覆する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  11. 前記導電部材は金属接続板であることを特徴とする請求項10に記載の半導体装置の製造方法。
  12. 前記金属接続板は、厚み方向に突出する突起部が設けられ、該突起部を前記リードの端部と当接させて配置されることを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記半導体素子は、前記金属接続板によって前記導電性固着材の溶融前の位置が固定されることを特徴とする請求項12に記載の半導体装置の製造方法。
  14. 前記アイランドの前記溝の他方の側壁端部の外側に前記アイランド面よりも高い段差部を形成し、前記導電性固着材は前記溝内に充填されることを特徴とする請求項10から請求項13のいずれかに記載の半導体装置の製造方法。
  15. 前記導電性固着材が溶融して前記溝の形成領域より内側に留まることにより、前記半導体素子は前記側辺が前記溝に沿うように位置決めされ、固着されることを特徴とする請求項10から請求項14のいずれかに記載の半導体装置の製造方法。
JP2010172642A 2010-07-30 2010-07-30 半導体装置およびその製造方法 Active JP5745238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010172642A JP5745238B2 (ja) 2010-07-30 2010-07-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010172642A JP5745238B2 (ja) 2010-07-30 2010-07-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012033756A JP2012033756A (ja) 2012-02-16
JP5745238B2 true JP5745238B2 (ja) 2015-07-08

Family

ID=45846800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010172642A Active JP5745238B2 (ja) 2010-07-30 2010-07-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5745238B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548261B2 (en) * 2013-03-05 2017-01-17 Nichia Corporation Lead frame and semiconductor device
JP6499387B2 (ja) * 2013-03-05 2019-04-10 日亜化学工業株式会社 リードフレーム及び発光装置
JP6636978B2 (ja) * 2017-03-24 2020-01-29 株式会社東芝 半導体装置及びその製造方法
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
JP7201296B2 (ja) * 2018-02-06 2023-01-10 ローム株式会社 半導体装置およびその製造方法
CN111886695A (zh) * 2018-10-05 2020-11-03 富士电机株式会社 半导体装置、半导体模块及车辆
JP7271381B2 (ja) 2019-09-20 2023-05-11 株式会社東芝 半導体装置
JP2021150334A (ja) * 2020-03-16 2021-09-27 株式会社東芝 半導体装置及びその製造方法
DE112022000967T5 (de) * 2021-03-15 2023-11-16 Rohm Co., Ltd. Halbleitereinrichtung und verfahren zum herstellen von halbleitereinrichtungen
WO2023171505A1 (ja) * 2022-03-11 2023-09-14 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN217280758U (zh) * 2022-04-08 2022-08-23 力特半导体(无锡)有限公司 分立功率半导体封装

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604246A (ja) * 1983-06-23 1985-01-10 Toshiba Corp リ−ドフレ−ム
JPH10163407A (ja) * 1996-11-26 1998-06-19 New Japan Radio Co Ltd 半導体装置用リードフレーム及び半導体装置
JP4738983B2 (ja) * 2005-11-08 2011-08-03 ローム株式会社 半導体装置
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2012033756A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5745238B2 (ja) 半導体装置およびその製造方法
US10504822B2 (en) Semiconductor device
JP5271886B2 (ja) 半導体装置およびその製造方法
US20150294952A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7156025B2 (ja) 半導体装置
US9029995B2 (en) Semiconductor device and method of manufacturing the same
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
JP2011204886A (ja) 半導体装置及びその製造方法
KR20080071903A (ko) 반도체 장치와 패키징 구조체
KR100304754B1 (ko) 밀봉수지부내에방열판을내장한반도체패키지및그제조방법
JP2010034350A (ja) 半導体装置
JP2017224736A (ja) 半導体装置、製造方法、及び導電性ポスト
JP2007281274A (ja) 半導体装置
JP2007066960A (ja) 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
JP2009267054A (ja) 半導体装置およびその製造方法
JP2010109253A (ja) 半導体装置およびその製造方法
JP2012199416A (ja) 発光装置、その製造方法、導電パターン付き基板、および、電子回路装置
JP4769965B2 (ja) 半導体装置およびその製造方法
JP2014192518A (ja) 半導体装置およびその製造方法
CN105529277A (zh) 用于将电路载体与载体板焊接的方法
JP2011204863A (ja) 半導体装置およびその製造方法
JP2018032881A (ja) ワイヤボンディング方法、および半導体装置
JP2010010567A (ja) 半導体装置およびその製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JP5342596B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150501

R150 Certificate of patent or registration of utility model

Ref document number: 5745238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250