JPS604246A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS604246A JPS604246A JP11303883A JP11303883A JPS604246A JP S604246 A JPS604246 A JP S604246A JP 11303883 A JP11303883 A JP 11303883A JP 11303883 A JP11303883 A JP 11303883A JP S604246 A JPS604246 A JP S604246A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- bed
- lead frame
- semiconductor element
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技?dir分野〕
本発明はリードフレームに関し、特に半導体素子がマウ
ントされるベッドの形状を改良したリードフレームζ二
係る。
ントされるベッドの形状を改良したリードフレームζ二
係る。
従来のリードフレームは第1図に示す如く枠体1と、こ
の枠体lの中央にブリッジ2を介して支持され、゛ト導
体素子が一7ウントされるベッド3と、このベッド30
周縁gニ一端が近接して配置された複数のインナーリー
ド4・・・と、これらインナーリード4・・・の他端に
一体的≦二連結したアウターリード5・・・とから構成
されている。
の枠体lの中央にブリッジ2を介して支持され、゛ト導
体素子が一7ウントされるベッド3と、このベッド30
周縁gニ一端が近接して配置された複数のインナーリー
ド4・・・と、これらインナーリード4・・・の他端に
一体的≦二連結したアウターリード5・・・とから構成
されている。
こうしたリードフレームに半導体素子をマウントするに
は、第2図直二示す如くベッド3上に二半導体素子6を
ペースト7會介してマウントしている。
は、第2図直二示す如くベッド3上に二半導体素子6を
ペースト7會介してマウントしている。
ところで、半導体素子6のマウント後を二おいて、同第
2図゛(二示ず如く半導体素子61U辺へのペースト7
のはみ出し晴が多くなり、該素子6側面にはい上がると
、半導体素子を樹脂封止して製品化した場合、前郁半分
体素子側面l二はい上がったペースト中の不純物がC−
1庄1・54脂層と素子側面との界面を通って素子土面
−\移動し、45頼性の劣化を招く。このため、ペース
トのリードフレームのベッド上への供給にあたっては、
前記はい上がりが半導体素子の厚さに対し出来るだけ低
くなるように管理している。E〜かしながら、ベッドへ
のペースト供給1i−f一定に管理することは困難であ
り、しかも半導体素子のサイズも種々あるため、作業性
の低下原因上なる。
2図゛(二示ず如く半導体素子61U辺へのペースト7
のはみ出し晴が多くなり、該素子6側面にはい上がると
、半導体素子を樹脂封止して製品化した場合、前郁半分
体素子側面l二はい上がったペースト中の不純物がC−
1庄1・54脂層と素子側面との界面を通って素子土面
−\移動し、45頼性の劣化を招く。このため、ペース
トのリードフレームのベッド上への供給にあたっては、
前記はい上がりが半導体素子の厚さに対し出来るだけ低
くなるように管理している。E〜かしながら、ベッドへ
のペースト供給1i−f一定に管理することは困難であ
り、しかも半導体素子のサイズも種々あるため、作業性
の低下原因上なる。
このようなことから、リードフレームにマウントする半
導体素子(特に半偉体基板)をできる限り厚くする等の
措置がとられている。しかしながら、半導体素子の裁板
は基板抵抗の低減や高密LW化の9諸から薄くなる傾向
にあるため、半導体素子6側くすることは限界があり・
前述した半導体素子の劣化全1’ij止することは田面
fであった。しンハも、半導体素子の寸法も小さくなる
a、i: 1ilJ i二あり、リードフレームのベッ
ドも小さくなるンこめ、−ぐ−ストの供給量の管理は一
層厳しくなり、従来のリードフレームの構造では前述し
た半t%%体索子υ)劣化を防止することはより困蛯と
なる。
導体素子(特に半偉体基板)をできる限り厚くする等の
措置がとられている。しかしながら、半導体素子の裁板
は基板抵抗の低減や高密LW化の9諸から薄くなる傾向
にあるため、半導体素子6側くすることは限界があり・
前述した半導体素子の劣化全1’ij止することは田面
fであった。しンハも、半導体素子の寸法も小さくなる
a、i: 1ilJ i二あり、リードフレームのベッ
ドも小さくなるンこめ、−ぐ−ストの供給量の管理は一
層厳しくなり、従来のリードフレームの構造では前述し
た半t%%体索子υ)劣化を防止することはより困蛯と
なる。
本発明はペーストのベッドへの供給量のばらつき≦二伴
う該ベッドgニマウントする半導体素子の信頼性劣化を
Nj止し得るリードフレーム全提供しようとするもので
ある。
う該ベッドgニマウントする半導体素子の信頼性劣化を
Nj止し得るリードフレーム全提供しようとするもので
ある。
本発明はベッドの半4を体累子マウント予定部周辺の少
なくとも一部C二溝部を設けること≦二よって、該ベッ
ド(二半導体素子をマウントするσ)Cmmいられるペ
ーストの供給(、>、 o)p−にらつきを前記溝部で
補正して、該ばらつき1:よる半導イ本素子の信頼性劣
化を防止することヲ彊・子とするものである。
なくとも一部C二溝部を設けること≦二よって、該ベッ
ド(二半導体素子をマウントするσ)Cmmいられるペ
ーストの供給(、>、 o)p−にらつきを前記溝部で
補正して、該ばらつき1:よる半導イ本素子の信頼性劣
化を防止することヲ彊・子とするものである。
以下、本発明の実施例を′tA′″−3図IA)、tB
l(C−1釘頓して計部((二説明する。なお、第1図
と1t11様な邑へ材に同符号ケ1月シて説明を省ll
洛する。
l(C−1釘頓して計部((二説明する。なお、第1図
と1t11様な邑へ材に同符号ケ1月シて説明を省ll
洛する。
本発明のリードフレームは第3図tA) 、 tB)
1m示す如くベッド3の主面(二おける半1iq(44
;素イーマウント予定部周辺シニ互C二四角形υ)コー
ラ1Sで分)MIされた4つの細長状溝部8.〜84全
設レプだ4iチ成lニなっている。
1m示す如くベッド3の主面(二おける半1iq(44
;素イーマウント予定部周辺シニ互C二四角形υ)コー
ラ1Sで分)MIされた4つの細長状溝部8.〜84全
設レプだ4iチ成lニなっている。
このような構成を二よれば、ベッド3にiy1定14の
ペーストを供給し、半44体素子ヲ1)亥−ξ−ストに
押圧して第41図1−示す如くベッド3上番二半導体素
子6をペースト7を介してマウントすると、ベッド3の
マウント予定部周辺に二は刑11長状0)溝部81〜8
4が設けられているため、半導体素子6周辺にはみ出し
たペースト7は前記溝部8、〜841−流れ込んでペー
スト7の半導体素子6側面・\V)はい上がりを阻止で
さる。つまり、ベッドへのペースト供給量のばらつきを
前記溝部8I〜84で補正して、該ペースト供給量のば
らつきに伴うペーストの半導体素子側面へのはい上かり
全阻止できる。その結果、半導体素子を樹脂封止を−で
製品化した場合、半導体素子6側にはペーストのはい上
がりがないため、ペースト中の不純物の半導体素子上面
一\の移動を防止できる。したがって、ベッド3へのペ
ースト供給量を厳密に管理せずシニ、かつ素子の基板厚
さを厚くせずC<−スト中の不純物l二よる半導体素子
上面のイ′!5染を防雨して高倍題性の樹脂封止半導体
製品を得ることができる。また、素子の高密度化、微細
化に伴うペッド面積の縮小化においても、厳密な被−ス
ト供給管理を行なうことなく、同様5二高信頼の樹脂封
止半導体製品を得ることができる。
ペーストを供給し、半44体素子ヲ1)亥−ξ−ストに
押圧して第41図1−示す如くベッド3上番二半導体素
子6をペースト7を介してマウントすると、ベッド3の
マウント予定部周辺に二は刑11長状0)溝部81〜8
4が設けられているため、半導体素子6周辺にはみ出し
たペースト7は前記溝部8、〜841−流れ込んでペー
スト7の半導体素子6側面・\V)はい上がりを阻止で
さる。つまり、ベッドへのペースト供給量のばらつきを
前記溝部8I〜84で補正して、該ペースト供給量のば
らつきに伴うペーストの半導体素子側面へのはい上かり
全阻止できる。その結果、半導体素子を樹脂封止を−で
製品化した場合、半導体素子6側にはペーストのはい上
がりがないため、ペースト中の不純物の半導体素子上面
一\の移動を防止できる。したがって、ベッド3へのペ
ースト供給量を厳密に管理せずシニ、かつ素子の基板厚
さを厚くせずC<−スト中の不純物l二よる半導体素子
上面のイ′!5染を防雨して高倍題性の樹脂封止半導体
製品を得ることができる。また、素子の高密度化、微細
化に伴うペッド面積の縮小化においても、厳密な被−ス
ト供給管理を行なうことなく、同様5二高信頼の樹脂封
止半導体製品を得ることができる。
なお、本発明のリードフレームld !f、 31図t
A) 。
A) 。
tBlに示す構造のものC二限定されず、gll六−し
ま第5図或いは第6図≦二示ず第1イ造i二I〜てもよ
し)。f’llち、第5図のリードフレームはベッド、
9σ)己I′j1享イ木Jミ子マウント予定部局辺にコ
字形σ)溝@ISR& 、 8bを互C′″一対称とな
るようl二股けたもQ)である。436図のリードフレ
ームは−2・ソド、″Iσ)半孔リイ本J子マウント予
定部周辺≦二枠状の2に部8 k mkけたものである
。
ま第5図或いは第6図≦二示ず第1イ造i二I〜てもよ
し)。f’llち、第5図のリードフレームはベッド、
9σ)己I′j1享イ木Jミ子マウント予定部局辺にコ
字形σ)溝@ISR& 、 8bを互C′″一対称とな
るようl二股けたもQ)である。436図のリードフレ
ームは−2・ソド、″Iσ)半孔リイ本J子マウント予
定部周辺≦二枠状の2に部8 k mkけたものである
。
以上詳述した如く、本発明lニイ系るI+ −ト’フレ
ーム(二よればベッドへ0)−2−スト供給1iυ)シ
イらつきを該ベッドに設けた溝部C二よ0捕市すること
によって、波−スト供給室の!肢密な管理を行なわず(
−1該ベツドへの半i、I?体素子Q)マげ7ント、樹
脂封止等の工程を経た樹脂封止λヒ導イ本製占^σ)ベ
ース1、中の不純後)にJ二る信頼性劣化を防[Lでき
る等顕著な効果を有する。
ーム(二よればベッドへ0)−2−スト供給1iυ)シ
イらつきを該ベッドに設けた溝部C二よ0捕市すること
によって、波−スト供給室の!肢密な管理を行なわず(
−1該ベツドへの半i、I?体素子Q)マげ7ント、樹
脂封止等の工程を経た樹脂封止λヒ導イ本製占^σ)ベ
ース1、中の不純後)にJ二る信頼性劣化を防[Lでき
る等顕著な効果を有する。
第1図は従来のリードフレームf )l:、す517−
1M図、第2図は従来のリードフレームに半導体素子を
マウントした状態金示す要部断面図、第3図(Nは本発
明の一実施例を示すリードフレームの要部平面1ン11
同図(B)は同図+A) Q、) B −B紳l二沿う
断面図、第4図は第3図(A) 、 IB+のリードフ
レームj二半導体素子をマウントした状態を示す断面図
、第5図、第6図に夫々本発明の他の実施例を示すリー
ドフレームの要部平面図である。 1・・・枠体、3・・°ベッド、4・・・インナーリー
ド、5・・・アウターリード、6・・・半導体素子、7
・・・ペースト、s、〜84.8a、Rb、FL=・湾
部。 出願人代理人 弁理士 鈴 江 武 彦第1図 第3図 / / \ 第4図 第5図 8;I b 第6図
1M図、第2図は従来のリードフレームに半導体素子を
マウントした状態金示す要部断面図、第3図(Nは本発
明の一実施例を示すリードフレームの要部平面1ン11
同図(B)は同図+A) Q、) B −B紳l二沿う
断面図、第4図は第3図(A) 、 IB+のリードフ
レームj二半導体素子をマウントした状態を示す断面図
、第5図、第6図に夫々本発明の他の実施例を示すリー
ドフレームの要部平面図である。 1・・・枠体、3・・°ベッド、4・・・インナーリー
ド、5・・・アウターリード、6・・・半導体素子、7
・・・ペースト、s、〜84.8a、Rb、FL=・湾
部。 出願人代理人 弁理士 鈴 江 武 彦第1図 第3図 / / \ 第4図 第5図 8;I b 第6図
Claims (1)
- 半導体素子がペーストを介してマウントされるベッドを
有するリードフレームにおいて、前記ベッドの半導体素
子マウント予定f!A周辺の少なくとも一部に溝部を設
けたことを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11303883A JPS604246A (ja) | 1983-06-23 | 1983-06-23 | リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11303883A JPS604246A (ja) | 1983-06-23 | 1983-06-23 | リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS604246A true JPS604246A (ja) | 1985-01-10 |
Family
ID=14601902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11303883A Pending JPS604246A (ja) | 1983-06-23 | 1983-06-23 | リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS604246A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
JP2008028040A (ja) * | 2006-07-19 | 2008-02-07 | Sanken Electric Co Ltd | 半導体装置及びその製法 |
JP2012033756A (ja) * | 2010-07-30 | 2012-02-16 | On Semiconductor Trading Ltd | 半導体装置およびその製造方法 |
JP2012227432A (ja) * | 2011-04-21 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置 |
EP2605278A1 (en) * | 2011-12-15 | 2013-06-19 | Nxp B.V. | Lead Frame with Die Attach Bleeding Control Features |
WO2014037263A1 (de) * | 2012-09-05 | 2014-03-13 | Osram Opto Semiconductors Gmbh | Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe |
JP2014175321A (ja) * | 2013-03-05 | 2014-09-22 | Nichia Chem Ind Ltd | リードフレーム及び発光装置 |
-
1983
- 1983-06-23 JP JP11303883A patent/JPS604246A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
JP2008028040A (ja) * | 2006-07-19 | 2008-02-07 | Sanken Electric Co Ltd | 半導体装置及びその製法 |
JP2012033756A (ja) * | 2010-07-30 | 2012-02-16 | On Semiconductor Trading Ltd | 半導体装置およびその製造方法 |
JP2012227432A (ja) * | 2011-04-21 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置 |
EP2605278A1 (en) * | 2011-12-15 | 2013-06-19 | Nxp B.V. | Lead Frame with Die Attach Bleeding Control Features |
WO2014037263A1 (de) * | 2012-09-05 | 2014-03-13 | Osram Opto Semiconductors Gmbh | Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe |
JP2014175321A (ja) * | 2013-03-05 | 2014-09-22 | Nichia Chem Ind Ltd | リードフレーム及び発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20040027110A (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
US20170301612A1 (en) | Semiconductor device and method for manufacturing the same | |
JPS604246A (ja) | リ−ドフレ−ム | |
US6078099A (en) | Lead frame structure for preventing the warping of semiconductor package body | |
KR950006970B1 (ko) | 반도체 장치 및 그 제조방법 | |
JPS62137859A (ja) | リ−ドフレ−ム | |
JPH0357248A (ja) | テープキャリア方式による樹脂封止型半導体装置 | |
JPH04154155A (ja) | 半導体装置 | |
US20240258209A1 (en) | Semiconductor device | |
JPS63248155A (ja) | 半導体装置 | |
JPH03105958A (ja) | 樹脂封止型半導体装置 | |
JPS63150931A (ja) | 半導体装置 | |
JPH0342847A (ja) | 半導体装置 | |
JP2753363B2 (ja) | 半導体装置 | |
JPH01293642A (ja) | 半導体装置 | |
JP2564104Y2 (ja) | 半導体装置封止用キヤツプ | |
JPS60178636A (ja) | 半導体装置 | |
JP2583405B2 (ja) | 半導体装置用リードフレーム | |
JPS6344750A (ja) | 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム | |
JPH0318046A (ja) | 半導体装置 | |
JP2002184907A (ja) | 電力用半導体装置 | |
KR940008336B1 (ko) | 반도체 패키지 | |
KR940002443B1 (ko) | 반도체 패키지 | |
JPH02114552A (ja) | 半導体装置 | |
JPS6386461A (ja) | 樹脂封止半導体装置 |