JP2012227432A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012227432A
JP2012227432A JP2011095292A JP2011095292A JP2012227432A JP 2012227432 A JP2012227432 A JP 2012227432A JP 2011095292 A JP2011095292 A JP 2011095292A JP 2011095292 A JP2011095292 A JP 2011095292A JP 2012227432 A JP2012227432 A JP 2012227432A
Authority
JP
Japan
Prior art keywords
lead
source
chip
stage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011095292A
Other languages
English (en)
Other versions
JP5815976B2 (ja
Inventor
Koichi Nakamura
公一 中村
Yoshihiro Takemae
義博 竹前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011095292A priority Critical patent/JP5815976B2/ja
Publication of JP2012227432A publication Critical patent/JP2012227432A/ja
Application granted granted Critical
Publication of JP5815976B2 publication Critical patent/JP5815976B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】横方向からのノイズに対するトランジスタ動作の影響を抑制する。
【解決手段】ＧａＮを用いたＨＥＭＴが形成されたチップ３０と、前記チップを搭載する導電性のステージ１１と、前記ステージと前記ＨＥＭＴのソースとに電気的に接続されたソースリード１２と、前記ＨＥＭＴのゲートに電気的に接続されたゲートリード１４と、前記ＨＥＭＴのドレインに電気的に接続されたドレインリード１３と、を具備し、前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されている半導体装置。
【選択図】図６

Description

本発明は、半導体装置に関し、例えば、ＧａＮを用いたＨＥＭＴを備えた半導体装置に関する。
近年のパワーデバイスは、低消費電力化、高効率化が図られている。高効率化のため、シリコンを用いたＦＥＴ（Field Effect Transistor）に代わりにＧａＮ（窒化ガリウム）等の窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor）が注目されている。ＨＥＭＴが形成されたチップをリードフレームパッケージに搭載する技術が知られている。
特開平９−１５３５７７号公報 特開平１１−７４４３４号公報
高出力のシリコンを用いたＦＥＴは縦型構造である。この構造では、ＦＥＴチップの搭載される面はドレインである。一方、ＧａＮを用いたＨＥＭＴは横型構造である。このため、チップの搭載される面はソース、ゲートおよびドレインのいずれの電極とも電気的に接続されていない。シリコンを用いたＦＥＴチップを搭載するためのパッケージをＧａＮを用いたＨＥＭＴチップを搭載するパッケージとして用いると、横方向からの電磁波等のノイズに対しトランジスタの動作が影響されてしまう。このように、ＥＭＳ（Electro Magnetic Susceptibility）が低下してしまう。
本半導体装置は、横方向からのノイズに対するトランジスタ動作の影響を抑制することを目的とする。
例えば、ＧａＮを用いたＨＥＭＴが形成されたチップと、前記チップを搭載する導電性のステージと、前記ステージと前記ＨＥＭＴのソースとに電気的に接続されたソースリードと、前記ＨＥＭＴのゲートに電気的に接続されたゲートリードと、前記ＨＥＭＴのドレインに電気的に接続されたドレインリードと、を具備し、前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されていることを特徴とする半導体装置を用いる。
本半導体装置によれば、横方向からのノイズに対するトランジスタ動作の影響を抑制することができる。
図１は、比較例１のチップの断面図である。 図２は、比較例１においてパッケージにチップを搭載した平面図である。 図３は、比較例２のチップ断面図である。 図４は、比較例２のチップの一部の平面図である。 図５は、比較例２においてパッケージにチップを搭載した平面図である。 図６は、実施例１においてパッケージにチップを搭載した平面図である。 図７は、チップがステージに搭載されている断面図である。 図８は、実施例１に係る半導体装置に用いるリードフレームの一例の平面図である。 図９は、実施例１に係る半導体装置の一例の平面図である。 図１０は、実施例２のチップの一部の平面図である。 図１１は、実施例２においてパッケージにチップを搭載した平面図である。 図１２は、実施例３においてパッケージにチップを搭載した平面図である。 図１３（ａ）および図１３（ｂ）は、実施例３のステージの断面図である。
まず、比較例１として、シリコンを用いた縦型構造のＦＥＴについて説明する。図１は、比較例１のチップの断面図である。比較例１のチップ５０においては、シリコン基板内に高濃度ｎ型層５１、低濃度ｎ型層５２、ｐ型層５３およびｎ型領域５４が形成されている。低濃度ｎ型層５２に達する溝が形成されている。溝内にはゲート絶縁膜４９を介しゲート電極５６が形成されている。高濃度ｎ型層５１下にドレイン電極５７が形成されている。ｎ型領域５４上にソース電極５５が形成されている。なお，ｎ型とｐ型は逆でもよい。縦型構造のＦＥＴにおいては、ドレイン電極５７からソース電極５５に縦方向に電流が流れる。
図２は、比較例１においてパッケージにチップを搭載した平面図である。リードフレーム１０ａは、ステージ１１、ソースリード１２ａ、ドレインリード１３ａおよびゲートリード１４を備えている。リードフレーム１０ａは導電性であり、例えばＣｕにＮｉメッキされている。ステージ１１は、チップ５０を搭載する。チップ５０表面には、ソース電極５５に電気的に接続されたソースパッド５８と、ゲート電極５６に電気的に接続されたゲートパッド５９が形成されている。
ソースリード１２ａは、チップ５０のソースパッド５８とボンディングワイヤ２２を介し接続されている。ゲートリード１４は、チップ５０のゲートパッド５９とボンディングワイヤ２４を介し接続されている。ドレインリード１３ａは、ステージ１１と一体に形成されている。チップ５０がステージ１１に導電性のダイ付け材により搭載されることにより、ステージ１１は、チップ５０のドレイン電極５７と電気的に接続される。よって、ドレインリード１３ａは、チップ５０のドレインと電気的に接続される。
以上のように、比較例１では、リードが、ソースリード１２ａ、ドレインリード１３ａおよびゲートリード１４の順に配列されている。このように、ソースリード１２ａが端に配置されることにより、横方向からのノイズ（矢印８０）に対するＦＥＴ動作への影響を抑制することができる。
次に、比較例１と同じリードフレーム１０ａに、ＧａＮを用いた横型構造のＨＥＭＴを搭載した場合について説明する。図３は、比較例２のチップ断面図である。比較例２のチップ３０には、ＧａＮを用いたＨＥＭＴが形成されている。図３のように、ＧａＮを用いたＨＥＭＴにおいては、シリコン基板３１上に、絶縁性のバッファ層３２、バッファ層３２上にＧａＮ層３３、ＧａＮ層３３上にＡｌＧａＮ層３４が積層されている。ＡｌＧａＮ層３４上にソース電極３５、ゲート電極３６およびドレイン電極３７が形成されている。横型構造のＨＥＭＴにおいては、ソース電極３５およびドレイン電極３７が半導体層の上面に形成されている。このため、電流はドレイン電極３７からＧａＮ層３３を通りソース電極３５に流れる。よって、横型構造のＨＥＭＴが形成されたチップ３０においては、チップ３０の搭載される面（基板３１の下面）には電流が流れない。ＨＥＭＴを安定に動作させるためには、チップ３０の下面は、ソース電極３５と同じ電位とすることが好ましい。
図４は、比較例２のチップの一部の平面図である。図４のように、複数のソース電極３５と複数のドレイン電極３７とが交互に形成されている。複数のソース電極３５は、ソースパッド３８に接続されている。複数のドレイン電極３７は、ドレインパッド４０に接続されている。ソース電極３５とドレイン電極３７との間には、ゲート電極３６が形成されている。ゲート電極３６はゲートパッド３９に接続されている。なお、ゲート電極３６は、ドレインパッド４０の下を延伸している（図４において破線にて図示）。
図５は、比較例２においてパッケージにチップを搭載した平面図である。チップ３０の表面にソースパッド３８、ゲートパッド３９およびドレインパッド４０が形成されている。ソースパッド３８、ゲートパッド３９およびドレインパッド４０は、それぞれ図４に示したソース電極３５、ゲート電極３６およびドレイン電極３７に電気的に接続されている。ＧａＮを用いたＨＥＭＴチップ３０においては、チップ３０が搭載される面をソースと同じ電位とすることが好ましい。このため、ステージ１１をソース電位とする。よって、ドレインリード１３ａをソースリードとして用いることになる。ソースパッド３８をステージ１１にボンディングワイヤ２２を用い電気的に接続する。また、ソースリード１２ａをドレインリードとして用いることになる。ドレインパッド４０をボンディングワイヤ２３を用いソースリード１２ａと電気的に接続する。ゲートパッド３９をボンディングワイヤ２４を用いゲートリード１４と電気的に接続する。
以上のように、比較例２では、リードが、ドレインリード（図５においてソースリード１２ａで示している）、ソースリード（図５においてはドレインリード１３ａで示している）およびゲートリード１４の順に配列されている。比較例２においては、ソースリード１２ａが中央に配置されることにより、横方向からのノイズ（矢印８０）に対し、トランジスタの動作が影響を受けやすくなる。さらに、リードの配置が比較例１と互換性がなく、比較例１の代わりに比較例２を用いるには、パッケージを実装する基板のパターン配置を変更することになる。このため、比較例１の互換品として比較例２を用い難くなる。
実施例１において、ＧａＮを用いた横型構造のＨＥＭＴが形成されたチップの断面図および平面図は図３および図４と同じであり説明を省略する。図６は、実施例１においてパッケージにチップを搭載した平面図である。図６のように、実施例１に係る半導体装置において、リードフレーム１０は、ステージ１１、ソースリード１２、ドレインリード１３およびゲートリード１４を備えている。各リードは、ソースリード１２、ドレインリード１３およびゲートリード１４の順に配列されている。ソースリード１２はステージ１１と一体に形成されており、電気的に接続されている。ソースリード１２は、ボンディングワイヤ２２を介しチップ３０のソースパッド３８と電気的に接続されている。ドレインリード１３は、ボンディングワイヤ２３を介しチップ３０のドレインパッド４０と電気的に接続されている。ゲートリード１４は、ボンディングワイヤ２４を介しチップ３０のゲートパッド３９と電気的に接続されている。ドレインリード１３およびゲートリード１４は、ステージ１１とは一体には形成されていない。その他の構成は、比較例１と同様であり、説明を省略する。
図７は、チップがステージに搭載されている断面図である。図７のように、チップ３０は、ステージ１１に導電性のダイ付け材６０を用い搭載されている。
図８は、実施例１に係る半導体装置に用いるリードフレームの一例の平面図である。切断前のリードフレーム１０は、ステージ１１、ソースリード１２、ドレインリード１３、ゲートリード１４および枠１５が一体に形成されており、電気的に接続されている。これにより、チップ３０のダイ付けおよびボンディングワイヤをボンディングする際に、静電気等によりチップ３０が破壊されることを抑制できる。ステージ１１には、孔１７およびアンカ１６が形成されている。孔１７およびアンカ１６は、モールド樹脂を用い封止する際のアンカとして機能する。リードフレーム１０は導電性であり、例えばＣｕにＮｉメッキされている。
図９は、実施例１に係る半導体装置の一例の平面図である。図８のリードフレーム１０を用い、図６のように、チップ３０をステージ１１にダイ付けし、ボンディングワイヤをボンディングする。その後、ステージ１１およびチップ３０をエポキシ樹脂等の樹脂１８を用い封止する。リードフレーム１０の枠１５を切断する。これにより、図９の半導体装置１００が完成する。樹脂１８に形成された孔１９は、例えばネジ止め用の孔である。
実施例１によれば、図６のように、ＧａＮを用いたＨＥＭＴチップを搭載するステージ１１と電気的に接続されたソースリード１２、ドレインリード１３およびゲートリード１４の順に配列されている。これにより、図６の横方向からの電磁波等のノイズ（矢印８０）に対し、ＨＥＭＴの動作が影響されることを抑制できる。さらに、リードの配置が比較例１と互換性がある。このため、比較例１の代わりに実施例１に係る半導体装置を用い易くなる。
また、図６のように、ソースリード１２、ドレインリード１３およびゲートリード１４は、ステージ１１に対し同じ方向に引き出されていることが好ましい。これにより、図６の横方向からのノイズ（矢印８０）に対し、ＨＥＭＴの動作が影響されることをより抑制できる。
さらに、図３のように、ＨＥＭＴチップ３０は、基板３１上に形成されたＧａＮ層３３およびＡｌＧａＮ層３４（例えば半導体層）と、ＧａＮ層３３およびＡｌＧａＮ層３４上に形成されたソース、ゲートおよびドレインと、を備える。ステージ１１上に基板３１が搭載されている。このように、横型構造のＨＥＭＴにおいては、基板３１の下面に電流が流れない。よって、ＨＥＭＴの動作の安定性のため基板３１の裏面はソース電位とすることが好ましい。よって、図６のようなリードフレーム１０を用いることが好ましい。
ソースリード１２とステージ１１とは、電気的に接続されていればよいが、図６のように、一体に形成されていることが好ましい。
図１０は、実施例２のチップの一部の平面図である。図１０においてソースパッド３８およびドレインパッド４０は点線で示している。ソース電極３５は、延伸方向の両端付近において２つのソースパッド３８にビア配線４２を介し電気的に接続されている。ドレイン電極３７は、中央付近においてドレインパッド４０にビア配線４４を介し電気的に接続されている。その他の構成は図４と同じであり説明を省略する。
実施例１においては、図４のように、ソース電極３５のソースパッド３８付近の領域４６において電流密度が高くなる。一方、実施例２においては、図１０のように、ソース電極５５の両側にソースパッド３８を配置する。これにより、ソース電極３５の両側の領域４８に電流が分散される。よって、電流量を増加させ、より高電力動作が可能となる。
図１１は、実施例２においてパッケージにチップを搭載した平面図である。チップ３０の表面にソースパッド３８が２つ形成されている。このため、１つのソースパッド３８はボンディングワイヤ２２を介しソースリード１２に電気的に接続する。別のソースパッド３８はボンディングワイヤ２２を介しステージ１１に電気的に接続する。その他の構成は、実施例１の図６と同じであり説明を省略する。
実施例２によれば、ＨＥＭＴチップ３０は、ＨＥＭＴチップ３０の表面に形成された複数のソースパッド３８を備えている。複数のソースパッド３８は、ソースリード１２に電気的に接続されている。これにより、ソース電極３５の電流量を増加させ、より高電力動作が可能となる。
また、複数のソースパッド３８のうち少なくとも１つは、ボンディングワイヤ２２を用いソースリード１２に電気的に接続されている。複数のソースパッド３８のうち他のソースパッドはボンディングワイヤ２２を用いステージ１１に電気的に接続されている。このように、複数のソースパッド３８をソースリード１２とステージとに電気的に接続することができる。これにより、より多くのソースパッド３８をソースリード１２と電気的に接続させることができる。これにより、ソース抵抗をより低減させることができる。
図１２は、実施例３においてパッケージにチップを搭載した平面図である。図１２のように、チップ３０が搭載された領域の周囲に凸部６２または凹部６４が形成されている。その他の構成は実施例２と同じであり説明を省略する。
図１３（ａ）および図１３（ｂ）は、実施例３のステージの断面図である。図１３（ａ）のように、チップ３０の周囲に凸部６２が形成されている。図１３（ｂ）のように、チップ３０の周囲に凹部６４が形成されている。凸部６２および凹部６４は、例えばプレスにより加工することができる。また、凸部６２は、樹脂または金属を貼り付けることにより形成することができる。さらに、凸部６２は、Ｃｒ、ＴｉまたはＷ等の金属をメッキすることにより形成することができる。
実施例２のように、ステージ１１に凸部６２または凹部６４が形成されていない場合、チップ３０のダイ付け材６０がボンディングワイヤ２２をボンディングする領域に広がる場合がある。この場合、ボンディングワイヤ２２の接合が弱くなる。
実施例３によれば、複数のソースパッド３８の少なくとも一つは、ボンディングワイヤ２２を用いステージ１１に電気的に接続されている。ボンディングワイヤ２２が接続されたステージ１１の領域７２と、チップ３０が搭載されたステージの領域７０との間のステージ１１に、凸部６２または凹部６４が形成されている。これにより、チップ３０をステージ１１に搭載した際にダイ付け材６０が領域７２に広がることを抑制できる。よって、ボンディングワイヤ２２の接合強度を確保できる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
実施例１〜３を含む実施形態に関し、さらに以下の付記を開示する。
付記１：
ＧａＮを用いたＨＥＭＴが形成されたチップと、前記チップを搭載する導電性のステージと、前記ステージと前記ＨＥＭＴのソースとに電気的に接続されたソースリードと、前記ＨＥＭＴのゲートに電気的に接続されたゲートリードと、前記ＨＥＭＴのドレインに電気的に接続されたドレインリードと、を具備し、前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されていることを特徴とする半導体装置。
付記２：
前記ソースリード、前記ゲートリードおよび前記ドレインリードは、前記ステージに対し同じ方向に引き出されていることを特徴とする付記１記載の半導体装置。
付記３：
前記チップは、基板上に形成された半導体層と、前記半導体層上に形成された前記ソース、前記ゲートおよび前記ドレインと、を備え、前記ステージ上に前記基板が搭載されていることを特徴とする付記１または２記載の半導体装置。
付記４：
前記ソースリードと前記ステージとは、一体に形成されていることを特徴とする付記１から３のいずれか一項記載の半導体装置。
付記５：
前記チップは、前記チップの表面に形成された複数のソースパッドを備え、前記複数のソースパッドは、前記ソースリードに電気的に接続されていることを特徴とする付記１から４のいずれか一項記載の半導体装置。
付記６：前記チップは、ダイ付け材を用い前記ステージに搭載され、前記複数のソースパッドの少なくとも一つは、ボンディングワイヤを用い前記ステージに電気的に接続されており、前記ボンディングワイヤが接続された前記ステージの領域と、前記チップが搭載された前記ステージの領域との間の前記ステージの上面には、凸部または凹部が形成されていることを特徴とする付記５記載の半導体装置。
付記７：
前記複数のソースパッドのうち少なくとも１つは、ボンディングワイヤを用い前記ソースリードに電気的に接続され、前記複数のソースパッドのうち他のソースパッドはボンディングワイヤを用い前記ステージに電気的に接続されていることを特徴とする付記５記載の半導体装置。
付記８：
前記チップおよびステージを封止する樹脂を具備することを特徴とする付記１から７のいずれか一項記載の半導体装置。
１０ リードフレーム
１１ ステージ
１２ ソースリード
１３ ドレインリード
１４ ゲートリード
１８ 樹脂
３０ チップ
３１ 基板
３２ バッファ層
３３ ＧａＮ層
３４ ＡｌＧａＮ層
３５ ソース電極
３６ ゲート電極
３７ ドレイン電極
３８ ソースパッド
３９ ゲートパッド
４０ ドレインパッド
２２、２３ ボンディングワイヤ
６０ ダイ付け材
７０、７２ 領域

Claims (6)

  1. ＧａＮを用いたＨＥＭＴが形成されたチップと、
    前記チップを搭載する導電性のステージと、
    前記ステージと前記ＨＥＭＴのソースとに電気的に接続されたソースリードと、
    前記ＨＥＭＴのゲートに電気的に接続されたゲートリードと、
    前記ＨＥＭＴのドレインに電気的に接続されたドレインリードと、
    を具備し、
    前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されていることを特徴とする半導体装置。
  2. 前記ソースリード、前記ゲートリードおよび前記ドレインリードは、前記ステージに対し同じ方向に引き出されていることを特徴とする請求項１記載の半導体装置。
  3. 前記チップは、基板上に形成された半導体層と、前記半導体層上に形成された前記ソース、前記ゲートおよび前記ドレインと、を備え、
    前記ステージ上に前記基板が搭載されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記ソースリードと前記ステージとは、一体に形成されていることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
  5. 前記チップは、前記チップの表面に形成された複数のソースパッドを備え、
    前記複数のソースパッドは、前記ソースリードに電気的に接続されていることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
  6. 前記チップは、ダイ付け材を用い前記ステージに搭載され、
    前記複数のソースパッドの少なくとも一つは、ボンディングワイヤを用い前記ステージに電気的に接続されており、
    前記ボンディングワイヤが接続された前記ステージの領域と、前記チップが搭載された前記ステージの領域との間の前記ステージの上面には、凸部または凹部が形成されていることを特徴とする請求項５記載の半導体装置。
JP2011095292A 2011-04-21 2011-04-21 半導体装置 Expired - Fee Related JP5815976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011095292A JP5815976B2 (ja) 2011-04-21 2011-04-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011095292A JP5815976B2 (ja) 2011-04-21 2011-04-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2012227432A true JP2012227432A (ja) 2012-11-15
JP5815976B2 JP5815976B2 (ja) 2015-11-17

Family

ID=47277243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011095292A Expired - Fee Related JP5815976B2 (ja) 2011-04-21 2011-04-21 半導体装置

Country Status (1)

Country Link
JP (1) JP5815976B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347579A (zh) * 2013-07-31 2015-02-11 瑞萨电子株式会社 半导体装置
WO2023237064A1 (zh) * 2022-06-09 2023-12-14 珠海镓未来科技有限公司 用于功率氮化镓hemt器件的4引脚to-247封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604246A (ja) * 1983-06-23 1985-01-10 Toshiba Corp リ−ドフレ−ム
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008177588A (ja) * 2008-02-12 2008-07-31 Renesas Technology Corp 半導体装置
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012109345A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012190936A (ja) * 2011-03-09 2012-10-04 Sharp Corp 半導体装置のデバイス実装構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604246A (ja) * 1983-06-23 1985-01-10 Toshiba Corp リ−ドフレ−ム
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008177588A (ja) * 2008-02-12 2008-07-31 Renesas Technology Corp 半導体装置
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012109345A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012190936A (ja) * 2011-03-09 2012-10-04 Sharp Corp 半導体装置のデバイス実装構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347579A (zh) * 2013-07-31 2015-02-11 瑞萨电子株式会社 半导体装置
JP2015032600A (ja) * 2013-07-31 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US9793196B2 (en) 2013-07-31 2017-10-17 Renesas Electronics Corporation Semiconductor device
WO2023237064A1 (zh) * 2022-06-09 2023-12-14 珠海镓未来科技有限公司 用于功率氮化镓hemt器件的4引脚to-247封装结构

Also Published As

Publication number Publication date
JP5815976B2 (ja) 2015-11-17

Similar Documents

Publication Publication Date Title
JP6744610B2 (ja) 半導体パッケージ、モジュールおよび電気機器
US9041186B2 (en) Encapsulated semiconductor chips with wiring including controlling chip and method of making the same
JP2018093244A5 (ja)
JP2012222360A (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族横型トランジスタを含む積層複合デバイス
JP2015032600A (ja) 半導体装置
JP2012175070A (ja) 半導体パッケージ
JP2011129875A (ja) 半導体装置及びそのリードフレーム
US20150270240A1 (en) Power semiconductor device
JP5815976B2 (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP2011205112A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JPWO2014192348A1 (ja) 半導体装置
US20230081850A1 (en) Semiconductor device
JP2011199039A (ja) 半導体装置
WO2021215472A1 (ja) 半導体装置
JP2020077694A (ja) 半導体装置
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP5083294B2 (ja) 電力用半導体装置
TW202226485A (zh) 半導體裝置
EP2309538A2 (en) Package for semiconductor devices
CN109564918B (zh) 半导体装置
US10199347B2 (en) Semiconductor device
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
WO2018056426A1 (ja) 半導体パッケージ、モジュールおよび電気機器
US20220319964A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150925

R150 Certificate of patent or registration of utility model

Ref document number: 5815976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees