JP4769965B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4769965B2
JP4769965B2 JP2006205930A JP2006205930A JP4769965B2 JP 4769965 B2 JP4769965 B2 JP 4769965B2 JP 2006205930 A JP2006205930 A JP 2006205930A JP 2006205930 A JP2006205930 A JP 2006205930A JP 4769965 B2 JP4769965 B2 JP 4769965B2
Authority
JP
Japan
Prior art keywords
island
semiconductor device
sealing resin
semiconductor element
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006205930A
Other languages
English (en)
Other versions
JP2008034601A5 (ja
JP2008034601A (ja
Inventor
昌和 渡辺
浩司 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006205930A priority Critical patent/JP4769965B2/ja
Publication of JP2008034601A publication Critical patent/JP2008034601A/ja
Publication of JP2008034601A5 publication Critical patent/JP2008034601A5/ja
Application granted granted Critical
Publication of JP4769965B2 publication Critical patent/JP4769965B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に、上面に半導体素子が固着されるアイランドの下面が外部に露出する構造の半導体装置およびその製造方法に関するものである。
図９を参照して、従来型の回路装置１００の構成について説明する。図９（Ａ）は回路装置１００の平面図であり、図９（Ｂ）はその断面図である（特許文献１）。
図９（Ａ）および図９（Ｂ）を参照して、回路装置１００の中央部には導電材料から成るランド１０２が形成され、ランド１０２の周囲には多数個のリード１０１の一端が接近している。リード１０１の一端は金属細線１０５を介して半導体素子１０４と電気的に接続され、他端は封止樹脂１０３から露出している。封止樹脂１０３は、半導体素子１０４、ランド１０２およびリード１０１を封止して一体に支持する働きを有する。
また、図９（Ｂ）を参照して、半導体素子１０４の裏面を外部と導通させるために、半導体素子１０４が実装されるランド１０２は、封止樹脂１０３から外部に露出している。
回路装置１００の製造方法は次の通りである。先ず、厚みが０．５ｍｍ程度の金属板を打ち抜き加工することで、リード１０１およびランド１０２を形成する。次に、ランド１０２の上面に半導体素子１０４を固着した後に、半導体素子１０４の上面に配置された電極とリード１０１とを金属細線１０５を用いて電気的に接続する。更に、トランスファーモールドを行うことで、半導体素子１０４、ランド１０２、リード１０１および金属細線１０５を封止樹脂１０３により被覆する。また、外部端子として機能する部分のリード１０１は封止樹脂１０３から露出させる。更に、ランド１０２の下面も封止樹脂１０３から外部に露出させる。
ここで、ランド１０２の外周部付近には、実装される半導体素子１０４を取り囲むように、ランド１０２の上面を部分的に窪ませた溝領域（不図示）を設ける場合がある。この不図示の溝領域を設けることにより、半導体素子１０４の固着に用いられる液状の半田の外部への流出が防止される。
特開平１１−３４０２５７号公報
しかしながら、上述した構成の回路装置１００は耐湿性が充分で無かった。具体的には、半導体素子１０４が実装されるランド１０２の下面は、全体を封止する封止樹脂１０３から外部に露出している。また、露出するランド１０２の外周側面と封止樹脂１０３とは完全に密着しているのではなく、両者の間には僅かながら間隙が存在している。従って、使用状況下に於いて多湿な雰囲気下に回路装置１００が晒されると、ランド１０２と封止樹脂１０２との間の間隙に外部から水分が進入する。そして、侵入した水分が半導体素子１０４に到達すると、半導体素子１０４が不良となってしまう。
また、大きな温度変化の繰り返しが予測される自動車の内部に回路装置１００が適用されると、上記した問題が顕在化する傾向にあった。また、半導体素子１０４が動作に伴う発熱が大きいものであると、温度変化に伴う膨張・収縮により、ランド１０２と封止樹脂１０３との間の間隙が大きくなり、回路装置１００の耐湿性が更に低下する傾向にあった。
更に、半導体素子１０４の外部への流出を防止するための溝領域をランド１０２の外周端部付近に設けると、ランド１０２の平面的なサイズが大きくなり、回路装置１００全体の大型化を招く問題があった。
本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、封止樹脂とアイランドの接合強度を高め耐湿性が向上された半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体素子と、上面および下面を有し、前記上面に前記半導体素子が固着されるアイランドと、前記半導体素子と電気的に接続されるリードと、前記半導体素子、前記アイランドおよび前記リードを被覆する封止樹脂と、前記アイランドの外周端部を前記半導体素子側に突出させた部位であり、内側側面、外側側面、上面および下面を備えた突出部と、を具備し、前記突出部の前記下面は前記アイランドの前記下面よりも上方に配置されると共に、前記突出部の下面と前記アイランドの側面とが成す角度は鋭角であることを特徴とする。
本発明の半導体装置の製造方法は、アイランドおよび前記アイランドに一端が接近するリードが設けられたリードフレームを用意する第１工程と、前記アイランドに対してプレス加工を行い、前記アイランドの外周端部を上方に突出させた突出部を設ける第２工程と、前記アイランドの上面に半導体素子を固着した後に、前記半導体素子と前記リードとを電気的に接続する第３工程と、前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する第４工程と、を具備し、前記第２工程で形成される前記突出部は、内側側面、外側側面、上面および下面を有し、前記突出部の前記下面は、前記アイランドの下面よりも上方に配置されると共に、前記突出部の前記下面と前記アイランドの側面とが成す角度は鋭角であることを特徴とする。
本発明に依れば、アイランドの外周端部を厚み方向に突出させた突出部を設けたので、この突出部により、半導体素子の固着に用いる接合材の流出が抑制される。更に、アイランドの表面に設けた溝領域により接合材の流出を抑制していた背景技術と比較すると、本発明の突出部に必要とされる面積は小さい。従って、アイランドの平面的な大きさを小さくして、半導体装置全体を小型化することができる。
更に、アイランドの外周端部に突出部を設けることで、アイランドと封止樹脂との界面の経路が長くなる。このことから、アイランドの下面が封止樹脂から外部に露出して、アイランドと封止樹脂の界面に水分が侵入しても、この界面の経路が長いので、両者の界面に侵入した水分は半導体素子に到達し難い。従って、本発明の半導体装置の耐湿性が向上されている。
更にまた、本発明では、上記突出部の内側側面とアイランドの上面とが成す角を鋭角にすることで、封止樹脂とアイランド等との密着強度を向上させ、両者の間隙への水分の侵入を抑制している。更に、アイランドの側面と突出部の下面との角度を鋭角にすることによっても、同様の効果を奏することができる。
また、本発明の半導体装置の製造方法に依れば、プレス加工によりアイランドの外周端部を厚み方向に突出させた後に、このアイランドの上面に塗布された接合材を用いて半導体素子を実装している。従って、アイランドの外周部に設けた突出部がダムの如く機能するので、半導体素子をアイランドの上面に固着する際に、半固形状または液状の接合材がアイランドから外部に流出することを抑制できる。
更に、アイランドの下方からプレス加工を行って上記突出部を成型することにより、封止樹脂から外部に露出するタブおよびアイランドの裏面を同一平面上に位置させることができる。従って、タブおよびアイランドの裏面を一体的に封止樹脂から外部に露出させることができるので、半田等の接合材を用いて回路装置の実装を行う際に、接合材を確実にタブに付着させて、接合材の溶着状況を容易に外部から目視確認することができる。
＜第１の実施の形態＞
本形態では、図１および図２を参照して、半導体装置１０の構成および実装構造を説明する。
図１を参照して、半導体装置１０の構造を説明する。図１（Ａ）は半導体装置１０の斜視図であり、図１（Ｂ）は断面図であり、図１（Ｃ）は突出部１４が設けられた部分を拡大された断面図である。
図１（Ａ）を参照して、本形態の半導体装置１０は、半導体素子１７と、半導体素子１７が実装されるアイランド１１と、金属細線１８を介して半導体素子１７と電気的に接続されたリード１２と、半導体素子１７等を封止する封止樹脂１９とを主要に有し、アイランド１１の周辺部に突出部１４を設けた構成となっている。
半導体素子１７としては、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を採用可能である。例えば、半導体素子１７としてＭＯＳＦＥＴが採用されると、半導体素子１７の上面にゲート電極およびソース電極が設けられ、下面にドレイン電極が設けられる。また、半導体素子１７としてバイポーラトランジスタが採用されると、半導体素子１７の上面にベース電極およびエミッタ電極が設けられ、下面にコレクタ電極が設けられる。半導体素子１７の上面に形成された２つの電極は、各々がリード１２と金属細線１８を経由して接続される。半導体素子１７の裏面は導電性の接着材を介してアイランド１１の上面に固着される。
また、半導体素子１７として、上面に多数の電極が設けられたＬＳＩを採用することができる。この場合は、ＬＳＩの電極に対応した数のリード１２が設けられ、この電極とリード１２とが金属細線１８と接続される。更に、ＬＳＩの裏面は、導電性または絶縁性の接合材２１を介してアイランド１１の上面に固着される。
アイランド１１は、厚みが０．５ｍｍ程度の導電箔をエッチング加工または打ち抜き加工することで形成される。アイランド１１の平面的な大きさは、上面に実装される半導体素子１７よりも若干大きい程度である。例えば、半導体素子１７の平面的なサイズが５ｍｍ×５ｍｍの場合は、アイランド１１の平面的なサイズは５．５ｍｍ×５．５ｍｍ程度である。
リード１２は、アイランド１１と同様の方法により形成され、一端がアイランド１１の近傍に位置し、他端が封止樹脂１９から外部に露出している。封止樹脂１９から露出する部分のリード１２はガルウイング状に折り曲げ加工され、リード１２の下面の一部分はアイランド１１の下面と同一平面上に位置している。また、アイランド１１に接近する方のリード１２の端部は幅の広い接続部１３となっている。この接続部１３の上面に金属細線１８がワイヤボンディングされている。更に、アイランド１１からも連続してリード１２が外部に導出しているが、このリード１２は接続手段として用いられても良いし用いられなくても良い。
ここでは、アイランド１１に一端が接近する２つのリード１２が設けられて外部接続端子として機能している。半導体素子１７がディスクリート型のトランジスタである場合は、２つのリード１２とアイランド１１の裏面が外部接続端子として機能する。
タブ１５は、アイランド１１と連続して形成されて、封止樹脂１９の下面および側面から外部に突出する部位である。ここでは、タブ１５は２つの連結部１６を介してアイランド１１と連続しており、タブ１５の下面とアイランド１１の下面は同一平面上に位置している。タブ１５は、半導体装置１０を実装する際に、実装に用いられる半田等の接合材がアイランド１１に良好に溶着されたか否かを判断するために設けられた部位である。この詳細は後述する。
突出部１４は、アイランド１１の外周端部を半導体素子１７側に突出させた部位である。図１（Ａ）を参照すると、四角形状のアイランド１１の外周端部の殆どに突出部１４が設けられている。しかしながら、アイランド１１とリード１２とが連続する箇所およびアイランド１１と連結部１６とが連続する箇所には突出部１４が設けられていない。これは、突出部１４の製造方法上に理由による。具体的には、本形態では、アイランド１１の外周端部を下方から上方に向かってプレス加工（コイニング）することにより、突出部１４を設けている。従って、リード１２の不必要な変形を防止するために、アイランド１１とリード１２とが連続する箇所に対してはプレス加工が行われず、この部分には突出部１４は設けられない。同様の理由により、連結部１６とアイランド１１とが連続する箇所にも突出部１４は設けられない。また、突出部１４は、アイランド１１とタブ１５とを連結させる連結部１６の端部にも設けられている。
連結部１６の上面には、凹状部２２が設けられている。この凹状部２２は、プレス加工により連結部１６の上面を部分的に窪ませた領域である。凹状部２２を連結部１６の上面に形成することで、アイランド１１の上面に塗布された液状の接合材が、連結部１６の上面を経由して外部に流出することを防止することができる。即ち、連結部１６の上面に於いては、両側に設けられた突出部１４および凹状部２２により接合材の流出が抑制されている。また、凹状部２２は、アイランド１１と連続して設けられたリード１２の上面に設けられても良い。
ここでは、離間して設けた２つの連結部１６を介してタブ１５とアイランド１１とが連結されている。そして、連結部１６同士の間には、アイランド１１の材料である導電箔を貫通して設けた貫通部２３が位置している。この貫通部２３には封止樹脂１９が充填されている。このようにアイランド１１とタブ１５との間に貫通部２３を設けることにより、貫通部２３に封止樹脂１９が充填され、アイランド１１およびタブ１５と封止樹脂１９との密着強度が向上される。
図１（Ｂ）を参照して、アイランド１１に設けられる突出部１４を詳述する。ここでは、アイランド１１の両端に突出部１４が設けられ、この突出部１４で囲まれる領域の内側のアイランド１１の上面に半導体素子１７が固着されている。半導体素子１７は接合材２１を介してアイランド１１の上面に固着され、この接合材２１としては半田、導電ペーストが採用される。具体的な突出部１４の幅Ｌ１は、例えば０．１０ｍｍ〜０．３０ｍｍ（代表的には０．２０ｍｍ程度）の範囲である。また、アイランド１１の上面から突出部１４が上方に突出する長さＬ２（突出部の高さ）は、例えば０．１０ｍｍ〜０．１５ｍｍ（代表的には０．１２５ｍｍ程度）である。アイランド１１の外周端部に突出部１４を設けることにより、実装時に半固形状または液状となる接合材２１の外部への流出が防止されている。更に、突出部１４を設けることで、突出部１４の下方に封止樹脂１９が回り込み、アイランド１１の封止樹脂１９からの離脱が抑制されている。
本形態では、半導体素子１７が被覆されるように、アイランド１１の上面にポッティング樹脂２０が形成されている。このポッティング樹脂２０は、半導体素子１７の耐湿性を向上させる機能を有する。本形態では、突出部１４を設けることにより耐湿性が向上されているので、このポッティング樹脂２０を省いて半導体装置１０を構成することもできる。
図１（Ｃ）は、図１（Ｂ）にて点線の円で囲まれた領域を拡大した断面図である。この図を参照して、突出部１４とアイランド１１とが接触する箇所は鋭角に形成されており、このことにより、半導体装置１０の耐湿性が向上する利点がある。具体的には、突出部１４の表面は、上面１４Ａと、下面１４Ｂと外側側面１４Ｃと内側側面１４Ｄとから成る。同様に、アイランド１１の表面は、上面１１Ａと下面１１Ｂと側面１１Ｃとから成る。
本形態では、アイランドの側面１１Ｃと、突出部１４の下面１４Ｂとが成す角度Ａを鋭角（例えば８０度以上９０度未満）としている。このように、角度Ａを鋭角にすることで、アイランド１１の側面１１Ｃおよび突出部１４の下面１４Ｂと、封止樹脂１９との密着強度が向上する。従って、アイランド１１と封止樹脂１９との間隙が小さくなり、水分の侵入が抑制される。角度Ａが９０度以上であると、上述した密着の効果が小さくなる。一方、角度Ａが８０度未満となると、打ち抜き金型を用いて突出部１４を形成する工程にて、突出部１４を形成した後のアイランド１１からの打ち抜き金型の抜けが困難になることが予想される。
更に本形態では、アイランド１１の上面１１Ａと突出部１４の内側側面１４Ｄとが成す角度Ｂも鋭角（例えば８０度以上９０度未満）である。このことにより、上面１１Ａと内側側面１４Ｄとの間に封止樹脂１９が嵌合して、アイランド１１と封止樹脂１９との密着強度が向上し、両者の界面への外部からの水分の侵入が抑制される。ここで、角度Ｂが８０度未満であると、上面１１Ａと内側側面１４Ｄとの間の空間への封止樹脂１９の充填が困難になる。一方、角度Ｂが９０度以上であると、上記した嵌合の効果が充分で無くなることが予測される。
また、図では、角度Ａおよび角度Ｂの両方が鋭角となっているが、どちらか一方のみが鋭角に形成され、他方が略直角または鈍角に形成されても良い。
更に、上述した角度Ａや角度Ｂを鋭角にすることで、これらの角度が直角または鈍角である場合と比較して、外部から半導体素子１７に到達するまでの、アイランド１１と封止樹脂１９との界面の経路が長くなる。従って、アイランド１１と封止樹脂１９との間に外部から水分が進入しても、半導体素子１７に到達するまでの時間が長くなるので、半導体装置１０の寿命を延ばすことができる。
次に、図２を参照して、上述した構成の半導体装置１０が実装基板４０に実装された構成を説明する。図２（Ａ）は実装構造を示す断面図であり、図２（Ｂ）は半導体装置１０の裏面を示す平面図である。
図２（Ａ）を参照して、上述した構成の半導体装置１０は、半田等の固着材４２を介して、実装基板４０に実装される。実装基板４０の上面には所定形状の導電パターン４１がパターニングされており、溶融された液状または半固形状の固着材４２を用いて、半導体装置１０は、パッド形状の導電パターン４１に固着される。ここでは、リード１２およびアイランド１１の下面が、導電パターン４１に固着されている。
封止樹脂１９から外部に導出するリード１２の下面は、パッド状の導電パターン４１に接合されている。ここで、外部に導出する部分のリード１２はガルウイング形状に折り曲げ加工されており、リード１２の端部の下面は、封止樹脂１９の下面と略同一平面上に位置している。
上面に半導体素子１７が実装されたアイランド１１の下面は、封止樹脂１９の下面から外部に露出して、固着材４２を介して導電パターン４１に接合されている。また、連結部１６を経由して連結されたタブ１５の下面及び側面にも、固着材４２が付着している。このように、アイランド１１と連結されて封止樹脂１９から側方に突出するタブ１５を設け、このタブ１５に付着した固着材４２を目視確認することで、アイランド１１の下面の接合状況の良否を容易に知ることができる。即ち、タブ１５の側方まで固着材４２が付着していたら、アイランド１１の下面にも充分に固着材４２が行き渡っていることが予測される。一方、タブ１５に固着材４２が付着していなければ、アイランド１１の下方にも固着材４２が充分に行き渡っていないことが予測される。
図２（Ｂ）を参照して、封止樹脂１９の裏面には、アイランド１１の裏面とタブ１５の裏面が連結部１６を経由して連続した状態で露出している。上記した固着材４２の目視確認を行う上で重要なことは、アイランド１１とタブ１５とが連続して封止樹脂１９から外部に露出していることである。両者が連続して一体に封止樹脂１９から外部に露出していることで、アイランド１１に半固形状または液状の固着材を塗布すると、塗布された固着材は、連結部１６を経由してタブ１５まで到達する。これは、アイランド１１およびタブ１５を構成している導電材料（例えば銅）の固着材４２の濡れ性が良いからである。そして、タブ１５に固着材が到達したことを目視で確認することで、アイランド１１の裏面に充分に固着材が溶着されたことを確認することができる。
一方、アイランド１１とタブ１５とが連続せずに途切れて封止樹脂１９から露出すると、樹脂を主材料とする封止樹脂１９の固着材の濡れ性は一般的に悪いので、アイランド１１に塗布された固着材はタブ１５まで到達しない。従って、固着材４２の溶着の良否判断を、タブ１５を用いて行うことができなくなる。
＜第２の実施の形態＞
本形態では、第１の実施の形態にて構造を説明した半導体装置の製造方法を説明する。
第１工程：図３参照
本工程では、リードフレーム５０を加工することにより、複数のユニット６１を設ける。図３（Ａ）はリードフレーム５０全体を示す平面図であり、図３（Ｂ）は１つのユニット６１を斜め上方から見た斜視図である。
図３（Ａ）を参照して、厚みが例えば０．５ｍｍ程度の導電箔に対して、プレス加工やエッチングを行うことで、数十個〜数百個のユニット６１が外枠５１の内部に設けられたリードフレーム５０を形成する。ここでユニットとは、１つの半導体装置を構成する要素単位のことである。図では、額縁状の外枠５１と連結された９個のユニット６１が開示されているが、外枠５１の内部にマトリックス状に多数個のユニット６１が設けられても良い。
リードフレーム５０を所定の形状に成形するための加工方法としては、プレス加工またはエッチング加工が考えられるが、プレス加工の方が加工が容易であり低コストで行えるので好適である。リードフレーム５０の材料としては、銅または鉄を主材料とする金属や合金が採用される。
図３（Ｂ）を参照して、ユニット６１は、アイランド１１、リード１２およびタブ１５等を主要に具備している。
アイランド１１は四角形状に形成され、その平面的な大きさは上面に載置される半導体素子よりも若干大きな程度であり、例えば５ｍｍ×５ｍｍ程度である。また、リード１２の端部には、部分的に幅広に形成された接続部１３が形成されている。更に、リード１２の他端はリードフレーム５０の外枠５１に連結されている。中央部に位置するリード１２は、アイランド１１から外枠５１まで連続して延在して、両者を連結している。
タブ１５は、上記したアイランド１１等と同様の加工方法により形成され、その幅はアイランド１１と略同様である。タブ１５とアイランド１１とは、２つの連結部１６を経由して連続している。更に、連結部１６同士の間には、アイランド１１等の材料である導電箔を貫通して設けた貫通部２３が位置している。
第２工程：図４および図５参照
本工程では、アイランド１１の外周端部に突出部１４を設け、更に、この突出部１４を内側に曲折させる。
先ず本工程では、図４を参照して、アイランド１１の外周端部を部分的に上方に突出させて、突出部１４を形成する。図４（Ａ）及び図４（Ｂ）は本工程を示す断面図であり、図４（Ｃ）は突出部１４が形成された後のアイランド１１の斜視図である。
図４（Ａ）を参照して、ここでは、打ち抜き金型を用いたプレス加工をアイランド１１に対して行う。このプレス加工は、再プレスまたはコイニングとも呼ばれている。ここで使用される打ち抜き金型は、アイランド１１の上面中央部を上方から押さえ込む上金型５３と、アイランド１１の外周端部を下方から上方に押圧する下金型５４とから成る。アイランド１１の外周端部に対応する領域の下金型５４の上部には、当接面５２が設けられている。この当接面５２は、外側に向かって下方に傾斜する勾配を有する面である。当接面５２をこのように傾斜面にすることで、本工程で形成される突出部１４の下面と、アイランド１１の側面とが成す角を鋭角にすることができる。
図４（Ｂ）を参照して、次に、下金型５４を上昇させて、突出部１４を形成する。ここでは、下金型５４の当接面５２でアイランド１１の外周端部を上方向に突出させて、突出部１４を形成する。突出部１４の上面は、アイランド１１の中央部付近の上面に対して、例えば０．１０ｍｍ〜０．１５ｍｍ程度上方に突出する。更に、突出部１４は、アイランド１１の外周端部から例えば０．１０ｍｍ〜０．３０ｍｍ内側の領域を突出させて設けられている。
図４（Ｃ）は上記工程により突出部１４が設けられたアイランド１１等を示す斜視図である。ここでは、アイランド１１の外周端部の殆どの領域に突出部１４が設けられているが、リード１２等が連続する部分のアイランド１１の外周端部には突出部１４は設けられていない。具体的には、アイランド１１とリード１２とが連続する部分、アイランド１１と連結部１６とが連続する部分には、突出部１４が設けられていない。この理由は、本工程では、アイランド１１の中央部付近を上方から下方に押圧するのではなく、アイランド１１の外周端部を下方から上方に押圧して突出部１４を形成しているからである。上記した連続部分に対して、図４（Ａ）の様な形状の下金型５４を用いて下方から押圧力を加えると、リード１２や連結部１６が不必要に厚み方向に変形してしまう恐れがある。
更に、突出部１４は、連結部１６の両側辺にも連続して形成される。このように連結部１６の両側辺にも突出部１４を設けることにより、半田等の接合材を用いてアイランドの上面に半導体素子を固着する際に、液状の半田が連結部１６の上面から外部に漏出することを防止することができる。
図５を参照して、次に、突出部１４をアイランド１１の内側方向に傾斜させる。図５（Ａ）および図５（Ｂ）は本工程を示す断面図であり、図５（Ｃ）は突出部１４を拡大した断面図であり、図５（Ｄ）はアイランド１１の斜視図である。
図５（Ａ）および図５（Ｂ）を参照して、先ず、突出部１４に対して押圧力を加えて、アイランド１１の内側の方向に突出部１４を傾斜させる。突出部１４に対応する領域の金型５５には、当接面５６が設けられている。この当接面５６は、下方に向かって拡大する傾斜面であり、湾曲面でも良いし平坦面でも良い。
上記した構成の金型５５を下方に移動させると、金型５５の下部に設けた当接面５６が、アイランド１１の外周部に設けた突出部１４の上端に接触する。両者が接触した後に、金型５５を更に下降させると、突出部１４の上端部に、外側から内側に押し込む応力が作用する。その結果、アイランド１１の内側に向かって突出部１４全体が傾斜する。
図５（Ｃ）を参照して、上記工程により傾斜された突出部１４の形状を詳述する。先ず、突出部１４は、上面１４Ａ、下面１４Ｂ、外側側面１４Ｃおよび内側側面１４Ｄを有する。同様に、アイランド１１は、上面１１Ａ、下面１１Ｂおよび側面１１Ｃを有する。
そして、コイニング等を行う上記工程により、突出部１４が有する側面とアイランド１１が有する面とが成す角が鋭角と成っている。このことにより、アイランド１１および突出部１４と、後の工程で形成される封止樹脂との密着強度が向上され、製造される半導体装置の耐湿性が向上される利点がある。
先ず、突出部１４の下面１４Ｂとアイランド１１の側面１１Ｃとが成す角Ａの角度は鋭角であり、具体的には例えば８０度以上９０度未満の範囲である。この形状は、図４（Ａ）等に示した当接面５２を有する下金型５４を用いることにより実現される。この角度Ａが９０度以上であると、後の工程で形成される封止樹脂とアイランド１１等との密着強度が充分でない問題が予測される。更に、角度Ａが８０度未満であると、下金型５４が過度にアイランド１１等に嵌合してしまい、下金型５４を用いたプレス加工の後に、下金型５４のアイランド１１からの抜けが容易でない恐れがある。
更に、突出部１４の内側側面１４Ｄとアイランド１１の上面１１Ａとが成す角Ｂの角度も鋭角であり、例えば、８０度以上９０度未満の範囲である。この形状は、図５（Ｂ）に示す金型５５を用いて実現される。この角度Ｂが９０度以上であると、後の工程で形成される封止樹脂と突出部１４との密着強度が充分でなくなる恐れがある。また、角度Ｂが８０度未満であると、上面１１Ａと内側側面１４Ｄとの間の領域が狭くなり、封止樹脂を形成する工程でこの領域に充分に封止樹脂が行き渡らない問題が予測される。
図５（Ｄ）に本工程を経たアイランド１１の斜視図を示す。ここでは、連結部１６の上面を部分的に窪ませた凹状部２２が設けられている。この凹状部２２は、ダイシング、プレス加工またはエッチングにより形成される。この凹状部２２を設けることにより、後の工程で用いられる液状の接合材がこの凹状部２２に流れ込み、接合材の外部への流出が防止される。
図６を参照して、上記した突出部１４の形成方法を検討する。突出部１４を形成する方法として２つの方法が考えられる。第１の方法は、上述したようにアイランド１１の外周端部を下方から上方に押圧して突出部１４を設ける方法である。第２の方法は、アイランド１１の中央部を下方に窪ますことで突出部１４を設ける方法である。どちらの方法によっても突出部１４を設けることは可能であるが、以下に述べる理由により第１の方法の方が好適である。
図６（Ａ）〜図６（Ｃ）は上述した第１の方法により形成されたアイランド１１等の平面図、断面図および斜視図である。
先ず、図６（Ａ）を参照して、アイランド１１の外周端部に不連続に突出部１４は設けられている。即ち、アイランド１１とリード１２とが連続する部分、アイランド１１と連結部１６とが連続する部分には、突出部１４は設けられていない。この理由は、上述したように、アイランド１１の外周端部を下方から押圧することにより突出部１４を設けるので、上述した連続する部分を下方から方圧すると、リード１２や連結部１６が不用意に湾曲してしまうからである。
図６（Ｂ）を参照して、アイランド１１の下面、連結部１６の下面およびタブ１５の下面は同一平面上に位置している。実装時に目視による接合材の良否判定を容易にするためには、このように３者の下面が同一平面上に位置していることは重要である。
図６（Ｃ）は、樹脂封止が終了した後のアイランド１１等の下面を上方から見た斜視図である。この図では、封止樹脂１９の裏面から、アイランド１１、連結部１６およびタブ１５の下面が連続して一体的に露出している。上記したように、３者の下面が同一平面上に位置しているので、トランスファーモールド等により形成される封止樹脂１９の表面から、これらを一体に露出させることができる。この構成により、実装時にアイランド１１に半田を付着させると、その半田は連結部１６を経由してタブ１５まで到達する。従って、タブ１５に付着する接合材を視覚的に確認することで、アイランド１１の下面に付着された接合材の良否判定を行うことができる。
一方、図６（Ｄ）〜図６（Ｆ）は、アイランド１１の中央部付近を上方からプレスする第２の方法により、下方に突出する凸部２４を形成することで、アイランド１１の外周端部に突出部１４を設けた場合を示している。この場合では、上述した第１の方法とは異なり、アイランド１１、連結部１６およびタブ１５を連続して封止樹脂から外部に露出させることが困難になる。
図６（Ｄ）を参照して、先ず、アイランド１１の中央部付近を窪ませることで、凸部２４が形成され、凸部２４を囲むアイランド１１の外周端部は突出部１４と成っている。ここでは、アイランド１１の外周端部の全領域に渡って、突出部１４が形成される。
図６（Ｅ）を参照して、上方からのプレス加工により形成される凸部２４の下面は、連結部１６やタブ１５の下面と比較すると、下方に突出する。ここでは、タブ１５の下面がアイランド１１の下面よりも上方に位置しているので、両者を同一平面上に位置させるために、タブ１５を上方から下方にプレス加工している。この加工を行うことにより、アイランド１１の下面（凸部２４の下面）と、タブ１５の下面とを同一平面上に位置させることができる。しかしながら、このプレス加工を行うことにより、連結部１６は傾斜してしまうので、連結部１６の下方には間隙２５が形成されてしまう。即ち、この第２の方法によると、アイランド１１、連結部１６およびタブ１５の下面を全て同一平面上に位置させることは困難である。
図６（Ｆ）を参照して、上述した形状のアイランド１１等を封止樹脂１９にて樹脂封止すると、アイランド１１の下面は封止樹脂１９から露出するが、連結部１６の下面は封止樹脂１９から露出しない。即ち、アイランド１１とタブ１５とは分離された状態で封止樹脂１９から露出している。この理由は、連結部１６の下方に存在する間隙２５に封止樹脂１９が回り込んでしまうからである。従って、半導体装置の実装時に、アイランド１１の下面に接合材を付着させても、アイランド１１の露出面に付着された接合材は、タブ１５まで行き渡らない。このことから、接合材を視覚的に確認するためにタブ１５を設けることの意味が無くなってしまう。
上記のことから、アイランド１１の外周部に、上方に突出する突出部１４を設けるためには、アイランド１１の中心部付近を下方にプレスして突出部１４を形成するよりも、アイランド１１の外周端部を上方にプレス加工する方が好適である。
第３工程：図７参照
本工程では、アイランド１１の上面に半導体素子１７を実装して、半導体素子１７とリード１２とを金属細線１８を用いて電気的に接続する。図７（Ａ）は本工程が終了した後のアイランド１１等の断面図であり、図７（Ｂ）はその斜視図である。
本工程では、先ず、接合材２１をアイランド１１の上面に塗布した後に、半導体素子１７が実装される。接合材２１としては、導電性接着材または絶縁性接着材の両方が採用可能である。導電性接着材としては鉛共晶半田、鉛フリー半田、樹脂に導電性材料が混入された導電性ペースト等が採用される。また、絶縁性接着材としては、例えばエポキシ樹脂等の熱硬化性樹脂が採用される。
半導体素子１７としては、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ＩＣ、ＬＳＩ等を採用可能である。
本工程では、アイランド１１の外周端部に突出部１４を設けることにより、液状または半固形状の接合材２１の実装時に於ける外部への流出を防止している。特に接合材２１として半田を採用した場合は、溶融された半田は液状であるので、半田の上部に半導体素子１７を載置すると、半田は外部に広がる。本工程では、アイランド１１の上面に於いて周囲に広がった半田は、突出部１４に堰き止められて、アイランド１１の上面から外部に漏出しない。
図７（Ｂ）を参照して、本形態では、突出部１４はアイランド１１の外周端部の全ての領域には形成されていない。例えば、連結部１６とアイランド１１とが連続する連続部には、突出部１４は設けられていない。このことから、アイランド１１の上面に塗布された液状の接合材２１は、アイランド１１から連結部１６の上面に移動して、外部に漏出する恐れがある。そこで、本形態では、連結部１６の側端部に沿って突出部１４を設け、更に連結部１６に凹状部２２を設けることで、連続部からの接合材２１の外部への漏出を防止している。ここで、凹状部２２は、連結部１６の上面を部分的に窪ませた領域である。従って、液状の接合材２１がアイランド１１の上面から連結部１６に侵入しても、連結部１６の両側方に設けた突出部１４により、側方への接合材２１の漏出は防止されている。更に、アイランド１１からタブ１５の方向に侵入する液状の接合材２１は、凹状部２２の内部に貯留されて、それ以上はタブ１５の方向に移動しない。上記のことから、連結部１６とアイランド１１が連続する箇所からの接合材２１の外部への漏れが防止されている。
上記と同様に、リード１２とアイランド１１とが連続する連続部にも、突出部１４が設けられていない。従って、リード１２の側方に突出部１４を設けて、その上面に凹状部２２を設けることにより、この連続部からの接合材２１の外部への漏出を防ぐことができる。
半導体素子１７の実装が終了した後は、半導体素子１７の上面に設けられた電極と、リード１２とを、金属細線１８を用いて電気的に接続する。ここで、金属細線１８に替えて、銅箔等の導電材料から成る導電板を用いても良い。
第４工程：図８参照
本工程では、半導体素子１７、アイランド１１およびリード１２が被覆されるように封止樹脂１９を形成する。図８（Ａ）は本工程を示す断面図であり、図８（Ｂ）は本工程が終了した後のリードフレーム５０を示す平面図である。
図８（Ａ）を参照して、本工程では、モールド金型５７を用いて封止樹脂を形成して樹脂封止を行う。このモールド金型５７は、上金型５８と下金型５９とから成り、両者を当接させることで、樹脂が注入されるキャビティ６０が設けられる。樹脂封止の方法としては、熱硬化性樹脂を用いるトランスファーモールドを採用することができる。
具体的な封止方法は、先ず、半導体素子１７が上面に実装されたアイランド１１とリード１２の端部を、キャビティ６０に収納させる。次に、モールド金型５７に設けたゲートからキャビティ６０の内部に封止樹脂を注入して、アイランド１１、半導体素子１７、金属細線１８およびリード１２を樹脂封止する。更に本工程では、アイランド１１の外周端部に設けた突出部１４の下方にも封止樹脂を充填させる。
本工程では、アイランド１１、連結部１６およびタブ１５の下面は同一平面上に位置しており、これらの下面は下金型５９の内壁に当接している。この状態で樹脂封止が行われるので、アイランド１１、連結部１６およびタブ１５の下面は、連続して一体的に封止樹脂から外部に露出する。この状態を示すのが、例えば図２（Ｂ）である。キャビティ６０の内部への樹脂の注入が終了した後は、モールド金型５７から樹脂封止体を取り出す。また、封止樹脂として採用された樹脂が熱硬化性樹脂である場合は、加熱硬化を行う。
図８（Ｂ）に樹脂封止が終了した後のリードフレーム５０を示す。ここでは、リードフレーム５０に設けられた各ユニット６１が一括して同時に樹脂封止される。
本工程が終了した後は、打ち抜き加工を行うことで、リードフレーム５０から各ユニット６１を分離した後に、例えば実装基板上に実装する。この状態を示すのが、図２（Ａ）である。上述したように、アイランド１１の下面に溶着された固着材４２は、連結部１６を経由してタブ１５まで回り込む。従って、タブ１５の側方から固着材４２の存在の有無を視覚的に確認することで、アイランド１１の下面の接合状態の良否を容易に判定することができる。
本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は斜視図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図であり、（Ｃ）は拡大された断面図であり、（Ｄ）は斜視図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）〜（Ｃ）はアイランドの外周端部を上方に突出させる第１の方法により突出部を形成した場合のアイランドの形状を示す図であり、（Ｄ）〜（Ｆ）はアイランドの中央部付近を下方に突出させる第２の方法により突出部を形成した場合のアイランドの形状を示す図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は斜視図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 背景技術の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
符号の説明
１０ 半導体装置
１１ アイランド
１１Ａ 上面
１１Ｂ 下面
１１Ｃ 側面
１２ リード
１３ 接続部
１４ 突出部
１４Ａ 上面
１４Ｂ 下面
１４Ｃ 外側側面
１４Ｄ 内側側面
１５ タブ
１６ 連結部
１７ 半導体素子
１８ 金属細線
１９ 封止樹脂
２０ ポッティング樹脂
２１ 接合材
２２ 凹状部
２３ 貫通部
２４ 凸部
２５ 間隙
４０ 実装基板
４１ 導電パターン
４２ 固着材
５０ リードフレーム
５１ 外枠
５２ 当接面
５３ 上金型
５４ 下金型
５５ 金型
５６ 当接面
５７ モールド金型
５８ 上金型
５９ 下金型
６０ キャビティ
６１ ユニット

Claims (12)

  1. 半導体素子と、
    上面および下面を有し、前記上面に前記半導体素子が固着されるアイランドと、
    前記半導体素子と電気的に接続されるリードと、
    前記半導体素子、前記アイランドおよび前記リードを被覆する封止樹脂と、
    前記アイランドの外周端部を前記半導体素子側に突出させた部位であり、内側側面、外側側面、上面および下面を備えた突出部と、を具備し、
    前記突出部の前記下面は前記アイランドの前記下面よりも上方に配置されると共に、前記突出部の下面と前記アイランドの側面とが成す角度は鋭角であることを特徴とする半導体装置。
  2. 前記アイランドの下面は前記封止樹脂から外部に露出し、
    前記突出部の前記下面は前記封止樹脂により被覆されることを特徴とする請求項１に記載の半導体装置。
  3. 前記アイランドと連続して下面および側面が前記封止樹脂から外部に露出するタブを更に具備することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記タブと前記アイランドは連結部を経由して連結され、
    前記連結部の上面を部分的に凹状に形成することを特徴とする請求項３に記載の半導体装置。
  5. 前記連結部の端部を上方に突出させた突出部を設けることを特徴とする請求項４に記載の半導体装置。
  6. 前記突出部の内側側面と前記アイランドの上面とが成す角度は鋭角であることを特徴とする請求項１から請求項５の何れかに記載の半導体装置。
  7. アイランドおよび前記アイランドに一端が接近するリードが設けられたリードフレームを用意する第１工程と、
    前記アイランドに対してプレス加工を行い、前記アイランドの外周端部を上方に突出させた突出部を設ける第２工程と、
    前記アイランドの上面に半導体素子を固着した後に、前記半導体素子と前記リードとを電気的に接続する第３工程と、
    前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する第４工程と、を具備し、
    前記第２工程で形成される前記突出部は、内側側面、外側側面、上面および下面を有し、前記突出部の前記下面は、前記アイランドの下面よりも上方に配置されると共に、前記突出部の前記下面と前記アイランドの側面とが成す角度は鋭角であることを特徴とする半導体装置の製造方法。
  8. 前記第４工程では、前記アイランドの下面が前記封止樹脂から外部に露出すると共に、前記突出部の前記下面が前記封止樹脂により被覆されることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１工程では、前記アイランドに連続して延在して同一平面上に位置するタブが前記リードフレームに形成され、
    前記第４工程では、前記アイランドの下面が外部に露出されると共に、前記タブの側面および下面が外部に露出されるように前記封止樹脂を形成することを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
  10. 前記アイランドと前記タブとは連結部を経由して連続し、
    前記連結部の上面を部分的に凹状に形成することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第３工程では、液状または半固形状の接合材を用いて前記半導体素子を前記アイランドの上面に固着することを特徴とする請求項７から請求項１０の何れかに記載の半導体装置の製造方法。
  12. 前記突出部の内側側面と前記アイランドの上面とが成す角度を鋭角にすることを特徴とする請求項７から請求項１１の何れかに記載の半導体装置の製造方法。
JP2006205930A 2006-07-28 2006-07-28 半導体装置およびその製造方法 Expired - Fee Related JP4769965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006205930A JP4769965B2 (ja) 2006-07-28 2006-07-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205930A JP4769965B2 (ja) 2006-07-28 2006-07-28 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011089727A Division JP5342596B2 (ja) 2011-04-14 2011-04-14 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2008034601A JP2008034601A (ja) 2008-02-14
JP2008034601A5 JP2008034601A5 (ja) 2009-08-20
JP4769965B2 true JP4769965B2 (ja) 2011-09-07

Family

ID=39123720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205930A Expired - Fee Related JP4769965B2 (ja) 2006-07-28 2006-07-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4769965B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5112972B2 (ja) * 2008-06-30 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
JP2010109253A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5216735B2 (ja) * 2009-09-30 2013-06-19 新電元工業株式会社 半導体パッケージ
JP5809440B2 (ja) * 2011-05-10 2015-11-10 ローム株式会社 Ｌｅｄモジュール
JP7019957B2 (ja) * 2017-03-31 2022-02-16 富士電機株式会社 半導体装置および製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5826176B2 (ja) * 1975-05-02 1983-06-01 三菱電機株式会社 樹脂封止型半導体装置
JPS6015955A (ja) * 1983-07-08 1985-01-26 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0465157A (ja) * 1990-07-05 1992-03-02 Hitachi Cable Ltd パワートランジスタ用リードフレームとその製造方法
JPH05299569A (ja) * 1992-04-24 1993-11-12 Sony Corp リードフレームおよびそれを用いた樹脂封止型半導体装置
JPH0992757A (ja) * 1995-09-21 1997-04-04 Sony Corp 半導体装置
JP3422936B2 (ja) * 1998-07-17 2003-07-07 新光電気工業株式会社 リードフレーム及びその製造方法
JP2001135767A (ja) * 1999-11-01 2001-05-18 Hitachi Ltd 半導体装置およびその製造方法
JP2002009220A (ja) * 2000-06-23 2002-01-11 Hitachi Ltd 樹脂封止型半導体装置
JP3871587B2 (ja) * 2002-03-18 2007-01-24 日本インター株式会社 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2008034601A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US9236317B2 (en) Semiconductor device
US8203848B2 (en) Circuit device and method of manufacturing the same
US8133759B2 (en) Leadframe
US8987877B2 (en) Semiconductor device
US20110227207A1 (en) Stacked dual chip package and method of fabrication
JP6002461B2 (ja) 半導体装置および電子デバイス
JP5745238B2 (ja) 半導体装置およびその製造方法
JP2009518875A (ja) 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法
JP2010238979A (ja) 半導体装置およびその製造方法
JP4769965B2 (ja) 半導体装置およびその製造方法
US20180158758A1 (en) Leadframe and method of manufacturing the same
JP7175350B2 (ja) 半導体装置
CN104517927A (zh) 半导体装置及其制造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2009267054A (ja) 半導体装置およびその製造方法
JP2010109253A (ja) 半導体装置およびその製造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP2009071154A (ja) 半導体装置
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
JP2009164240A (ja) 半導体装置
JP5112972B2 (ja) 半導体装置およびその製造方法
JP2011204863A (ja) 半導体装置およびその製造方法
JP2003133329A (ja) 半導体装置
JP5342596B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees