CN111886695A - 半导体装置、半导体模块及车辆 - Google Patents

半导体装置、半导体模块及车辆 Download PDF

Info

Publication number
CN111886695A
CN111886695A CN201980021141.2A CN201980021141A CN111886695A CN 111886695 A CN111886695 A CN 111886695A CN 201980021141 A CN201980021141 A CN 201980021141A CN 111886695 A CN111886695 A CN 111886695A
Authority
CN
China
Prior art keywords
lead frame
wiring pattern
semiconductor chip
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980021141.2A
Other languages
English (en)
Inventor
中山智矢
大泽彰浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111886695A publication Critical patent/CN111886695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体装置，包括：电路基板；布线图案；在与基板面平行的平面内沿着第1方向设置的第1半导体芯片和第2半导体芯片；将第1半导体芯片和布线图案相连接的第1引线框；以及将第2半导体芯片和布线图案相连接的第2引线框，第1引线框和第2引线框分别具有：设置在半导体芯片的至少一部分的上方的芯片接合部；设置在布线图案的至少一部分的上方的布线接合部；以及将芯片接合部和布线接合部进行连接的搭接部，在第1方向上，第1引线框的搭接部和第2引线框的搭接部之间的间隔小于第1引线框的芯片接合部和第2引线框的芯片接合部之间的间隔。

Description

半导体装置、半导体模块及车辆
技术领域
本发明涉及半导体装置、半导体模块及车辆。
背景技术
已知一种在包含功率半导体芯片等半导体元件的半导体模块中设置引线框的结构(例如参照专利文献1-4)。
专利文献1国际公开第2015/141284号
专利文献2：日本专利特开2017-92056号公报
专利文献3国际公开第2016/174899号
专利文献4：日本专利特开2015-99843号公报
本发明所要解决的技术问题
在半导体装置中，优选为提高散热性能。
发明内容
本发明的第一方式中提供半导体装置。半导体装置包括：电路基板；布线图案，该布线图案设置于电路基板的上方；第1半导体芯片和第2半导体芯片，该第1半导体芯片和第2半导体芯片设置于电路基板的上方，在与电路基板的基板面平行的平面内沿着预先确定的第1方向进行设置；第1引线框，该第1引线框将第1半导体芯片和布线图案电连接；以及第2引线框，该第2引线框将第2半导体芯片和布线图案电连接。第1引线框和第2引线框分别具有：芯片接合部，该芯片接合部设置在半导体芯片的至少一部分的上方；布线接合部，该布线接合部设置在布线图案的至少一部分的上方；以及搭接部，该搭接部将芯片接合部和布线接合部进行连接。在第1方向上，第1引线框的搭接部和第2引线框的搭接部之间的间隔小于第1引线框的芯片接合部和第2引线框的芯片接合部之间的间隔。
在第1方向上，第1引线框的布线接合部和第2引线框的布线接合部之间的间隔可以小于第1引线框的芯片接合部和第2引线框的芯片接合部之间的间隔。
第1半导体芯片的重心位置与第1引线框的芯片接合部的重心位置可以一致。第2半导体芯片的重心位置与第2引线框的芯片接合部的重心位置可以一致。
在俯视时，搭接部的至少1个角部可以设置成曲线形。
可以在搭接部上设置有从搭接部的上表面贯穿到下表面的开口。
在本发明的第二方式中，提供一种半导体模块。半导体模块包括：端子壳体，该端子壳体对半导体装置进行收纳；以及冷却部，该冷却部配置于端子壳体的下方。冷却部具有：顶板，该顶板具有下表面；以及壳体部。壳体部包含有制冷剂流过的制冷剂流通部；以及包围制冷剂流通部的外缘部，制冷剂流通部配置在顶板的下表面侧，并且在外缘部该壳体部与顶板下表面直接或间接地紧贴配置。壳体部包含冷却翅片，该冷却翅片配置于制冷剂流通部，并在俯视时与半导体装置的至少一部分重合地设置在预先确定的区域中。在制冷剂的流路方向上，冷却翅片的中央被配置在比制冷剂流通部的中央更靠制冷剂的流路的下游侧。
布线图案可以包含：第1布线图案，该第1布线图案将第1方向设为长边方向；以及第2布线图案，该第2布线图案将在与电路基板的基板面平行的平面内与第1方向正交的第2方向设为长边方向。在俯视时，第1布线图案和第2布线图案的整体可以配置成与冷却翅片重合。
冷却翅片可以被设置为沿第1方向延伸，并沿第2方向排列。
半导体装置可以还具有输出端子，该输出端子设置于电路基板，与布线图案电连接，并输出流过布线图案的电流。输出端子可以配置在制冷剂的流路的下游侧。
本发明的第三方式中提供一种车辆。车辆包括半导体模块。
另外，上述发明的概要并没有列举出本发明的全部必要特征。此外，这些特征组的子组合也可以构成发明。
附图说明
图1是示出本发明的一个实施方式所涉及的半导体模块100的上表面的一个示例的图。
图2是图1中的1个半导体装置160的放大图。
图3是示出第1比较例的半导体装置260的图。
图4是示出第2比较例的半导体装置360的图。
图5是示出第1半导体芯片78及第2半导体芯片79、以及芯片接合部180的重心位置的图。
图6是示出在俯视时的布线图案164的形状的图。
图7是示出本发明的一个实施方式所涉及的壳体部40的下表面的一个示例的图。
图8是图7中的区域B的放大图。
图9是示出图7中的冷却翅片95的配置的一个示例的图。
图10是示出图1及图9中的A-A’截面的一个示例的图。
图11是示出图1及图9中的C-C’截面的一个示例的图。
图12是示出半导体装置160的上表面的另一个示例的图。
图13是示出本发明的一个实施方式所涉及的车辆200的概要的图。
图14是本发明一个实施方式所涉及的半导体模块100的主电路图。
具体实施方式
下面，通过发明的实施方式对本发明进行说明，但以下的实施方式并非对权利要求所涉及的发明进行限定。此外，实施方式中说明的特征的组合并不全是解决本发明的技术问题的技术手段所必需的。
本说明书中，将与顶板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他构件的2个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”方向也不限定于重力方向、或者在半导体芯片的安装时向基板等进行安装的安装方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。本说明书中，将与顶板的上表面平行的面设为XY面，将与顶板的上表面垂直的深度方向设为Z轴。俯视是指从Z轴正侧观察半导体模块的上表面的情况。
图1是示出本发明的一个实施方式所涉及的半导体模块100的上表面的一个示例的图。在本说明书中，将图1的在俯视时的矩形的端子壳体88的长边方向设为X轴，将短边方向设为Y轴。
本示例的半导体模块100具备收纳功率半导体等第1半导体芯片78以及第2半导体芯片79的树脂制的端子壳体88。作为功率半导体的一个示例，能列举绝缘栅双极型晶体管(IGBT)、FWD(Free Wheel Diode：续流二极管)等二极管及将它们组合而得到的RC(ReverseConducting：反向传导)-IGBT、以及MOS晶体管等。除了硅以外,第1半导体芯片78及第2半导体芯片79还可以用碳化硅或氮化镓等半导体基板形成。
本示例中，端子壳体88由能通过喷射成形而形成的热固化型树脂或者能通过UV成形而形成的紫外线固化树脂等树脂所形成。该树脂包含选自例如聚苯硫醚(PPS)树脂、聚对苯二甲酸丁二醇酯(PBT)树脂、聚酰胺(PA)树脂、丙烯腈-丁二烯-苯乙烯(ABS)树脂以及丙烯酸树脂等的一种或多种高分子材料。
端子壳体88具有与X轴方向平行的两个侧壁65和与Y轴方向平行的两个侧壁66。两个侧壁65和两个侧壁66划分对半导体装置160进行收纳的区域，并且设置成在俯视时包围半导体装置160。在沿X轴方向延伸的侧壁65与沿Y轴方向延伸的侧壁66交叉的4个区域中设置有角部19。
本示例的半导体模块100在端子壳体88的下方具有顶板94。顶板94可以是具有与XY平面平行的板状的金属板。顶板94例如由包含铝或铜的金属材料形成。顶板94可以是设置在端子壳体88的下方的部件的顶板。例如，顶板94是对半导体模块100进行冷却的冷却部的顶板。
在俯视时，顶板94与侧壁65和侧壁66相重合地设置。在俯视时，在利用2个侧壁65及2个侧壁66划定的矩形的区域中，顶板94的上表面露出。在该露出的顶板94的上表面上载置有半导体装置160。利用焊料等接合材料将半导体装置160固定于顶板94的上表面。本示例中，在顶板94的上表面上载置有3个半导体装置160。
半导体装置160具有功率半导体等第1半导体芯片78及第2半导体芯片79。第1半导体芯片78及第2半导体芯片79所产生的热量被传导至顶板94。
端子壳体88具有主端子86。主端子86例如是用于分别对3相逆变器电路中的U相、V相以及W相进行驱动的U相端子、V相端子以及W相端子。此外，主端子86是例如用于将电源提供给3相逆变器电路的电源端子。此外，端子壳体88可以具有用于将半导体模块100固定于外部的装置的贯通孔84。可以将贯通孔84分别设置于4个角部19。
图2是图1中的1个半导体装置160的放大图。半导体装置160具有电路基板162。电路基板162具有绝缘板161及布线图案164。将布线图案164设置于绝缘板161的上方。
电路基板162可以是例如DCB(Direct Copper Bonding：直接铜键合)基板或AMB(Active Metal Brazing：活性金属钎焊)基板。绝缘板161可以使用氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料来形成。布线图案164是例如由铜等导电材料形成的薄膜。
在绝缘板161的上方设置有第1半导体芯片78及第2半导体芯片79。第1半导体芯片78及第2半导体芯片79设置于布线图案164的上方。第1半导体芯片78及第2半导体芯片79在与绝缘板161的基板面平行的平面(XY面)内沿着预先确定的第1方向(Y轴方向)设置。第1半导体芯片78及第2半导体芯片79可以通过焊料等连接在布线图案164上。
在电路基板162上设置有电源端子198及输出端子199。电源端子198及输出端子199与布线图案164电连接。电源端子198可以通过主端子86与电源连接。输出端子199可以通过主端子86与负载连接。电源端子198及输出端子199可以通过焊料接合或超声波接合来分别与布线图案164相连接。
第1半导体芯片78及第2半导体芯片79可以是具有相同构造的芯片。可以通过共同的工艺来制作第1半导体芯片78及第2半导体芯片79。在本示例中，将配置在对第1半导体芯片78及第2半导体芯片79进行冷却的制冷剂的流路方向(后述)的上游和下游的半导体芯片分别称为第1半导体芯片78以及第2半导体芯片79。
第1半导体芯片78-1是设置在绝缘板161的上方的2个第1半导体芯片78中的设置于X轴负侧的半导体芯片。第1半导体芯片78-2是设置在绝缘板161的上方的2个第1半导体芯片78中的设置于X轴正侧的半导体芯片。第2半导体芯片79-1是设置在绝缘板161的上方的2个第2半导体芯片79中的设置于X轴负侧的半导体芯片。第2半导体芯片79-2是设置在绝缘板161的上方的2个第2半导体芯片79中的设置于X轴正侧的半导体芯片。
在第1半导体芯片78的上方设置有第1引线框178。在第2半导体芯片79的上方设置有第2引线框179。第1引线框178及第2引线框179例如由主要包含铜或铝的金属形成。第1引线框178及第2引线框179的表面可以形成有镍等镀膜。
第1引线框178-1是设置在绝缘板161的上方的2个第1引线框178中的设置于X轴负侧的引线框。第1引线框178-2是设置在绝缘板161的上方的2个第1引线框178中的设置于X轴正侧的引线框。第2引线框179-1是设置在绝缘板161的上方的2个第2引线框179中的设置于X轴负侧的引线框。第2引线框179-2是设置在绝缘板161的上方的2个第2引线框179中的设置于X轴正侧的引线框。
第1引线框178-1将第1半导体芯片78-1与布线图案164-3电连接。第1引线框178-2将第1半导体芯片78-2与布线图案164-2电连接。第2引线框179-1将第2半导体芯片79-1与布线图案164-3电连接。第2引线框179-2将第2半导体芯片79-2与布线图案164-2电连接。在第1引线框178、第1半导体芯片78以及布线图案164之间可以分别利用焊料等进行连接。在第2引线框179、第2半导体芯片79以及布线图案164之间可以分别利用焊料等进行连接。
本示例的第1引线框178和第2引线框179分别具有芯片接合部180、布线接合部182、搭接部184、脚部185以及脚部186。第1引线框178-1的芯片接合部180配置在第1半导体芯片78-1的至少一部分的上方。第1引线框178-2的芯片接合部180配置在第1半导体芯片78-2的至少一部分的上方。第2引线框179-1的芯片接合部180配置在第2半导体芯片79-1的至少一部分的上方。第2引线框179-2的芯片接合部180配置在第2半导体芯片79-2的至少一部分的上方。
第1引线框178-1的芯片接合部180配置在第1半导体芯片78-1的至少一部分的上方是指除了整个该芯片接合部180在俯视时配置在第1半导体芯片78-1的内侧的情况以外，还可以包含该芯片接合部180的一部分在俯视时配置在第1半导体芯片78-1的内侧、该芯片接合部180的一部分在俯视时配置在第1半导体芯片78-1的外侧的情况。此外，还可以包含在俯视时，在该芯片接合部180的内侧配置有整个第1半导体芯片78-1的情况。
布线接合部182配置在布线图案164的至少一部分的上方。布线接合部182配置在布线图案164的至少一部分的上方是指除了该布线接合部182的整体在俯视时配置在布线图案164的内侧的情况以外，还可以包含该布线接合部182的一部分在俯视时配置在布线图案164的内侧、该布线接合部182的一部分在俯视时配置在布线图案164的外侧的情况。
搭接部184跨过并连接芯片接合部180和布线接合部182。搭接部184设置在比芯片接合部180及布线接合部182更靠上方(Z轴正侧)。搭接部184跨过并连接芯片接合部180和布线接合部182是指搭接部184在布线图案164的上方，跨过该布线图案164，并将该芯片接合部180和该布线接合部182进行连接。
脚部185将芯片接合部180和搭接部184进行连接。脚部186将布线接合部182和搭接部184进行连接。
芯片接合部180、及布线接合部182以及搭接部184可以是与XY平面平行的板状的导电构件。脚部185和脚部186可以是与YZ面平行的板状的导电构件。
芯片接合部180、布线接合部182、搭接部184、脚部185以及脚部186可以一体设置。芯片接合部180、布线接合部182、搭接部184、脚部185、以及脚部186一体设置是指除了通过将一块板状的导电构件折弯来形成芯片接合部180、布线接合部182、搭接部184、脚部185、以及脚部186的情况以外，还可以包含通过将分别为一块板状的导电构件的芯片接合部180、布线接合部182、搭接部184、脚部185、以及脚部186接合来形成的情况。
可以在搭接部184上设置有开口190。可以将开口190从搭接部184的上表面贯穿到下表面来进行设置。通过在搭接部184上设置开口190，从而容易将对半导体装置160进行密封的密封材料(后述)填充在搭接部184和电路基板162的Z轴方向之间。
开口190可以在1个搭接部184上设置有多个。在本示例中，在1个搭接部184上设置有2个开口190。此外，可以在1个搭接部184上沿着任意的方向设置多个开口190。在本示例中，在1个搭接部184上，沿着Y轴方向设置有2个开口190。
本示例的半导体装置160中，1个第1半导体芯片78与1个第1引线框178相连接，1个第2半导体芯片79与1个第2引线框179相连接。因此，在第1引线框178中有由于第1半导体芯片78的动作而产生的电流流过，在第2引线框179中有由于第2半导体芯片79的动作而产生的电流流过。因此，与在第1半导体芯片78和第2半导体芯片79上设置共同的引线框的情况相比，本示例的半导体装置160能避免电流集中，能减小分别在第1引线框178和第2引线框179中流过的最大电流。因此，能减小第1引线框178和第2引线框179各自的发热量。此外，与在第1半导体芯片78和第2半导体芯片79上设置共同的引线框的情况相比，本示例的半导体装置160能减小第1引线框178的自感与第2引线框179的自感的偏差。
将第2引线框179-1的芯片接合部180的Y轴方向上的2个端部位置中的Y轴正侧的端部位置设为位置S1。将第1引线框178-1的芯片接合部180的Y轴方向上的2个端部位置中的Y轴负侧的端部位置设为位置S1’。将第2引线框179-1的搭接部184的Y轴方向上的2个端部位置中的Y轴正侧的端部位置设为位置S2。将第1引线框178-1的搭接部184的Y轴方向上的2个端部位置中的Y轴负侧的端部位置设为位置S2’。将第2引线框179-1的布线接合部182的Y轴方向上的2个端部位置中的Y轴正侧的端部位置设为位置S3。将第1引线框178-1的布线接合部182的Y轴方向上的2个端部位置中的Y轴负侧的端部位置设为位置S3’。
在本示例中，位置S1配置在比位置S2更靠Y轴负侧。在本示例中，位置S1’配置在比位置S2’更靠Y轴正侧。在本示例中，位置S2配置在比位置S3更靠Y轴负侧。在本示例中，位置S2’配置在比位置S3’更靠Y轴正侧。
宽度W1是Y轴方向上的位置S1和位置S1’之间的宽度。宽度W2是Y轴方向上的位置S2和位置S2’之间的宽度。宽度W3是Y轴方向上的位置S3和位置S3’之间的宽度。
本示例的半导体装置160的宽度W2小于宽度W1。因此，与宽度W2大于宽度W1的情况相比较，能使从第1引线框178的搭接部184到输出端子199为止的电流路径的长度与从第2引线框179的搭接部184到输出端子199为止的电流路径的长度之差更小。
宽度W2可以是宽度W1的50％以上90％以下，也可以是50％以上80％以下。在宽度W2小于宽度W1的50％的情况下，第1引线框178和第2引线框179的Y轴方向上的距离变近，因此第1引线框178与第2引线框179之间的互感容易变大。因此，宽度W2优选为宽度W1的50％以上。
宽度W3可以小于宽度W1。通过宽度W3小于宽度W1，从而与宽度W3大于宽度W1的情况相比较，能使从第1引线框178的布线接合部182到输出端子199为止的电流路径的长度与从第2引线框179的布线接合部182到输出端子199为止的电流路径的长度之差进一步变小。
宽度W3可以小于宽度W2。通过宽度W3比宽度W2更小，从而与宽度W3大于宽度W2的情况相比较，能使从第1引线框178的布线接合部182到输出端子199为止的电流路径的长度与从第2引线框179的布线接合部182到输出端子199为止的电流路径的长度之差进一步变小。
将第2引线框179-1的搭接部184的Y轴方向上的2个端部位置中的Y轴负侧的端部位置设为位置R。将第1引线框178-1的搭接部184的Y轴方向上的2个端部位置中的Y轴正侧的端部位置设为位置R’。
宽度W4是Y轴方向上的位置R和位置S1之间的宽度。此外，宽度W4是Y轴方向上的位置R’和位置S1’之间的宽度。宽度W5是Y轴方向上的位置S1和位置S2之间的宽度。此外，宽度W5是Y轴方向上的位置S1’和位置S2’之间的宽度。
宽度W5可以与宽度W4相等。宽度W5也可以比宽度W4要大。通过宽度W5与宽度W4相等，或者宽度W5大于宽度W4，从而与宽度W5小于宽度W4的情况相比较，能使从第1引线框178的搭接部184到输出端子199为止的电流路径的长度与从第2引线框179的搭接部184到输出端子199为止的电流路径的长度之差变小。
在俯视时，芯片接合部180、布线接合部182以及搭接部184可以分别呈大致矩形。芯片接合部180、布线接合部182以及搭接部184可以配置成各自的长边与Y轴平行。芯片接合部180及布线接合部182的各自的长边的长度可以比搭接部184的长边的长度(宽度W4和宽度W5之和)要短。
第1引线框178-1和第2引线框179-2可以是相同的形状，第1引线框178-2和第2引线框179-1可以是相同的形状。第1引线框178和第2引线框179可以以ZX平面为基准配置在大致镜面对称的位置。第1引线框178-1和第1引线框178-2可以以YZ平面为基准配置在大致镜面对称的位置。第2引线框179-1和第2引线框179-2可以以YZ平面为基准配置在大致镜面对称的位置。第1引线框178和第2引线框179可以以Z轴为基准配置在大致旋转对称的位置。
图3是示出第1比较例的半导体装置260的图。第1比较例的半导体装置260与半导体装置160的不同之处在于引线框278同时连接第1半导体芯片78和第2半导体芯片79。引线框278具有芯片接合部280、布线接合部282、搭接部284、脚部285以及脚部286。在1个搭接部284中，沿着Y轴方向设置有4个开口290。
在第1比较例的半导体装置260中，在引线框278中有由于第1半导体芯片78的动作而产生的电流和由于第2半导体芯片79的动作而产生的电流一起流过。因此，第1比较例的半导体装置260难以减小引线框278的发热量。此外，第1比较例的半导体装置260中，引线框278的第1半导体芯片78附近的自感与引线框278的第2半导体芯片79附近的自感之差容易变大。即，第1比较例的半导体装置260的引线框278中，容易产生自感的偏差。
图4是示出第2比较例的半导体装置360的图。在第2比较例的半导体装置360中，第1引线框378-1是设置在绝缘板161的上方的2个第1引线框378中的设置于X轴负侧的第1引线框。第1引线框378-2是设置在绝缘板161的上方的2个第1引线框178中的设置于X轴正侧的第1引线框。第2引线框379-1是设置在绝缘板161的上方的2个第2引线框379中的设置于X轴负侧的第2引线框。第2引线框379-2是设置在绝缘板161的上方的2个第2引线框379中的设置于X轴正侧的第2引线框。
在半导体装置360中，在1个搭接部384上设置有2个开口390。该2个开口390沿着Y轴方向设置。
在第2比较例的半导体装置360中，位置S1是第2引线框379-1的芯片接合部380的Y轴方向上的2个端部位置中的Y轴正侧的端部位置。此外，位置S1是第2引线框379-1的搭接部384的Y轴方向上的2个端部位置中的Y轴正侧的端部位置。此外，位置S1是第2引线框379-1的布线接合部382的Y轴方向上的2个端部位置中的Y轴正侧的端部位置。
在第2比较例的半导体装置360中，位置S1’是第1引线框378-1的芯片接合部380的Y轴方向上的2个端部位置中的Y轴负侧的端部位置。此外，位置S1’是第1引线框378-1的搭接部384的Y轴方向上的2个端部位置中的Y轴负侧的端部位置。此外，位置S1’是第1引线框378-1的布线接合部382的Y轴方向上的2个端部位置中的Y轴负侧的端部位置。
宽度W2’是在Y轴方向上第2引线框379的布线接合部382上的Y轴正侧的端部位置S1与第2引线框379的布线接合部382上的Y轴负侧的端部位置S1’之间的宽度。宽度W3’是在Y轴方向上第2引线框379的搭接部384上的Y轴正侧的端部位置S1与第1引线框378的搭接部384上的Y轴负侧的端部位置S1’之间的宽度。
第2比较例的半导体装置360的宽度W2’和宽度W3’与宽度W1相等。因此，从第1引线框378的布线接合部382到输出端子199为止的电流路径的长度与从第2引线框379的布线接合部382到输出端子199为止的电流路径的长度之差容易变大。
图5是示出第1半导体芯片78和第2半导体芯片79、以及芯片接合部180的重心位置的图。位置Pcg1是第1半导体芯片78-1的重心位置。位置Pcg2是第2半导体芯片79-1的重心位置。位置Pcg3是第1半导体芯片78-2的重心位置。位置Pcg4是第2半导体芯片79-2的重心位置。
位置Pag1是设置于第1半导体芯片78-1的上方的芯片接合部180的重心位置。位置Pag2是设置于第2半导体芯片79-1的上方的芯片接合部180的重心位置。位置Pag3是设置于第1半导体芯片78-2的上方的芯片接合部180的重心位置。位置Pag4是设置于第2半导体芯片79-2的上方的芯片接合部180的重心位置。
在本说明书中，第1半导体芯片78的重心是指在俯视时的第1半导体芯片78的形状的重心。第2半导体芯片79的重心是指在俯视时的第2半导体芯片79的形状的重心。此外，芯片接合部180的重心是指在俯视时的芯片接合部180的形状的重心。
在本示例中，第1半导体芯片78在俯视时呈矩形。因此，本示例中，第1半导体芯片78的重心是指距第1半导体芯片78的4个角的距离全部相等的第1半导体芯片78的俯视时的位置。在本示例中，第2半导体芯片79在俯视时呈矩形。因此，本示例中，第2半导体芯片79的重心是指距第2半导体芯片79的4个角的距离全部相等的第2半导体芯片79的俯视时的位置。
位置Pcg1和位置Pag1可以在俯视时一致。位置Pcg2和位置Pag2可以在俯视时一致。位置Pcg3和位置Pag3可以在俯视时一致。位置Pcg4和位置Pag4可以在俯视时一致。通过位置Pcg1和位置Pag1在俯视时一致，从而从第1半导体芯片78-1流到设置于第1半导体芯片78-1的上方的芯片接合部180的电流在XY平面内难以产生偏差。通过位置Pcg2和位置Pag2在俯视时一致，从而从第2半导体芯片79-1流到设置于第2半导体芯片79-1的上方的芯片接合部180的电流在XY平面内难以产生偏差。
宽度W6是第1半导体芯片78的Y轴方向的宽度。宽度W7是第1半导体芯片78的X轴方向的宽度。第1半导体芯片78-1的重心位置Pcg1和设置于第1半导体芯片78-1的上方的芯片接合部180的重心位置Pag1在俯视时一致，是指可以包含位置Pcg1和位置Pag1之间的Y轴方向上的距离在宽度W6的10％以内的情况。位置Pcg1和位置Pag1在俯视时一致，是指可以包含位置Pcg1和位置Pag1之间的X轴方向上的距离在宽度W7的10％以内的情况。对于位置Pcg3和位置Pag3也同样。
第2半导体芯片79的Y轴方向上的宽度可以与宽度W6相等。第2半导体芯片79的X轴方向上的宽度可以与宽度W7相等。位置Pcg2和位置Pag2在俯视时一致，是指可以包含位置Pcg2和位置Pag2之间的Y轴方向上的距离在宽度W6的10％以内的情况。位置Pcg2和位置Pag2在俯视时一致，是指可以包含位置Pcg2和位置Pag2之间的X轴方向上的距离在宽度W7的10％以内的情况。对于位置Pcg4和位置Pag4也同样。
图6是示出在俯视时的布线图案164的形状的图。在图6中，省略第1半导体芯片78和第2半导体芯片79、第1引线框178和第2引线框179、以及电源端子198和输出端子199。
布线图案164包含第1布线图案134和第2布线图案132。第1布线图案134中，将第1方向(Y轴方向)设为长边方向。图6中，用粗点划线来表示第1布线图案134的范围。第2布线图案132中，将在XY平面内与第1方向正交的第2方向(X轴方向)设为长边方向。图6中，用粗虚线来表示第2布线图案132的范围。第1布线图案134和第2布线图案132在图6的阴影部分中重合。
布线图案164-1和布线图案164-2中，第1布线图案134和第2布线图案132可以在俯视时配置成L字形。第1布线图案134和第2布线图案132也可以配置成在俯视时呈T字形。第1布线图案134和第2布线图案132也可以配置成在俯视时呈十字形。
在布线图案164-3中，第2布线图案132和1个第1布线图案134可以配置成在俯视时呈L字形。第2布线图案132和1个第1布线图案134可以在配置成俯视时呈T字形。第2布线图案132和1个第1布线图案134可以配置成在俯视时呈十字形。
图7是示出本发明的一个实施方式所涉及的壳体部40的下表面的一个示例的图。壳体部40配置在图1所示的顶板94的下方(即，Z轴负侧)。图7是从Z轴负侧向正侧观察壳体部40时的图。在图7中，用虚线和剖面线来表示仰视时的第1半导体芯片78和第2半导体芯片79的位置。此外，用虚线部表示仰视时的电源端子198及输出端子199的位置。
壳体部40可以用与顶板94相同组分的金属来形成。壳体部40可以用包含铝或铜的金属来形成。壳体部40具有侧壁63及底板64。壳体部40包含有制冷剂流过的制冷剂流通部92、以及包围制冷剂流通部92的外缘部68。制冷剂流通部92是由侧壁63和底板64划定的空间。
壳体部40包含配置在制冷剂流通部92的冷却翅片95。冷却翅片95在俯视时和仰视时与半导体装置160的至少一部分重合，并被设定在预先确定的区域中。在本示例中，冷却翅片95在俯视时和仰视时与半导体装置160的整体重合地进行设置。在图7中，用点划线表示在仰视时设置有冷却翅片95的范围。
壳体部40在俯视时具有4个角部20。在本示例中，4个角部20是指在仰视时和俯视时与端子壳体88的角部19(参照图1)重合的部分。
壳体部40可以具有贯通孔84。贯通孔84在俯视时和仰视时设置在与设置于端子壳体88的贯通孔84相同的位置上。
壳体部40具有用于将制冷剂导入制冷剂流通部92的制冷剂导入口97、以及用于将制冷剂从制冷剂流通部92导出的制冷剂导出口98。制冷剂导入口97可以设置于1个角部20的附近。制冷剂导出口98可以设置在相对于上述的1个角部20位于对角的其他的角部20的附近。
在本示例中，制冷剂从制冷剂导入口97导入，并从制冷剂导出口98导出。在本示例中，在Y轴方向上靠近制冷剂导入口97的一侧为上游侧，靠近制冷剂导出口98的另一侧为下游侧。在图7中，用粗箭头表示冷却翅片95中的制冷剂的流路方向。在本示例的冷却翅片95中，制冷剂的流路方向是Y轴方向。
电源端子198可以配置在制冷剂的流路的上游侧。输出端子199可以配置在制冷剂的流路的下游侧。
将冷却翅片95的Y轴方向上的宽度设为宽度Wf。将制冷剂流通部92的Y轴方向上的宽度设为宽度We。位置F是冷却翅片95的Y轴方向上的中央的位置。位置G是制冷剂流通部92的Y轴方向上的中央的位置。
将冷却翅片95的Y轴正侧的端部与沿着X轴方向延伸的2个侧壁63中的Y轴正侧的侧壁63的内侧面的位置之间的在Y轴方向上的宽度设为宽度Wef1。将冷却翅片95的Y轴正侧的端部与沿着X轴方向延伸的2个侧壁63中的Y轴负侧的侧壁63的内侧面的位置之间的在Y轴方向上的宽度设为宽度Wef2。
在制冷剂的流路方向(Y轴方向)上，位置F可以配置在比位置G更靠制冷剂的流路的下游侧。宽度Wef2可以小于宽度Wef1。即，冷却翅片95可以在制冷剂流通部92中的比制冷剂流通部92的Y轴方向上的中央更向Y轴负侧偏移地进行配置。另外，宽度Wef1、宽度Wef2、以及宽度Wf之和与宽度We相等。
在制冷剂流通部92中流过的制冷剂在将第1半导体芯片78冷却后，对第2半导体芯片79进行冷却。因此，对第2半导体芯片79进行冷却的制冷剂的温度容易高于在制冷剂导入口97的附近流过的制冷剂的温度。本示例的半导体模块100中，位置F配置于比位置G更靠制冷剂的流路的下游侧，因此与位置F配置于比位置G更靠制冷剂的流路的上游侧的情况相比，X轴方向的制冷剂的流速分布变小，能提高对配置于制冷剂的流路的下游侧的第2半导体芯片79进行冷却的冷却性能。
图8是图7中的区域B的放大图。图8放大示出在俯视时包含1个半导体装置160的区域。在图8中，用点划线和剖面线来表示第1布线图案134(参照图6)的在仰视时的位置。此外，用虚线和剖面线来表示第2布线图案132(参照图6)的在仰视时的位置。此外，在图8中，省略在仰视时的第1半导体芯片78的位置和第2半导体芯片79的位置。
第1布线图案134和第2布线图案132的整体可以配置成在俯视时和仰视时与冷却翅片95重合。布线图案164由于流过布线图案164的电流而导致发热。因此，通过将第1布线图案134和第2布线图案132的整体配置成在俯视时和仰视时与冷却翅片95重合，从而能对布线图案164的整体进行冷却。因此，能提高对半导体装置160进行冷却的冷却性能。
图9是示出图7中的冷却翅片95的配置的一个示例的图。本示例的冷却翅片95设置为沿着第1方向(Y轴方向)延伸并沿着第2方向(X轴方向)排列。在本示例中，冷却翅片95具有将第1方向设为长边方向的短条形状。此外，本示例中，短条形状的冷却翅片95在X轴方向上隔开规定的间隔配置有多个。冷却翅片95除了平直翅片以外，还可以是波形翅片、针形翅片、波纹翅片和叠层翅片。
冷却翅片95可以由与壳体部40相同组分的金属形成。冷却翅片95例如由包含铝或铜的金属形成。冷却翅片95为了轻量化而优选为由含有铝的金属形成。
图10是示出图1及图9中的A-A’截面的一个示例的图。A-A’截面是穿过半导体装置160的布线图案164和绝缘板161、顶板94、以及端子壳体88的侧壁66的XZ截面。此外，A-A’截面是穿过壳体部40的侧壁63、底板64、制冷剂流通部92以及冷却翅片95的XZ截面。
本示例的半导体模块100包括端子壳体88、配置在端子壳体88的下方的冷却部114。冷却部114包括具有下表面的顶板94、以及壳体部40。壳体部40包含制冷剂流通部92和外缘部68。此外，壳体部40配置在顶板94的下表面侧，并且在外缘部68中与顶板94的下表面直接或间接地紧贴地进行配置。
电路基板162具有绝缘板161、布线图案164、以及导体层16。导体层16设置于绝缘板161的下方。布线图案164及导体层16例如由铜等导电材料、金属材料形成。导体层16设置于绝缘板161的下表面的大致整个面上。在绝缘板161的上方设置有布线图案164。
在导体层16的下方设置有接合材料14。接合材料14作为一个示例是焊料。接合材料14将导体层16和顶板94进行接合。由于半导体装置160的动作而产生的热量通过顶板94释放到半导体装置160的外部。
端子壳体88具有被侧壁65和侧壁66所包围的开口93。在开口93填充有环氧树脂或硅凝胶等密封材料26。半导体装置160可以用密封材料26来进行密封。密封材料26的下表面可以与顶板94的上表面相接触。密封材料26的上表面可以配置在比侧壁66的上表面更靠下方。
冷却翅片95的Z轴正侧的一端可以与顶板94的下表面相接触。顶板94的下表面是指在Z轴方向上与壳体部40的制冷剂流通部92相对的顶板94的表面。冷却翅片95的Z轴负侧的另一端可以与底板64的上表面相接触。
壳体部40和冷却翅片95可以通过冲压加工、锻造或挤压加工来成形。壳体部40和冷却翅片95可以通过钎焊加工来组装。钎焊材可以由熔点低于壳体部40的金属来形成。在钎焊材料中可以是用包含铜或铝的金属来作为低熔点的金属。
图11是示出图1及图9中的C-C’截面的一个示例的图。C-C’截面是穿过半导体装置160的布线图案164、绝缘板161、导体层16、第2半导体芯片79、第2引线框179、以及开口190的XZ截面。此外，C-C’截面是穿过顶板94、壳体部40的底板64、制冷剂流通部92以及冷却翅片95的XZ截面。
半导体装置160包含第2半导体芯片79、第2引线框179以及电路基板162。利用接合材料14将半导体装置160与顶板94的上表面接合。
将设置于第2引线框179-1的开口190的X轴方向上的2个端部位置中的X轴负侧的端部位置设为位置R1。将这2个端部位置中的X轴正侧的端部位置设为位置R2。此外，将第2半导体芯片79-1的X轴方向上的2个端部位置中的X轴正侧的端部位置设为位置E。
将设置于第2引线框179-2的开口190的X轴方向上的2个端部位置中的X轴负侧的端部位置设为位置R1’。将这2个端部位置中的X轴负侧的端部位置设为位置R2’。此外，将第2半导体芯片79-2的X轴负侧的端部位置设为位置E’。
在X轴方向上，位置E可以配置在位置R1和位置R2之间。在X轴方向上，位置E’可以配置在位置R1’和位置R2’之间。通过在X轴方向上将位置E配置在位置R1和位置R2之间，从而容易将从开口190流入的密封材料26填充在由脚部185、脚部186、以及搭接部184包围的空间内。此外，通过在X轴方向上将位置E’配置在位置R1’和位置R2’之间，从而容易将从开口190流入的密封材料26填充在由脚部185、脚部186、以及搭接部184包围的空间内。
图12是示出半导体装置160的上表面的另一个示例的图。本示例的半导体装置160与图2的半导体装置160的不同点在于，在俯视时，1个搭接部184的至少1个角部32设置成曲线形。在本示例中，1个搭接部184的4个角部32中位于对角的2个角部32设置成在俯视时呈曲线形。与脚部185和脚部186不接触的角部32可以设置成在俯视时呈曲线形。
本示例的半导体装置160中，1个搭接部184的至少1个角部32设置成曲线形。因此，难以将X轴方向的应力和Y轴方向的应力重叠地施加于填充在角部32附近的密封材料26上。因此，密封材料26和搭接部184难以由于该应力而导致变形。
图13是示出本发明一个实施方式所涉及的车辆200的概要的图。车辆200是一种使用功率从而至少产生一部分推进力的车辆。作为一个示例，车辆200是一种利用电动机等功率驱动设备来产生全部的推进力的电动车，或是一种对电动机等功率驱动设备、与由汽油等燃料驱动的内燃机进行并用的混合动力车。
车辆200包括控制电动机等功率驱动设备的控制装置210(外部装置)。控制装置210中设置有半导体模块100。半导体模块100可以对提供给功率驱动设备的功率进行控制。
图14是本发明一个实施方式所涉及的半导体模块100的主电路图。半导体模块100可以是驱动车辆电动机的车载用单元的一部分。半导体模块100可以起到具有输出端子U、V、和W的三相交流逆变器电路的功能。
将与第1半导体芯片78和第2半导体芯片79并联连接的半导体芯片设为半导体芯片80。半导体芯片80-1、半导体芯片80-2以及半导体芯片80-3可以构成半导体模块100中的下臂部。半导体芯片80-4、半导体芯片80-5以及半导体芯片80-6可以构成半导体模块100中的上臂部。一组半导体芯片80-1和半导体芯片80-4可以构成电桥支路。一组半导体芯片80-2和半导体芯片80-5可以构成电桥支路。一组半导体芯片80-3和半导体芯片80-6可以构成电桥支路。
在半导体芯片80-1中，分别地，第1半导体芯片78-2和第2半导体芯片79-2的发射极电极可以电连接至输入端子N1，第1半导体芯片78-2和第2半导体芯片79-2的集电极电极可以电连接至输出端子U。在半导体芯片80-4中，第1半导体芯片78-1和第2半导体芯片79-1的发射极电极可以电连接至输出端子U，第1半导体芯片78-1和第2半导体芯片79－1的集电极电极可以电连接至输入端子P1。
在半导体芯片80-2中，第1半导体芯片78-2和第2半导体芯片79-2的发射极电极可以电连接至输入端子N2，第1半导体芯片78-2和第2半导体芯片79-2的集电极电极可以电连接至输出端子V。在半导体芯片80-5中，第1半导体芯片78-1和第2半导体芯片79-1的发射极电极可以电连接至输出端子V，第1半导体芯片78-1和第2半导体芯片79－1的集电极电极可以电连接至输入端子P2。
在半导体芯片80-3中，第1半导体芯片78-2和第2半导体芯片79-2的发射极电极可以电连接至输入端子N3，第1半导体芯片78-2和第2半导体芯片79-2的集电极电极可以电连接至输出端子W。在半导体芯片80-6中，第1半导体芯片78-1和第2半导体芯片79-1的发射极电极可以电连接至输出端子W，第1半导体芯片78-1和第2半导体芯片79－1的集电极电极可以电连接至输入端子P3。
半导体芯片80-1至80-6可以根据输入到第1半导体芯片78和第2半导体芯片79的控制电极焊盘的信号交替地进行开关。在本示例中，第1半导体芯片78和第2半导体芯片79可在开关时进行发热。
输入端子P1、P2及P3可以与外部电源的正极相连接。输入端子N1、N2及N3可以与外部电源的负极相连接。输入端子P1、P2及P3可以彼此电连接。输入端子N1、N2及N3可以彼此电连接。输出端子U、V及W可以分别与负载相连接。
半导体模块100中，第1半导体芯片78和第2半导体芯片79可以分别是RC-IGBT(逆导通IGBT)半导体芯片。在RC-IGBT半导体芯片中，IGBT和回流二极管(FWD)可以一体形成。在RC-IGBT半导体芯片中，IGBT和FWD可以反向并联连接第1半导体芯片78和第2半导体芯片79可以分别包含MOSFET、IGBT等晶体管和二极管的组合。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式所记载的范围。本领域技术人员知晓能够对上述实施方式实施各种变更或改进。根据专利权利要求书的记载可知，进行了上述各种变更或改进的方式也包含在本发明的技术范围内。
请注意，对于权利要求书、说明书以及附图中所示的装置、系统、程序、以及方法中的动作、工序、步骤以及阶段等各处理的执行顺序，只要没有特别明示“之前”、“先前”等，并且未在后续的处理中使用之前处理的输出，则能以任意的顺序实现。权利要求书、说明书和附图中的动作流程中，为了方便说明，使用了“首先”、“然后”等，但并不意味着一定要按照这样的顺序来实施。
标号说明
14···接合材料
16···导体层
19···角部
20···角部
26···密封材料
32···角部
40···壳体部
63···侧壁
64···底板
65···侧壁
66···侧壁
68···外缘部
78···第1半导体芯片
79···第2半导体芯片
80···半导体芯片
84···贯通孔
86···主端子
88···端子壳体
92···制冷剂流通部
93···开口
94···顶板
95···冷却翅片
97···制冷剂导入口
98···制冷剂导出口
100···半导体模块
114···冷却部
132···第2布线图案
134···第1布线图案
160···半导体装置
161···绝缘板
162···电路基板
164···布线图案
178···第1引线框
179···第2引线框
180···芯片接合部
182···布线接合部
184···搭接部
185···脚部
186···脚部
190···开口
198···电源端子
199···输出端子
200···车辆
210···控制装置
260···半导体装置
278···引线框
280···芯片接合部
282···布线接合部
284···搭接部
285···脚部
286···脚部
290···开口
360···半导体装置
378···第1引线框
379···第2引线框
380···芯片接合部
382···布线接合部
384···搭接部。

Claims (11)

1.一种半导体装置，其特征在于，包括：
电路基板；
布线图案，该布线图案设置于所述电路基板的上方；
第1半导体芯片和第2半导体芯片，该第1半导体芯片和第2半导体芯片设置于所述电路基板的上方，在与所述电路基板的基板面平行的平面内沿着预先确定的第1方向进行设置；
第1引线框，该第1引线框将所述第1半导体芯片和所述布线图案电连接；以及
第2引线框，该第2引线框将所述第2半导体芯片和所述布线图案电连接，
所述第1引线框和所述第2引线框分别具有：
芯片接合部，该芯片接合部设置在所述半导体芯片的至少一部分的上方；
布线接合部，该布线接合部设置在所述布线图案的至少一部分的上方；以及
搭接部，该搭接部将所述芯片接合部和所述布线接合部进行连接，
在所述第1方向上，所述第1引线框的所述搭接部和所述第2引线框的所述搭接部之间的间隔小于所述第1引线框的所述芯片接合部和所述第2引线框的所述芯片接合部之间的间隔。
2.如权利要求1所述的半导体装置，其特征在于，
在所述第1方向上，所述第1引线框的所述布线接合部和所述第2引线框的所述布线接合部之间的间隔小于所述第1引线框的所述芯片接合部和所述第2引线框的所述芯片接合部之间的间隔。
3.如权利要求1或2所述的半导体装置，其特征在于，
在所述第1方向上，所述第1引线框的所述布线接合部和所述第2引线框的所述布线接合部之间的间隔小于所述第1引线框的所述搭接部和所述第2引线框的所述搭接部之间的间隔。
4.如权利要求1至3中任一项所述的半导体装置，其特征在于，
所述第1半导体芯片的重心位置与所述第1引线框的所述芯片接合部的重心位置一致，
所述第2半导体芯片的重心位置与所述第2引线框的所述芯片接合部的重心位置一致。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
在俯视时，所述搭接部的至少1个角部设置成曲线形。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，
在所述搭接部上设置有从所述搭接部的上表面贯穿到下表面的开口。
7.一种半导体模块，其特征在于，包括：
端子壳体，该端子壳体对权利要求1至6中任一项所述的半导体装置进行收纳；以及
冷却部，该冷却部配置于所述端子壳体的下方，
所述冷却部具有：
顶板，该顶板具有下表面；以及
壳体部，该壳体部包含有制冷剂流过的制冷剂流通部；以及包围所述制冷剂流通部的外缘部，所述制冷剂流通部配置在所述顶板的下表面侧，并且在所述外缘部该壳体部与所述下表面直接或间接紧贴地进行配置，
所述壳体部包含冷却翅片，该冷却翅片配置于所述制冷剂流通部，并在俯视时与所述半导体装置的至少一部分重合地设置在预先确定的区域中，
在所述制冷剂的流路方向上，所述冷却翅片的中央配置在比所述制冷剂流通部的中央更靠所述制冷剂的流路的下游侧。
8.如权利要求7所述的半导体模块，其特征在于，
所述布线图案包括：
第1布线图案，该第1布线图案将所述第1方向设为长边方向；以及
第2布线图案，该第2布线图案将在所述平面内与所述第1方向正交的第2方向设为长边方向，
在俯视时，所述第1布线图案和所述第2布线图案的整体配置成与所述冷却翅片重合。
9.如权利要求8所述的半导体模块，其特征在于，
所述冷却翅片设置为沿着所述第1方向延伸并沿着所述第2方向排列。
10.如权利要求7至9中任一项所述的半导体模块，其特征在于，
所述半导体装置还具有输出端子，该输出端子设置于所述电路基板，与所述布线图案电连接，并输出流过所述布线图案的电流，
所述输出端子配置在所述制冷剂的流路的下游侧。
11.一种车辆，其特征在于，
包括如权利要求7至10中任一项所述的半导体模块。
CN201980021141.2A 2018-10-05 2019-09-17 半导体装置、半导体模块及车辆 Pending CN111886695A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-189632 2018-10-05
JP2018189632 2018-10-05
PCT/JP2019/036307 WO2020071102A1 (ja) 2018-10-05 2019-09-17 半導体装置、半導体モジュールおよび車両

Publications (1)

Publication Number Publication Date
CN111886695A true CN111886695A (zh) 2020-11-03

Family

ID=70055229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980021141.2A Pending CN111886695A (zh) 2018-10-05 2019-09-17 半导体装置、半导体模块及车辆

Country Status (5)

Country Link
US (1) US11631641B2 (zh)
EP (1) EP3761361B1 (zh)
JP (1) JP7147859B2 (zh)
CN (1) CN111886695A (zh)
WO (1) WO2020071102A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7147859B2 (ja) * 2018-10-05 2022-10-05 富士電機株式会社 半導体装置、半導体モジュールおよび車両
JP7120475B2 (ja) * 2020-01-10 2022-08-17 富士電機株式会社 半導体装置および車両
DE112022001575T5 (de) * 2021-04-22 2024-01-11 Rohm Co., Ltd. Halbleiterbauelement
CN115346948B (zh) * 2022-10-14 2023-04-07 吉光半导体(绍兴)有限公司 一种半桥模块

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243326A (ja) * 1991-08-20 1993-09-21 Hitachi Cable Ltd 半導体装置
JP2005235885A (ja) * 2004-02-18 2005-09-02 Sanyo Electric Co Ltd 回路装置
US20070069343A1 (en) * 2005-09-26 2007-03-29 Mitsubishi Denki Kabushiki Kaisha Molded semiconductor package
US20080083971A1 (en) * 2006-10-06 2008-04-10 Peter Chou Electronic device and lead frame
JP2012033756A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置およびその製造方法
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置
JP2015043645A (ja) * 2013-08-26 2015-03-05 カルソニックカンセイ株式会社 半導体装置
CN107818963A (zh) * 2016-09-14 2018-03-20 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP4058007B2 (ja) 2004-03-03 2008-03-05 株式会社東芝 半導体装置
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
JP5381561B2 (ja) * 2008-11-28 2014-01-08 富士電機株式会社 半導体冷却装置
JP2012212713A (ja) 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
CN103477432B (zh) * 2011-05-16 2017-06-20 富士电机株式会社 半导体模块冷却器
JP2012244040A (ja) 2011-05-23 2012-12-10 Aisin Aw Co Ltd 半導体装置及びその製造方法
CN103918067B (zh) * 2012-05-29 2017-03-01 日本精工株式会社 半导体模块及其制造方法
JP2014056920A (ja) 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置
CN104247010B (zh) * 2012-10-29 2017-06-20 富士电机株式会社 半导体装置
JP5892250B2 (ja) 2012-11-05 2016-03-23 日本精工株式会社 半導体モジュール
EP2916348B1 (en) * 2012-11-05 2020-05-13 NSK Ltd. Semiconductor module
JP2014187264A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
JP2015018946A (ja) 2013-07-11 2015-01-29 カルソニックカンセイ株式会社 基板回路の構造および製造方法
BR112016001171A2 (pt) * 2013-10-21 2017-12-12 Nsk Ltd módulo semicondutor.
JP2015099843A (ja) 2013-11-19 2015-05-28 パナソニックＩｐマネジメント株式会社 半導体装置
WO2015121899A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
DE102014102018B3 (de) 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
JP6337957B2 (ja) * 2014-03-19 2018-06-06 富士電機株式会社 半導体モジュールユニットおよび半導体モジュール
JP6361821B2 (ja) 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
JP6485257B2 (ja) * 2015-07-01 2019-03-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6150866B2 (ja) 2015-11-02 2017-06-21 三菱電機株式会社 電力半導体装置
JP6685143B2 (ja) * 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
JP6261642B2 (ja) * 2016-04-04 2018-01-17 三菱電機株式会社 電力半導体装置
JP6639320B2 (ja) 2016-04-27 2020-02-05 マレリ株式会社 半導体装置
JP6917127B2 (ja) 2016-08-23 2021-08-11 ローム株式会社 半導体装置及びパワーモジュール
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE112017007265T5 (de) * 2017-03-16 2019-11-28 Mitsubishi Electric Corporation Kühlsystem
DE112018002403B4 (de) * 2017-05-11 2024-05-02 Mitsubishi Electric Corporation Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
JP7147859B2 (ja) * 2018-10-05 2022-10-05 富士電機株式会社 半導体装置、半導体モジュールおよび車両

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243326A (ja) * 1991-08-20 1993-09-21 Hitachi Cable Ltd 半導体装置
JP2005235885A (ja) * 2004-02-18 2005-09-02 Sanyo Electric Co Ltd 回路装置
US20070069343A1 (en) * 2005-09-26 2007-03-29 Mitsubishi Denki Kabushiki Kaisha Molded semiconductor package
US20080083971A1 (en) * 2006-10-06 2008-04-10 Peter Chou Electronic device and lead frame
CN101553911A (zh) * 2006-10-06 2009-10-07 威世通用半导体公司 电子器件和引线框架
JP2012033756A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置およびその製造方法
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置
JP2015043645A (ja) * 2013-08-26 2015-03-05 カルソニックカンセイ株式会社 半導体装置
CN107818963A (zh) * 2016-09-14 2018-03-20 富士电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US11631641B2 (en) 2023-04-18
EP3761361A4 (en) 2021-11-17
JPWO2020071102A1 (ja) 2021-03-25
JP7147859B2 (ja) 2022-10-05
US20210013141A1 (en) 2021-01-14
EP3761361A1 (en) 2021-01-06
WO2020071102A1 (ja) 2020-04-09
EP3761361B1 (en) 2024-08-21

Similar Documents

Publication Publication Date Title
JP7147859B2 (ja) 半導体装置、半導体モジュールおよび車両
US11270984B2 (en) Semiconductor module
US11538736B2 (en) Cooling apparatus, semiconductor module, and vehicle
US10056309B2 (en) Electronic device
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP7187992B2 (ja) 半導体モジュールおよび車両
CN110828405A (zh) 功率半导体模块以及车辆
JP2020136366A (ja) 半導体モジュール、車両および製造方法
JP7400896B2 (ja) 半導体モジュール
US20150137344A1 (en) Semiconductor device and method for manufacturing same
CN113644038A (zh) 半导体模块和车辆
JP7424489B2 (ja) 冷却装置および半導体モジュール
CN113496969A (zh) 半导体模块及车辆
US10804186B2 (en) Semiconductor module and power converter
US20190157194A1 (en) Semiconductor module, electric vehicle, and power control unit
US11355420B2 (en) Cooling apparatus, semiconductor module, and vehicle
CN112509993A (zh) 半导体模块及车辆
JP3922698B2 (ja) 半導体装置
US20230420323A1 (en) Semiconductor module, and manufacturing method for semiconductor module
US11380599B2 (en) Semiconductor module, vehicle, and method of manufacturing semiconductor module
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両
JP2022183503A (ja) 半導体モジュールおよび半導体モジュールの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination