JP7120475B2 - 半導体装置および車両 - Google Patents

半導体装置および車両 Download PDF

Info

Publication number
JP7120475B2
JP7120475B2 JP2021569751A JP2021569751A JP7120475B2 JP 7120475 B2 JP7120475 B2 JP 7120475B2 JP 2021569751 A JP2021569751 A JP 2021569751A JP 2021569751 A JP2021569751 A JP 2021569751A JP 7120475 B2 JP7120475 B2 JP 7120475B2
Authority
JP
Japan
Prior art keywords
circuit pattern
main circuit
slit
semiconductor chip
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021569751A
Other languages
English (en)
Other versions
JPWO2021140765A5 (ja
JPWO2021140765A1 (ja
Inventor
雄大 玉井
広道 郷原
教文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021140765A1 publication Critical patent/JPWO2021140765A1/ja
Publication of JPWO2021140765A5 publication Critical patent/JPWO2021140765A5/ja
Application granted granted Critical
Publication of JP7120475B2 publication Critical patent/JP7120475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/402—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置および車両に関する。
従来、冷却装置が実装された、パワー半導体チップ等の複数の半導体素子を含む半導体装置を備える半導体モジュールが知られている（例えば、特許文献１－６参照）。
［先行技術文献］
［特許文献］
［特許文献１］特開２００６－３４４７７０号公報
［特許文献２］特開２００３－０１７６２７号公報
［特許文献３］特開２０１６－０９６１８８号公報
［特許文献４］特開２０１６－０７２２８１号公報
［特許文献５］特開平０８－２７４４２３号公報
［特許文献６］特開平０９－０８２８４４号公報
 解決しようとする課題
上記の半導体モジュールでは、半導体装置を冷却装置に実装するための加熱工程中に半導体装置の回路基板が熱変形するときの変形態様や過大な反り量に起因して、回路基板を冷却装置に固定する固着剤にクラックが生じ易くなっていた。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、第１半導体チップおよび第２半導体チップと、回路基板とを備える半導体装置を提供する。回路基板は、上面と下面を有する絶縁板と、上面に設けられ、第１半導体チップおよび第２半導体チップを実装する回路層と、下面に設けられた金属層とを順に有する積層基板であってもよい。回路基板は、平面視における形状が二組の対向する辺を有する矩形であってもよい。回路層は、第１半導体チップを実装する第１搭載部と、第２半導体チップを実装する第２搭載部と、第１搭載部および第２搭載部の間に設けられ、矩形の一組の辺が延びる第１方向に延伸する第１の上面スリットおよび第２の上面スリットと、を含んでもよい。金属層は、第１方向に延びる第１の下面スリットを含んでもよい。平面視において、第１搭載部、第１の上面スリット、第２の上面スリットおよび第２搭載部は矩形の他の一組の辺が延びる第２方向に並んで設けられてもよい。第１の下面スリットは第１の上面スリットと第２の上面スリットとによって画定される範囲内に位置してもよい。回路基板は、半導体装置の加熱工程中に、第１搭載部および第２搭載部の位置が、絶縁板から金属層へ向かう方向に凸形状となるように熱変形する特性を有してもよい。
回路層は、それぞれが第１方向に延伸する、第１主回路パターン、第２主回路パターンおよび第３主回路パターンを含んでもよい。第１主回路パターンは第１搭載部を含んでもよい。第２主回路パターンは第２搭載部を含んでもよい。第１主回路パターン、第２主回路パターンおよび第３主回路パターンはそれぞれ、他の２つの主回路パターンに互いに隣接してもよい。
平面視において、第１主回路パターンは２つの長手部を含むＵ字形状であってもよい。第２主回路パターンはＩ字形状であってもよい。第３主回路パターンは１つの長手部を含むＬ字形状であってもよい。第１主回路パターン、第２主回路パターンおよび第３主回路パターンは、矩形を形成するように位置してもよい。
回路層は、第１搭載部と第２搭載部との間に設けられ、第１方向に延伸する第３の上面スリットを更に含んでもよい。第１の上面スリットは第１主回路パターンの２つの長手部の一方と第３主回路パターンの長手部との間に位置してもよい。第２の上面スリットは第１主回路パターンの２つの長手部の他方と第２主回路パターンとの間に位置してもよい。第３の上面スリットは第１主回路パターンの２つの長手部の他方と第３主回路パターンの長手部との間に位置してもよい。
半導体装置は、第３半導体チップおよび第４半導体チップを更に備えてもよい。第１主回路パターンは第３半導体チップを実装する第３搭載部を更に含んでもよい。第２主回路パターンは第４半導体チップを実装する第４搭載部を更に含んでもよい。第１搭載部および第３搭載部はそれぞれ、第１主回路パターンの２つの長手部の一方の両端に位置してもよい。第２搭載部および第４搭載部はそれぞれ、第２主回路パターンのＩ字形状の両端に位置してもよい。
回路層は、それぞれが第２方向に延伸する、第１制御回路パターン、第２制御回路パターン、第３制御回路パターン、第４制御回路パターン、３本の第４の上面スリット、および、３本の第５の上面スリットを更に含んでもよい。第１搭載部、１本の第４の上面スリット、第１制御回路パターン、１本の第４の上面スリット、第３制御回路パターン、１本の第４の上面スリット、および、第３搭載部は第１方向に並んで設けられてもよい。第２搭載部、１本の第５の上面スリット、第２制御回路パターン、１本の第５の上面スリット、第４制御回路パターン、１本の第５の上面スリット、および、第４搭載部は第１方向に並んで設けられてもよい。金属層は、第２方向に延びる第２の下面スリットを更に含んでもよい。平面視において、第２の下面スリットは、３本の第４の上面スリットによって画定される範囲内、および、３本の第５の上面スリットによって画定される範囲内に位置してもよい。
半導体装置は、第１半導体チップおよび第１制御回路パターンを接続する制御配線、第３半導体チップおよび第３制御回路パターンを接続する制御配線、第２半導体チップおよび第２制御回路パターンを接続する制御配線、ならびに、第４半導体チップおよび第４制御回路パターンを接続する制御配線、を更に備えてもよい。複数の制御配線の断面積および長さは、互いに等しくてもよい。
半導体装置は、第１半導体チップおよび第３主回路パターンを接続する主回路配線、第３半導体チップおよび第３主回路パターンを接続する主回路配線、第２半導体チップおよび第１主回路パターンを接続する主回路配線、ならびに、第４半導体チップおよび第１主回路パターンを接続する主回路配線、を更に備えてもよい。複数の主回路配線の断面積および長さは、互いに等しくてもよい。
回路層は、第２方向に延びる２本の第２方向スリットを含んでもよい。金属層は、第２方向に延びる第２方向スリットを含んでもよい。平面視において、金属層の第２方向スリットは、回路層の２本の第２方向スリットによって画定される範囲内に位置してもよい。
平面視において、各搭載部に実装される半導体チップは、回路層および金属層が含む何れのスリットにも重ならなくてもよい。
回路層および金属層は、同じ材料から形成されてもよい。
材料は、銅、銅合金、アルミニウム、および、アルミニウム合金の何れかを含んでもよい。
回路層および金属層は、互いに同じ厚みを有してもよい。
回路層および金属層が含む何れのスリットも、互いに同じ幅を有してもよい。
本発明の第２の態様においては、第１の態様に係る半導体装置を備える車両を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体モジュール１００の一例を示す模式的な斜視図である。 本発明の一つの実施形態に係る半導体モジュール１００の回路基板７６の一例を示す、（Ａ）平面図、（Ｂ）断面図、および、（Ｃ）底面図である。 本発明の一つの実施形態に係る半導体モジュール１００の、（Ａ）リフロー前の状態の一例と、（Ｂ）リフロー後の状態の一例とを説明するための模式図である。 本発明の一つの実施形態に係る半導体モジュール１００の半導体装置７０の一例を示す平面図である。 本発明の一つの実施形態に係る半導体モジュール１００の回路基板８０の一例を示す、（Ａ）平面図、（Ｂ）断面図、および、（Ｃ）底面図である。 本発明の一つの実施形態に係る車両２００の概要を示す図である。 本発明の一つの実施形態に係る半導体モジュール１００の主回路図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の一つの実施形態に係る半導体モジュール１００の一例を示す模式的な斜視図である。半導体モジュール１００は、半導体装置７０および冷却装置１０を備える。本実施形態の半導体装置７０は、冷却装置１０に載置されている。本実施形態の説明では、半導体装置７０が載置されている冷却装置１０の面をｘｙ面とし、ｘｙ面と垂直な軸をｚ軸とする。ｘｙｚ軸は右手系をなす。本実施形態の説明では、ｚ軸方向において冷却装置１０から半導体装置７０に向かう方向を上、逆の方向を下と称するが、上および下の方向は、重力方向に限定されない。また本実施形態の説明では、各部材の面のうち、上側の面を上面、下側の面を下面、上面および下面の間の面を側面と称する。本実施形態の説明において、平面視は、ｚ軸正方向から半導体モジュール１００を見た場合を意味する。
本実施形態の半導体装置７０は、３枚の回路基板７６を含み、各回路基板７６には４つの半導体チップ７８が搭載される。付言すれば、半導体装置７０は、少なくとも、１つの回路基板７６と、当該回路基板７６に搭載された２つの半導体チップ７８（例えば第１半導体チップ７８Ａおよび第２半導体チップ７８Ｂ）と、を備える。図１に示す通り、本実施形態の半導体装置７０は、パワー半導体装置であって、回路基板７６および４つの半導体チップ７８を含むＵ相ユニット７０Ｕと、回路基板７６および４つの半導体チップ７８を含むＶ相ユニット７０Ｖと、回路基板７６および４つの半導体チップ７８を含むＷ相ユニット７０Ｗと、を有する。本実施形態の半導体モジュール１００は、三相交流インバータを構成する装置として機能する。
本実施形態において、Ｕ相ユニット７０－Ｕは、第１半導体チップ７８Ａ、第２半導体チップ７８Ｂ、第３半導体チップ７８Ｃおよび第４半導体チップ７８Ｄを含む。また、Ｖ相ユニット７０－Ｖは、第１半導体チップ７８Ｅ、第２半導体チップ７８Ｆ、第３半導体チップ７８Ｇおよび第４半導体チップ７８Ｈを含む。また、Ｗ相ユニット７０－Ｗは、第１半導体チップ７８Ｉ、第２半導体チップ７８Ｊ、第３半導体チップ７８Ｋおよび第４半導体チップ７８Ｌを含む。なお、Ｕ相ユニット７０Ｕ、Ｖ相ユニット７０ＶおよびＷ相ユニット７０Ｗの各半導体チップ７８は、半導体モジュール１００が動作した場合に熱を生じる発熱源となる。
半導体チップ７８は縦型の半導体素子であり、上面電極および下面電極を有する。半導体チップ７８は、一例として、シリコン等の半導体基板に形成された絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）および還流ダイオード（ＦＷＤ）等の素子を含む。半導体チップ７８は、ＩＧＢＴおよびＦＷＤが一枚の半導体基板に形成された逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）であってもよい。ＲＣ－ＩＧＢＴにおいてＩＧＢＴとＦＷＤは逆並列に接続されてよい。
半導体チップ７８の下面電極は、回路基板７６の上面に接続されている。半導体チップ７８の上面電極はエミッタ、ソースあるいはアノード電極であってよく、下面電極はコレクタ、ドレインあるいはカソード電極であってよい。半導体チップ７８における半導体基板は、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）であってもよい。
ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を含む半導体チップ７８は、制御電極を有する。半導体モジュール１００は、半導体チップ７８の制御電極に接続される制御端子を有してもよい。スイッチング素子は、制御端子を介し、外部の制御回路により制御され得る。
回路基板７６は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。
冷却装置１０は、一例として金属で形成され、より具体的な一例としてアルミニウムを含む金属で形成されている。冷却装置１０は、アルミニウムを含む金属のほか、銅を含む金属で形成されてもよい。冷却装置１０は、表面にニッケルなどのめっき層が形成されてもよい。冷却装置１０は、回路基板７６が搭載されるベース板であってよい。また冷却装置１０は、フィンが設けられたベース板、さらにはフィンを収容するジャケットとベース板の組合せであってもよい。冷却装置１０には、各半導体チップ７８において発生した熱が伝達される。
図２は、本発明の一つの実施形態に係る半導体モジュール１００の回路基板７６の一例を示す、（Ａ）平面図、（Ｂ）断面図、および、（Ｃ）底面図である。図２（Ｂ）では、図２（Ａ）に示すＩ－Ｉ線において、回路基板７６をｙｚ平面で仮想的に切断した状態を示している。また、図２（Ａ）～（Ｃ）では、図１に示すＵ相ユニット７０Ｕの第１半導体チップ７８Ａ、第２半導体チップ７８Ｂ、第３半導体チップ７８Ｃおよび第４半導体チップ７８Ｄを破線で示している。なお、図２（Ａ）～（Ｃ）では、回路基板７６を同じ寸法で示す。
なお、以降の説明では、Ｕ相ユニット７０－Ｕ～Ｗ相ユニット７０－Ｗを代表してＵ相ユニット７０－Ｕの構成のみを示す場合がある。Ｖ相ユニット７０－ＶおよびＷ相ユニット７０－Ｗは、Ｕ相ユニット７０－Ｕと同じ構成を備えてもよく、一部の構成が異なっていてもよい。Ｖ相ユニット７０－ＶおよびＷ相ユニット７０－Ｗが備える構成のうち、Ｕ相ユニット７０－Ｕと同じ構成については、重複する説明を省略する。
図２（Ｂ）に示す通り、回路基板７６は、上面と下面を有する絶縁板８１と、絶縁板８１の上面に設けられ、第１半導体チップ７８Ａおよび第２半導体チップ７８Ｂを実装する回路層８３と、絶縁板８１の下面に設けられた金属層８５とを順に有する積層基板である。図２（Ａ）に示す通り、回路基板７６は、平面視における形状が二組の対向する辺（辺７６Ａおよび辺７６Ｂの組、ならびに、辺７６Ｃおよび辺７６Ｄの組）を有する矩形である。
本願明細書において、矩形とは、四角形または長方形を意味してもよく、また、少なくとも１つの角部が、面取りされた形状や滑らかな形状であってもよい。例えば、矩形は、４つの角部のそれぞれが面取りされた、８角形、１２角形、１６角形などを含んでもよい。
絶縁板８１は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成されてよい。
回路層８３は、導電材料を含む板材であってよく、導電材料は、銅、銅合金、アルミニウム、および、アルミニウム合金の何れかを含んでもよい。回路層８３は、はんだやロウ等によって絶縁板８１の上面側に固定されている。回路層８３の上面には、半導体チップ７８がはんだ等によって電気的、機械的に接続され、すなわち電気回路的に直接接続されている。
回路層８３は、第１半導体チップ７８Ａを実装する第１搭載部９１と、第２半導体チップ７８Ｂを実装する第２搭載部９２と、を含む。本実施形態の回路層８３は更に、第３半導体チップ７８Ｃを実装する第３搭載部９３と、第４半導体チップ７８Ｄを実装する第４搭載部９４とを含む。図２（Ａ）では、第１搭載部９１から第４搭載部９４のそれぞれを、矩形の領域を画定するドットで示す。なお、各搭載部は、回路層８３における、半導体チップ７８を実装する領域を意図しており、本実施形態においては単に例示を目的として、各搭載部を矩形の領域としている。
回路層８３は更に、第１搭載部９１および第２搭載部９２の間に設けられ、ｘ軸方向に延伸する第１の上面スリット７７Ａおよび第２の上面スリット７７Ｂを含む。平面視において、第１搭載部９１、第１の上面スリット７７Ａ、第２の上面スリット７７Ｂおよび第２搭載部９２は、ｙ軸方向に並んで設けられる。なお、ｘ軸方向は、上述した矩形の一組の辺７６Ａおよび辺７６Ｂが延びる第１方向に対応し、ｙ軸方向は、当該矩形の他の一組の辺７６Ｃおよび辺７６Ｄが延びる第２方向に対応する。
図２（Ａ）に示す通り、本実施形態の回路層８３は、それぞれがｘ軸方向に延伸する、第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３を含む。本実施形態において、第１主回路パターン４１は上記の第１搭載部９１および第３搭載部９３を含み、第２主回路パターン４２は上記の第２搭載部９２および第４搭載部９４を含む。第１主回路パターン４１および第２主回路パターン４２はそれぞれ、第３搭載部９３および第４搭載部９４を含まなくてもよく、すなわち、第３半導体チップ７８Ｃおよび第４半導体チップ７８Ｄを実装しなくてもよい。
本実施形態において、第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３はそれぞれ、他の２つの主回路パターンに互いに隣接する。より具体的には、第１主回路パターン４１は、第２主回路パターン４２および第３主回路パターン４３の両方に隣接し、第２主回路パターン４２は、第１主回路パターン４１および第３主回路パターン４３の両方に隣接する。
本実施形態では、平面視において、第１主回路パターン４１は２つの長手部４１Ａ、４１Ｂを含むＵ字形状である。また、本実施形態では、平面視において、第２主回路パターン４２はＩ字形状であり、第３主回路パターン４３は１つの長手部４３Ａを含むＬ字形状である。また、本実施形態では、平面視において、このような形状を有する第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３は、上記の矩形を形成するように位置する。第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３の組合せの外形は、平面視において、矩形であってもよい。
図２（Ａ）に示す通り、本実施形態の回路層８３は、第１搭載部９１と第２搭載部９２との間に設けられ、ｘ軸方向に延伸する第３の上面スリット７７Ｃを更に含む。従って、本実施形態では、第１の上面スリット７７Ａは、第１主回路パターン４１の２つの長手部４１Ａ、４１Ｂのうちの長手部４１Ａと第３主回路パターン４３の長手部４３Ａとの間に位置する。また、第２の上面スリット７７Ｂは、第１主回路パターン４１の２つの長手部４１Ａ、４１Ｂのうちの長手部４１Ｂと第２主回路パターン４２との間に位置する。また、第３の上面スリット７７Ｃは、第１主回路パターン４１の２つの長手部４１Ａ、４１Ｂのうちの長手部４１Ｂと第３主回路パターン４３の長手部４３Ａとの間に位置する。
図２（Ａ）に示す通り、本実施形態において、第１搭載部９１および第３搭載部９３はそれぞれ、第１主回路パターン４１の２つの長手部４１Ａ、４１Ｂのうちの長手部４１Ａの両端に位置する。また、第２搭載部９２および第４搭載部９４はそれぞれ、第２主回路パターン４２のＩ字形状の両端に位置する。
図２（Ａ）に示す通り、本実施形態において、回路層８３は、それぞれがｙ軸方向に延伸する、第１制御回路パターン５１、第２制御回路パターン５２、第３制御回路パターン５３、第４制御回路パターン５４、３本の第４の上面スリット７７Ｉ、７７Ｊ、７７Ｋ、および、３本の第５の上面スリット７７Ｌ、７７Ｍ、７７Ｎを更に含む。
図２（Ａ）に示す通り、回路層８３の上述した複数の構成のうち、第１搭載部９１、１本の第４の上面スリット７７Ｉ、第１制御回路パターン５１、１本の第４の上面スリット７７Ｊ、第３制御回路パターン５３、１本の第４の上面スリット７７Ｋ、および、第３搭載部９３は、ｘ軸方向に並んで設けられる。また、第２搭載部９２、１本の第５の上面スリット７７Ｌ、第２制御回路パターン５２、１本の第５の上面スリット７７Ｍ、第４制御回路パターン５４、１本の第５の上面スリット７７Ｎ、および、第４搭載部９４もまた、ｘ軸方向に並んで設けられる。
図２（Ａ）に示す通り、回路層８３の上述した複数の上面スリットは、それぞれ接続スリットによって互いに接続される。より具体的には、第１の上面スリット７７Ａのｘ軸負側の一端は、ｙ軸方向に延伸する接続スリット７７Ｄによって回路層８３の周縁に接続され、第１の上面スリット７７Ａのｘ軸正側の他端は、ｙ軸方向に延伸する接続スリット７７Ｅによって第３の上面スリット７７Ｃに接続される。また、第２の上面スリット７７Ｂのｘ軸正側の一端は、ｘ軸方向およびｙ軸方向に延伸するＬ字形状の接続スリット７７Ｈを介して回路層８３の周縁に接続され、第２の上面スリット７７Ｂのｘ軸負側の他端は、ｙ軸方向に延伸する接続スリット７７Ｆによって第３の上面スリット７７Ｃに接続される。また、接続スリット７７Ｆは、ｙ軸方向の中央付近において、回路層８３の周縁からｘ軸方向に延伸する接続スリット７７Ｇに接続される。
また、第４の上面スリット７７Ｉ、第４の上面スリット７７Ｊおよび第４の上面スリット７７Ｋのそれぞれのｙ軸負側の一端は、ｘ軸方向に延伸する接続スリット７７Ｏによって相互に接続される。第４の上面スリット７７Ｉ、第４の上面スリット７７Ｊおよび第４の上面スリット７７Ｋのそれぞれのｙ軸正側の他端は、回路層８３の周縁に接続される。同様に、第５の上面スリット７７Ｌ、第５の上面スリット７７Ｍおよび第５の上面スリット７７Ｎのそれぞれのｙ軸正側の一端は、ｘ軸方向に延伸する接続スリット７７Ｐによって相互に接続される。第５の上面スリット７７Ｌ、第５の上面スリット７７Ｍおよび第５の上面スリット７７Ｎのそれぞれのｙ軸負側の他端は、回路層８３の周縁に接続される。
なお、第４の上面スリット７７Ｉおよび第４の上面スリット７７Ｋは、回路層８３のｙ軸方向に延びる２本の第２方向スリットの一例であってもよい。また、第５の上面スリット７７Ｌおよび第５の上面スリット７７Ｎも同様に、回路層８３のｙ軸方向に延びる２本の第２方向スリットの一例であってもよい。
金属層８５は、回路層８３と同様に、導電材料を含む板材であってよく、導電材料は、銅、銅合金、アルミニウム、および、アルミニウム合金の何れかを含んでもよい。金属層８５は、ｘ軸方向に延びる第１の下面スリット８７Ａを含む。本実施形態の金属層８５は、ｙ軸方向に延びる第２の下面スリット８７Ｂを更に含む。図２（Ｃ）に示す通り、本実施形態の金属層８５は、平面視における形状がそれぞれ矩形である、第１下面パターン６１、第２下面パターン６２、第３下面パターン６３および第４下面パターン６４を含む。
また、平面視において、第１下面パターン６１、第１の下面スリット８７Ａおよび第２下面パターン６２は、ｙ軸方向に並んで設けられる。また、平面視において、第３下面パターン６３、第１の下面スリット８７Ａおよび第４下面パターン６４は、ｙ軸方向に並んで設けられる。また、平面視において、第１下面パターン６１、第２の下面スリット８７Ｂおよび第３下面パターン６３は、ｘ軸方向に並んで設けられる。また、平面視において、第２下面パターン６２、第２の下面スリット８７Ｂおよび第４下面パターン６４は、ｘ軸方向に並んで設けられる。本実施形態において、第１の下面スリット８７Ａと第２の下面スリット８７Ｂとは、互いに直交してもよい。
平面視において、金属層８５の第１の下面スリット８７Ａは、回路層８３の第１の上面スリット７７Ａと第２の上面スリット７７Ｂとによって画定される範囲内に位置する。図２（Ａ）、図２（Ｂ）および図２（Ｃ）には、互いに同じ寸法で示した回路基板７６のｙ軸方向の中心を通る直線状の一点鎖線を示している。本実施形態において、当該一点鎖線は、回路層８３の第３の上面スリット７７Ｃと一致し、且つ、金属層８５の第１の下面スリット８７Ａと一致する。よって、本実施形態では、図２（Ａ）および図２（Ｃ）に示す通り、平面視において、回路層８３の第３の上面スリット７７Ｃの少なくとも一部と、金属層８５の第１の下面スリット８７Ａの少なくとも一部とは、互いに重なっている。
また、本実施形態では、平面視において、金属層８５の第２の下面スリット８７Ｂは、３本の第４の上面スリット７７Ｉ、７７Ｊ、７７Ｋによって画定される範囲内、および、３本の第５の上面スリット７７Ｌ、７７Ｍ、７７Ｎによって画定される範囲内に位置する。本実施形態では、平面視において、回路層８３の第４の上面スリット７７Ｊおよび第５の上面スリット７７Ｍの少なくとも一部と、金属層８５の第２の下面スリット８７Ｂの少なくとも一部とは、互いに重なっている。
また、図２（Ａ）～（Ｃ）に示す通り、本実施形態では、平面視において、回路層８３の各搭載部９１、９２、９３、９４に実装される半導体チップ７８Ａ、７８Ｂ、７８Ｃ、７８Ｄは、回路層８３および金属層８５が含む何れのスリット７７Ａ～７７Ｐ、８７Ａ～８７Ｂにも重ならない。この場合、半導体装置７０は、平面視において半導体チップ７８が何れかのスリットに重なる場合に比べて、各半導体チップ７８からの熱をより効率的に拡散させることができる。
なお、第２の下面スリット８７Ｂは、金属層８５のｙ軸方向に延びる第２方向スリットの一例であってもよい。この場合、平面視において、金属層８５の第２方向スリットは、回路層８３の上述した２本の第２方向スリットによって画定される範囲内に位置してもよい。
図３は、本発明の一つの実施形態に係る半導体モジュール１００の、（Ａ）リフロー前の状態の一例と、（Ｂ）リフロー後の状態の一例とを説明するための模式図である。本実施形態の半導体モジュール１００において、冷却装置１０、回路基板７６および半導体チップ７８は、ｚ軸正方向に向かってこの順に配置される。冷却装置１０および回路基板７６の間、ならびに、回路基板７６および半導体チップ７８の間は、熱的に接続されてよい。本実施形態では、それぞれの部材間がはんだ７９で固定されており、各部材は当該はんだ７９を介して熱的に接続される。
図３（Ｂ）に示す通り、回路基板７６は、半導体装置７０の加熱工程中に、第１搭載部９１および第２搭載部９２の位置が、絶縁板８１から金属層８５へ向かう方向に凸形状となるように熱変形する特性を有する。本実施形態において、半導体装置７０の回路基板７６は、はんだ７９を介して冷却装置１０に実装されており、上記の加熱工程は、一例としてリフローはんだ付け工程である。上記の加熱工程は、本実施形態のように半導体装置７０を含む部品群を一括してリフローする工程の他、半導体装置７０自体を組み立てるために要する工程、例えば回路基板７６に半導体チップ７８をはんだ付け実装する工程や、組み立てられて凸状になった半導体装置７０を冷却装置１０にはんだ付け実装する工程などが含まれてもよい。
半導体素子の熱を高効率で放熱するために、絶縁基板の表面および裏面における金属箔を厚く形成して熱容量を大きくすることが考えられる。当該金属箔を厚くした場合、当該金属箔の熱膨張による影響が大きくなり、半導体デバイスを冷却器に実装するための加熱工程中に絶縁基板が変形し易くなる。更に、絶縁基板の表面には回路パターンが形成されていて絶縁基板の裏面には回路パターンが形成されていない場合、当該加熱工程中に熱変形する絶縁基板の反りが大きくなり、絶縁基板を冷却装置に固定する固着剤にクラックが生じ易くなることで、半導体デバイスの実装性が低下してしまう。
そこで、絶縁基板の裏面の金属箔にも回路パターンを形成して、熱変形する絶縁基板の表面の側の反り力と裏面の側の反り力とを均衡させることによって、絶縁基板の反りを小さくすることが考えられる。しかしながら、絶縁基板の表面に形成する回路パターン間のスリットと、絶縁基板の裏面に形成する回路パターン間のスリットとの関係によって、絶縁基板が半導体素子に向かって凸形状となるように変形する場合がある。
例えば、両面の金属箔の体積が同じであって、絶縁基板の表面と裏面とで同じ位置にスリットが形成されている場合、上記の加熱工程中に膨張する金属箔の膨張量は、相対的に絶縁基板の表面側が大きく、これにより、絶縁基板が半導体素子に向かって凸形状となるように変形する傾向が有る。
また例えば、絶縁基板の中心付近において、絶縁基板の裏面の金属箔に形成されたスリットの密度が、絶縁基板の表面の金属箔に形成されたスリットの密度よりも高い場合、換言すると、絶縁基板の中心付近において、絶縁基板の表面と金属箔との接触面積が、絶縁基板の裏面と金属箔との接触面積よりも大きい場合、熱変形する絶縁基板は裏面側よりも表面側においてより大きく面方向に伸張し、これにより、絶縁基板が半導体素子に向かって凸形状となるように変形する傾向が有る。
このように、半導体デバイスを冷却器に実装するための加熱工程中に絶縁基板が半導体素子に向かって凸形状となるように熱変形する場合、絶縁基板を冷却器に固定する固着剤の厚みが、絶縁基板の周縁側において薄くなり、当該固着剤の特に当該周縁側にクラックが生じ易くなることで、半導体デバイスの実装性が低下してしまう。
これに対して、本実施形態による半導体装置７０によれば、平面視において、回路基板７６の回路層８３は、矩形の回路基板７６の一組の辺が延びる方向（ｘ軸方向）に延伸する第１の上面スリット７７Ａおよび第２の上面スリット７７Ｂを含む。半導体装置７０によれば更に、第１半導体チップ７８Ａを実装する第１搭載部９１と、第１の上面スリット７７Ａと、第２の上面スリット７７Ｂと、第２半導体チップ７８Ｂを実装する第２搭載部９２とが、矩形の回路基板７６の他の一組の辺が延びる方向（ｙ軸方向）に並んで設けられている。半導体装置７０によれば更に、平面視において、回路基板７６の金属層８５は、回路層８３の第１の上面スリット７７Ａと第２の上面スリット７７Ｂとによって画定される範囲内に位置する第１の下面スリット８７Ａを含む。
当該構成を備える本実施形態の半導体装置７０の回路基板７６は、図３（Ｂ）に示す通り、ｙｚ平面における仮想的な断面において、半導体装置７０を冷却装置１０に実装するためのリフロー後の状態で、４つの搭載部の位置が、絶縁板８１から金属層８５へ向かう方向に凸形状となるように、換言すると、各半導体チップ７８に向かって凹状となるように変形している。これにより、本実施形態の半導体装置７０は、リフローで回路基板７６が熱変形するときに、回路基板７６を冷却装置１０に固定するはんだ７９の厚みが、回路基板７６のｙ軸方向の両端付近において厚くなるため、当該はんだ７９の特に当該ｙ軸方向の両端付近においてクラックを生じ難くさせることができる。従って、本実施形態の半導体装置７０によれば、絶縁基板が半導体素子に向かい凸形状となるように熱変形する傾向が有る半導体装置と比較して、半導体装置７０の実装性が低下することを抑止でき、これにより、半導体装置７０の良品率を落とすことなく放熱性を高めることができる。
更に、本実施形態の半導体装置７０によれば、平面視において、回路基板７６の回路層８３は、矩形の回路基板７６の一組の辺が延びる方向（ｙ軸方向）に延伸する３本の第４の上面スリット７７Ｉ、７７Ｊ、７７Ｋおよび３本の第５の上面スリット７７Ｌ、７７Ｍ、７７Ｎを含む。半導体装置７０によれば更に、第１半導体チップ７８Ａを実装する第１搭載部９１と、３本の第４の上面スリット７７Ｉ、７７Ｊ、７７Ｋと、第３半導体チップ７８Ｃを実装する第３搭載部９３とが、矩形の回路基板７６の他の一組の辺が延びる方向（ｘ軸方向）に並んで設けられている。半導体装置７０によれば更に、第２半導体チップ７８Ｂを実装する第２搭載部９２と、３本の第５の上面スリット７７Ｌ、７７Ｍ、７７Ｎと、第４半導体チップ７８Ｄを実装する第４搭載部９４とが、矩形の回路基板７６の他の一組の辺が延びる方向（ｘ軸方向）に並んで設けられている。
更に、本実施形態の半導体装置７０によれば、平面視において、金属層８５の第２の下面スリット８７Ｂが、３本の第４の上面スリット７７Ｉ、７７Ｊ、７７Ｋによって画定される範囲内、および、３本の第５の上面スリット７７Ｌ、７７Ｍ、７７Ｎによって画定される範囲内に位置する。これらの構成を備えることにより、半導体装置７０は、ｘｚ平面における仮想的な断面において、リフロー後の状態で、４つの搭載部の位置が、絶縁板８１から金属層８５へ向かう方向に凸形状となるように、換言すると、各半導体チップ７８に向かって凹状となるように変形している。半導体装置７０は、上述した、ｙｚ平面における仮想的な断面の変形態様と、当該ｘｚ平面における仮想的な断面の変形態様とが組み合わさり、リフロー後には、回路基板７６が絶縁板８１から金属層８５に向かってお椀状に変形した状態になる。
よって、本実施形態の半導体装置７０によれば、冷却装置１０に実装されるためのリフローによって回路基板７６が熱変形するときに、回路基板７６を冷却装置１０に固定するはんだ７９の厚みが、回路基板７６の周縁側において厚くなるため、回路基板７６の全周に亘って当該はんだ７９にクラックが生じることを抑止することができる。
以上で説明した実施形態において、回路層８３および金属層８５は、同じ材料から形成されてもよい。また、回路層８３および金属層８５は、互いに同じ厚みを有してもよい。回路層８３および金属層８５が含む、複数の上面スリット、複数の接続スリットおよび複数の下面スリットの一部又は全ては、互いに同じ幅を有してもよい。これら何れの構成も、回路層８３および金属層８５のそれぞれのスリット形成位置を除いて、回路層８３と金属層８５との同一性を高めることに寄与し、これによって、より一層、リフロー後における回路基板７６の反り量を低減することができる。
また、以上の実施形態において、図２（Ａ）に示す通り、回路層８３の複数の上面スリットおよび接続スリットも、金属層８５の複数の下面スリットも、直線状のスリットとして説明した。これに代えて、これら複数のうちの何れか１つ又は複数のスリットは、曲線状のスリットであってもよい。
また、以上の実施形態において、図２（Ｂ）および図３に示す通り、回路層８３の複数の上面スリットおよび接続スリットも、金属層８５の複数の下面スリットも、回路層８３および金属層８５のそれぞれを貫通するスリット、すなわち絶縁板８１を露出させるスリットとして示したが、これに代えて、これら複数のうちの何れか１つ又は複数のスリットは、各層を貫通しない凹状のスリット、すなわち絶縁板８１を露出させないスリットであってもよい。
以上の実施形態における一実施例として、回路層８３および金属層８５が含む、複数の上面スリット、複数の接続スリットおよび複数の下面スリットの一部又は全てのスリット幅は、回路層８３および金属層８５の厚みの０．５倍以上２．０倍以下であってもよい。また、一実施例として、回路層８３および金属層８５が含む、複数の上面スリット、複数の接続スリットおよび複数の下面スリットの一部又は全てのスリット深さは、回路層８３および金属層８５の厚みの０．２５倍以上であってもよい。また、一実施例として、回路層８３および金属層８５の厚みは、０．２ｍｍ以上２．０ｍｍ以下であってもよい。
図４は、本発明の一つの実施形態に係る半導体モジュール１００の半導体装置７０の一例を示す平面図である。図４に示す通り、回路層８３は、配線により、半導体チップ７８や他の導電部材と電気的に接続されてもよい。
図４に示す通り、本実施形態において、半導体装置７０は、第１半導体チップ７８Ａおよび第１制御回路パターン５１を接続する制御配線７５Ａ、第１半導体チップ７８Ａおよび第３主回路パターン４３を接続する主回路配線７５Ｂ、および、第３半導体チップ７８Ｃおよび第３制御回路パターン５３を接続する制御配線７５Ｃ、を更に備える。また、本実施形態において、半導体装置７０は、第３半導体チップ７８Ｃおよび第３主回路パターン４３を接続する主回路配線７５Ｄ、第２半導体チップ７８Ｂおよび第２制御回路パターン５２を接続する制御配線７５Ｅ、第２半導体チップ７８Ｂおよび第１主回路パターン４１を接続する主回路配線７５Ｆ、第４半導体チップ７８Ｄおよび第４制御回路パターン５４を接続する制御配線７５Ｇ、および、第４半導体チップ７８Ｄおよび第１主回路パターン４１を接続する主回路配線７５Ｈ、を更に備える。
また、図４に示す通り、本実施形態において、上記の複数の制御配線７５Ａ、７５Ｃ、７５Ｅおよび７５Ｇの断面積および長さは、それぞれ互いに等しく、上記の複数の主回路配線７５Ｂ、７５Ｄ、７５Ｆおよび７５Ｈの断面積および長さは、それぞれ互いに等しい。これにより、半導体装置７０は、複数の制御配線７５Ａ、７５Ｃ、７５Ｅおよび７５Ｇのインダクタンスを互いに等しくすることができ、同様に、複数の主回路配線７５Ｂ、７５Ｄ、７５Ｆおよび７５Ｈのインダクタンスを互いに等しくすることができる。複数の配線７５Ａ～７５Ｈはそれぞれ、導体、例えば導電性のワイヤ、リボンやクリップ等であってよい。
図５は、本発明の一つの実施形態に係る半導体モジュール１００の回路基板８０の一例を示す、（Ａ）平面図、（Ｂ）断面図、および、（Ｃ）底面図である。本実施形態による半導体モジュール１００の半導体装置７０は、図１～４を用いて説明した回路基板７６に代えて、回路基板８０を備える。
回路基板８０は、回路基板７６が有する金属層８５に代えて金属層８６を有する点を除いて、回路基板７６と同じ構成を有する。回路基板８０の構成のうち、回路基板７６と同じ構成については対応する参照番号を用い、重複する説明を省略する。
金属層８６は、ｘ軸方向に延びる２つの第１の下面スリット８８Ａ、８８Ｂを含む。本実施形態の金属層８５は、ｙ軸方向に延びる２つの第２の下面スリット８８Ｃ、８８Ｄを更に含む。図５（Ｃ）に示す通り、本実施形態の金属層８６は、平面視における形状がそれぞれ矩形である、第１下面パターン６５、第２下面パターン６６、第３下面パターン６７および第４下面パターン６８と、これらの下面パターンの間に位置し、全体として十字形状の第５下面パターン６９とを含む。なお、第５下面パターン６９は、２つの第１の下面スリット８８Ａ、８８Ｂおよび２つの第２の下面スリット８８Ｃ、８８Ｄによって、５つの領域に分割されている。
また、平面視において、第１下面パターン６５、第１の下面スリット８８Ｂ、第５下面パターン６９の一部、第１の下面スリット８８Ａおよび第２下面パターン６６は、ｙ軸方向に並んで設けられる。また、平面視において、第３下面パターン６７、第１の下面スリット８８Ｂ、第５下面パターン６９の一部、第１の下面スリット８８Ａおよび第４下面パターン６８は、ｙ軸方向に並んで設けられる。また、平面視において、第１下面パターン６５、第２の下面スリット８８Ｃ、第５下面パターン６９の一部、第２の下面スリット８８Ｄおよび第３下面パターン６７は、ｘ軸方向に並んで設けられる。また、平面視において、第２下面パターン６６、第２の下面スリット８８Ｃ、第５下面パターン６９の一部、第２の下面スリット８８Ｄおよび第４下面パターン６８は、ｘ軸方向に並んで設けられる。本実施形態において、第１の下面スリット８８Ａ、８８Ｂと第２の下面スリット８８Ｃ、８８Ｄとは、それぞれ互いに直交してもよい。
平面視において、金属層８６の第１の下面スリット８８Ａ、８８Ｂは、回路層８３の第１の上面スリット７７Ａと第２の上面スリット７７Ｂとによって画定される範囲内に位置する。図５（Ａ）、図５（Ｂ）および図５（Ｃ）には、互いに同じ寸法で示した回路基板８０のｙ軸方向の中心と、第１の下面スリット８８Ａおよび第１の下面スリット８８Ｂのそれぞれとを通る、３本の直線状の一点鎖線を示している。本実施形態において、回路基板８０のｙ軸方向の中心を通る一点鎖線は、回路層８３の第３の上面スリット７７Ｃと一致する。また、本実施形態において、第１の下面スリット８８Ａを通る一点鎖線は、平面視において、回路層８３の第１の上面スリット７７Ａおよび第３の上面スリット７７Ｃの間に位置する。また、本実施形態において、第１の下面スリット８８Ｂを通る一点鎖線は、平面視において、回路層８３の第２の上面スリット７７Ｂおよび第３の上面スリット７７Ｃの間に位置する。
また、本実施形態では、平面視において、金属層８５の第２の下面スリット８８Ｃ、８８Ｄは、３本の第４の上面スリット７７Ｉ、７７Ｊ、７７Ｋによって画定される範囲内、および、３本の第５の上面スリット７７Ｌ、７７Ｍ、７７Ｎによって画定される範囲内に位置する。本実施形態では、平面視において、金属層８５の第２の下面スリット８８Ｃは、第４の上面スリット７７Ｉおよび第４の上面スリット７７Ｊの間と、第５の上面スリット７７Ｌおよび第５の上面スリット７７Ｍの間と、に位置する。また、本実施形態では、平面視において、金属層８５の第２の下面スリット８８Ｄは、第４の上面スリット７７Ｊおよび第４の上面スリット７７Ｋの間と、第５の上面スリット７７Ｍおよび第５の上面スリット７７Ｎの間と、に位置する。
なお、第２の下面スリット８８Ｃ、８８Ｄは、金属層８６のｙ軸方向に延びる第２方向スリットの一例であってもよい。この場合、平面視において、金属層８６の第２方向スリットは、回路層８３の上述した２本の第２方向スリットによって画定される範囲内に位置してもよい。
以上、図５に示す回路基板８０を備える半導体装置７０によれば、図１～４に示す回路基板７６と異なり、金属層８６がｘ軸方向およびｙ軸方向のそれぞれに延びる複数の下面スリットを含む。回路基板８０を備える半導体装置７０によれば更に、金属層８６の第１の下面スリット８８Ａ、８８Ｂおよび第２の下面スリット８８Ｃ、８８Ｄのそれぞれが、回路基板８０のｙ軸方向およびｘ軸方向のそれぞれの中心線からシフトしている。このような構成の回路基板８０を備える半導体装置７０によっても、図１～４に示す回路基板７６を備える半導体装置７０と同様の効果を奏する。
図６は、本発明の一つの実施形態に係る車両２００の概要を示す図である。車両２００は、少なくとも一部の推進力を、電力を用いて発生する車両である。一例として車両２００は、全ての推進力をモーター等の電力駆動機器で発生させる電気自動車、または、モーター等の電力駆動機器と、ガソリン等の燃料で駆動する内燃機関とを併用するハイブリッド車である。
車両２００は、半導体装置７０を備える。より具体的には、車両２００は、モーター等の電力駆動機器を制御する制御装置２１０（外部装置）を備え、制御装置２１０には、半導体装置７０を含む半導体モジュール１００が設けられている。半導体モジュール１００は、電力駆動機器に供給する電力を制御してよい。
図７は、本発明の複数の実施形態に係る半導体モジュール１００の主回路図である。半導体モジュール１００は、出力端子Ｕ、ＶおよびＷを有する三相交流インバータ回路として機能し、車両のモーターを駆動する車載用ユニットの一部であってよい。
半導体モジュール１００において、第２半導体チップ７８Ｂ、７８Ｆ、７８Ｊ、および、第４半導体チップ７８Ｄ、７８Ｈ、７８Ｌは上アームを、第１半導体チップ７８Ａ、７８Ｅ、７８Ｉ、および、第３半導体チップ７８Ｃ、７８Ｇ、７８Ｋは下アームを構成してよい。
第１半導体チップ７８Ａおよび第３半導体チップ７８Ｃの少なくとも何れかと第２半導体チップ７８Ｂおよび第４半導体チップ７８Ｄの少なくとも何れかとの組み合わせはレグ（Ｕ相）を構成してよい。第１半導体チップ７８Ｅおよび第３半導体チップ７８Ｇの少なくとも何れかと第２半導体チップ７８Ｆおよび第４半導体チップ７８Ｈの少なくとも何れかとの組み合わせもレグ（Ｖ相）を構成してよい。第１半導体チップ７８Ｉおよび第３半導体チップ７８Ｋの少なくとも何れかと第２半導体チップ７８Ｊおよび第４半導体チップ７８Ｌの少なくとも何れかとの組み合わせもレグ（Ｗ相）を構成してよい。
第１半導体チップ７８Ａおよび第３半導体チップ７８Ｃの少なくとも何れかにおいて、エミッタ電極が入力端子Ｎ１に、コレクタ電極が出力端子Ｕに、それぞれ電気的に接続してよい。第２半導体チップ７８Ｂおよび第４半導体チップ７８Ｄの少なくとも何れかにおいて、エミッタ電極が出力端子Ｕに、コレクタ電極が入力端子Ｐ１に、それぞれ電気的に接続してよい。
同様に、第１半導体チップ７８Ｅおよび第３半導体チップ７８Ｇの少なくとも何れか、および、第１半導体チップ７８Ｉおよび第３半導体チップ７８Ｋの少なくとも何れかにおいて、エミッタ電極がそれぞれ入力端子Ｎ２、Ｎ３に、コレクタ電極がそれぞれ出力端子Ｖ、Ｗに、電気的に接続してよい。さらに、第２半導体チップ７８Ｆおよび第４半導体チップ７８Ｈの少なくとも何れか、および、第２半導体チップ７８Ｊおよび第４半導体チップ７８Ｌの少なくとも何れかにおいて、エミッタ電極がそれぞれ出力端子Ｖ、Ｗに、コレクタ電極がそれぞれ入力端子Ｐ２、Ｐ３に、電気的に接続してよい。
各半導体チップ７８は、対応する制御端子に入力される信号により交互にスイッチングされてよい。本実施形態において、各半導体チップ７８はスイッチング時に発熱してよい。入力端子Ｐ１、Ｐ２、Ｐ３は外部電源の正極に、入力端子Ｎ１、Ｎ２、Ｎ３は外部電源の負極に、出力端子Ｕ、Ｖ、Ｗは負荷にそれぞれ接続してよい。入力端子Ｐ１、Ｐ２、Ｐ３は互いに電気的に接続されてよく、また、他の入力端子Ｎ１、Ｎ２、Ｎ３も互いに電気的に接続されてよい。
半導体モジュール１００において、各半導体チップ７８は、ＲＣ‐ＩＧＢＴ（逆導通ＩＧＢＴ）半導体チップであってよい。また、各半導体チップ７８は、ＭＯＳＦＥＴやＩＧＢＴなどのトランジスタとダイオードとの組み合わせを含んでよい。
以上の複数の実施形態の説明において、例えば「略同じ」、「略一致」、「略一定」、「略対称」、「略菱形」などのように、「略」との言葉を一緒に用いて特定の状態を表現している場合があるが、これらは何れも、厳密に当該特定の状態であるものだけでなく、概ね当該特定の状態であるものを含む意図である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
例えば、上記の実施形態においては、半導体モジュール１００が３つの半導体装置７０を備える構成として説明したが、これに代えて、１つ、２つ、又は、４つ以上の半導体装置７０を備えてもよい。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 冷却装置、４１ 第１主回路パターン、４１Ａ、４１Ｂ 長手部、４２ 第２主回路パターン、４３ 第３主回路パターン、４３Ａ 長手部、５１ 第１制御回路パターン、５２ 第２制御回路パターン、５３ 第３制御回路パターン、５４ 第４制御回路パターン、６１、６５ 第１下面パターン、６２、６６ 第２下面パターン、６３、６７ 第３下面パターン、６４、６８ 第４下面パターン、６９ 第５下面パターン、７０ 半導体装置、７０－Ｕ Ｕ相ユニット、７０－Ｖ Ｖ相ユニット、７０－Ｗ Ｗ相ユニット、７５Ａ、７５Ｂ、７５Ｃ、７５Ｄ、７５Ｅ、７５Ｆ、７５Ｇ、７５Ｈ 配線、７６、８０ 回路基板、７６Ａ、７６Ｂ、７６Ｃ、７６Ｄ 辺、７７Ａ 第１の上面スリット、７７Ｂ 第２の上面スリット、７７Ｃ 第３の上面スリット、７７Ｄ、７７Ｅ、７７Ｆ、７７Ｇ、７７Ｈ、７７Ｏ、７７Ｐ 接続スリット、７７Ｉ、７７Ｊ、７７Ｋ 第４の上面スリット、７７Ｌ、７７Ｍ、７７Ｎ 第５の上面スリット、７８ 半導体チップ、７８Ａ、７８Ｅ、７８Ｉ 第１半導体チップ、７８Ｂ、７８Ｆ、７８Ｊ 第２半導体チップ、７８Ｃ、７８Ｇ、７８Ｋ 第３半導体チップ、７８Ｄ、７８Ｈ、７８Ｌ 第４半導体チップ、７９ はんだ、８１ 絶縁板、８３ 回路層、８５、８６ 金属層、８７Ａ 第１の下面スリット、８７Ｂ 第２の下面スリット、８８Ａ、８８Ｂ 第１の下面スリット、８８Ｃ、８８Ｄ 第２の下面スリット、９１ 第１搭載部、９２ 第２搭載部、９３ 第３搭載部、９４ 第４搭載部、１００ 半導体モジュール、２００ 車両、２１０ 制御装置

Claims (15)

  1. 第１半導体チップおよび第２半導体チップと、
    回路基板と
    を備える半導体装置であって、
    前記回路基板は、上面と下面を有する絶縁板と、前記上面に設けられ、前記第１半導体チップおよび前記第２半導体チップを実装する回路層と、前記下面に設けられた金属層とを順に有する積層基板であって、平面視における形状が二組の対向する辺を有する矩形であり、
    前記回路層は、前記第１半導体チップを実装する第１搭載部と、前記第２半導体チップを実装する第２搭載部と、前記第１搭載部および前記第２搭載部の間に設けられ、前記矩形の一組の辺が延びる第１方向に延伸する第１の上面スリットおよび第２の上面スリットと、を含み、
    前記金属層は、前記第１方向に延びる第１の下面スリットを含み、
    平面視において、前記第１搭載部、前記第１の上面スリット、前記第２の上面スリットおよび前記第２搭載部は前記矩形の他の一組の辺が延びる第２方向に並んで設けられ、前記第１の下面スリットは前記第１の上面スリットと前記第２の上面スリットとによって画定される範囲内に位置し、
    前記回路基板は、前記半導体装置の加熱工程中に、前記第１搭載部および前記第２搭載部の位置が、前記絶縁板から前記金属層へ向かう方向に凸形状となるように熱変形する特性を有する、
    半導体装置。
  2. 前記回路層は、それぞれが前記第１方向に延伸する、第１主回路パターン、第２主回路パターンおよび第３主回路パターンを含み、
    前記第１主回路パターンは前記第１搭載部を含み、前記第２主回路パターンは前記第２搭載部を含み、
    前記第１主回路パターン、前記第２主回路パターンおよび前記第３主回路パターンはそれぞれ、他の２つの主回路パターンに互いに隣接する、
    請求項１に記載の半導体装置。
  3. 平面視において、前記第１主回路パターンは２つの長手部を含むＵ字形状であり、前記第２主回路パターンはＩ字形状であり、前記第３主回路パターンは１つの長手部を含むＬ字形状であり、前記第１主回路パターン、前記第２主回路パターンおよび前記第３主回路パターンは、前記矩形を形成するように位置する、
    請求項２に記載の半導体装置。
  4. 前記回路層は、前記第１搭載部と前記第２搭載部との間に設けられ、前記第１方向に延伸する第３の上面スリットを更に含み、
    前記第１の上面スリットは前記第１主回路パターンの前記２つの長手部の一方と前記第３主回路パターンの前記長手部との間に位置し、前記第２の上面スリットは前記第１主回路パターンの前記２つの長手部の他方と前記第２主回路パターンとの間に位置し、前記第３の上面スリットは前記第１主回路パターンの前記２つの長手部の他方と前記第３主回路パターンの前記長手部との間に位置する、
    請求項３に記載の半導体装置。
  5. 第３半導体チップおよび第４半導体チップを更に備え、
    前記第１主回路パターンは前記第３半導体チップを実装する第３搭載部を更に含み、
    前記第２主回路パターンは前記第４半導体チップを実装する第４搭載部を更に含み、
    前記第１搭載部および前記第３搭載部はそれぞれ、前記第１主回路パターンの前記２つの長手部の一方の両端に位置し、
    前記第２搭載部および前記第４搭載部はそれぞれ、前記第２主回路パターンの前記Ｉ字形状の両端に位置する、
    請求項３または４に記載の半導体装置。
  6. 前記回路層は、それぞれが前記第２方向に延伸する、第１制御回路パターン、第２制御回路パターン、第３制御回路パターン、第４制御回路パターン、３本の第４の上面スリット、および、３本の第５の上面スリットを更に含み、
    前記第１搭載部、１本の前記第４の上面スリット、前記第１制御回路パターン、１本の前記第４の上面スリット、前記第３制御回路パターン、１本の前記第４の上面スリット、および、前記第３搭載部は前記第１方向に並んで設けられ、
    前記第２搭載部、１本の前記第５の上面スリット、前記第２制御回路パターン、１本の前記第５の上面スリット、前記第４制御回路パターン、１本の前記第５の上面スリット、および、前記第４搭載部は前記第１方向に並んで設けられ、
    前記金属層は、前記第２方向に延びる第２の下面スリットを更に含み、
    平面視において、前記第２の下面スリットは、前記３本の第４の上面スリットによって画定される範囲内、および、前記３本の第５の上面スリットによって画定される範囲内に位置する、
    請求項５に記載の半導体装置。
  7. 前記第１半導体チップおよび前記第１制御回路パターンを接続する制御配線、前記第３半導体チップおよび前記第３制御回路パターンを接続する制御配線、前記第２半導体チップおよび前記第２制御回路パターンを接続する制御配線、ならびに、前記第４半導体チップおよび前記第４制御回路パターンを接続する制御配線、を更に備え、
    複数の前記制御配線の断面積および長さは、互いに等しい、
    請求項６に記載の半導体装置。
  8. 前記第１半導体チップおよび前記第３主回路パターンを接続する主回路配線、前記第３半導体チップおよび前記第３主回路パターンを接続する主回路配線、前記第２半導体チップおよび前記第１主回路パターンを接続する主回路配線、ならびに、前記第４半導体チップおよび前記第１主回路パターンを接続する主回路配線、を更に備え、
    複数の前記主回路配線の断面積および長さは、互いに等しい、
    請求項６または７に記載の半導体装置。
  9. 前記回路層は、前記第２方向に延びる２本の第２方向スリットを含み、
    前記金属層は、前記第２方向に延びる第２方向スリットを含み、
    平面視において、前記金属層の前記第２方向スリットは、前記回路層の前記２本の第２方向スリットによって画定される範囲内に位置する、
    請求項１から５のいずれか一項に記載の半導体装置。
  10. 平面視において、各搭載部に実装される半導体チップは、前記回路層および前記金属層が含む何れのスリットにも重ならない、
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記回路層および前記金属層は、同じ材料から形成される、
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記材料は、銅、銅合金、アルミニウム、および、アルミニウム合金の何れかを含む、
    請求項１１に記載の半導体装置。
  13. 前記回路層および前記金属層は、互いに同じ厚みを有する、
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記回路層および前記金属層が含む何れのスリットも、互いに同じ幅を有する、
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 請求項１から１４のいずれか一項に記載の半導体装置を備える車両。
JP2021569751A 2020-01-10 2020-11-25 半導体装置および車両 Active JP7120475B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020003125 2020-01-10
JP2020003125 2020-01-10
PCT/JP2020/043753 WO2021140765A1 (ja) 2020-01-10 2020-11-25 半導体装置および車両

Publications (3)

Publication Number Publication Date
JPWO2021140765A1 JPWO2021140765A1 (ja) 2021-07-15
JPWO2021140765A5 JPWO2021140765A5 (ja) 2022-03-24
JP7120475B2 true JP7120475B2 (ja) 2022-08-17

Family

ID=76787852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021569751A Active JP7120475B2 (ja) 2020-01-10 2020-11-25 半導体装置および車両

Country Status (4)

Country Link
US (1) US20220122899A1 (ja)
JP (1) JP7120475B2 (ja)
CN (1) CN114026686A (ja)
WO (1) WO2021140765A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122831A (ja) 2014-12-25 2016-07-07 京セラ株式会社 回路基板および電子装置
JP2016219461A (ja) 2015-05-14 2016-12-22 三菱電機株式会社 高周波高出力デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333409B2 (ja) * 1996-11-26 2002-10-15 株式会社日立製作所 半導体モジュール
JP4969738B2 (ja) * 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
JP5180927B2 (ja) * 2009-08-04 2013-04-10 株式会社神戸製鋼所 複合放熱板
JP6435794B2 (ja) * 2014-11-12 2018-12-12 富士電機株式会社 半導体装置
US10141271B1 (en) * 2017-03-17 2018-11-27 CoolStar Technology, Inc. Semiconductor device having enhanced high-frequency capability and methods for making same
JP6801605B2 (ja) * 2017-08-11 2020-12-16 株式会社デンソー 電力変換装置
CN111886695A (zh) * 2018-10-05 2020-11-03 富士电机株式会社 半导体装置、半导体模块及车辆
TWI716075B (zh) * 2019-08-19 2021-01-11 尼克森微電子股份有限公司 功率模組
JP7001186B1 (ja) * 2021-03-18 2022-01-19 富士電機株式会社 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122831A (ja) 2014-12-25 2016-07-07 京セラ株式会社 回路基板および電子装置
JP2016219461A (ja) 2015-05-14 2016-12-22 三菱電機株式会社 高周波高出力デバイス

Also Published As

Publication number Publication date
CN114026686A (zh) 2022-02-08
JPWO2021140765A1 (ja) 2021-07-15
WO2021140765A1 (ja) 2021-07-15
US20220122899A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US11538736B2 (en) Cooling apparatus, semiconductor module, and vehicle
JP7187992B2 (ja) 半導体モジュールおよび車両
JP7243262B2 (ja) 半導体モジュール、車両および製造方法
CN111211099A (zh) 半导体模块、车辆及制造方法
US11908772B2 (en) Semiconductor module and vehicle
US11581252B2 (en) Semiconductor module and wire bonding method
US20210407875A1 (en) Semiconductor device
JP7205662B2 (ja) 半導体モジュール
US20230307400A1 (en) Manufucturing method of packaging structure for bipolar transistor with constricted bumps
JP7120475B2 (ja) 半導体装置および車両
JP2020092250A (ja) 半導体モジュール、車両および製造方法
JP7200549B2 (ja) 冷却装置、半導体モジュールおよび車両
JP7367418B2 (ja) 半導体モジュールおよび車両
JP7487533B2 (ja) 半導体モジュールおよび車両
JP7491043B2 (ja) 半導体モジュール
WO2022249814A1 (ja) 半導体装置
WO2022249804A1 (ja) 半導体装置
WO2022249811A1 (ja) 半導体装置
WO2022249813A1 (ja) 半導体装置
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2023118481A (ja) 半導体装置及び車両

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7120475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150