CN114026686A - 半导体装置及车辆 - Google Patents

半导体装置及车辆 Download PDF

Info

Publication number
CN114026686A
CN114026686A CN202080047450.XA CN202080047450A CN114026686A CN 114026686 A CN114026686 A CN 114026686A CN 202080047450 A CN202080047450 A CN 202080047450A CN 114026686 A CN114026686 A CN 114026686A
Authority
CN
China
Prior art keywords
circuit pattern
main circuit
semiconductor chip
mounting portion
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080047450.XA
Other languages
English (en)
Inventor
玉井雄大
乡原広道
山田教文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114026686A publication Critical patent/CN114026686A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/402—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

半导体装置具备第一半导体芯片和第二半导体芯片、以及电路基板，电路基板为依次具有绝缘板、电路层以及金属层的叠层基板，电路层包括安装第一半导体芯片的第一搭载部、安装第二半导体芯片的第二搭载部、以及设置于第一搭载部和第二搭载部之间且沿第一方向延伸的第一上表面狭缝和第二上表面狭缝，金属层包括沿第一方向延伸的第一下表面狭缝，在俯视时，第一搭载部、第一上表面狭缝、第二上表面狭缝以及第二搭载部在第二方向上排列设置，并且第一下表面狭缝位于由第一上表面狭缝和第二上表面狭缝划定的范围内。

Description

半导体装置及车辆
技术领域
本发明涉及半导体装置及车辆。
背景技术
以往，已知一种半导体模块，其具备安装有冷却装置的、包括功率半导体芯片等多个半导体元件的半导体装置(例如，参照专利文献1-6)。
现有技术文献
专利文献
专利文献1：日本特开2006-344770号公报
专利文献2：日本特开2003-017627号公报
专利文献3：日本特开2016-096188号公报
专利文献4：日本特开2016-072281号公报
专利文献5：日本特开平08-274423号公报
专利文献6：日本特开平09-082844号公报
发明内容
技术问题
在上述的半导体模块中，因在用于将半导体装置安装于冷却装置的加热工序中半导体装置的电路基板发生热变形时的变形方式和/或过大的翘曲量，而容易在将电路基板固定于冷却装置的粘合剂产生裂纹。
技术方案
为了解决上述问题，在本发明的第一方式中，提供一种具备第一半导体芯片和第二半导体芯片以及电路基板的半导体装置。电路基板可以为依次具有绝缘板、电路层以及金属层的叠层基板，该绝缘板具有上表面和下表面，该电路层设置于上表面，并安装第一半导体芯片和第二半导体芯片，该金属层设置于下表面。电路基板的俯视时的形状可以为具有两组对置的边的矩形。电路层可以包括安装第一半导体芯片的第一搭载部、安装第二半导体芯片的第二搭载部、以及设置于第一搭载部和第二搭载部之间且在矩形的一组边所延伸的第一方向上延伸的第一上表面狭缝和第二上表面狭缝。金属层可以包括沿第一方向延伸的第一下表面狭缝。在俯视时，第一搭载部、第一上表面狭缝、第二上表面狭缝以及第二搭载部可以在矩形的另一组边所延伸的第二方向上排列设置。第一下表面狭缝可以位于由第一上表面狭缝和第二上表面狭缝划定的范围内。电路基板可以具有如下特性：在半导体装置的加热工序中，第一搭载部和第二搭载部的位置以在从绝缘板朝向金属层的方向上成为凸形状的方式热变形。
电路层可以包括分别沿第一方向延伸的第一主电路图案、第二主电路图案以及第三主电路图案。第一主电路图案可以包括第一搭载部。第二主电路图案可以包括第二搭载部。第一主电路图案、第二主电路图案以及第三主电路图案可以分别与另外两个主电路图案彼此相邻。
在俯视时，第一主电路图案可以为包括两个长边部的U字形状。第二主电路图案可以为I字形状。第三主电路图案可以为包括一个长边部的L字形状。第一主电路图案、第二主电路图案以及第三主电路图案可以以形成矩形的方式进行布置。
电路层可以还包括设置于第一搭载部与第二搭载部之间且沿第一方向延伸的第三上表面狭缝。第一上表面狭缝可以位于第一主电路图案的两个长边部中的一方与第三主电路图案的长边部之间。第二上表面狭缝可以位于第一主电路图案的两个长边部中的另一方与第二主电路图案之间。第三上表面狭缝可以位于第一主电路图案的两个长边部中的另一方与第三主电路图案的长边部之间。
半导体装置可以还具备第三半导体芯片和第四半导体芯片。第一主电路图案可以还包括安装第三半导体芯片的第三搭载部。第二主电路图案可以还包括安装第四半导体芯片的第四搭载部。第一搭载部和第三搭载部可以分别位于第一主电路图案的两个长边部中的一方的两端。第二搭载部和第四搭载部可以分别位于第二主电路图案的I字形状的两端。
电路层可以还包括分别沿第二方向延伸的第一控制电路图案、第二控制电路图案、第三控制电路图案、第四控制电路图案、三条第四上表面狭缝以及三条第五上表面狭缝。第一搭载部、一条第四上表面狭缝、第一控制电路图案、一条第四上表面狭缝、第三控制电路图案、一条第四上表面狭缝以及第三搭载部可以在第一方向上排列设置。第二搭载部、一条第五上表面狭缝、第二控制电路图案、一条第五上表面狭缝、第四控制电路图案、一条第五上表面狭缝以及第四搭载部可以在第一方向上排列设置。金属层可以还包括沿第二方向延伸的第二下表面狭缝。在俯视时，第二下表面狭缝可以位于由三条第四上表面狭缝划定的范围内以及由三条第五上表面狭缝划定的范围内。
半导体装置可以还具备：将第一半导体芯片与第一控制电路图案连接的控制布线、将第三半导体芯片与第三控制电路图案连接的控制布线、将第二半导体芯片与第二控制电路图案连接的控制布线、以及将第四半导体芯片与第四控制电路图案连接的控制布线。多个控制布线的截面积和长度可以彼此相等。
半导体装置可以还具备：将第一半导体芯片与第三主电路图案连接的主电路布线、将第三半导体芯片与第三主电路图案连接的主电路布线、将第二半导体芯片与第一主电路图案连接的主电路布线、以及将第四半导体芯片与第一主电路图案连接的主电路布线。多个主电路布线的截面积和长度可以彼此相等。
电路层可以包括沿第二方向延伸的两条第二方向狭缝。金属层可以包括沿第二方向延伸的第二方向狭缝。在俯视时，金属层的第二方向狭缝可以位于由电路层的两条第二方向狭缝划定的范围内。
在俯视时，安装于各搭载部的半导体芯片可以与电路层和金属层所包括的任一狭缝均不重叠。
电路层和金属层可以由相同的材料形成。
材料可以包含铜、铜合金、铝以及铝合金中的任意一种。
电路层和金属层可以具有彼此相同的厚度。
电路层和金属层所包括的任一狭缝均可以具有彼此相同的宽度。
在本发明的第二方式中，提供一种具备第一方式的半导体装置的车辆。
应予说明，上述发明内容并未列举出本发明的全部必要特征。此外，这些特征组的子组合也能够成为发明。
附图说明
图1为示出本发明的一个实施方式的半导体模块100的一例的示意性的立体图。
图2示出本发明的一个实施方式的半导体模块100的电路基板76的一例，图2的(A)为俯视图，图2的(B)为截面图，图2的(C)为仰视图。
图3为用于说明本发明的一个实施方式的半导体模块100的、回流焊前的状态的一例和回流焊后的状态的一例的示意图，图3的(A)为回流焊前的状态的一例，图3的(B)为回流焊后的状态的一例。
图4为示出本发明的一个实施方式的半导体模块100的半导体装置70的一例的俯视图。
图5示出本发明的一个实施方式的半导体模块100的电路基板80的一例，图5的(A)为俯视图，图5的(B)为截面图，图5的(C)为仰视图。
图6为示出本发明的一个实施方式的车辆200的概要的图。
图7为本发明的一个实施方式的半导体模块100的主电路图。
符号说明
10：冷却装置；41：第一主电路图案；41A、41B：长边部；42：第二主电路图案；43：第三主电路图案；43A：长边部；51：第一控制电路图案；52：第二控制电路图案；53：第三控制电路图案；54：第四控制电路图案；61、65：第一下表面图案；62、66：第二下表面图案；63、67：第三下表面图案；64、68：第四下表面图案；69：第五下表面图案；70：半导体装置；70-U：U相单元；70-V：V相单元；70-W：W相单元；75A、75B、75C、75D、75E、75F、75G、75H：布线；76、80：电路基板；76A、76B、76C、76D：边；77A：第一上表面狭缝；77B：第二上表面狭缝；77C：第三上表面狭缝；77D、77E、77F、77G、77H、77O、77P：连接狭缝；77I、77J、77K：第四上表面狭缝；77L、77M、77N：第五上表面狭缝；78：半导体芯片；78A、78E、78I：第一半导体芯片；78B、78F、78J：第二半导体芯片；78C、78G、78K：第三半导体芯片；78D、78H、78L：第四半导体芯片；79：软钎焊料；81：绝缘板；83：电路层；85、86：金属层；87A：第一下表面狭缝；87B：第二下表面狭缝；88A、88B：第一下表面狭缝；88C、88D：第二下表面狭缝；91：第一搭载部；92：第二搭载部；93：第三搭载部；94：第四搭载部；100：半导体模块；200：车辆；210：控制装置
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。此外，实施方式中说明的特征的组合并不一定全部都是发明的解决方案所必须的。
图1为示出本发明的一个实施方式的半导体模块100的一例的示意性的立体图。半导体模块100具备半导体装置70和冷却装置10。本实施方式的半导体装置70载置于冷却装置10。在本实施方式的说明中，将冷却装置10的载置有半导体装置70的面设为xy面，将与xy面垂直的轴设为z轴。xyz轴构成右手系。在本实施方式的说明中，将在z轴方向上从冷却装置10朝向半导体装置70的方向称为上，将相反的方向称为下，但上和下的方向并不限于重力方向。此外，在本实施方式的说明中，将各部件的表面中的、上侧的表面称为上表面，下侧的表面称为下表面，上表面与下表面之间的表面称为侧面。在本实施方式的说明中，俯视是指从z轴正向观察半导体模块100的情况。
本实施方式的半导体装置70包括3张电路基板76，并在各电路基板76搭载有4个半导体芯片78。附带说明，半导体装置70至少具备1个电路基板76和搭载于该电路基板76的2个半导体芯片78(例如第一半导体芯片78A和第二半导体芯片78B)。如图1所示，本实施方式的半导体装置70为功率半导体装置，并具有：包括电路基板76和4个半导体芯片78的U相单元70U、包括电路基板76和4个半导体芯片78的V相单元70V、以及包括电路基板76和4个半导体芯片78的W相单元70W。本实施方式的半导体模块100作为构成三相交流逆变器的装置而发挥功能。
在本实施方式中，U相单元70-U包括第一半导体芯片78A、第二半导体芯片78B、第三半导体芯片78C以及第四半导体芯片78D。另外，V相单元70-V包括第一半导体芯片78E、第二半导体芯片78F、第三半导体芯片78G以及第四半导体芯片78H。另外，W相单元70-W包括第一半导体芯片78I、第二半导体芯片78J、第三半导体芯片78K以及第四半导体芯片78L。应予说明，U相单元70U、V相单元70V以及W相单元70W的各半导体芯片78成为在半导体模块100动作的情况下产生热的发热源。
半导体芯片78为纵向型的半导体元件，并具有上表面电极和下表面电极。作为一例，半导体芯片78包括形成于硅等的半导体基板的绝缘栅双极型晶体管(IGBT)、MOS场效应晶体管(MOSFET)以及续流二极管(FWD)等元件。半导体芯片78可以为在一片半导体基板形成有IGBT和FWD的反向导通IGBT(RC-IGBT)。在RC-IGBT中，IGBT与FWD可以反向并联地连接。
半导体芯片78的下表面电极与电路基板76的上表面连接。半导体芯片78的上表面电极可以为发射极、源极或者阳极电极，下表面电极可以为集电极、漏极或者阴极电极。半导体芯片78的半导体基板也可以为碳化硅(SiC)和/或氮化镓(GaN)。
包括IGBT和/或MOSFET等开关元件的半导体芯片78具有控制电极。半导体模块100可以具有与半导体芯片78的控制电极连接的控制端子。开关元件能够介由控制端子被外部的控制电路控制。
电路基板76例如可以为DCB(Direct Copper Bonding，直接铜键合)基板和/或AMB(Active Metal Brazing，活性金属钎焊)基板。
作为一例，冷却装置10由金属形成，作为更具体的一例，该冷却装置10由包含铝的金属形成。冷却装置10除了可以由包含铝的金属形成以外，也可以由包含铜的金属形成。冷却装置10可以在表面形成镍等的镀覆层。冷却装置10可以为搭载电路基板76的底板。此外，冷却装置10也可以为设置有散热片的底板、还可以为收容散热片的护套与底板的组合。在各半导体芯片78中产生的热传递到冷却装置10。
图2示出本发明的一个实施方式的半导体模块100的电路基板76的一例，图2的(A)为俯视图，图2的(B)为截面图，图2的(C)为仰视图。在图2的(B)中，示出在图2的(A)所示的I-I线处用yz平面假想地切断电路基板76而得的状态。此外，在图2的(A)～(C)中，用虚线示出图1所示的U相单元70U的第一半导体芯片78A、第二半导体芯片78B、第三半导体芯片78C以及第四半导体芯片78D。应予说明，在图2的(A)～(C)中，以相同尺寸示出电路基板76。
应予说明，在以后的说明中，有时仅示出U相单元70-U的构成来代表U相单元70-U～W相单元70-W。V相单元70-V和W相单元70-W可以具备与U相单元70-U相同的构成，也可以是一部分的构成不同。对于V相单元70-V和W相单元70-W所具备的构成中的、与U相单元70-U相同的构成，省略重复的说明。
如图2的(B)所示，电路基板76为依次具有绝缘板81、电路层83以及金属层85的叠层基板，该绝缘板81具有上表面和下表面，该电路层83设置于绝缘板81的上表面并安装第一半导体芯片78A和第二半导体芯片78B，该金属层85设置于绝缘板81的下表面。如图2的(A)所示，电路基板76在俯视时的形状为具有两组对置的边(边76A和边76B一组，以及边76C和边76D一组)的矩形。
在本申请说明书中，矩形可以是指四边形或长方形，此外，也可以为至少一个角部被倒角的形状和/或平滑的形状。例如，矩形可以包括4个角部分别被倒角的八边形、十二边形、十六边形等。
绝缘板81可以使用氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料形成。
电路层83可以为包含导电材料的板材，导电材料可以包括铜、铜合金、铝以及铝合金中的任意一种。电路层83通过软钎焊料和/或硬钎焊料等固定于绝缘板81的上表面侧。在电路层83的上表面通过软钎焊料等电连接且机械连接即在电路上直接连接有半导体芯片78。
电路层83包括安装第一半导体芯片78A的第一搭载部91、以及安装第二半导体芯片78B的第二搭载部92。本实施方式的电路层83还包括安装第三半导体芯片78C的第三搭载部93、以及安装第四半导体芯片78D的第四搭载部94。在图2的(A)中，用划定矩形区域的点来表示第一搭载部91至第四搭载部94的各个搭载部。应予说明，各搭载部示意出了电路层83中的、安装半导体芯片78的区域，在本实施方式中，仅以例示为目的而将各搭载部设为矩形区域。
电路层83还包括设置于第一搭载部91和第二搭载部92之间且沿x轴方向延伸的第一上表面狭缝77A和第二上表面狭缝77B。在俯视时，第一搭载部91、第一上表面狭缝77A、第二上表面狭缝77B以及第二搭载部92在y轴方向上排列设置。应予说明，x轴方向与上述的矩形的一组边76A和边76B所延伸的第一方向对应，y轴方向与该矩形的另一组边76C和边76D所延伸的第二方向对应。
如图2的(A)所示，本实施方式的电路层83包括分别沿x轴方向延伸的第一主电路图案41、第二主电路图案42以及第三主电路图案43。在本实施方式中，第一主电路图案41包括上述的第一搭载部91和第三搭载部93，第二主电路图案42包括上述的第二搭载部92和第四搭载部94。第一主电路图案41和第二主电路图案42也可以分别不包括第三搭载部93和第四搭载部94，即，可以不安装第三半导体芯片78C和第四半导体芯片78D。
在本实施方式中，第一主电路图案41、第二主电路图案42以及第三主电路图案43分别与另外两个主电路图案彼此相邻。更具体而言，第一主电路图案41与第二主电路图案42和第三主电路图案43这两者相邻，第二主电路图案42与第一主电路图案41和第三主电路图案43这两者相邻。
在本实施方式中，在俯视时，第一主电路图案41为包括两个长边部41A、41B的U字形状。此外，在本实施方式中，在俯视时，第二主电路图案42为I字形状，第三主电路图案43为包括一个长边部43A的L字形状。此外，在本实施方式中，在俯视时，具有这样的形状的第一主电路图案41、第二主电路图案42以及第三主电路图案43以形成上述矩形的方式进行布置。第一主电路图案41、第二主电路图案42以及第三主电路图案43的组合的外形在俯视时也可以为矩形。
如图2的(A)所示，本实施方式的电路层83还包括设置于第一搭载部91与第二搭载部92之间且沿x轴方向延伸的第三上表面狭缝77C。因此，在本实施方式中，第一上表面狭缝77A位于第一主电路图案41的两个长边部41A、41B中的长边部41A与第三主电路图案43的长边部43A之间。此外，第二上表面狭缝77B位于第一主电路图案41的两个长边部41A、41B中的长边部41B与第二主电路图案42之间。此外，第三上表面狭缝77C位于第一主电路图案41的两个长边部41A、41B中的长边部41B与第三主电路图案43的长边部43A之间。
如图2的(A)所示，在本实施方式中，第一搭载部91和第三搭载部93分别位于第一主电路图案41的两个长边部41A、41B中的长边部41A的两端。此外，第二搭载部92和第四搭载部94分别位于第二主电路图案42的I字形状的两端。
如图2的(A)所示，在本实施方式中，电路层83还包括：分别沿y轴方向延伸的第一控制电路图案51、第二控制电路图案52、第三控制电路图案53、第四控制电路图案54、三条第四上表面狭缝77I、77J、77K以及三条第五上表面狭缝77L、77M、77N。
如图2的(A)所示，电路层83的上述多个构成中的第一搭载部91、一条第四上表面狭缝77I、第一控制电路图案51、一条第四上表面狭缝77J、第三控制电路图案53、一条第四上表面狭缝77K以及第三搭载部93在x轴方向上排列设置。此外，第二搭载部92、一条第五上表面狭缝77L、第二控制电路图案52、一条第五上表面狭缝77M、第四控制电路图案54、一条第五上表面狭缝77N以及第四搭载部94也在x轴方向上排列设置。
如图2的(A)所示，电路层83的上述多个上表面狭缝分别通过连接狭缝彼此连接。更具体而言，第一上表面狭缝77A的x轴负侧的一端通过沿y轴方向延伸的连接狭缝77D连接于电路层83的周缘，第一上表面狭缝77A的x轴正侧的另一端通过沿y轴方向延伸的连接狭缝77E连接于第三上表面狭缝77C。此外，第二上表面狭缝77B的x轴正侧的一端介由沿x轴方向和y轴方向延伸的L字形状的连接狭缝77H连接于电路层83的周缘，第二上表面狭缝77B的x轴负侧的另一端通过沿y轴方向延伸的连接狭缝77F连接于第三上表面狭缝77C。此外，连接狭缝77F在y轴方向上的中央附近与从电路层83的周缘沿x轴方向延伸的连接狭缝77G连接。
此外，第四上表面狭缝77I、第四上表面狭缝77J以及第四上表面狭缝77K各自的y轴负侧的一端通过沿x轴方向延伸的连接狭缝77O相互连接。第四上表面狭缝77I、第四上表面狭缝77J以及第四上表面狭缝77K各自的y轴正侧的另一端连接于电路层83的周缘。同样地，第五上表面狭缝77L、第五上表面狭缝77M以及第五上表面狭缝77N各自的y轴正侧的一端通过沿x轴方向延伸的连接狭缝77P相互连接。第五上表面狭缝77L、第五上表面狭缝77M以及第五上表面狭缝77N各自的y轴负侧的另一端连接于电路层83的周缘。
应予说明，第四上表面狭缝77I和第四上表面狭缝77K可以为电路层83的沿y轴方向延伸的两条第二方向狭缝的一例。此外，第五上表面狭缝77L和第五上表面狭缝77N也同样地，可以为电路层83的沿y轴方向延伸的两条第二方向狭缝的一例。
金属层85与电路层83同样地，可以为包含导电材料的板材，导电材料可以包括铜、铜合金、铝以及铝合金中的任意一种。金属层85包括沿x轴方向延伸的第一下表面狭缝87A。本实施方式的金属层85还包括沿y轴方向延伸的第二下表面狭缝87B。如图2的(C)所示，本实施方式的金属层85包括俯视时的形状分别为矩形的第一下表面图案61、第二下表面图案62、第三下表面图案63以及第四下表面图案64。
此外，在俯视时，第一下表面图案61、第一下表面狭缝87A以及第二下表面图案62在y轴方向上排列设置。此外，在俯视时，第三下表面图案63、第一下表面狭缝87A以及第四下表面图案64在y轴方向上排列设置。此外，在俯视时，第一下表面图案61、第二下表面狭缝87B以及第三下表面图案63在x轴方向上排列设置。此外，在俯视时，第二下表面图案62、第二下表面狭缝87B以及第四下表面图案64在x轴方向上排列设置。在本实施方式中，第一下表面狭缝87A与第二下表面狭缝87B可以彼此正交。
在俯视时，金属层85的第一下表面狭缝87A位于由电路层83的第一上表面狭缝77A和第二上表面狭缝77B划定的范围内。在图2的(A)、图2的(B)以及图2的(C)中，示出通过彼此以相同的尺寸示出的电路基板76的y轴方向上的中心的直线状的单点划线。在本实施方式中，该单点划线与电路层83的第三上表面狭缝77C一致，且与金属层85的第一下表面狭缝87A一致。因此，在本实施方式中，如图2的(A)和图2的(C)所示，在俯视时，电路层83的第三上表面狭缝77C的至少一部分与金属层85的第一下表面狭缝87A的至少一部分彼此重叠。
此外，在本实施方式中，在俯视时，金属层85的第二下表面狭缝87B位于由三条第四上表面狭缝77I、77J、77K划定的范围内和由三条第五上表面狭缝77L、77M、77N划定的范围内。在本实施方式中，在俯视时，电路层83的第四上表面狭缝77J和第五上表面狭缝77M的至少一部分与金属层85的第二下表面狭缝87B的至少一部分彼此重叠。
此外，如图2的(A)～(C)所示，在本实施方式中，在俯视时，安装于电路层83的各搭载部91、92、93、94的半导体芯片78A、78B、78C、78D与电路层83和金属层85所包括的任一狭缝77A～77P、87A～87B均不重叠。在该情况下，与在俯视时半导体芯片78与某一个狭缝重叠的情况相比，半导体装置70能够使来自各半导体芯片78的热更高效地扩散。
应予说明，第二下表面狭缝87B可以为金属层85的沿y轴方向延伸的第二方向狭缝的一例。在该情况下，在俯视时，金属层85的第二方向狭缝可以位于由电路层83的上述两条第二方向狭缝划定的范围内。
图3为用于说明本发明的一个实施方式的半导体模块100的、回流焊前的状态的一例和回流焊后的状态的一例的示意图，图3的(A)为回流焊前的状态的一例，图3的(B)为回流焊后的状态的一例。在本实施方式的半导体模块100中，朝向z轴正向依次配置有冷却装置10、电路基板76以及半导体芯片78。冷却装置10与电路基板76之间、以及电路基板76与半导体芯片78之间可以热连接。在本实施方式中，各个部件间通过软钎焊料79固定，各部件介由该软钎焊料79进行热连接。
如图3的(B)所示，电路基板76具有如下特性：在半导体装置70的加热工序中，第一搭载部91和第二搭载部92的位置以在从绝缘板81朝向金属层85的方向上成为凸形状的方式进行热变形。在本实施方式中，半导体装置70的电路基板76介由软钎焊料79安装于冷却装置10，作为一例，上述的加热工序为回流焊接工序。上述的加热工序除了如本实施方式那样对包括半导体装置70的部件组一并进行回流焊的工序以外，还可以包括为了组装半导体装置70本身所需的工序，例如将半导体芯片78焊接安装于电路基板76的工序、将进行组装而成为凸状的半导体装置70焊接安装于冷却装置10的工序等。
为了高效率地将半导体元件的热进行散热，考虑将绝缘基板的表面和背面的金属箔形成得厚来增大热容量。在将该金属箔增厚的情况下，由该金属箔的热膨胀所带来的影响变大，在用于将半导体器件安装于冷却器的加热工序中绝缘基板易于变形。进一步地，在绝缘基板的表面形成有电路图案而在绝缘基板的背面未形成有电路图案的情况下，在该加热工序中热变形的绝缘基板的翘曲变大，容易在将绝缘基板固定于冷却装置的粘合剂产生裂纹，由此，半导体器件的安装性降低。
因此，考虑通过在绝缘基板的背面的金属箔也形成电路图案，使热变形的绝缘基板的表面一侧的翘曲力与背面一侧的翘曲力均衡，从而减小绝缘基板的翘曲。然而，有时由于形成于绝缘基板的表面的电路图案间的狭缝与形成于绝缘基板的背面的电路图案间的狭缝之间的关系，绝缘基板以朝向半导体元件成为凸形状的方式变形。
例如，在两面的金属箔的体积相同，且在绝缘基板的表面和背面在相同的位置形成有狭缝的情况下，就在上述的加热工序中进行膨胀的金属箔的膨胀量而言，绝缘基板的表面侧相对大，由此，具有绝缘基板以朝向半导体元件成为凸形状的方式变形的倾向。
此外，例如，在绝缘基板的中心附近，形成于绝缘基板的背面的金属箔的狭缝的密度比形成于绝缘基板的表面的金属箔的狭缝的密度高的情况下，换言之，在绝缘基板的中心附近，绝缘基板的表面与金属箔之间的接触面积比绝缘基板的背面与金属箔之间的接触面积大的情况下，进行热变形的绝缘基板在表面侧与背面侧相比在面方向上伸展得更大，由此，具有绝缘基板以朝向半导体元件成为凸形状的方式变形的倾向。
如此，在用于将半导体器件安装于冷却器的加热工序中绝缘基板以朝向半导体元件成为凸形状的方式热变形的情况下，将绝缘基板固定于冷却器的粘合剂的厚度在绝缘基板的周缘侧变薄，容易在该粘合剂的特别是该周缘侧产生裂纹，由此，导致半导体器件的安装性降低。
对此，根据本实施方式的半导体装置70，在俯视时，电路基板76的电路层83包括在矩形的电路基板76的一组边所延伸的方向(x轴方向)上延伸的第一上表面狭缝77A和第二上表面狭缝77B。进一步地，根据半导体装置70，安装第一半导体芯片78A的第一搭载部91、第一上表面狭缝77A、第二上表面狭缝77B、以及安装第二半导体芯片78B的第二搭载部92在矩形的电路基板76的另一组边所延伸的方向(y轴方向)上排列设置。进一步地，根据半导体装置70，在俯视时，电路基板76的金属层85包括第一下表面狭缝87A，该第一下表面狭缝87A位于由电路层83的第一上表面狭缝77A和第二上表面狭缝77B划定的范围内。
如图3的(B)所示，具备该构成的本实施方式的半导体装置70的电路基板76在yz平面中的假想的截面中，在用于将半导体装置70安装于冷却装置10的回流焊后的状态下，4个搭载部的位置以在从绝缘板81朝向金属层85的方向上成为凸形状的方式，换言之，以朝向各半导体芯片78成为凹状的方式进行变形。由此，本实施方式的半导体装置70在电路基板76因回流焊而热变形时，将电路基板76固定于冷却装置10的软钎焊料79的厚度在电路基板76的y轴方向上的两端附近变厚，因此，能够使得难以在该软件焊料79的特别是该y轴方向上的两端附近产生裂纹。因此，根据本实施方式的半导体装置70，与具有绝缘基板以朝向半导体元件成为凸形状的方式热变形的倾向的半导体装置相比，能够抑制半导体装置70的安装性降低，由此，能够不使半导体装置70的合格品率下降而提高散热性。
进一步地，根据本实施方式的半导体装置70，在俯视时，电路基板76的电路层83包括在矩形的电路基板76的一组边所延伸的方向(y轴方向)上延伸的三条第四上表面狭缝77I、77J、77K和三条第五上表面狭缝77L、77M、77N。进一步地，根据半导体装置70，安装第一半导体芯片78A的第一搭载部91、三条第四上表面狭缝77I、77J、77K以及安装第三半导体芯片78C的第三搭载部93在矩形的电路基板76的另一组边所延伸的方向(x轴方向)上排列设置。进一步地，根据半导体装置70，安装第二半导体芯片78B的第二搭载部92、三条第五上表面狭缝77L、77M、77N以及安装第四半导体芯片78D的第四搭载部94在矩形的电路基板76的另一组边所延伸的方向(x轴方向)上排列设置。
进一步地，根据本实施方式的半导体装置70，在俯视时，金属层85的第二下表面狭缝87B位于由三条第四上表面狭缝77I、77J、77K划定的范围内以及由三条第五上表面狭缝77L、77M、77N划定的范围内。通过具备这些构成，半导体装置70在xz平面中的假想的截面中，在回流焊后的状态下，4个搭载部的位置以在从绝缘板81朝向金属层85的方向上成为凸形状的方式，换言之，以朝向各半导体芯片78成为凹状的方式变形。半导体装置70将上述的yz平面中的假想的截面的变形方式和该xz平面中的假想的截面的变形方式组合，在回流焊后，电路基板76成为从绝缘板81朝向金属层85变形为碗状的状态。
因此，根据本实施方式的半导体装置70，在电路基板76由于用于安装于冷却装置10的回流焊而热变形时，将电路基板76固定于冷却装置10的软钎焊料79的厚度在电路基板76的周缘侧变厚，因此，能够抑制遍及电路基板76的整周而在该软钎焊料79产生裂纹。
在以上说明的实施方式中，电路层83和金属层85可以由相同的材料形成。此外，电路层83和金属层85也可以具有彼此相同的厚度。电路层83和金属层85所包括的多个上表面狭缝、多个连接狭缝以及多个下表面狭缝中的一部分或全部可以具有彼此相同的宽度。除了电路层83和金属层85各自的狭缝形成位置以外，这些中的任一构成均有助于提高电路层83与金属层85之间的同一性，由此，能够更进一步降低在回流焊后的电路基板76的翘曲量。
此外，在以上的实施方式中，如图2的(A)所示，电路层83的多个上表面狭缝和连接狭缝与金属层85的多个下表面狭缝均作为直线状的狭缝进行了说明。与之代替地，这些多个狭缝中的任意一个或多个狭缝也可以为曲线状的狭缝。
此外，在以上的实施方式中，如图2的(B)和图3所示，电路层83的多个上表面狭缝和连接狭缝与金属层85的多个下表面狭缝均表示为分别贯通电路层83和金属层85的狭缝，即，表示为使绝缘板81露出的狭缝，但与之代替地，这些多个狭缝中的任意一个或多个狭缝也可以为不贯通各层的凹状的狭缝，即，不使绝缘板81露出的狭缝。
作为以上的实施方式的一个实施例，电路层83和金属层85所包括的多个上表面狭缝、多个连接狭缝以及多个下表面狭缝的一部分或全部的狭缝宽度可以为电路层83和金属层85的厚度的0.5倍以上且2.0倍以下。此外，作为一个实施例，电路层83和金属层85所包括的多个上表面狭缝、多个连接狭缝以及多个下表面狭缝的一部分或全部的狭缝深度可以为电路层83和金属层85的厚度的0.25倍以上。此外，作为一个实施例，电路层83和金属层85的厚度可以为0.2mm以上且2.0mm以下。
图4为示出本发明的一个实施方式的半导体模块100的半导体装置70的一例的俯视图。如图4所示，电路层83可以通过布线与半导体芯片78和/或其他导电部件电连接。
如图4所示，在本实施方式中，半导体装置70还具备：将第一半导体芯片78A和第一控制电路图案51连接的控制布线75A、将第一半导体芯片78A和第三主电路图案43连接的主电路布线75B、以及将第三半导体芯片78C和第三控制电路图案53连接的控制布线75C。此外，在本实施方式中，半导体装置70还具备：将第三半导体芯片78C和第三主电路图案43连接的主电路布线75D、将第二半导体芯片78B和第二控制电路图案52连接的控制布线75E、将第二半导体芯片78B和第一主电路图案41连接的主电路布线75F、将第四半导体芯片78D和第四控制电路图案54连接的控制布线75G、以及将第四半导体芯片78D和第一主电路图案41连接的主电路布线75H。
此外，如图4所示，在本实施方式中，上述的多个控制布线75A、75C、75E以及75G的截面积和长度分别彼此相等，上述的多个主电路布线75B、75D、75F以及75H的截面积和长度分别彼此相等。由此，半导体装置70能够使多个控制布线75A、75C、75E以及75G的电感彼此相等，同样地，能够使多个主电路布线75B、75D、75F以及75H的电感彼此相等。多个布线75A～75H分别可以为导体，例如导电性的引线、带、夹子等。
图5示出本发明的一个实施方式的半导体模块100的电路基板80的一例，图5的(A)为俯视图，图5的(B)为截面图，图5的(C)为仰视图。本实施方式的半导体模块100的半导体装置70具备电路基板80来代替使用图1～4说明的电路基板76。
电路基板80除了具有金属层86来代替电路基板76所具有的金属层85这一点以外，具有与电路基板76相同的构成。对于电路基板80的构成中的、与电路基板76相同的构成，使用对应的附图标记，并省略重复的说明。
金属层86包括沿x轴方向延伸的2个第一下表面狭缝88A、88B。本实施方式的金属层85还包括沿y轴方向延伸的2个第二下表面狭缝88C、88D。如图5的(C)所示，本实施方式的金属层86包括俯视时的形状分别为矩形的第一下表面图案65、第二下表面图案66、第三下表面图案67和第四下表面图案68、以及位于这些下表面图案之间且整体为十字形状的第五下表面图案69。应予说明，第五下表面图案69被2个第一下表面狭缝88A、88B和2个第二下表面狭缝88C、88D分割为5个区域。
此外，在俯视时，第一下表面图案65、第一下表面狭缝88B、第五下表面图案69的一部分、第一下表面狭缝88A以及第二下表面图案66在y轴方向上排列设置。此外，在俯视时，第三下表面图案67、第一下表面狭缝88B、第五下表面图案69的一部分、第一下表面狭缝88A以及第四下表面图案68在y轴方向上排列设置。此外，在俯视时，第一下表面图案65、第二下表面狭缝88C、第五下表面图案69的一部分、第二下表面狭缝88D以及第三下表面图案67在x轴方向上排列设置。此外，在俯视时，第二下表面图案66、第二下表面狭缝88C、第五下表面图案69的一部分、第二下表面狭缝88D以及第四下表面图案68在x轴方向上排列设置。在本实施方式中，第一下表面狭缝88A、88B与第二下表面狭缝88C、88D可以分别彼此正交。
在俯视时，金属层86的第一下表面狭缝88A、88B位于由电路层83的第一上表面狭缝77A和第二上表面狭缝77B划定的范围内。在图5的(A)、图2的(B)以及图2的(C)中，示出分别通过彼此以相同的尺寸示出的电路基板80的y轴方向上的中心、第一下表面狭缝88A以及第一下表面狭缝88B的3条直线状的单点划线。在本实施方式中，通过电路基板80的y轴方向上的中心的单点划线与电路层83的第三上表面狭缝77C一致。此外，在本实施方式中，通过第一下表面狭缝88A的单点划线在俯视时位于电路层83的第一上表面狭缝77A与第三上表面狭缝77C之间。此外，在本实施方式中，通过第一下表面狭缝88B的单点划线在俯视时位于电路层83的第二上表面狭缝77B与第三上表面狭缝77C之间。
此外，在本实施方式中，在俯视时，金属层85的第二下表面狭缝88C、88D位于由三条第四上表面狭缝77I、77J、77K划定的范围内以及由三条第五上表面狭缝77L、77M、77N划定的范围内。在本实施方式中，在俯视时，金属层85的第二下表面狭缝88C位于第五上表面狭缝77I与第五上表面狭缝77J之间、以及第五上表面狭缝77L与第五上表面狭缝77M之间。此外，在本实施方式中，在俯视时，金属层85的第二下表面狭缝88D位于第五上表面狭缝77J与第五上表面狭缝77K之间、以及第五上表面狭缝77M与第五上表面狭缝77N之间。
应予说明，第二下表面狭缝88C、88D可以为金属层86的沿y轴方向延伸的第二方向狭缝的一例。在该情况下，在俯视时，金属层86的第二方向狭缝可以位于由电路层83的上述两条第二方向狭缝划定的范围内。
以上，根据具备图5所示的电路基板80的半导体装置70，与图1～4所示的电路基板76不同，金属层86包括分别沿x轴方向和y轴方向延伸的多个下表面狭缝。进一步地，根据具备电路基板80的半导体装置70，金属层86的第一下表面狭缝88A、88B以及第二下表面狭缝88C、88D分别从电路基板80的x轴方向上的中心线和y轴方向上的中心线偏移。通过具备这样的构成的电路基板80的半导体装置70，也起到与具备图1～4所示的电路基板76的半导体装置70同样的效果。
图6为示出本发明的一个实施方式的车辆200的概要的图。车辆200为使用电力产生至少一部分推动力的车辆。作为一例，车辆200为利用马达等电力驱动设备产生全部推动力的电动汽车、或者将马达等电力驱动设备和利用汽油等燃料驱动的内燃机并用的混合动力车。
车辆200具备半导体装置70。更具体而言，车辆200具备控制马达等电力驱动设备的控制装置210(外部装置)，在控制装置210设置有包括半导体装置70的半导体模块100。半导体模块100可以控制向电力驱动设备供给的电力。
图7为本发明的多个实施方式的半导体模块100的主电路图。半导体模块100作为具有输出端子U、V以及W的三相交流逆变器电路而发挥功能，并且可以为驱动车辆的马达的车载用单元的一部分。
在半导体模块100中，第二半导体芯片78B、78F、78J以及第四半导体芯片78D、78H、78L可以构成上臂，第一半导体芯片78A、78E、78I以及第三半导体芯片78C、78G、78K可以构成下臂。
第一半导体芯片78A和第三半导体芯片78C中的至少任意一个与第二半导体芯片78B和第四半导体芯片78D中的至少任意一个的组合可以构成桥臂(U相)。第一半导体芯片78E和第三半导体芯片78G中的至少任意一个与第二半导体芯片78F和第四半导体芯片78H中的至少任意一个的组合也可以构成桥臂(V相)。第一半导体芯片78I和第三半导体芯片78K中的至少任意一个与第二半导体芯片78J和第四半导体芯片78L中的至少任意一个的组合也可以构成桥臂(W相)。
在第一半导体芯片78A和第三半导体芯片78C中的至少任意一个，可以将发射电极与输入端子N1电连接，将集电电极与输出端子U电连接。在第二半导体芯片78B和第四半导体芯片78D中的至少任意一个，可以将发射电极与输出端子U电连接，将集电电极与输入端子P1电连接。
同样地，在第一半导体芯片78E和第三半导体芯片78G中的至少任意一个、以及第一半导体芯片78I和第三半导体芯片78K中的至少任意一个，可以将发射电极分别与输入端子N2、N3电连接，将集电电极分别与输出端子V、W电连接。进一步地，在第二半导体芯片78F和第四半导体芯片78H中的至少任意一个、以及第二半导体芯片78J和第四半导体芯片78L中的至少任意一个，可以将发射电极分别与输出端子V、W电连接，将集电电极分别与输入端子P2、P3电连接。
各半导体芯片78可以根据输入到对应的控制端子的信号而交替地进行开关。在本实施方式中，各半导体芯片78可以在开关时发热。输入端子P1、P2、P3可以与外部电源的正极连接，输入端子N1、N2、N3可以与外部电源的负极连接，输出端子U、V、W可以与负载连接。输入端子P1、P2、P3可以彼此电连接，此外，其他输入端子N1、N2、N3也可以彼此电连接。
在半导体模块100中，各半导体芯片78可以为RC-IGBT(反向导通IGBT)半导体芯片。此外，各半导体芯片78可以包括MOSFET和/或IGBT等晶体管与二极管的组合。
在以上多个实施方式的说明中，有时会如例如“大致相同”、“大致一致”、“大致恒定”、“大致对称”、“大致菱形”等那样将“大致”这一词语一起使用来表现特定的状态，但它们的意图都是不仅包含严格为该特定的状态的情况，还包含大致为该特定的状态的情况。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说可以对上述实施方式进行各种变更或改进是显而易见的。根据权利要求书的记载，进行了那样的变更或改进的方式显然也可以包括在本发明的技术范围内。
例如，在上述实施方式中，对半导体模块100具备3个半导体装置70的构成进行了说明，但与之代替地，也可以具备1个、2个或4个以上的半导体装置70。
应当注意的是，在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要未特别明示“在……之前”，“事先”等，此外，不是在之后的处理中使用之前的处理的结果，就可以按任意顺序来实现。即使为方便起见，对权利要求书、说明书和附图中的动作流程使用“首先”、“接下来”等进行说明，也不表示必须按照该顺序实施。

Claims (15)

1.一种半导体装置，其特征在于，具备：第一半导体芯片和第二半导体芯片、以及电路基板，
所述电路基板为依次具有绝缘板、电路层以及金属层的叠层基板，并且所述电路基板的俯视时的形状为具有两组对置的边的矩形，所述绝缘板具有上表面和下表面，所述电路层设置于所述上表面，并安装所述第一半导体芯片和所述第二半导体芯片，所述金属层设置于所述下表面，
所述电路层包括安装所述第一半导体芯片的第一搭载部、安装所述第二半导体芯片的第二搭载部、以及设置于所述第一搭载部和所述第二搭载部之间且在所述矩形的一组边所延伸的第一方向上延伸的第一上表面狭缝和第二上表面狭缝，
所述金属层包括沿所述第一方向延伸的第一下表面狭缝，
在俯视时，所述第一搭载部、所述第一上表面狭缝、所述第二上表面狭缝以及所述第二搭载部在所述矩形的另一组边所延伸的第二方向上排列设置，并且所述第一下表面狭缝位于由所述第一上表面狭缝和所述第二上表面狭缝划定的范围内，
所述电路基板具有如下特性：在所述半导体装置的加热工序中，所述第一搭载部和所述第二搭载部的位置以在从所述绝缘板朝向所述金属层的方向上成为凸形状的方式热变形。
2.根据权利要求1所述的半导体装置，其特征在于，
所述电路层包括分别沿所述第一方向延伸的第一主电路图案、第二主电路图案以及第三主电路图案，
所述第一主电路图案包括所述第一搭载部，所述第二主电路图案包括所述第二搭载部，
所述第一主电路图案、所述第二主电路图案以及所述第三主电路图案分别与另外两个主电路图案彼此相邻。
3.根据权利要求2所述的半导体装置，其特征在于，
在俯视时，所述第一主电路图案为包括两个长边部的U字形状，所述第二主电路图案为I字形状，所述第三主电路图案为包括一个长边部的L字形状，所述第一主电路图案、所述第二主电路图案以及所述第三主电路图案以形成所述矩形的方式进行布置。
4.根据权利要求3所述的半导体装置，其特征在于，
所述电路层还包括设置于所述第一搭载部与所述第二搭载部之间且沿所述第一方向延伸的第三上表面狭缝，
所述第一上表面狭缝位于所述第一主电路图案的所述两个长边部中的一方与所述第三主电路图案的所述长边部之间，所述第二上表面狭缝位于所述第一主电路图案的所述两个长边部中的另一方与所述第二主电路图案之间，所述第三上表面狭缝位于所述第一主电路图案的所述两个长边部中的另一方与所述第三主电路图案的所述长边部之间。
5.根据权利要求3或4所述的半导体装置，其特征在于，
所述半导体装置还具备第三半导体芯片和第四半导体芯片，
所述第一主电路图案还包括安装所述第三半导体芯片的第三搭载部，
所述第二主电路图案还包括安装所述第四半导体芯片的第四搭载部，
所述第一搭载部和所述第三搭载部分别位于所述第一主电路图案的所述两个长边部中的一方的两端，
所述第二搭载部和所述第四搭载部分别位于所述第二主电路图案的所述I字形状的两端。
6.根据权利要求5所述的半导体装置，其特征在于，
所述电路层还包括分别沿所述第二方向延伸的第一控制电路图案、第二控制电路图案、第三控制电路图案、第四控制电路图案、三条第四上表面狭缝以及三条第五上表面狭缝，
所述第一搭载部、一条所述第四上表面狭缝、所述第一控制电路图案、一条所述第四上表面狭缝、所述第三控制电路图案、一条所述第四上表面狭缝以及所述第三搭载部在所述第一方向上排列设置，
所述第二搭载部、一条所述第五上表面狭缝、所述第二控制电路图案、一条所述第五上表面狭缝、所述第四控制电路图案、一条所述第五上表面狭缝以及所述第四搭载部在所述第一方向上排列设置，
所述金属层还包括沿所述第二方向延伸的第二下表面狭缝，
在俯视时，所述第二下表面狭缝位于由所述三条第四上表面狭缝划定的范围内以及由所述三条第五上表面狭缝划定的范围内。
7.根据权利要求6所述的半导体装置，其特征在于，
所述半导体装置还具备：将所述第一半导体芯片与所述第一控制电路图案连接的控制布线、将所述第三半导体芯片与所述第三控制电路图案连接的控制布线、将所述第二半导体芯片与所述第二控制电路图案连接的控制布线、以及将所述第四半导体芯片与所述第四控制电路图案连接的控制布线，
多个所述控制布线的截面积和长度彼此相等。
8.根据权利要求6或7所述的半导体装置，其特征在于，
所述半导体装置还具备：将所述第一半导体芯片与所述第三主电路图案连接的主电路布线、将所述第三半导体芯片与所述第三主电路图案连接的主电路布线、将所述第二半导体芯片与所述第一主电路图案连接的主电路布线、以及将所述第四半导体芯片与所述第一主电路图案连接的主电路布线，
多个所述主电路布线的截面积和长度彼此相等。
9.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述电路层包括沿所述第二方向延伸的两条第二方向狭缝，
所述金属层包括沿所述第二方向延伸的第二方向狭缝，
在俯视时，所述金属层的所述第二方向狭缝位于由所述电路层的所述两条第二方向狭缝划定的范围内。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
在俯视时，安装于各搭载部的半导体芯片与所述电路层和所述金属层所包括的任一狭缝均不重叠。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述电路层和所述金属层由相同的材料形成。
12.根据权利要求11所述的半导体装置，其特征在于，
所述材料包含铜、铜合金、铝以及铝合金中的任意一种。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述电路层和所述金属层具有彼此相同的厚度。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述电路层和所述金属层所包括的任一狭缝均具有彼此相同的宽度。
15.一种车辆，其特征在于，
所述车辆具备权利要求1至14中任一项所述的半导体装置。
CN202080047450.XA 2020-01-10 2020-11-25 半导体装置及车辆 Pending CN114026686A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-003125 2020-01-10
JP2020003125 2020-01-10
PCT/JP2020/043753 WO2021140765A1 (ja) 2020-01-10 2020-11-25 半導体装置および車両

Publications (1)

Publication Number Publication Date
CN114026686A true CN114026686A (zh) 2022-02-08

Family

ID=76787852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080047450.XA Pending CN114026686A (zh) 2020-01-10 2020-11-25 半导体装置及车辆

Country Status (4)

Country Link
US (1) US20220122899A1 (zh)
JP (1) JP7120475B2 (zh)
CN (1) CN114026686A (zh)
WO (1) WO2021140765A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333409B2 (ja) * 1996-11-26 2002-10-15 株式会社日立製作所 半導体モジュール
JP4969738B2 (ja) * 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
JP5180927B2 (ja) * 2009-08-04 2013-04-10 株式会社神戸製鋼所 複合放熱板
JP6435794B2 (ja) * 2014-11-12 2018-12-12 富士電機株式会社 半導体装置
JP6603098B2 (ja) * 2014-12-25 2019-11-06 京セラ株式会社 回路基板および電子装置
JP6406121B2 (ja) * 2015-05-14 2018-10-17 三菱電機株式会社 高周波高出力デバイス

Also Published As

Publication number Publication date
JP7120475B2 (ja) 2022-08-17
US20220122899A1 (en) 2022-04-21
JPWO2021140765A1 (zh) 2021-07-15
WO2021140765A1 (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
US11538736B2 (en) Cooling apparatus, semiconductor module, and vehicle
JP7187992B2 (ja) 半導体モジュールおよび車両
JP2020136366A (ja) 半導体モジュール、車両および製造方法
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
US11581252B2 (en) Semiconductor module and wire bonding method
WO2020071102A1 (ja) 半導体装置、半導体モジュールおよび車両
JP2021174909A (ja) 半導体モジュールおよび車両
WO2022249808A1 (ja) 半導体装置
JP2020092250A (ja) 半導体モジュール、車両および製造方法
JP7120475B2 (ja) 半導体装置および車両
US11582889B2 (en) Semiconductor module and vehicle
US11387210B2 (en) Semiconductor module and manufacturing method therefor
WO2022249812A1 (ja) 半導体装置
WO2022249804A1 (ja) 半導体装置
WO2022249814A1 (ja) 半導体装置
WO2022249803A1 (ja) 半導体装置
WO2022249806A1 (ja) 半導体装置
WO2022249805A1 (ja) 半導体装置
WO2022249809A1 (ja) 半導体装置
WO2022249807A1 (ja) 半導体装置
JP2023118481A (ja) 半導体装置及び車両
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2023118480A (ja) 半導体装置及び車両
JP2022181822A (ja) 半導体装置
JP2022181820A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination