JP2016219461A - 高周波高出力デバイス - Google Patents

高周波高出力デバイス Download PDF

Info

Publication number
JP2016219461A
JP2016219461A JP2015099254A JP2015099254A JP2016219461A JP 2016219461 A JP2016219461 A JP 2016219461A JP 2015099254 A JP2015099254 A JP 2015099254A JP 2015099254 A JP2015099254 A JP 2015099254A JP 2016219461 A JP2016219461 A JP 2016219461A
Authority
JP
Japan
Prior art keywords
base plate
plate
frequency
mounting portion
flange portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015099254A
Other languages
English (en)
Other versions
JP6406121B2 (ja
Inventor
勝巳 宮脇
Katsumi Miyawaki
勝巳 宮脇
達人 西原
Tatsuto Nishihara
達人 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015099254A priority Critical patent/JP6406121B2/ja
Priority to US15/044,622 priority patent/US9685392B2/en
Priority to DE102016207528.4A priority patent/DE102016207528A1/de
Priority to CN201610320229.2A priority patent/CN106158807B/zh
Publication of JP2016219461A publication Critical patent/JP2016219461A/ja
Application granted granted Critical
Publication of JP6406121B2 publication Critical patent/JP6406121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】客先の回路基板に実装（二次実装）する場合に各部品のクラックや破壊を防ぐことができる高周波高出力デバイスを得る。【解決手段】ベース板１は実装部１ａとフランジ部１ｂを有する。フレーム５が実装部１ａの上面に接合されている。半導体チップ６がフレーム５内において実装部１ａの上面に実装されている。フランジ部１ｂには、ベース板１を固定するためのネジが挿入される切り欠き２又は開口が設けられている。ベース板１の実装部とフランジ部１ｂの間に溝１３ａ，１３ｂが設けられている。【選択図】図１

Description

本発明は、高周波高出力デバイスに関する。
高周波高出力デバイスにおいて、ベース板上に端子とフレームがロー付けされ、フレーム内においてベース板上に半導体チップと整合回路基板が実装されている。フレーム上面がキャップで覆われてフレーム内部が気密封止されている。
半導体チップの放熱性と半導体チップとベース板の線膨張係数の整合性を考慮し、ベース板としてＣｕＷ材、Ｃｕ−Ｍｏ合金材、Ｃｕ−Ｍｏ−Ｃｕ積層材等が使用される。最近は半導体チップの高出力化が進み、放熱性の高いＣｕ−Ｍｏ−Ｃｕ積層材が使用される。
ベース板の対向する短辺側にそれぞれ切り欠きが設けられている。高周波高出力デバイスは客先の回路基板のアルミ放熱板上に載せられ、ベース板の切り欠きに挿入されたネジで固定される。
特開平７−２２１２６５号公報
ベース板上にフレームをロー付けしているが、両部材の線膨張係数が異なるため、ロー付け後にベース板が下側に凸に反ってしまう。また、半導体チップや整合回路基板をはんだで実装すると、更にこの部品間の線膨張係数のミスマッチにより複雑な反りになる。この反りがある状態で客先の回路基板のアルミ放熱板上にネジで固定すると、反りは矯正されるが、半導体チップや整合回路基板に加わる応力は大きくなり、各部品のクラックや破壊が生じる。ベース板の反りを少しでも小さくするために、フレーム上面又はベース板の下面を平面研磨して平面度を上げる対策を行っているが、非常にコストがかかる。
なお、半導体チップを実装したヒートシンクをベース板に接合した装置において、ヒートシンクの外周部を薄くするか又は溝を設けることで半導体チップ実装時の応力を緩和することが提案されている（例えば、特許文献１参照）。しかし、この技術では上記のベース板をネジで固定する際の問題を解決することはできない。
本発明は、上述のような課題を解決するためになされたもので、その目的は客先の回路基板に実装（二次実装）する場合に各部品のクラックや破壊を防ぐことができる高周波高出力デバイスを得るものである。
本発明に係る高周波高出力デバイスは、実装部とフランジ部を有するベース板と、前記実装部の上面に接合されたフレームと、前記フレーム内において前記実装部の上面に実装された半導体チップとを備え、前記フランジ部には、前記ベース板を固定するためのネジが挿入される切り欠き又は開口が設けられ、前記ベース板の前記実装部と前記フランジ部の間に溝が設けられている。
本発明では、ベース板の実装部とフランジ部の間に溝が設けられている。従って、パッケージの初期反り又は半導体チップや整合回路基板を実装することで反ったベース板を客先の回路基板のアルミ放熱板へネジで固定する際に、溝を起点にフランジ部のみが容易に曲がり、反りを矯正する時に実装部に加わる応力を緩和することができる。従って、高周波高出力デバイスを客先の回路基板に実装（二次実装）する場合に、ベース板の実装部に実装された半導体チップ等に加わる応力を緩和し、各部品のクラックや破壊を防ぐことができる。
本発明の実施の形態１に係る高周波高出力デバイスを示す斜視図である。 本発明の実施の形態１に係る高周波高出力デバイスを示す断面図である。 本発明の実施の形態１に係る高周波高出力デバイスの内部を示す斜視図である。 本発明の実施の形態１に係る高周波高出力デバイスの内部を示す平面図である。 本発明の実施の形態１に係る高周波高出力デバイスを客先の回路基板に実装した状態を示す上面図である。 本発明の実施の形態１に係る高周波高出力デバイスを客先の回路基板に実装した状態を示す側面図である。 比較例に係る高周波高出力デバイスを示す断面図である。 比較例に係る高周波高出力デバイスを客先の回路基板に実装した状態を示す断面図である。 本発明の実施の形態２に係る高周波高出力デバイスを示す断面図である。 本発明の実施の形態３に係る高周波高出力デバイスを示す断面図である。 本発明の実施の形態４に係る高周波高出力デバイスを示す断面図である。 本発明の実施の形態５に係る高周波高出力デバイスを示す断面図である。 本発明の実施の形態５に係る高周波高出力デバイスのベース板を構成するＭｏ板とＣｕ板を示す平面図である。
本発明の実施の形態に係る高周波高出力デバイスについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１及び図２は、それぞれ本発明の実施の形態１に係る高周波高出力デバイスを示す斜視図及び断面図である。図３及び図４は、それぞれ本発明の実施の形態１に係る高周波高出力デバイスの内部を示す斜視図及び平面図である。
ベース板１は実装部１ａとフランジ部１ｂを有する。ベース板１の長辺方向の中央に実装部１ａが配置され、その両側にフランジ部１ｂが配置されている。フランジ部１ｂには、ベース板１を固定するためのネジが挿入される切り欠き２が設けられている。ここでは、切り欠き２はベース板１の対向する短辺にそれぞれ１箇所以上設けられている。なお、切り欠き２の代わりに開口でもよい。
ベース板１の実装部１ａの上面に、セラミック端子３及び金属リード４が載せられ、セラミック又は金属のフレーム５がロー付けで接合されている。フレーム５はベース板１とセラミック端子３を固定する。上記の構成により組立てられたものを一般的に半導体パッケージと呼ぶ。
この半導体パッケージのフレーム５内において、半導体チップ６と整合回路基板７が実装部１ａの上面にはんだ材又は樹脂材により実装されている。半導体チップ６及び整合回路基板７が互いに金ワイヤ８により接続されて電気回路が構成されている。整合回路基板７にはセラミック材等が用いられている。金属又はセラミックのキャップ９がフレーム５にはんだ又は電気溶接で接合され、キャビティ内を気密封止する。フレーム５とキャップ９が外力から半導体チップ６等を保護する。
ベース板１は、半導体チップ６の放熱性と、半導体チップ６との線膨張係数の整合性を考慮し、Ｃｕ板１０、Ｍｏ板１１及びＣｕ板１２を順にロー材で積層したＣｕ−Ｍｏ−Ｃｕ積層材である。
ベース板１の実装部１ａとフランジ部１ｂの間において、Ｖ溝１３ａ，１３ｂがベース板１の上面と下面の上下同じ位置に設けられている。Ｖ溝１３ａ，１３ｂはそれぞれＣｕ板１０，１２に設けられ、その深さはＭｏ板１１まで達していても達していなくてもよい。また、Ｖ溝１３ａ，１３ｂの形状はＵ字や凹形状などでもよく、形状にはこだわらない。
図５及び図６は、それぞれ本発明の実施の形態１に係る高周波高出力デバイスを客先の回路基板に実装した状態を示す上面図及び側面図である。フランジ部１ｂの切り欠き２に挿入されたネジ１４によりベース板１が客先の回路基板１５のアルミ放熱板１６へ固定される。金属リード４と客先の回路基板１５がはんだにより接続される。これにより、半導体パッケージの電気回路はセラミック端子３及び金属リード４を介して客先の回路に接続される。
続いて、本実施の形態の効果を比較例と比較して説明する。図７は、比較例に係る高周波高出力デバイスを示す断面図である。図８は、比較例に係る高周波高出力デバイスを客先の回路基板に実装した状態を示す断面図である。比較例にはＶ溝１３ａ，１３ｂが設けられていない。
半導体パッケージのベース板１、セラミック端子３、フレーム５を組立てる時、高温でロー付け処理を行う。この時、Ｃｕ−Ｍｏ−Ｃｕ積層材の特にＣｕ板１０，１２の線膨張係数とＦｅ系合金又はセラミック等のフレーム５の線膨張係数の差により応力が生じるため、ベース板１が反る。この反ったベース板１を客先の回路基板１５のアルミ放熱板１６へネジ１４で固定するとベース板１全体が平面に近い状態まで矯正される。しかし、比較例では、半導体チップ６や整合回路基板７に加わる応力は大きくなり、各部品のクラックや破壊が生じる。
これに対して、本実施の形態では、ベース板１の実装部１ａとフランジ部１ｂの間にＶ溝１３ａ，１３ｂが設けられている。従って、パッケージの初期反り又は半導体チップ６や整合回路基板７を実装することで反ったベース板１を客先の回路基板１５のアルミ放熱板１６へネジ１４で固定する際に、Ｖ溝１３ａ，１３ｂを起点にフランジ部１ｂのみが容易に曲がり、反りを矯正する時に実装部１ａに加わる応力を緩和することができる。従って、高周波高出力デバイスを客先の回路基板１５に実装（二次実装）する場合に、ベース板１の実装部１ａに実装された半導体チップ６等に加わる応力を緩和し、各部品のクラックや破壊を防ぐことができる。
実施の形態２．
図９は、本発明の実施の形態２に係る高周波高出力デバイスを示す断面図である。本実施の形態では、ベース板１の実装部１ａとフランジ部１ｂの間において、Ｖ溝１３ａがベース板１の上面のみに設けられている。Ｖ溝１３ａはＣｕ板１２に設けられ、その深さはＭｏ板１１まで達していても達していなくてもよい。また、Ｖ溝１３ａの形状はＵ字や凹形状などでもよく、形状にはこだわらない。このＶ溝１３ａを起点にフランジ部１ｂが曲がり易くなるため、実施の形態１と同様の効果を得ることができる。
実施の形態３．
図１０は、本発明の実施の形態３に係る高周波高出力デバイスを示す断面図である。本実施の形態では、ベース板１の実装部１ａとフランジ部１ｂの間において、Ｖ溝１３ａ，１３ｂがベース板１の上面と下面の上下異なる位置に設けられている。Ｖ溝１３ａ，１３ｂはそれぞれＣｕ板１０，１２に設けられ、その深さはＭｏ板１１まで達していても達していなくてもよい。また、Ｖ溝１３ａ，１３ｂの形状はＵ字や凹形状などでもよく、形状にはこだわらない。
このＶ溝１３ａ，１３ｂを起点にフランジ部１ｂが曲がり易くなるため、実施の形態１と同様の効果を得ることができる。また、Ｖ溝１３ａ，１３ｂをベース板１の上面と下面の上下異なる位置に設けることでベース板１の反りの状態に応じて最適化な反り矯正を行うことができる。
実施の形態４．
図１１は、本発明の実施の形態４に係る高周波高出力デバイスを示す断面図である。本実施の形態では、ベース板１のフランジ部１ｂにおいて、上面側のＣｕ板１２が全て除去され、Ｍｏ板１１と下面側のＣｕ板１０のみで構成されている。これにより、フランジ部１ｂが曲がり易くなるため、実施の形態１と同様の効果を得ることができる。
実施の形態５．
図１２は、本発明の実施の形態５に係る高周波高出力デバイスを示す断面図である。図１３は、本発明の実施の形態５に係る高周波高出力デバイスのベース板を構成するＭｏ板とＣｕ板を示す平面図である。
本実施の形態では、ベース板１のＭｏ板１１は、フレームの外形とほぼ同様か少し長辺方向に長いＭｏ板１１ａと、両サイドのフランジ部１ｂと同じ外形のＭｏ板１１ｂ，１１ｃの計３枚で構成されている。ベース板１は、このＭｏ板１１をＣｕ板１０とＣｕ板１２で挟んだＣｕ−Ｍｏ−Ｃｕ積層材である。ベース板１の実装部１ａとフランジ部１ｂの間においてＭｏ板１１が分割されている。なお、Ｍｏ板１１の分割部分と上下のＣｕ板１０，１２で囲まれた空間１７は、Ｃｕ−Ｍｏ−Ｃｕ積層材を積層する時に使用するロー材等で充填されている。
Ｃｕ−Ｍｏ−Ｃｕ積層板においてＭｏ板１１はＣｕ板１０，１２に比べて弾性率が高く曲がりにくい。そこで、ベース板１の実装部１ａとフランジ部１ｂの間においてＭｏ板１１を一部抜き、Ｍｏ板１１を分割させる。このＭｏ板１１の分割部分を起点にフランジ部１ｂが曲がり易くなるため、実施の形態１と同様の効果を得ることができる。
１ ベース板、１ａ 実装部、１ｂ フランジ部、２ 切り欠き、５ フレーム、６ 半導体チップ、１０，１２ Ｃｕ板、１１ Ｍｏ板、１３ａ，１３ｂ Ｖ溝、１４ ネジ

Claims (6)

  1. 実装部とフランジ部を有するベース板と、
    前記実装部の上面に接合されたフレームと、
    前記フレーム内において前記実装部の上面に実装された半導体チップとを備え、
    前記フランジ部には、前記ベース板を固定するためのネジが挿入される切り欠き又は開口が設けられ、
    前記ベース板の前記実装部と前記フランジ部の間に溝が設けられていることを特徴とする高周波高出力デバイス。
  2. 前記溝は前記ベース板の上面と下面の上下同じ位置に設けられていることを特徴とする請求項１に記載の高周波高出力デバイス。
  3. 前記溝は前記ベース板の上面のみに設けられていることを特徴とする請求項１に記載の高周波高出力デバイス。
  4. 前記溝は前記ベース板の上面と下面の上下異なる位置に設けられていることを特徴とする請求項１に記載の高周波高出力デバイス。
  5. 実装部とフランジ部を有するベース板と、
    前記実装部の上面に接合されたフレームと、
    前記フレーム内において前記実装部の上面に実装された半導体チップとを備え、
    前記フランジ部には、前記ベース板を固定するためのネジが挿入される切り欠き又は開口が設けられ、
    前記ベース板は、第１のＣｕ板、Ｍｏ板及び第２のＣｕ板を順に積層したＣｕ−Ｍｏ−Ｃｕ積層材であり、
    前記フランジ部において前記第２のＣｕ板が除去されていることを特徴とする高周波高出力デバイス。
  6. 実装部とフランジ部を有するベース板と、
    前記実装部の上面に接合されたフレームと、
    前記フレーム内において前記実装部の上面に実装された半導体チップとを備え、
    前記フランジ部には、前記ベース板を固定するためのネジが挿入される切り欠き又は開口が設けられ、
    前記ベース板は、第１のＣｕ板、Ｍｏ板及び第２のＣｕ板を順に積層したＣｕ−Ｍｏ−Ｃｕ積層材であり、
    前記ベース板の前記実装部と前記フランジ部の間において前記Ｍｏ板が分割されていることを特徴とする高周波高出力デバイス。
JP2015099254A 2015-05-14 2015-05-14 高周波高出力デバイス Active JP6406121B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015099254A JP6406121B2 (ja) 2015-05-14 2015-05-14 高周波高出力デバイス
US15/044,622 US9685392B2 (en) 2015-05-14 2016-02-16 Radiofrequency high-output device
DE102016207528.4A DE102016207528A1 (de) 2015-05-14 2016-05-02 Hochfrequenz-Hochleistungsvorrichtung
CN201610320229.2A CN106158807B (zh) 2015-05-14 2016-05-13 高频高输出设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015099254A JP6406121B2 (ja) 2015-05-14 2015-05-14 高周波高出力デバイス

Publications (2)

Publication Number Publication Date
JP2016219461A true JP2016219461A (ja) 2016-12-22
JP6406121B2 JP6406121B2 (ja) 2018-10-17

Family

ID=57208680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015099254A Active JP6406121B2 (ja) 2015-05-14 2015-05-14 高周波高出力デバイス

Country Status (4)

Country Link
US (1) US9685392B2 (ja)
JP (1) JP6406121B2 (ja)
CN (1) CN106158807B (ja)
DE (1) DE102016207528A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018939A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 半導体パッケージ、および半導体装置
JPWO2021140765A1 (ja) * 2020-01-10 2021-07-15
WO2021200963A1 (ja) * 2020-03-30 2021-10-07 住友電工デバイス・イノベーション株式会社 増幅装置、及び整合回路基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720379B2 (en) 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221748U (ja) * 1988-07-27 1990-02-14
JP2000114442A (ja) * 1998-10-08 2000-04-21 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージ
JP2000286371A (ja) * 1999-03-31 2000-10-13 Sumitomo Metal Electronics Devices Inc 放熱板付セラミックパッケージ
JP2001035977A (ja) * 1999-07-26 2001-02-09 Nec Corp 半導体装置用容器
JP2006128589A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2015082527A (ja) * 2013-10-21 2015-04-27 株式会社東芝 半導体パッケージ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221265A (ja) 1994-01-28 1995-08-18 Hitachi Ltd パワー半導体モジュール
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JPH08204071A (ja) 1995-01-27 1996-08-09 Toshiba Corp 半導体装置
JP2004172472A (ja) 2002-11-21 2004-06-17 Shinko Electric Ind Co Ltd セラミックパッケージおよびこれを用いた半導体装置
JP2007012725A (ja) 2005-06-29 2007-01-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
JP2011253950A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
JP2015099254A (ja) 2013-11-19 2015-05-28 東芝テック株式会社 光学素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221748U (ja) * 1988-07-27 1990-02-14
JP2000114442A (ja) * 1998-10-08 2000-04-21 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージ
JP2000286371A (ja) * 1999-03-31 2000-10-13 Sumitomo Metal Electronics Devices Inc 放熱板付セラミックパッケージ
JP2001035977A (ja) * 1999-07-26 2001-02-09 Nec Corp 半導体装置用容器
JP2006128589A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2015082527A (ja) * 2013-10-21 2015-04-27 株式会社東芝 半導体パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018939A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 半導体パッケージ、および半導体装置
JPWO2021140765A1 (ja) * 2020-01-10 2021-07-15
WO2021140765A1 (ja) * 2020-01-10 2021-07-15 富士電機株式会社 半導体装置および車両
JP7120475B2 (ja) 2020-01-10 2022-08-17 富士電機株式会社 半導体装置および車両
WO2021200963A1 (ja) * 2020-03-30 2021-10-07 住友電工デバイス・イノベーション株式会社 増幅装置、及び整合回路基板

Also Published As

Publication number Publication date
CN106158807A (zh) 2016-11-23
DE102016207528A1 (de) 2016-11-17
US20160336255A1 (en) 2016-11-17
US9685392B2 (en) 2017-06-20
CN106158807B (zh) 2019-02-12
JP6406121B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6406121B2 (ja) 高周波高出力デバイス
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
WO2018092251A1 (ja) 半導体パッケージ
JP7196592B2 (ja) ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP6048238B2 (ja) 電子装置
JP2016092184A (ja) パワーモジュール
JP4415988B2 (ja) パワーモジュール、ヒートシンク及びヒートシンクの製造方法
WO2013145532A1 (ja) 樹脂パッケージ
JP7326859B2 (ja) 半導体モジュール部品
JP7192469B2 (ja) ヒートシンク付き絶縁回路基板の筐体への取り付け構造
JP2017028131A (ja) パッケージ実装体
JP2019176116A (ja) 半導体装置及び半導体装置用パッケージの製造方法
JP5948693B2 (ja) パッケージ
JP7415486B2 (ja) ヒートシンク付絶縁回路基板及びその製造方法
JP2015138907A (ja) モールドパッケージ
JP2004221327A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP6077335B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2022090839A (ja) 半導体パッケージ用ステム
JP4404347B2 (ja) 半導体素子収納用パッケージの製造方法
JP2016178194A (ja) 半導体装置および半導体装置の製造方法
JP2010251457A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R150 Certificate of patent or registration of utility model

Ref document number: 6406121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250