JP2007088378A - 半導体モールドパッケージ - Google Patents

半導体モールドパッケージ Download PDF

Info

Publication number
JP2007088378A
JP2007088378A JP2005278308A JP2005278308A JP2007088378A JP 2007088378 A JP2007088378 A JP 2007088378A JP 2005278308 A JP2005278308 A JP 2005278308A JP 2005278308 A JP2005278308 A JP 2005278308A JP 2007088378 A JP2007088378 A JP 2007088378A
Authority
JP
Japan
Prior art keywords
lead frame
inner lead
lsi
wire
mold package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005278308A
Other languages
English (en)
Inventor
純 ▲高▼相
Jun Takaai
Katsumi Miyawaki
勝巳 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005278308A priority Critical patent/JP2007088378A/ja
Priority to US11/387,700 priority patent/US7414300B2/en
Priority to CNA200610151693XA priority patent/CN1941349A/zh
Publication of JP2007088378A publication Critical patent/JP2007088378A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】 パッケージの低廉化および汎用性を高め、ワイヤを削除することによる更なる高周波モールドパッケージの対応化を図ることができる半導体モールドパッケージを得る。
【解決手段】 ＬＳＩ３を固着するリードフレーム１と、このリードフレーム１の両側に形成された複数本のインナーリードフレーム２，４と、このインナーリードフレーム２，４とＬＳＩ３をそれぞれ接続するワイヤ５とを備えた半導体モールドパッケージにおいて、複数本のインナーリードフレーム２、４の少なくとも一方の側のインナーリードフレームを伸ばし、ワイヤ５の長さを最短とする。
【選択図】 図１

Description

この発明は、半導体モールドパッケージに関し、特に、半導体モールドパッケージのリードフレーム形状に関するものである。
通常、半導体素子の高周波化、パッケージの多ピン化、また、それに伴うパッケージ大型化等から、ＬＳＩとリードフレーム間のワイヤ長が長くなり、ワイヤのもつインダクタ成分が大きくなり、これにより、高周波特性が劣化するという問題がある。従来の半導体装置用モールドパッケージは、チップ配置をリードフレームに近づけることにより、所望のワイヤ長のみ短くしたり、中間配線基板を用いることによりワイヤ長を短くして、ワイヤによるロス成分を削減していたが、この手法では、所望の端子以外のワイヤ長は長くなってしまう。また、中間配線基板等を用いるとパッケージに細工が必要となり、安価でシンプルなパッケージ製造が難しくなる。
また、ワイヤ長を短くすることなくワイヤのインダクタ成分を削除するために、ワイヤの２本打ちで実効のワイヤインダクタ成分を半減するなどの手法もあるが、この手法では、ワイヤ２本打ちになると、ＬＳＩやインナーリードフレームに余分なパットを必要とするために、ＬＳＩやパッケージのさらなる大型化につながってしまう。
そこで、高周波ＬＳＩにおいてワイヤのインダクタ成分は波形劣化（回路の帯域劣化→Ｔｒ/Ｔｆ劣化，ジッタ劣化→波形劣化）の一因となるため、高周波の端子に対しては極力ワイヤを短くする必要があるが、従来、ワイヤを短くしてワイヤの最短化を図り、インダクタ成分を削除するものがある（例えば、特許文献１〜３参照）。
また、今日では多機能化によりパット数が増加してチップサイズが拡大し、それに対して、小スペースの実装を可能にするためのパッケージ小サイズ化という、相反する事象があり、これに対応するために、大サイズチップでも小パッケージにワイヤ打ちが可能となるような(＝ワイヤの高密度化)インナーリードフレームが必要となってくるが、これに対応するものがある（例えば、特許文献４参照）。
また、高周波のアナログチップには、１チップ内でもワイヤを短くして、インダクタ成分を削除する端子、逆にインダクタ成分を利用するために、ワイヤ長を長くする端子が両立してくるが、これに対応するためにそれぞれの端子に対して適宜ワイヤ長が調整可能なリードフレームが必要となってくるが、このために金属部を用いて半導体チップから打つワイヤボンディング位置を大きくしてワイヤ長を調整しているものがある（例えば、特許文献１参照）。
また、パッケージ実装の容易性およびパッケージコストの削減の面からも、既存のパッケージ形状（フットプリント）と同様であり、かつ、どのチップに対しても実装可能な汎用性があるパッケージが求められている（例えば、特許文献５参照）。
また、更なる高周波成分をモールドパッケージで対応するためには、高周波成分においてロスとなるワイヤが課題となってくる。そのため、ワイヤを削除したモールドパッケージが求められる（例えば、特許文献１参照）。
特開平７−２４０４９４号公報 特開平８−７００９０号公報 特開平６−２９３４１号公報 特開２００３−２９７９９６号公報 特開２０００−１９６００４号公報
ところで、ワイヤの最短化に際して、上記特許文献１の場合には、ダイパットとリードを直接接合してワイヤ長を短くしているため、１つのノード（グランドシグナル）に対してしか短くならないという問題点があった。また、上記特許文献２の場合には、外周配線領域リードフレームを用いてある特定のパット（ノード）に対してワイヤ長を短くしており、この方式だと、四隅にあるパットや（ピン）に対してしか対応できず、四隅にあるパット（ノード）は一般的にグランドや電源などのＤＣ信号であって、ワイヤ長を短くしてインダクタ成分を抑える必要がある信号リードフレームに対しては効果が発揮され難く、更に、デメリットとして、外周配線領域リードフレームがあるために、リードフレームから引き伸ばすワイヤは余分に長くなってしまうという問題点があった。また、上記特許文献３の場合には、ブリッジ２４を持つ第２フィンガとブリッジを持たない第１フィンガワイヤを共有する２種類のリードフレーム形状を有し、ワイヤ掃引やワイヤ乱れを生じないほど短くしており、ブリッジ２４を必要としている。
また、ワイヤの高密度化に際して、上記特許文献４の場合には、高密度化は可能であるが、それぞれのワイヤ長が長くなってしまうという問題点があった。
また、ワイヤ長の適宜調整に際しては、上記特許文献１の場合には、金属部を用いることにより、半導体チップから打つワイヤボンディング位置を大きくして、ワイヤ長を調整可能としており、リードフレームとリードを一体化に追加で金属部を追加して、ワイヤの着地点を広げているため、１つのノード（グランドシグナル）にしか対応できないと言う問題点があった。
また、パッケージの汎用性に関して、上記特許文献５の場合には、サイズの異なるチップでも同一のリードフレームで実装可能なように各リード上に数点の内部接触端子ランドを配置している。つまり、複数のチップに対して外周ノードのパット配置が同一としている。さらに、複数のチップサイズに対応可能となるが、各リード上に複数のランドを配置しなければならず、裏面パターンが複数の導体リードのように複雑になってしまう問題点があった。
また、ワイヤの削除に関して、更なる高周波成分をモールドパッケージで対応するためには、高周波成分においてロスとなるワイヤが課題となってくるため、ワイヤを削除したモールドパッケージが求められ、上記特許文献１の場合には、チップ・ダイパット間のワイヤだけとなり、トータルのワイヤが短くなるという問題点があった。
この発明は、上記のような課題を解決するためになされたもので、ワイヤのインダクタ成分を削除するために、ワイヤ長を短く出来ると共に、ワイヤの高密度化を行い多ピン化に対応し、リードフレームの形状工夫により各端子に対応したワイヤ長とし、既存のパッケージと同一規格にすることにより、パッケージの低廉化および汎用性を高め、ワイヤを削除することによる更なる高周波モールドパッケージの対応化を図ることができる半導体モールドパッケージを得ることを目的とする。
この発明に係る半導体モールドパッケージは、半導体チップを固着するリードフレームと、このリードフレームの両側に形成された複数本のインナーリードフレームと、このインナーリードフレームと半導体チップをそれぞれ接続するワイアとを備えた半導体モールドパッケージにおいて、複数本のインナーリードフレームの少なくとも一方の側のインナーリードフレームを伸ばし、ワイヤの長さを最短としたものである。
この発明は、ワイヤ長が短くなり、ワイヤによるインダクタ成分が減少し、大パッケージに対して小サイズのＬＳＩを実装するときも、ワイヤ長を抑えることができるという効果がある。
以下、この発明の一実施の形態を、図１〜図２３を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面（Ｔｏｐ Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ（半導体チップ）、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤである。ＬＳＩ３を一方のパッケージ端の側に配置すると（図１の左側)、左側のリードフレーム１とは、距離間が短くなるのでワイヤ５の長さも短くなる。それに対して、対極にあるインナーリードフレーム４（図１の右側）は、リードフレーム１をチップ端まで引き伸ばすことにより、ＬＳＩ３とフレーム間の距離を縮め、ワイヤ５の長さを短くしている。
図２は、パッケージ表面（Ｔｏｐ Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１がＬＳＩをリードフレームの一方の端に配置しているのに対し、図２は、ＬＳＩを中央に配置している。図２では、ＬＳＩは中央に配置して、両端のインナーリードフレーム（図２の左側と右側）を両サイドから伸ばして、ワイヤ長を共に最短としている。
図２において、図１と同様に、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤである。
図３は、パッケージ表面（Ｔｏｐ Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１，２が差動用に２本対称にしてインナーリードフレームを伸ばしているのに対して、図３は１本のみインナーリードフレームを伸ばしている。
図３において、図１と同様に、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤである。
図４は、パッケージ表面（Ｔｏｐ Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図４において、１〜３と５は図１と同様に、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレーム２を接続するワイヤである。６はＬＳＩ３の端部に近いサイドの、リードフレーム先端を面取りしたインナーリードフレームである（図４の丸破線)。
図５は、フレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。
図５において、７はリードフレーム先端を鋭角に面取りした形状のインナーリードフレームである。
図６は、フレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。
図６において、８はリードフレーム先端の一部平面を残して面取りした形状のインナーリードフレームである。
図７は、面取りを行っていないリードフレームをＬＳＩ端まで引き伸ばしたインナーリードフレーム形状を示す配置図である。
図７において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤである。
図８は、４方向すべてワイヤ長を短くするために、４方向すべてのインナーリードフレームをＬＳＩの近傍まで伸ばしたリードフレーム形状を示す配置図である。
図８において、１はリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、６は４方向配置しているフレームをすべて伸ばしたインナーリードフレームである。
図９は、ワイヤの高密度化を図るために、リードフレーム形状の太さを変更したフレーム形状を示す配置図である。
図９において、１はリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、７はフレーム中央に配置しているインナーリードフレーム８よりも太くして、フレームの四隅に対応したインナーリードフレーム、逆にインナーリードフレーム８はパッケージ四隅に配置しているインナーリードフレーム７よりも太さを細くしている。
図１０は、ＬＳＩの四隅から入出力されるワイヤ長を短くしたいときに用いるリードフレーム形状を示す配置図である。
図１０において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードプレーム２，４を接続するワイヤである。
図１１は、図１０よりも実装ＬＳＩの四隅から出力されるワイヤ長を、より短くしたいときに用いるリードフレーム形状を示す配置図である。
図１１において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤ、９はリードフレームをアーチ状に湾曲させたインナーリードフレームである。
図１２は、意図的にリードフレームを短くして、ワイヤ長を伸ばしたリードフレーム形状を示す配置図である。
図１２において、１はリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、６はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、１０は意図的にインナーリードを短くしたインナーリードフレームである。
図１３は、パッケージ横側(Ｓｉｄｅ Ｖｉｅｗ）からみたリードフレーム、ワイヤおよび実装ＬＳＩの配置図である。
図１３において、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、１１はＬＳＩ３を配置するステージ、１２はインナーリード全体をブリッジ型の２点で支えているインナーリードフレ一ム、１３はＬＳＩ３に近いサイドに配置しているインナーリードフレームの電極（橋下駄)、１４は電極１３とは逆に、パッケージ外周に配置した電極（橋下駄)、１５はモールドパッケージである。
図１４は、図１３のリードフレームを用いたときの、パッケージ裏面（Ｂｏｔｔｏｍ Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１４において、１はリードフレーム、１１はＬＳＩを配置するステージ、１３はＬＳＩに近いサイドに配置したインナーリードフレームの電極（橋下駄)、１４はパッケージ外周に配置した電極（橋下駄）である。
図１５は、パッケージ表面（Ｔｏｐ Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１５において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナ一リードフレーム２を接続するワイヤ、１６はＧＳＣ（Ｇｒｏｕｎｄ−Ｓｉｇｎａｌ−Ｇｒｏｕｎｄ)構造のフレキ基板である。
図１６〜図２１は、パッケージ横側（Ｓｉｄｅ Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１６において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はインナーリードフレーム４の下に配置する電極(台座)である。
図１７において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はインナーリードフレーム４の下に配置する電極（台座)、１８はワイヤ５をボンディングする接合面を斜めにダイシングしたインナーリードフレームである。
図１８において、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はインナーリードフレーム４の下に配置する電極(台座)、１９はワイヤ５をボンディングする接合面部分のみ凸状にしたインナーリードフレームである。
図１９において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩを配置するステージ、１５はモールドパッケージである。
図２０において、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、２０はワイヤ３をボンディングする接合面がパッケージ端からの引き出し部分よりも薄くなっているインナーリードフレームである。
図２１において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はＬＳＩ３の実装位置を高くするための台座である。
図２２は、ワイヤの高密度化を説明した図である。
図２２において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤである。
図２３は、パッケージ横側(Ｓｉｄｅ Ｖｉｅｗ)からみたリードフレーム,ワイヤおよび実装ＬＳＩの配置図である。この図２３は、ワイヤとリードブレームの高さ関係（Ｚ軸）を示している。
図２３において、３はＬＳＩ、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩを配置するステージ、１５はモールドパッケージである。
次に、この発明の実施の形態１による作用および効果の詳細な説明をする。
光通信用等の高周波ＬＳＩにおいて、高速データ入出力端のワイヤにおけるインダクタ成分が回路の帯域劣化につながり、入力感度、出力波形などのＲＦ特性に大きな影響を与える。そこで、本実施の形態では、インナーリードフレームの形状工夫により、ワイヤ長がなるべく短く、なおかつワイヤの高密度化を実現している。
図１は、ＬＳＩ３の両端から入出力されているパットに対して、ワイヤ長を最短に抑え込める手法である。ＬＳＩ３に対して、ワイヤ長が最短になるようにインナーリードフレーム４をＬＳＩ３の側まで引き伸ばしている。これにより、（図１の右側）インナーリードフレーム４からＬＳＩ３へのワイヤ長、すなわちワイヤ５の長さが短くなる。
また、ＬＳＩ３はインナーリードフレーム２端に近づいて配置しているので、（図１の左側）インナーリードフレーム２からＬＳＩ３へのワイヤ長、すなわちワイヤ５の長さも同様に短くなる。図１の構成により、ワイヤ長が短くなり、ワイヤ５によるインダクタ成分が減少する。この手法により、大パッケージに対して小サイズのＬＳＩ３を実装するときも、ワイヤ長を抑えることが可能となる。
図２も図１と同様に、ＬＳＩ３の両端から入出力されているパットに対してワイヤ長を最短に抑え込める手法である。図１では、一方のインナーリードブレーム２は短いまま、反対側のインナーリードプレーム４だけを引き伸ばし両端のワイヤ長を短くした。それに対して、図２では実装したＬＳＩ３を中心に配置して、両サイドのインナーリードフレーム４を伸ばすことにより、図１と同様の効果を得ている。さらに、図１よりも上下へのワイヤ数の密度を高めることが可能となる。図２２（ａ），（ｂ）に上下へのワイヤ密度が高まる図を示す。図１の場合には、上下の一番右に配置しているパットにはワイヤ５とインナーリード４が交差してしまうため、ワイヤ打ちが不可能となっている。また、ワイヤ５とインナーリードフレーム４のＺ軸（高さ方向）が異なり、物理的にはワイヤ打ちが可能となっていても、ワイヤ５の下に別ノードのインナーリードがあると誤ってボンディングしてしまう恐れもあり、精度が必要とされる（図２３)。しかし、図２だと、ＬＳＩ３が中心にあるおかげで全てのパッドに対して容易にワイヤ打ちが可能となる。
図１および図２において、差動ペア入出力に対応して対称のインナーリードフレームにしていたが、図３では単相入出力を想定して、１本のみインナーリードを引き伸ばす。これにより、ワイヤ長を短くするだけでなく、引き伸ばしたインナーリードフレームの両サイド（図３では引き伸ばしたインナーリードフレームの上下）にスペースが開き、ワイヤ数の高密度化も可能となる。
図４は、引き伸ばしたインナーリードフレーム６のＬＳＩ３に近い方のフレーム先端を面取りしている。面取りをしない場合は、パッケージ四隅のリードフレームにワイヤを打つ角度が限定されてしまう。面取りを行うことにより、ワイヤが５別ノードのインナーリードフレーム６上を通過することがなくなり、ボンディングの精度を必要としないので、アセンブリの低精度化(＝低コスト化)および四隅までパットが使用できることになり、ワイヤ（パッド数）の高密度化が図られる。
図５は、引き伸ばしたインナーリードフレーム７を示している。先端を鋭角にすることにより、ワイヤ数の密度を更に高めることが出来る。
図６も引き伸ばしたインナーリードブレーム８だが、ワイヤの密度をそれほど必要としない場合は、面取りを一部分にすることも可能となる。
図７にワイヤとインナーリードフレームが交差することがないときの図を示す。図４では、面取りをすることによって、ワイヤ数の密度を高めたが、ＬＳＩ３がインナーリードフレームよりも(Ｚ軸)位置が高く、ワイヤの打ち下ろしとなる場合は、ボンディングのミス接合の可能性も少なくなるので、シンプルな図７のような長方形のインナーリードフレーム４の形状にすることも可能となる。
ＬＳＩ３の４辺すべてを短ワイヤ長、そして、ワイヤ数の高密度化をするときには、図８のように４辺すべてに対して、インナーリードフレーム６の引き伸ばしと面取りを実施することにより、対応可能となる。
ワイヤ数の更なる高密度化(四隅のワイヤ打ちを可能にするため)のために、図９のようにパッケージ中央のインナーリードフレーム８の太さを細くする。また、図９のようにパッケージ４隅のインナーリードブレーム７は太くする。これにより、４隅のインナーリードフレームサイズ(＝面積）が大きくなるので、ワイヤ打ちの角度が狭い４隅のリードに対しても、より簡単にワイヤが打ちやすくなる。更に、中央のインナーリードフレームサイズを細くすることにより、同一サイズのリードフレームの場合は、より４隅のインナーリードフレームサイズを大きくすることが可能となり、更なるワイヤ数の高密度化が可能となる。
ワイヤ長を短くしたい端子がＬＳＩ３の中央ではなく、ＬＳＩ３の４隅に配置しているときには、図１０のようにパッケージ中央のインナーリードフレーム４を短くして、パッケージ４隅のインナーリードフレーム４を長くする。これによりＬＳＩ３の中央の端子だけでなく、ＬＳＩ３の４隅にある端子に対してもワイヤ長をより短くすることが可能となる。
図１０に対して、ＬＳＩ３の４隅配置している端子のワイヤ長を更に短くしたいときには、図１１のように湾曲したインナーリードフレーム９を用いる。これによって、図１０の長方形をしたインナーリードフレーム時よりも更にＬＳＩ３の４隅に配置している端子のワイヤ長を短くすることが出来る。
ワイヤ５のインダクタ成分を利用したい端子とワイヤ長を少しでも短くしたい端子が入り混じっているときに用いるインナーリードフレーム１０を図１２に示す。図９のようにインナーリードフレーム８を伸ばした上で所望の端子のみインナーリードフレーム７を短くしておき、ワイヤ長を伸ばすことも可能である。
図１３は、引き伸ばしたインナーリードフレームに対して、ブリッジ状の支えを用いる。これにより、伸ばしたインナーリードフレームを用いた時でも、パッケージ外周は、既存の一般的なシンメトリなインナーリードフレームと同様に実装が可能となる(図１４)。ブリッジ状にすることにより、パッケージ裏面が見たときは、一部分に、図１４の橋下駄１３のような図１４の橋下駄１４と同ノードの端子が出現するが、バツケージの外周ノードは既存のパッケージとシンメトリとなる。もし、パッケージ裏面に対して、インナーリードフレーム１２の下をベタにむき出しにすると、パッケージを実装する際、基板側にも対応した形状が必要となる。つまり既存のシンメトリな外周ノードのパッケージとは異なり汎用性が劣化する。
更に、もし、インナーリードフレームを引き伸ばした形状を維持しながら、橋下駄１３のような、ＬＳＩ近傍の支えがなく、橋下駄１４のようにパッケージ外周のみで支えているとワイヤボンディング時の衝撃により、インナーリードフレーム１２が大きく揺れてしまい、ボンディング接合強度に大きな問題を与える。図１３のようなインナーリードフレーム１２を用いることにより、ボンディング強度も維持しつつ、外周ノードのみパッケージの端子がむき出しになり、既存のパッケージ裏面と同じとなり、実装も容易になる。つまり、図１３のようにブリッジ状の支えにすることにより、ボンディングに対する強度も高まり、実装の容易性も既存のパッケージと同等となる。
図１４が図１３のインナーリードフレームを用いた場合のパッケージ裏面からの様子である。パッケージ内部には橋下駄１３が出現するが外周ノードはシンメトリとなり、一般的なパッケージと同等となり実装は容易である。
ワイヤ５のインダクタ成分を更に削除したい端子の場合は、今までのようにワイヤ５を短くしてロス成分を削除するのではなく、図１５のようにＧＳＧのフレキ基板１６を用いてロスを解消させる。伝送特性のよいＧＳＧのフレキ基板１６をＬＳＩ３とリードフレームの間に挿入することにより、ワイヤ５のロス成分を無視することが可能となる。ＧＳＧのフレキ基板１６でのロスがほとんどないと考えると、ＬＳＩとリードフレーム間がいくら長くなっても劣化がほとんどなくなる。〈モールドパッケージとフレキ基板の組み合わせ）ＧＳＧの伝送インピーダンス値は、所望のインピーダンス値に設計しておく。
ワイヤをボンディングするＬＳＩのパットとインナーリードフレームの高さ(Ｚ軸)が一緒(水平)だと、通常のワイヤボンディングではアーチ形状となり、最短の距離よりも実際のワイヤ長は長くなってしまう。そこで、図１６のように、インナーリードフレーム４の下に台座１７を配置させると、インナーリードフレーム４のボンディング位置が高くなり、ワイヤ５がアーチ状となる途中でボンディングすることが可能となる。よって、台座１７を挿入して一方のボンディング位置を高くすることにより、ＬＳＩ３のパットとインナーリードフレーム４の高さ方向が水平時よりも、短くすることが可能となる。
図１７は、図１６の応用例で、インナーリードフレーム１８の接合面を斜めにカットしてボンディング位置を斜めにすることにより、垂直にワイヤ５を打ちつけるときよりもワイヤ長を更に短くすることが可能となる。
図１８も図１６の応用例で、インナーリードフレーム１９のワイヤボンディング位置だけをインナーリードフレーム１９の引き伸ばし部分よりも高くすることにより、図１６より更なるワイヤ長の縮小化を図っている。
図１９は、図１６とは逆に、ワイヤ長を長くしてインダクタ成分を引き出したいようような端子には、ＬＳＩ３のパットよりもインナーリードフレーム４の高さを低くすることにより、ＬＳＩ３のパットとインナーリードフレーム４の高さが水平時よりもワイヤ３のアーチ長が長くなる。これによりワイヤのインダクタ成分を利用することが可能となる。
図２０は、インナーリードフレームのワイヤ接合部分の形状(高さ)は図１９と同じだが、引き出しのインナーリードフレーム２０の高さを厚くすることによりボンディング強度の信頼性を高める。
図２１は、図１６と同様の効果を得られる手法である。図１６はインナーリードフレーム４の高さを調整していたが、図２１ではＬＳＩ３の台座１７を調整してインナーリードフレーム４からのワイヤ長の長さを調整している。図２１のように、ＬＳＩ３の下に台座１７を配置させると、ＬＳＩ３のボンディング位置が高くなり、ワイヤ５がアーチ状となる途中でボンディングすることが可能となる。よって、台座１７を挿入して一方のボンディング位置を高くすることにより、ＬＳＩ３のパットとインナーリードフレーム４の高さ方向が水平時よりも、短くすることが可能となる。これにより、図１６と同等の効果を得ることができる。
この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージにおけるフレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。 この発明の実施の形態１による半導体モールドパッケージにおけるフレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、面取りを行っていないリードフレームをＬＳＩ端まで引き伸ばしたインナーリードフレーム形状を示す配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、４方向すべてワイヤ長を短くするために、４方向すべてのインナーリードフレームをＬＳＩの近傍まで伸ばしたリードフレーム形状を示す配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、ワイヤの高密度化を図るために、リードフレーム形状の太さを変更したフレーム形状を示す配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、ＬＳＩの四隅から入出力されるワイヤ長を短くしたいときに用いるリードフレーム形状を示す配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、図１０よりも実装ＬＳＩの四隅から出力されるワイヤ長を、より短くしたいときに用いるリードフレーム形状を示す配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、意図的にリードフレームを短くして、ワイヤ長を伸ばしたリードフレーム形状を示す配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム、ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、図１３のリードフレームを用いたときの、パッケージ裏面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、ワイヤの高密度化を説明した図である。 この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム,ワイヤおよび実装ＬＳＩの配置図である。
符号の説明
１ リードフレーム、２，４，６，７，８，９、１０，１２，１８，１９，２０ インナーリードフレーム、３ ＬＳＩ、５ ワイヤ、１１ ステージ、１３ 電極（橋下駄）、１４ 電極（橋下駄）、１５モールドパッケージ 、１６ フレキ基板、１７ 電極（台座）。

Claims (12)

  1. 半導体チップを固着するリードフレームと、該リードフレームの両側に形成された複数本のインナーリードフレームと、該インナーリードフレームと上記半導体チップをそれぞれ接続するワイアとを備えた半導体モールドパッケージにおいて、
    上記複数本のインナーリードフレームの少なくとも一方の側のインナーリードフレームを伸ばし、上記ワイヤの長さを最短としたことを特徴とする半導体モールドパッケージ。
  2. 上記インナーリードフレームを伸ばす際に、中心のインナーリードフレームのみを引き伸ばしたことを特徴とする請求項１記載の半導体モールドパッケージ。
  3. 上記インナーリードフレームの上記半導体チップ側は面取りしたことを特徴とする請求項１または２記載の半導体モールドパッケージ。
  4. 上記半導体チップのすべての辺に対して上記インナーリードフレームの引き伸ばしと面取りを行うことを特徴とする請求項１〜３のいずれかに記載の半導体モールドパッケージ。
  5. 上記リードフレーム中央のインナーリードフレームの太さを細く、上記リードフレーム四隅のインナーリードフレームの太さを太くしたことを特徴とする請求項１〜４のいずれかに記載の半導体モールドパッケージ。
  6. 上記リードフレーム四隅のインナーリードフレームに湾曲したインナーリードフレームを用いたことを特徴とする請求項５記載の記載の半導体モールドパッケージ。
  7. 上記半導体チップと上記インナーリードフレームの間にフレキ基板を挿入したことを特徴とする請求項１〜６のいずれかに記載の半導体モールドパッケージ。
  8. 上記インナーリードフレームの下に台座を配置し、該インナーリードフレームのボンディング位置を高くしたことを特徴とする請求項１〜７のいずれかに記載の半導体モールドパッケージ。
  9. 上記インナーリードフレームの接合面を斜めにカットして該インナーリードフレームのボンディング位置を斜めにしたことを特徴とする請求項８記載の半導体モールドパッケージ。
  10. 上記インナーリードフレームのワイヤボンディング位置だけを該インナーリードフレームの引き伸ばし部分よりも高くしたことを特徴とする請求項１〜９のいずれかに記載の半導体モールドパッケージ。
  11. 上記インナーリードフレームの引き伸ばし部分の高さを該インナーリードフレームのワイヤボンディング位置の部分より厚くしたことを特徴とする請求項１０記載の半導体モールドパッケージ。
  12. 上記半導体チップの下に台座を配置し、該半導体チップのボンディング位置を高くしたことを特徴とする請求項１〜１１のいずれかに記載の半導体モールドパッケージ。
JP2005278308A 2005-09-26 2005-09-26 半導体モールドパッケージ Pending JP2007088378A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005278308A JP2007088378A (ja) 2005-09-26 2005-09-26 半導体モールドパッケージ
US11/387,700 US7414300B2 (en) 2005-09-26 2006-03-24 Molded semiconductor package
CNA200610151693XA CN1941349A (zh) 2005-09-26 2006-09-05 半导体模压封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005278308A JP2007088378A (ja) 2005-09-26 2005-09-26 半導体モールドパッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011074733A Division JP2011129960A (ja) 2011-03-30 2011-03-30 半導体モールドパッケージ

Publications (1)

Publication Number Publication Date
JP2007088378A true JP2007088378A (ja) 2007-04-05

Family

ID=37892839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278308A Pending JP2007088378A (ja) 2005-09-26 2005-09-26 半導体モールドパッケージ

Country Status (3)

Country Link
US (1) US7414300B2 (ja)
JP (1) JP2007088378A (ja)
CN (1) CN1941349A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129960A (ja) * 2011-03-30 2011-06-30 Mitsubishi Electric Corp 半導体モールドパッケージ
JP4851618B1 (ja) * 2010-11-15 2012-01-11 シャープ株式会社 半導体パッケージ
JP2013214546A (ja) * 2012-03-30 2013-10-17 Fujitsu Ten Ltd 半導体装置、及び半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
US8252634B2 (en) * 2009-06-19 2012-08-28 Stats Chippac Ltd. Integrated circuit packaging system with a leadframe having radial-segments and method of manufacture thereof
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
JP7147859B2 (ja) * 2018-10-05 2022-10-05 富士電機株式会社 半導体装置、半導体モジュールおよび車両
CN109860165A (zh) * 2018-12-29 2019-06-07 广东晶科电子股份有限公司 一种led器件及其制作方法
TWI761052B (zh) * 2021-01-28 2022-04-11 瑞昱半導體股份有限公司 積體電路導線架及其半導體裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64755A (en) * 1987-03-18 1989-01-05 Texas Instr Deutschland Gmbh Integrated circuit
JPH07321142A (ja) * 1994-05-30 1995-12-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08279584A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd リードフレーム及び半導体装置
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525228B2 (ja) 1972-09-18 1977-02-10
US5168368A (en) 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
JPH05152503A (ja) 1991-11-28 1993-06-18 Toppan Printing Co Ltd 半導体チツプ両面搭載用リードフレーム
JPH0637136A (ja) * 1992-05-22 1994-02-10 Nec Ic Microcomput Syst Ltd 半導体装置
JP2947050B2 (ja) 1994-03-01 1999-09-13 松下電器産業株式会社 半導体パッケージ用リードフレーム
JPH0870090A (ja) 1994-08-30 1996-03-12 Kawasaki Steel Corp 半導体集積回路
JP2000077600A (ja) 1998-09-02 2000-03-14 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2000196004A (ja) 1998-12-25 2000-07-14 Mitsui High Tec Inc 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP2003163311A (ja) 2001-11-29 2003-06-06 Mitsubishi Electric Corp 半導体装置用モールドパッケージおよびその製造方法
JP2003297996A (ja) 2002-03-29 2003-10-17 Matsushita Electric Ind Co Ltd リードフレームおよびそれを用いた樹脂封止型半導体装置
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
JP2004221482A (ja) 2003-01-17 2004-08-05 Sumitomo Electric Ind Ltd 半導体素子組立体およびフレキシブルプリント基板部品
JP4372022B2 (ja) * 2004-04-27 2009-11-25 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64755A (en) * 1987-03-18 1989-01-05 Texas Instr Deutschland Gmbh Integrated circuit
JPH07321142A (ja) * 1994-05-30 1995-12-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08279584A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd リードフレーム及び半導体装置
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851618B1 (ja) * 2010-11-15 2012-01-11 シャープ株式会社 半導体パッケージ
WO2012066791A1 (ja) * 2010-11-15 2012-05-24 シャープ株式会社 半導体パッケージ
JP2011129960A (ja) * 2011-03-30 2011-06-30 Mitsubishi Electric Corp 半導体モールドパッケージ
JP2013214546A (ja) * 2012-03-30 2013-10-17 Fujitsu Ten Ltd 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN1941349A (zh) 2007-04-04
US7414300B2 (en) 2008-08-19
US20070069343A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP2007088378A (ja) 半導体モールドパッケージ
US7737553B2 (en) Semiconductor device
JPH07263506A (ja) 集積回路のテスト装置
US7038326B2 (en) IC chip packaging for reducing bond wire length
JP2938344B2 (ja) 半導体装置
JP5499696B2 (ja) 半導体装置及び実装構造
JPH11307601A (ja) 半導体装置
JP2011129960A (ja) 半導体モールドパッケージ
KR100192631B1 (ko) 반도체장치
JP4252563B2 (ja) 半導体装置
JP2006135302A (ja) 半導体装置
JP4448110B2 (ja) インダクタを具備したパッケージングチップ
US8183695B2 (en) Semiconductor device and method of manufacturing the same
JP2009182124A (ja) プローブパッドおよびそれを用いた電子装置
JP2007324499A (ja) 高周波用半導体装置
JP2015082572A (ja) 半導体装置
JP4214470B2 (ja) Ｓａｗ発振器
JP2004119819A (ja) 半導体装置
JP4612431B2 (ja) 高周波半導体装置
US8957507B2 (en) Technology of reducing radiation noise of semiconductor device
JPH0767055B2 (ja) 高周波半導体装置
JPH11340272A (ja) 半導体集積回路及び半導体集積回路装置
JP2004087802A (ja) 光通信装置
JPH11260992A (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP4545537B2 (ja) 半導体装置及び半導体装置ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018