JPH07321142A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH07321142A
JPH07321142A JP6116298A JP11629894A JPH07321142A JP H07321142 A JPH07321142 A JP H07321142A JP 6116298 A JP6116298 A JP 6116298A JP 11629894 A JP11629894 A JP 11629894A JP H07321142 A JPH07321142 A JP H07321142A
Authority
JP
Japan
Prior art keywords
bonding
inner lead
chip
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6116298A
Other languages
English (en)
Inventor
Yasufumi Uchida
康文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6116298A priority Critical patent/JPH07321142A/ja
Publication of JPH07321142A publication Critical patent/JPH07321142A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ワイヤボンディング時の長ワイヤ化された場
合に発生する、隣接ワイヤとのショートを避けることが
できる半導体装置及びその製造方法を提供する。 【構成】 ＩＣチップ（１１，２１，３１）とインナー
リード（１６，２６，３６）間をボンディングワイヤ
（１５，２５，３５）にて接続する半導体装置におい
て、前記ＩＣチップ（１１，２１，３１）とインナーリ
ード（１６，２６，３６）間にセカンドボンディング時
のボンディング痕程度の円形のボンディング中継部（１
９，２９，３９）を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、半導体装置におけるＩＣチップの
搭載基板の構造及びＩＣチップとその搭載基板とを接続
するワイヤボンディング方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図２はかかる
従来の半導体装置の上面図、図３はその半導体装置のＩ
Ｃチップを搭載するリードフレームの上面図である。
【０００３】図２に示すように、ＩＣチップ１は、その
リードフレーム２のダイパッド３上に固定され、ＩＣチ
ップ１上の電極４はボンディングワイヤ（金属細線）５
を用いるワイヤボンディングにより、リードフレーム２
のインナーリード６と接続されていた。そして、リード
フレーム２は、図３に示すような構造であり、ＦｅやＣ
ｕの合金からなる一層の金属板であった。ここで、ダイ
パッド３とインナーリード６は同一平面上にあり、ま
た、インナーリード６はダイパッド３へ接近する方向に
延ばされている。ここで、個々のインナーリード６の分
割は、金型でのプレス加工や薬品によるエッチング加工
により行われている。
【０００４】このような、従来の半導体装置のワイヤボ
ンディング方法は、図４に示すように行われる。すなわ
ち、まず、図４（ａ）に示すように、ボンディングツー
ル（キャピラリ）８より出ているボンディングワイヤ５
と、加熱装置としての電気トーチ７間に放電を生じさせ
る。
【０００５】次に、図４（ｂ）に示すように、そのボン
ディングワイヤ５の先端に金属球９を形成する。次に、
図４（ｃ）に示すように、ボンディングツール８を降下
させ、金属球９は加熱されたＩＣチップ１の電極４と超
音波と荷重により接合する（ファーストボンディン
グ）。
【０００６】次に、図４（ｄ）に示すように、ボンディ
ングツール８を加熱されたインナーリード６上に移動し
降下させ、接合する（セカンドボンディング）。この
時、ボンディングワイヤ５はループ５ａを形成する。次
に、図４（ｅ）に示すように、ループ５ａを形成後、ボ
ンディングツール８を上昇させ、ある高さでクランプ１
０を閉じ、更に上昇を続けることにより、接合部に力が
加わり、ボンディングワイヤ５を切断する。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べた従来のＩＣのリードフレーム２のインナーリード６
には、以下の理由により、微細加工に限界があった。現
在、インナーリード６の微細加工にはエッチング方法が
最も適している。ここで、図５（ａ）にエッチング加工
によるインナーリード先端形状を、図５（ｂ）に図５
（ａ）のＡ−Ａ線断面図、図５（ｃ）にそのインナーリ
ード先端へのボンディングツール８の係合状態を示して
いる。
【０００８】このように、インナーリード６を形成する
ためのエッチング方法は、金属板を上下両面から薬品に
よりエッチング（食刻）していくものだが、エッチング
はインナーリード６の幅方向と厚さ方向へ同時に進行す
るため、図５（ａ）に示すように、平坦部面積の確保が
難しい。図５（ｂ）に示すように、インナーリード６の
上面にはセカンドボンディングがなされるため、少なく
とも９０μｍ程度以上の上面幅（平坦部）が必要とな
る。このように、ボンディング可能な上面幅９０μｍを
確保した状態で、ボンディングパッドとインナーリード
６の距離が、ワイヤの変形なしにボンディング可能な距
離となるように、インナーリード６をＩＣチップの方向
に延長する（つまり、インナーリードピッチを小さくす
る）場合には、結果として、インナーリード６の下面の
幅の方が小さくなる。
【０００９】また、図５（ｃ）に示すように、インナー
リード６の下面を小さくなると、セカンドワイヤボンデ
ィング時にボンディング面が不安定となり、ワイヤが接
着できなくなるという問題が生じるため、インナーリー
ド６の下面の幅の縮小にも限界がある。以上より、現在
のインナーリード先端加工の限界は、厚さ１５０μｍの
金属板の場合、上面幅９０μｍ、インナーリードピッチ
２２０μｍ程度である。
【００１０】現在、ＩＣチップは小チップ多ピン（５０
０ピン以上）化の傾向にあるが、上述したように、イン
ナーリードの微小加工には限界があるため、小チップ化
に対応するためには、図６に示すように、インナーリー
ド先端位置が固定されたまま接続（ワイヤボンディン
グ）を行う必要が出てきた。その結果として、必然的に
ボンディングワイヤ５も長くする必要（５００ピンで６
ｍｍ以上）が生じてきた。すなわち、図６（ａ）から図
６（ｂ）に示すように、ＩＣチップ１−１はＩＣチップ
１−２へと小チップ化され、また、ボンディングワイヤ
５−１は、ボンディングワイヤ５−２へと長ワイヤ化さ
れる。
【００１１】しかしながら、従来のワイヤボンディング
方法では、ワイヤループ５ａの長さが長く（６ｍｍ以
上）なると、ワイヤループ５ａはボンディング時の振動
の影響を受け易くなり、図７に示すように、ワイヤ曲が
りが生じる。このため、隣接ワイヤとのショートが起こ
り、ＩＣは不良となってしまう。また、ワイヤボンド後
の封止工程においても、ワイヤが長いと封止樹脂注入時
にワイヤ変形を起こし、隣接ワイヤとのショートが起こ
り、ＩＣの歩留まりは更に低下する。
【００１２】以上のような問題があり、現状のＩＣのリ
ードフレーム及びワイヤボンディング方法ではＩＣチッ
プの小チップ多ピン化に対応できなくなってきている。
本発明は、上記問題点を解決するために、１つのワイヤ
ループの長さを短くできるように、ＩＣチップとインナ
ーリードとの間にボンディング中継部を設け、１本のワ
イヤで２つ以上のループが形成できるようにし、しかも
ボンディング中継部での接合面積を最小に抑えることが
できるようにし、長ワイヤされた場合に発生する隣接ワ
イヤとのショートを避けることができる半導体装置及び
その製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）ＩＣチップ（１１，２１，３１）とインナーリー
ド（１６，２６，３６）間をボンディングワイヤ（１
５，２５，３５）にて接続する半導体装置において、前
記ＩＣチップ（１１，２１，３１）とインナーリード
（１６，２６，３６）間にセカンドボンディング時のボ
ンディング痕程度の円形のボンディング中継部（１９，
２９，３９）を具備する。
【００１４】（２）前記ボンディング中継部（１９，２
９）は、前記インナーリード（１６，２６）に接着さ
れ、前記ＩＣチップ（１１，２１）の方向に延びる絶縁
体（１７，２７）上に配置される導電部材からなる。 （３）前記ボンディング中継部（３９）は、前記インナ
ーリード（３６）に接着され、前記ＩＣチップ（３１）
の方向に延びる絶縁体（３７）上に配置される接着部材
（３８）からなる。
【００１５】（４）前記インナーリード（１６，３６）
は、短片（１６ａ，３６ａ）を有し、前記ボンディング
中継部（１９，３９）をジグザグ状に配置してなる。 （５）前記インナーリード（２６）は、交互に短片（２
６ａ）と長片（２６ｂ）を有し、短片（２６ａ）の延長
上にのみ前記ボンディング中継部（２９）を配置し、前
記長片（２６ｂ）の先端と前記ボンディング中継部（２
９）とをジグザグ状に配置してなる。
【００１６】（６）ＩＣチップ（１１，２１，３１）と
インナーリード（１６，２６，３６）間をボンディング
ワイヤ（１５，２５，３５）にて接続する半導体装置の
製造方法において、前記ＩＣチップ（１１，２１，３
１）と短片インナーリード（１６ａ，２６ａ，３６ａ）
間にセカンドボンディング時のボンディング痕程度の円
形のボンディング中継部（１９，２９，３９）を配置
し、前記ＩＣチップ（１１，２１，３１）又はインナー
リード（１６，２６，３６）にファーストボンディング
を行い、前記ボンディング中継部（１９，２９，３９）
で接着支持し、前記インナーリード（１６，２６，３
６）又はＩＣチップ（１１，２１，３１）にセカンドボ
ンディングを行う。
【００１７】（７）ＩＣチップ（２１）とインナーリー
ド（２６）間をボンディングワイヤ（２５）にて接続す
る半導体装置の製造方法において、前記インナーリード
（２６）は交互に短片（２６ａ）と長片（２６ｂ）を配
置し、この短片（２６ａ）のインナーリード（２６）と
前記ＩＣチップ（２１）間にのみセカンドボンディング
時のボンディング痕程度の円形のボンディング中継部
（２９）を配置し、前記ＩＣチップ（２１）又はインナ
ーリード（２６）にファーストボンディングを行い、前
記ＩＣチップ（２１）と長片（２６ｂ）のインナーリー
ド（２６）間はボンディング中継部（２９）を介するこ
となく、ボンディングワイヤ（２５）にて接続し、前記
ＩＣチップ（２１）と短片（２６ａ）のインナーリード
（２６）間は前記ボンディング中継部（２９）で接着支
持し、前記短片（２２ａ）のインナーリード（２６）又
はＩＣチップ（２１）にセカンドボンディングを行う。
【００１８】
【作用】本発明によれば、上記したように、１つのルー
プ長さを短くできるように、ＩＣチップとインナーリー
ドとの間にボンディング中継部を設け、１本のワイヤで
２つ以上のループが形成できるようにし、しかもボンデ
ィング中継部での接合面積を最小に抑えることができる
ように構成することにより、長ワイヤされた場合に発生
する隣接ワイヤとのショートを避けることができる。
【００１９】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１実施例を示す
半導体装置の構成図であり、図１（ａ）はその半導体装
置の上面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図
である。これらの図に示すように、インナーリード１６
は、略同じ長さの短片１６ａとなし、このインナーリー
ド１６の下面より、ＩＣチップ１１に十分近い位置まで
ポリイミド等の絶縁体１７を配置する。インナーリード
１６は接着剤１８を介して絶縁体１７に固定されてい
る。絶縁体１７のＩＣチップ側端部には、直径が従来の
セカンドボンディング時のボンディング痕（直径９０〜
１００μｍ）程度のボンディングワイヤ１５が接合可能
な円形の導電体であるボンディング中継部１９をメッキ
又は接着することにより設ける。なお、１２はＩＣチッ
プ搭載基板、１３はダイパッド、１４はＩＣチップ電極
である。
【００２０】この時、導電体であるボンディング中継部
１９は、配線密度が上がるように千鳥配置にする。ボン
ディング方法は、後述のボンディング方法を用いる。こ
のように、インナーリード１６は短片１６ａとなってお
り、先端位置が揃っており、ボンディング中継部１９が
ＩＣチップ１１とインナーリード１６の中間にまとまっ
て位置するので、従来のＩＣチップのリードフレームが
そのまま利用できる。また、ボンディングワイヤ１５と
導電体であるボンディング中継部１９の合金化による接
合が行われるので、高い接合強度が期待できる。
【００２１】また、ボンディング中継部１９は、セカン
ドボンドの大きさ（直径約９０〜１００μｍ）程度に小
さくすることが可能である。このため、ボンディング中
継部１９に用いる貴金属の量を少なくすることができ、
コスト低減に効果がある。更に、ボンディング中継部１
９が円形であることから、そのパターン（メッキ等）の
作成が容易であり、設計コスト低減に効果がある。すな
わち、ボンディング中継部が長方形等の場合は、メッキ
等のパターンの設計上には、ワイヤの配線角度やボンデ
ィング中継部の幅などのパラメータが必要であるのに対
し、円形の場合は、その中心座標と半径で設計が完了す
る。したがって、ＩＣチップやＩＣチップ搭載基板の設
計変更等にも速やかに対応でき、設計に要する時間を大
幅に低減することができる。
【００２２】次に、本発明の第２実施例について説明す
る。図８は本発明の第２実施例を示す半導体装置の構成
図であり、図８（ａ）はその半導体装置の上面図、図８
（ｂ）は図８（ａ）のＢ−Ｂ線断面図である。これらの
図に示すように、インナーリード２６は、交互に短片２
６ａと長片２６ｂとを有し、インナーリード２６の下面
より、ＩＣチップ２１に十分近い位置までポリイミド等
の絶縁体２７を配置する。インナーリード２６は接着剤
２８を介して絶縁体２７に固定されている。
【００２３】このように、インナーリード２６は交互に
その長さを変えることとし、一方は、ボンディング可能
な先端幅が確保できる状態で、ＩＣチップ２１に十分近
い位置まで延ばし、隣接するもう一方は後退させてお
く。絶縁体２７のＩＣチップ側端部には、直径が従来の
セカンドボンディング時のボンディング痕（直径９０〜
１００μｍ）程度のボンディングワイヤ２５が接合可能
な導電体のボンディング中継部２９をメッキ又は接着す
ることにより設ける。なお、２２はＩＣチップ搭載基
板、２３はダイパッド、２４はＩＣチップ電極である。
【００２４】この時、ボンディング中継部２９はＩＣチ
ップ２１近くに延ばされたインナーリード２６の中間
で、その前方に設ける。このことにより、延ばされたイ
ンナーリード２６先端とボンディング中継部２９は千鳥
配置をとることになり、ボンディング密度が上がる。ボ
ンディング方法は、後述のボンディング法を用いる。こ
のように構成したので、インナーリード２６の厚さ（約
１５０μｍ）とボンディング中継部２９の厚さ（約５０
μｍ）に差があるため、図８（ｂ）に示すように、隣接
するボンディングワイヤ２５間に段差が生まれ、隣接ワ
イヤ間のショートが避けられる。この場合も、ボンディ
ングワイヤ２５と導電体からなるボンディング中継部２
９の合金化による接合なので、高い接合強度が期待でき
る。
【００２５】また、ボンディング中継部２９の数は、総
ピン数の半分で済むため、ボンディングスピードが向上
し、生産性が向上する。次に、本発明の第３実施例につ
いて説明する。図９は本発明の第３実施例を示す半導体
装置の構成図であり、図９（ａ）はその半導体装置の上
面図、図９（ｂ）は図９（ａ）のＣ−Ｃ線断面図であ
る。
【００２６】これらの図に示すように、インナーリード
３６は、略同じ長さの短片３６ａとなし、インナーリー
ド３６の下面より、ＩＣチップ３１に十分近い位置まで
ポリイミド等の絶縁体３７を配置する。インナーリード
３６は絶縁性接着剤３８を介して絶縁体３７に固定され
ている。また、ここで、絶縁性接着剤３８は絶縁体３７
上全面、もしくはインナーリード３６下部及びボンディ
ング中継部３９に塗布されている。
【００２７】ボンディング方法は、後述のボンディング
方法を用いる。この場合、ボンディング中継部３９での
ボンディングワイヤ３５と絶縁体３７の接着は、絶縁性
接着剤３８にて行われる。なお、３２はＩＣチップ搭載
基板、３３はダイパッド、３４はＩＣチップ電極であ
る。後述のボンディング方法に示すように、ボンディン
グ中継部でのボンディングワイヤの切断がないため、ボ
ンディング中継部前後での導通は確保できる。
【００２８】このように構成したので、ボンディング中
継部に主に貴金属からなる導電体を使用しないことか
ら、コストが低減できる。また、インナーリード固定と
同様な方法（接着）でボンディングワイヤをボンディン
グ中継部に固定するため、ＩＣチップ搭載基板の構造が
簡素化され、製造が容易になり、コストダウンにつなが
る。
【００２９】更に、絶縁体上への直接ボンディングのた
め、隣接ワイヤを導通を避けるために電気的に分離させ
る必要がなく、ＩＣチップ搭載基板の構造が簡素化で
き、コスト低減を図ることができる。次に、本発明の第
４実施例について説明する。図１０は本発明の第４実施
例を示す半導体装置の構成図であり、図１０（ａ）はそ
の半導体装置の上面図、図１０（ｂ）は図１０（ａ）の
Ｄ−Ｄ線断面図である。
【００３０】これらの図に示すように、インナーリード
４６は、交互に短片４６ａと長片４６ｂとを有し、イン
ナーリード４６の下面より、ＩＣチップ４１に十分近い
位置までポリイミド等の絶縁体４７を配置する。インナ
ーリード４６は絶縁性接着剤４８を介して絶縁体４７に
固定されている。また、ここで、絶縁性接着剤４８は絶
縁体４７上全面、もしくはインナーリード４６下部及び
ボンディング中継部４９に塗布されている。
【００３１】ボンディング方法は、後述のボンディング
方法を用いる。この場合、ボンディング中継部４９での
ボンディングワイヤ４５と絶縁体４７の接着は、絶縁性
接着剤４８にて行われる。なお、４２はＩＣチップ搭載
基板、４３はダイパッド、４４はＩＣチップ電極であ
る。このように、インナーリード４６は交互にその長さ
を変えることとし、一方は、ボンディング可能な先端幅
が確保できる状態で、ＩＣチップ４１に十分近い位置ま
で延ばし、隣接するもう一方は後退させておく。この
時、ボンディング中継部４９はＩＣチップ４１近くに延
ばされたインナーリード４６の中間で、その前方に設け
る。このことにより、延ばされたインナーリード先端と
ボンディング中継部４９は千鳥配置をとることとなり、
ボンディング密度が上がる。ボンディング方法は、後述
のボンディング法を用いる。
【００３２】このように構成したので、インナーリード
４６の厚さ（約１５０μｍ）とボンディング中継部４９
の厚さ（約５０μｍ）に差があるため、図１０（ｂ）に
示すように、隣接するボンディングワイヤ４５間に段差
が生まれ、隣接ワイヤ間のショートが避けられる。ま
た、ボンディング中継部４９の数は、総ピン数の半分で
済むため、ボンディングスピードが向上し、生産性が向
上する。
【００３３】図１１は本発明の半導体装置のワイヤボン
ディング方法を説明する模式図、図１２はそのワイヤボ
ンディング工程図である。図１１に示すように、ＩＣチ
ップの電極へのファーストボンディング５１を行った
後、ボンディングワイヤ５４を延ばし、ボンディング中
継部５２にボンディングを行い、続いてインナーリード
にセカンドボンディング５３を行う。
【００３４】すなわち、図１２に示すように、まず、図
１２（ａ）に示すように、ボンディングツール（キャピ
ラリ）６３より出ているボンディングワイヤ６１と加熱
装置としての電気トーチ６２間に放電を生じさせる。次
いで、図１２（ｂ）に示すように、そのボンディングワ
イヤ６１の先端に金属球６１ａを形成する。
【００３５】次に、図１２（ｃ）に示すように、ボンデ
ィングツール６３を降下させ、金属球６１ａは加熱され
たＩＣチップ６４の電極６５と超音波と荷重により接合
する（ファーストボンディング）。次に、図１２（ｄ）
に示すように、ボンディングツール６３を加熱されたボ
ンディング中継部６９上に移動し降下させ、ボンディン
グワイヤ６１をボンディング中継部６９に接合した後、
ボンディングツール６３をインナーリード６６上に移動
し降下させ、ボンディングワイヤ６１をインナーリード
６６に接合する（セカンドボンディング）。この場合、
上記したように、ボンディング中継部６９及びインナー
リード６６は絶縁体６７上に接着剤６８により取付けら
れている。
【００３６】次に、図１２（ｅ）に示すように、ボンデ
ィングツール６３を上昇させ、ある高さでクランプ７０
を閉じ、更に上昇を続けることにより、接合部に力が加
わり、ボンディングワイヤ６１を切断する。なお、本発
明は上記実施例に限定されるものではなく、本発明の趣
旨に基づき種々の変形が可能であり、それらを本発明の
範囲から排除するものではない。
【００３７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１〜４，６記載の発明によれば、１つのル
ープ長さを短くできるように、ＩＣチップとインナーリ
ードとの間にボンディング中継部を設け、１本のワイヤ
で２つ以上のループが形成できるようにし、しかもボン
ディング中継部での接合面積を最小に抑えることができ
るように構成することにより、長ワイヤされた場合に発
生する隣接ワイヤとのショートを避けることができる。
【００３８】また、ボンディング中継点を、セカンドボ
ンドの大きさ（直径約９０〜１００μｍ）程度に小さく
することが可能である。このため、中継点に用いる貴金
属の量を少なくすることができ、コスト低減を図ること
ができる。更に、ボンディング中継部が円形であること
から、そのパターン（メッキ等）の作成が容易であり、
設計のコスト低減を図ることができる。
【００３９】（２）請求項３記載の発明によれば、ボン
ディング中継部に（通常貴金属からなる）導電体を使用
しないことから、コスト低減を図ることができる。ま
た、インナーリードの固定と同様な方法（接着）で、ワ
イヤとボンディング中継部に固定するため、ＩＣチップ
搭載基板の構造が簡素化され、製造が容易になり、コス
ト低減を図ることができる。
【００４０】更に、絶縁体上への直接ボンディングのた
め、隣接ワイヤを導通を避けるために電気的に分離させ
る必要がなく、ＩＣチップ搭載基板の構造が簡素化で
き、コスト低減を図ることができる。 （３）請求項５及び７記載の発明によれば、更に、イン
ナーリードの厚さ（約１５０μｍ）とボンディング中継
部の厚さ（約５０μｍ）に差があるため、隣接するボン
ディングワイヤ間に段差が生まれ、ワイヤの横方向の変
形に対する隣接ワイヤ間のショートを避けることができ
る。
【００４１】また、ボンディング中継部の数は、総ピン
数の半分で済むため、ボンディングスピードが向上し、
生産性が向上する。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す半導体装置の構成図
である。
【図２】従来の半導体装置の上面図である。
【図３】従来の半導体装置のＩＣチップを搭載するリー
ドフレームの上面図である。
【図４】従来の半導体装置のワイヤボンディング方法を
示す工程図である。
【図５】従来の半導体装置のインナーリードの先端形状
を示す図である。
【図６】従来の半導体装置の長ループ化の説明図であ
る。
【図７】従来の半導体装置のワイヤショート状態を示す
図である。
【図８】本発明の第２実施例を示す半導体装置の構成図
である。
【図９】本発明の第３実施例を示す半導体装置の構成図
である。
【図１０】本発明の第４実施例を示す半導体装置の構成
図である。
【図１１】本発明の半導体装置のワイヤボンディング方
法を説明する模式図である。
【図１２】本発明の半導体装置のワイヤボンディング工
程図である。
【符号の説明】
１１，２１，３１，４１，６４ ＩＣチップ １２，２２，３２，４２ ＩＣチップ搭載基板 １３，２３，３３，４３ ダイパッド １４，２４，３４，４４ ＩＣチップ電極 １５，２５，３５，４５，５４，６１ ボンディング
ワイヤ １６，２６，３６，４６，６６ インナーリード １６ａ，２６ａ，３６ａ，４６ａ 短片 １７，２７，３７，４７，６７ 絶縁体 １８，２８，６８ 接着剤 １９，２９，３９，４９，５２，６９ ボンディング
中継部 ２６ｂ，４６ｂ 長片 ３８，４８ 絶縁性接着剤 ５１ ファーストボンディング ５３ セカンドボンデイィグ ６１ａ 金属球 ６２ 電気トーチ ６３ ボンディングツール（キャピラリ） ６５ 電極 ７０ クランプ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップとインナーリード間をボンデ
    ィングワイヤにて接続する半導体装置において、 前記ＩＣチップとインナーリード間にセカンドボンディ
    ング時のボンディング痕程度の円形のボンディング中継
    部を具備することを特徴とする半導体装置。
  2. 【請求項２】 前記ボンディング中継部は、前記インナ
    ーリードに接着され、前記ＩＣチップの方向に延びる絶
    縁体上に配置される導電部材からなる請求項１記載の半
    導体装置。
  3. 【請求項３】 前記ボンディング中継部は、前記インナ
    ーリードに接着され、前記ＩＣチップの方向に延びる絶
    縁体上に配置される接着部材からなる請求項１記載の半
    導体装置。
  4. 【請求項４】 前記インナーリードは、短片を有し、前
    記ボンディング中継部をジグザグ状に配置してなる請求
    項２又は３項記載の半導体装置。
  5. 【請求項５】 前記インナーリードは、交互に短片と長
    片を有し、短片の延長上にのみ前記ボンディング中継部
    を配置し、前記長片の先端と前記ボンディング中継部と
    をジグザグ状に配置してなる請求項２又は３項記載の半
    導体装置。
  6. 【請求項６】 ＩＣチップとインナーリード間をボンデ
    ィングワイヤにて接続する半導体装置の製造方法におい
    て、（ａ）前記ＩＣチップと短片インナーリード間にセ
    カンドボンディング時のボンディング痕程度の円形のボ
    ンディング中継部を配置し、（ｂ）前記ＩＣチップ又は
    インナーリードにファーストボンディングを行い、
    （ｃ）前記ボンディング中継部で接着支持し、（ｄ）前
    記インナーリード又はＩＣチップにセカンドボンディン
    グを行うことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 ＩＣチップとインナーリード間をボンデ
    ィングワイヤにて接続する半導体装置の製造方法におい
    て、（ａ）前記インナーリードは交互に短片と長片を配
    置し、該短片のインナーリードと前記ＩＣチップ間にの
    みセカンドボンディング時のボンディング痕程度の円形
    のボンディング中継部を配置し、（ｂ）前記ＩＣチップ
    又はインナーリードにファーストボンディングを行い、
    （ｃ）前記ＩＣチップと長片のインナーリード間はボン
    ディング中継部を介することなくボンディングワイヤに
    て接続し、（ｄ）前記ＩＣチップと短片のインナーリー
    ド間は前記ボンディング中継部に接着支持し、（ｅ）前
    記短片のインナーリード又はＩＣチップにセカンドボン
    ディングを行うことを特徴とする半導体装置の製造方
    法。
JP6116298A 1994-05-30 1994-05-30 半導体装置及びその製造方法 Withdrawn JPH07321142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6116298A JPH07321142A (ja) 1994-05-30 1994-05-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6116298A JPH07321142A (ja) 1994-05-30 1994-05-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07321142A true JPH07321142A (ja) 1995-12-08

Family

ID=14683567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6116298A Withdrawn JPH07321142A (ja) 1994-05-30 1994-05-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07321142A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115977B2 (en) * 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115977B2 (en) * 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
US8053278B2 (en) 2000-09-28 2011-11-08 Oki Semiconductor Co., Ltd. Multi-chip package type semiconductor device
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ

Similar Documents

Publication Publication Date Title
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US8129263B2 (en) Wire bond interconnection and method of manufacture thereof
KR100651485B1 (ko) 반도체 디바이스 어셈블리, 반도체 다이, 컨택트 패드와 리드 패드의 접속 방법 및 코일 스프링 형성 방법
JP5569910B2 (ja) 薄箔を基礎とした半導体パッケージの製造方法
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP1868244B1 (en) Semiconductor device
JP3573133B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO1994024698A1 (en) Semiconductor device
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP2002016175A (ja) スティフナ付きｔａｂテープ及びそれを用いた半導体装置
JP3965354B2 (ja) 素子パッケージ及びその製造方法
JPH07321142A (ja) 半導体装置及びその製造方法
JPH0744018Y2 (ja) 突起電極部構造
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JPH10112479A (ja) 基板の接続方法
JPH03261153A (ja) 半導体装置用パッケージ
JP2003007899A (ja) 半導体装置及びその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005150294A (ja) 半導体装置およびその製造方法
JP2700434B2 (ja) 半導体装置
JPH05102223A (ja) 半導体装置の製造方法
JPH08250624A (ja) 半導体装置およびその製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2679197B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731