CN115763466A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN115763466A
CN115763466A CN202210906429.1A CN202210906429A CN115763466A CN 115763466 A CN115763466 A CN 115763466A CN 202210906429 A CN202210906429 A CN 202210906429A CN 115763466 A CN115763466 A CN 115763466A
Authority
CN
China
Prior art keywords
terminal
semiconductor device
pad
control terminal
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210906429.1A
Other languages
English (en)
Inventor
东展弘
吉田大辉
村田悠马
金井直之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115763466A publication Critical patent/CN115763466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48998—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/85127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种半导体装置和半导体装置的制造方法，提高线键合的位置精度。半导体装置(1)具备：半导体元件(7)；控制端子(19)，其经由布线构件来与半导体元件的上表面电极电连接；以及外壳构件(4)，其与控制端子一体成型，所述外壳构件(4)划定出收容半导体元件的空间。控制端子具有成为布线构件的连接点的键合焊盘(19a)。外壳构件具有凸状的定位部(41d)，该定位部(41d)成为布线构件相对于焊盘的定位的基准点。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及一种半导体装置和半导体装置的制造方法。
背景技术
半导体装置具有设置有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件的基板，被利用于逆变器装置等。
在这种半导体装置中，例如在专利文献1、2中，在散热板的上表面配置有层叠基板，在层叠基板上的电路图案借助焊料配置有半导体元件。作为这样的半导体装置中的电气布线方法，广泛采用线键合。在线键合中，检测连接对象的位置(例如半导体元件和电极端子)来识别准确的键合部位。
现有技术文献
专利文献
专利文献1：日本特开2002-134552号公报
专利文献2：日本特开2002-299551号公报
发明内容
发明要解决的问题
另外，在一般的线键合装置中，为了自动地检测键合位置，例如使用图像识别的技术来识别装置的基准点。在该情况下，存在以下担忧：如果基准点的识别产生误差，则对键合的位置精度造成影响。还存在以下担忧：如果发生线键合的位置偏移，则线的连接强度下降而使线容易剥离。
本发明是鉴于上述方面而完成的，其目的之一在于提供一种能够提高线键合的位置精度的半导体装置和半导体装置的制造方法。
用于解决问题的方案
本发明的一个方式的半导体装置具备：半导体元件；控制端子，其经由布线构件来与所述半导体元件的上表面电极电连接；以及外壳构件，其与所述控制端子一体成型，所述外壳构件划定出收容所述半导体元件的空间，其中，所述控制端子具有成为所述布线构件的连接点的焊盘，所述外壳构件具有凸状的定位部，该定位部成为所述布线构件相对于所述焊盘的定位的基准点。
另外，关于本发明的一个方式的半导体装置的制造方法，所述半导体装置具备：半导体元件；控制端子，其经由布线构件来与所述半导体元件的上表面电极电连接；以及外壳构件，其与所述控制端子一体成型，划定出收容所述半导体元件的空间，其中，所述控制端子具有成为所述布线构件的连接点的焊盘，所述外壳构件具有凸状的定位部，该定位部成为所述布线构件相对于所述焊盘的定位的基准点，在将所述布线构件连接到所述焊盘的工序中，拍摄所述焊盘周边的平面图像，基于所述平面图像中的所述定位部与所述焊盘之间的相对坐标来将所述布线构件连接到所述焊盘。
发明的效果
根据本发明，能够提高线键合的位置精度。
附图说明
图1是本实施方式所涉及的半导体装置的俯视图。
图2是省略了图1的密封树脂的俯视图。
图3是图2的局部放大图。
图4是沿着图1的A-A线进行切断的截面图。
图5是图4的局部放大图。
图6是表示本实施方式所涉及的半导体装置的电路结构的一例的示意图。
图7是表示比较例所涉及的线键合方法的示意图。
图8是本实施方式所涉及的半导体装置的控制端子周边的立体图。
图9是表示本实施方式所涉及的线键合方法的示意图。
图10是本实施方式所涉及的半导体装置的控制端子周边的侧视示意图。
图11是表示变形例所涉及的定位部的示意图。
具体实施方式
下面，说明能够应用本发明的半导体装置。图1是本实施方式所涉及的半导体装置的俯视图。图2是省略了图1的密封树脂的俯视图。图3是图2的局部放大图。图4是沿着图1的A-A线进行切断的截面图。图5是图4的局部放大图。图6是表示本实施方式所涉及的半导体装置的电路结构的一例的示意图。此外，下面所示的半导体装置只是一个例子，不限定于此，能够适当变更。
另外，在下面的图中，将半导体装置(冷却器)的长边方向定义为X方向，将半导体装置(冷却器)的短边方向定义为Y方向，将高度方向(基板的厚度方向)定义为Z方向。另外，半导体装置的长边方向表示多个半导体模块(单位模块)排列的方向。图示的X、Y、Z的各轴相互正交，形成右手系。另外，根据情况，有时将X方向称为左右方向，将Y方向称为前后方向，将Z方向称为上下方向。这些方向(前后左右上下方向)是为了便于说明而使用的词语，根据半导体装置的安装姿势，有时这些方向与XYZ方向的各个方向的对应关系改变。例如，将半导体装置的散热面侧(冷却器侧)设为下表面侧，将其相反的一侧称为上表面侧。另外，在本说明书中，俯视是指从Z方向观察半导体装置的上表面或下表面的情况。
本实施方式所涉及的半导体装置1例如应用于功率控制单元等电力变换装置，是构成逆变器电路的功率半导体模块。如图1至图5所示，半导体装置1构成为包括多个(在本实施方式中为3个)单位模块2、对这些单位模块2进行冷却的冷却器3、收容多个单位模块2的外壳构件4以及注入到外壳构件4内的密封树脂5。
单位模块2构成为包括绝缘基板6以及配置在绝缘基板6上的半导体元件7。在本实施方式中，3个单位模块2在X方向上排列地配置。3个单位模块2例如从X方向正侧起构成U相、V相、W相，作为整体形成三相逆变器电路。此外，单位模块2也可以被称作功率单体或半导体单元。
冷却器3具备形成为在俯视时呈矩形的形状的基底板8。基底板8具有在俯视时呈矩形的形状，由规定厚度的板状体形成。基底板8的长边方向沿半导体装置1的左右方向(X方向)延伸，基底板8的短边方向沿半导体装置1的前后方向(Y方向)延伸。基底板8具有一个面(下表面)和另一个面(上表面)。一个面形成单位模块2的散热面。另一个面形成单位模块2的接合面。
基底板8由散热性佳的、例如铝或铜的合金形成。另外，在基底板8的表面形成有规定厚度的镀层。镀层优选通过镀镍等金属来形成。在基底板8的上表面，借助焊料等接合材料S配置绝缘基板6。另外，也可以在基底板8的下表面设置多个散热片。
绝缘基板6例如由DCB(Direct Copper Bonding：直接铜键合)基板、AMB(ActiveMetal Brazing：活性金属钎焊)基板、或者金属基底基板构成。具体地说，绝缘基板6具有绝缘板60、配置于绝缘板60的下表面的散热板61以及配置于绝缘板60的上表面的多个电路板62。绝缘基板6例如形成为在俯视时呈矩形的形状。
绝缘板例如由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料、环氧等树脂材料、或者使用陶瓷材料作为填料的环氧树脂材料等绝缘材料形成。此外，绝缘板也可以被称为绝缘层或绝缘膜。
散热板形成为在Z方向上具有规定的厚度且覆盖绝缘板的下表面。散热板例如由铜、铝等热传导性良好的金属板形成。
在绝缘板的上表面形成有多个电路板62。在图2中，为了方便，针对每1个绝缘基板6形成有3个电路板62，但是也可以在绝缘板的上表面形成有1个电路板62或更多的电路板62。这些电路板是铜箔等的金属层，以彼此电绝缘的状态呈岛状地形成在绝缘板上。此外，电路板62也可以被称作电路层。
在绝缘基板6(电路板62)的上表面，借助焊料等接合材料S配置有半导体元件7。在图1中，为了方便，针对每1个绝缘基板6示出2个半导体元件7，但是也可以在绝缘基板6配置有更多的半导体元件7。半导体元件7例如由硅(Si)、碳化硅(SiC)、氮化镓(GaN)以及金刚石等半导体基板形成为在俯视时呈方形的形状或矩形的形状。
此外，作为半导体元件7，使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等开关元件、FWD(Free Wheeling Diode：续流二极管)等二极管。开关元件与二极管可以反向并联连接。另外，作为半导体元件7，也可以使用将IGBT与FWD一体化而得到的RC(Reverse Conducting：逆导)-IGBT元件、或者功率MOSFET元件、对反向偏压具有充分的耐压的RB(Reverse Blocking：逆阻)-IGBT等。
另外，半导体元件7的形状、配置数量、配置位置等能够适当变更。此外，本实施方式中的半导体元件7是在半导体基板形成有晶体管等功能元件的纵向的开关元件，但是不限于此，也可以是横向的开关元件。
半导体元件7的上表面电极经由金属布线板10来与规定的电路板62进行导电连接。金属布线板10例如是使用铜材料、铜合金系材料、铝合金系材料、铁合金系材料等金属材料并通过压力加工等进行弯折而形成的。例如，半导体元件7与金属布线板10的一端通过焊料等接合材料S接合。另外，规定的电路板62与金属布线板10的另一端通过焊料等接合材料S接合。这些金属布线板10也可以被称作引线框架。
另外，可以由上述的金属布线板10、多个电路板62以及半导体元件7来构成图6所示的逆变器电路。在该情况下，P表示正极端子，N表示负极端子，M表示中间端子，示出了2个半导体元件7串联连接的例子。
在基底板8的上表面外周配置有外壳构件4。外壳构件4例如借助粘接剂来与基底板8接合。外壳构件4具有沿着基底板8的外形的形状。更具体地说，外壳构件4形成为在中央具有开口部4a的矩形框状。在矩形形状的开口部4a收容上述的3个单位模块2。即，3个单位模块2收容于由框状的外壳构件4划定出的空间。
在外壳构件4设置有外部连接用的主端子(P端子16、N端子17、M端子18)以及控制用的控制端子19。在外壳构件4的短边方向(Y方向)上相向的一对壁部40、41中的位于Y方向负侧的壁部40，形成有在俯视时呈四边形形状的凹部42、43。
在凹部42配置有P端子16(后述的螺母部16a)。针对每1个单位模块2各配置有1个P端子16。P端子16经由焊料等接合材料S来与绝缘基板6(规定的电路板)连接。
P端子16是将螺母部16a与板状部16b一体成型而形成的。螺母部16a由规定厚度的四角螺母形成。螺母部16a在中央形成有沿厚度方向贯通的螺纹孔16c。螺母部16a设置于板状部16b的一端(基端)侧。
板状部16b具有平板形状，该平板形状具有上表面和下表面。板状部16b具有在俯视时呈在Y方向上长的长条形的形状。另外，板状部16b的另一端(顶端)经由接合材料S来与绝缘基板6的电路层接合。
同样，在凹部43配置有N端子17(后述的螺母部17a)。针对每1个单位模块2各配置有1个N端子17。N端子17经由焊料等接合材料S来与绝缘基板6(规定的电路板)连接。
N端子17是将螺母部17a与板状部17b一体成型而形成的。螺母部17a由规定厚度的四角螺母形成。螺母部17a在中央形成有沿厚度方向贯通的螺纹孔17c。螺母部17a设置于板状部17b的一端(基端)侧。
板状部17b具有平板形状，该平板形状具有上表面和下表面。板状部17b具有在俯视时呈在Y方向上长的长条形的形状。另外，板状部17b的另一端(顶端)经由接合材料S来与绝缘基板6的电路层接合。
另外，在外壳构件4的短边方向(Y方向)上相向的一对壁部40、41中的Y方向正侧的壁部41，形成有在俯视时呈四边形形状的凹部44。在凹部44配置有M端子18(后述的螺母部18a)。针对每1个单位模块2各配置有1个M端子18。M端子18的端部(板状部18b)经由焊料等接合材料S来与绝缘基板6(规定的电路板)连接。
M端子18是将螺母部18a与板状部18b一体成型而形成的。螺母部18a由规定厚度的四角螺母形成。螺母部18a在中央形成有沿厚度方向贯通的螺纹孔18c。螺母部18a设置于板状部18b的一端(基端)侧。
板状部18b具有平板形状，该平板形状具有上表面和下表面。板状部18b具有在俯视时呈在Y方向上长的长条形的形状。另外，板状部18b的另一端(顶端)经由接合材料S来与绝缘基板6的电路层接合。
上述的P端子16也可以被称作正极端子(输入端子)，N端子17也可以被称作负极端子(输出端子)，M端子18也可以被称作中间端子(输出端子)。这些端子构成供主电流流通的金属布线板。P端子16、N端子17以及M端子18的一端构成能够与外部导体连接的主端子，P端子16、N端子17以及M端子18的一端经由接合材料S来与绝缘基板6的规定的电路层接合。另外，P端子16、N端子17、M端子18与图6的P、N、M对应。
这些端子例如由铜材料、铜合金系材料、铝合金系材料、铁合金系材料等金属材料形成。此外，这些端子的形状、配置位置、个数等不限于上述，能够适当变更。
另外，在Y方向正侧的壁部41设置有控制端子19。针对每1个单位模块2例如各配置有10个控制端子19。更具体地说，在1个单位模块2中，10个控制端子19以在左右方向(X方向)上夹着M端子18的方式各配置有5个。10个控制端子沿着开口部4a的外周配置。此外，控制端子19的配置数量不限于此，能够适当变更。
在壁部41的边缘，沿着开口部4a形成有从壁部41的上表面向Z方向垂直地突出的一对柱部41a。一对柱部41a以夹着M端子18的方式配置。另外，在柱部41a的内侧(Y方向负侧)，以沿着开口部4a的方式形成有比壁部41的上表面低一级的台阶部41b。也针对每1个单位模块2，以在左右方向(X方向)上夹着M端子18的方式配置有一对台阶部41b。
控制端子19例如由铜材料、铜合金系材料、铝合金系材料、铁合金系材料等金属材料形成。控制端子19以被埋入到外壳构件4的方式一体成型(嵌件成型)。
更具体地说，在与1个柱部41a对应的台阶部41b埋入有5个控制端子19。控制端子19的沿YZ平面切断的截面呈大致L字的形状。另外，控制端子19具有与内侧的半导体元件7连接的内侧端子部19a(一端部)、以及外部连接用的外侧端子部19b(另一端部)。控制端子19将内侧端子部19a与外侧端子部19b相连而形成为在侧视时呈L字的形状。
作为控制端子19的一端侧的内侧端子部19a具有沿着半导体元件7的面方向的平板形状。另外，内侧端子部19a从外壳构件4(开口部4a)的内侧面向Y方向内侧延伸。内侧端子部19a在Z方向上具有规定厚度。
另外，内侧端子部19a的除上表面以外的大部分被埋入到台阶部41b。内侧端子部19a的上表面与台阶部41b的上表面共面。即，内侧端子部19a的上表面相对于台阶部41b露出。虽然详情在后面叙述，但是内侧端子部19a的上表面为布线构件W(键合线)的连接部位(键合点)。内侧端子部19a也可以被称作键合焊盘19a。内侧端子部19a经由布线构件W(也可以被称作控制布线)来与半导体元件7的上表面电极连接。
作为控制端子19的另一端侧的外侧端子部19b沿铅直方向延伸，外侧端子部19b在柱部41a内与内侧端子部19a相连(参照图8)。向上方立起的外侧端子部19b的中间部(基端部)被埋入到柱部41a。另一方面，作为外侧端子部19b的顶端的上端从柱部41a的上表面以规定长度突出。此外，外侧端子部19b的截面既可以是多边形也可以是圆形。另外，外侧端子部19b也可以由压配合销形成。
另外，在开口部4a的位于柱部41a与台阶部41b之间的内侧面，形成有用于提高密封树脂5的密合性的多个凸部41c。另外，在台阶部41b的上表面形成有成为键合时的目标点的凸状的定位部41d。这些在后面叙述。
另外，在外壳构件4，沿着外周缘形成有多个贯通孔20。贯通孔20是用于插通半导体装置1的固定用的螺纹构件(未图示)的孔。贯通孔20贯通至冷却器3的基底板8为止。
此外，外壳构件4用的树脂除了能够选择PPS以外，还能够从聚对苯二甲酸丁二醇酯(PBT)、聚丙烯酸丁酯(PBA)、聚酰胺(PA)、丙烯腈丁二烯苯乙烯(ABS)、液晶聚合物(LCP)、聚醚醚酮(PEEK)、聚琥珀酸丁二醇酯(PBS)、聚氨酯、硅等绝缘性树脂中选择。另外，所选择的树脂也可以是2种以上的树脂的混合物。也可以在树脂中包含用于提高强度和/或功能性的填料(例如玻璃填料)。
布线构件W使用导体线(键合线)。关于导体线的材质，能够使用金、铜、铝、金合金、铜合金、铝合金中的任一种或它们的组合。另外，也能够使用除导体线以外的构件来作为布线构件。例如，能够使用带(ribbon)来作为布线构件。
另外，在由框状的外壳构件4规定出的内部空间填充有密封树脂5。即，由此，绝缘基板6以及安装于绝缘基板6的半导体元件7被密封在上述的空间内。外壳构件4划定出收容多个单位模块2(绝缘基板6、半导体元件7)、密封树脂5的空间。
密封树脂5由热固化性的树脂构成。优选的是，密封树脂5至少包括环氧树脂、有机硅、聚氨酯、聚酰亚胺、聚酰胺和聚酰胺酰亚胺中的任一种。作为密封树脂5，从绝缘性、耐热性以及散热性的观点出发，例如优选混入有填料的环氧树脂。
另外，在半导体装置中，通过线键合来实现半导体元件与端子之间的电气布线。例如，将自动线键合装置用于键合线的连接。这种线键合装置通常具有自动地校正线的键合部位的功能。
例如，以往以如下方式进行编程：利用线键合装置的相机来检测芯片、键合焊盘的平面图像，以所决定的部位为基准来将线键合到键合焊盘上。
在此，参照图7来说明以往的线键合方法。图7是表示比较例所涉及的线键合方法的示意图。图7的A和图7的B是键合焊盘(内侧端子部)周边的平面示意图。此外，在图7中，对于已经出现过的结构，用与上述同样的标记示出，并适当省略说明。
如图7的A所示，在比较例中，将键合焊盘19a的角部设定为基准点O(0，0)。在此，括号内示出的值表示在XY平面上的坐标。在该情况下，对于键合部位(连接点A)，能够在键合焊盘19a上的大致中央以基准点O为基准来通过A(-a，-b)的坐标表示。
另外，如上所述，控制端子19与外壳一体成型(嵌件成型)。因此，在作为树脂与金属的边界的键合焊盘19a的角部，如图7的B所示，有时会形成树脂的毛刺C。在该情况下，设想键合装置在进行图像识别时将毛刺C的顶端误识别为基准点O1(0，-b1)。其结果，实际的键合部位偏移到连接点A1(-a，-(b+b1))，无法进行针对准确的位置的线键合。
像这样，在对与外壳构件4一体化的控制端子19的键合焊盘19a进行线键合的情况下，如果以树脂与金属的边界部分为基准点，则根据成型品的完成情况，有可能对键合的精度造成影响。
键合的精度对线的接合强度也造成影响。具体地说，如果线键合发生了位置偏移，则线的接合强度会下降。在该情况下，线容易从键合焊盘19a剥离，其结果，关于热冲击试验、热循环试验、ΔTj功率循环试验等可靠性试验的耐受量，可能对产品寿命也造成较大影响。
因此，本案发明人等着眼于因外壳与端子的一体成型而产生的毛刺的产生位置与键合的基准位置之间的关系，想到了本发明。本发明的要点是，将键合用的基准位置设置在与毛刺的产生部位不同的部位。具体地说，在本实施方式中，在键合焊盘19a的附近配置凸状的定位部41d，该定位部41d成为布线构件W相对于该键合焊盘19a的连接点的定位的基准点。
图8是本实施方式所涉及的半导体装置的控制端子周边的立体图。如图8所示，针对每1个单位模块2配置有2个定位部41d。这2个定位部41d配置在台阶部41b的上表面且排列地配置的5个键合焊盘19a的左右两端。定位部41d例如具有向上方突出的圆柱形状。
在此，说明本实施方式所涉及的线键合方法。图9是表示本实施方式所涉及的线键合方法的示意图。在图9中，为了便于说明，仅图示了单一的键合焊盘19a。此外，在本实施方式中，设为在实施键合工序之前预先在基底板8的上表面安装有绝缘基板6和半导体元件7，且在基底板8的周围配置有一体成型有控制端子19的外壳构件4(例如省略了图2的布线构件W的状态)。
当对各键合焊盘19a进行线键合的情况下，在键合装置中，拍摄键合焊盘19a周边的平面图像。例如如图9的A所示，在键合装置中，预先以定位部41d为基准(基准点O2)来决定各键合部位的目标点(连接点A)的相对坐标。当以基准点O2(0，0)为原点时，作为目标的键合部位的坐标表示为连接点A(-a，-b)。
如图9的B所示，虽然在键合焊盘19a的角部产生了毛刺C，但作为基准点O2的定位部41d配置于键合焊盘19a的侧方且与毛刺C的产生部位不同的位置。因此，键合装置能够在摄像图像中明确地区别开毛刺C和基准点O2。因而，键合装置能够不受毛刺C的影响，基于预先设定的相对坐标来使键合工具的顶端扫描到目标点(连接点A)。其结果，能够提高键合部位的精度。
像这样，在本实施方式中，将与可能产生毛刺C的部位不同的部位作为键合的基准点O2。因此，与一体成型的外壳构件4的完成情况无关，能够提高键合部位的位置精度。因而，能够提高键合线的接合强度，从而能够抑制因线断裂而引起的可靠性试验的耐受量下降。
另外，能够改善如比较例那样由于毛刺C无法检测出准确的键合部位、而在组装工序(键合工序)中产生的不良。并且，由于即使存在毛刺C也不会对键合精度造成影响，因此可简化在外壳构件4的成型时所需的毛刺去除工序。其结果，能够削减工时，实现成本下降。
另外，定位部41d具有向上方突出的销形状，因此作业者能够容易地识别(目视确认)定位部41d。在该情况下，优选定位部41d的表面及其周边的外壳构件4为光泽面。定位部41d的表面及其周边的外壳构件4的表面粗糙度Ra可以为0.1μm～5.0μm。进一步优选为0.5μm～1.5μm。由此，键合装置在拍摄平面图像时易于判别图像的明暗(例如，定位部41d、键合焊盘19a及与它们周边的外壳构件4之间的边界)，从而能够进一步提高键合的位置精度。
图10是本实施方式所涉及的半导体装置的控制端子周边的侧视示意图，是朝向图8的箭头Y1的侧视图。除了如上所述、定位部41d具有向上方突出的销形状以外，在外壳构件4内以覆盖该定位部41d的方式填充有密封树脂5。由于通过突出的定位部41d能够较大地确保外壳构件4与密封树脂5的接触面积，因此能够提高外壳构件4与密封树脂5的密合性(锚固效果)。
另外，优选的是，如图10所示，在向外壳构件4填充密封树脂5时，预先在外壳构件4的上表面涂布规定厚度的涂敷膜9。涂敷膜9涂布在外壳构件4的整个上表面，之后填充密封树脂5。其结果，成为规定厚度的涂敷膜9介于定位部41d与密封树脂5之间的状态。
在该情况下，涂敷膜9的厚度可以为0.1μm～20μm，优选为1μm～10μm。另外，涂敷膜9的材质可以是聚酰胺树脂、聚酰胺酰亚胺树脂或聚醚酰胺树脂。另外，涂敷膜9的材质也可以是二氧化硅。通过该涂敷膜，能够进一步提高密合性。
另外，如图8所示，定位部41d配置于排列地配置的5个键合焊盘19a的左右两端。即，2个定位部41d以在左右方向(X方向)上夹着5个键合焊盘19a的方式配置。通过像这样将定位部41d配置于排列地配置的多个键合焊盘19a的左右两端，在形成涂敷膜9时不会濡湿扩展到不需要的部分，容易均匀地停留在多个键合焊盘19a及其周围的外壳构件4。因此，能够易于形成规定的膜厚的涂敷膜9，从而能够进一步提高键合焊盘19a及其周围的外壳构件4与密封树脂5之间的密合性。
另外，如图8所示，在壁部41的内侧面形成有多个凸部41c。凸部41c从壁部41的内侧面向Y方向负侧以规定厚度突出。通过配置多个凸部41c，在壁部41的内侧面形成凹凸形状。该凹凸形状构成用于提高外壳构件4与密封树脂5的密合性的锚固部。即，通过多个凸部41c被密封树脂5覆盖，能够较大地确保外壳构件4与密封树脂5的接触面积，得到进一步的锚固效果。特别是，通过在键合焊盘19a与布线构件W的连接部位(键合部位)附近配置多个凸部41c，能够充分地确保布线构件W的接合强度。
另外，如图8所示，也可以在凸部41c上端的角形成有圆角部。通过形成圆角部，能够减少模具的磨损性，从而能够抑制运行成本。
如以上说明的那样，根据本实施方式，在一体成型品的外壳构件4的与毛刺产生部位不同的部位设置键合用的基准点，由此能够不受毛刺的影响，提高线键合的位置精度。
此外，在上述实施方式中，半导体元件7的个数及配置位置不限定于上述结构，能够适当变更。
另外，在上述实施方式中，电路板的个数及布局不限定于上述结构，能够适当变更。
另外，在上述实施方式中，设为绝缘基板6、半导体元件7形成为在俯视时呈矩形或方形的形状的结构，但是不限定于该结构。它们的结构也可以形成为除上述形成以外的多边形状。
另外，在上述实施方式中，说明了针对单位模块2以将单位模块按U相、V相、W相的顺序沿X方向排列地配置3个的方式构成的情况，但是不限定于该结构。单位模块的排列数量、排列方向能够适当变更。另外，以将与U相、V相、W相这三个相相应的个数的模块一体化的方式形成外壳构件4，但是不限定于此，能够适当变更。外壳构件4也可以以按每个单位模块分割的方式设置。
另外，在上述的实施方式中，定位部41d的形状、个数、配置部位、配置间距能够适当变更。例如，定位部41d不限于圆柱形状，也可以具有多边形、球面形状。另外，也可以是如图11的变形例那样的定位部45。图11的定位部45在向上方突出的圆柱部45a的上表面(上端)形成有圆形凹部45b。通过该定位部45整体被密封树脂5覆盖，能够进一步增加外壳构件4与密封树脂的接触面积，从而能够进一步期待锚固效果。
另外，在上述实施方式中，2个定位部41d配置于排列地配置的5个键合焊盘19a的左右两端。但是，不限定于此，也可以配置于1个键合焊盘19a的单侧。另外，还可以配置于排列地配置的多个键合焊盘19a的单侧或左右两侧。优选的是，配置于排列地配置的3个以上的键合焊盘19a的左右两端。这样，能够在提高线键合的位置精度的同时，提供紧凑的半导体装置。
另外，在上述的实施方式中，构成锚固部的凸部41c的形状、个数、配置部位、配置间距能够适当变更。
另外，说明了本实施方式和变形例，但是作为其它实施方式，也可以将上述实施方式和变形例整体地或部分地进行组合。
另外，本实施方式并不限定于上述的实施方式和变形例，也可以在不脱离技术思想的宗旨的范围内进行各种变更、置换、变形。并且，如果由于技术的进步或派生的其它技术而能够通过其它方法来实现技术思想，则也可以使用该方法来实施。因而，权利要求书覆盖能够包括在技术思想的范围内的全部实施方式。
下面，整理上述的实施方式中的特征点。
上述实施方式所涉及的半导体装置具备：半导体元件；控制端子，其经由布线构件来与所述半导体元件的上表面电极电连接；以及外壳构件，其与所述控制端子一体成型，所述外壳构件划定出收容所述半导体元件的空间，其中，所述控制端子具有成为所述布线构件的连接点的焊盘，所述外壳构件具有凸状的定位部，该定位部成为所述布线构件相对于所述焊盘的定位的基准点。
另外，在上述实施方式所涉及的半导体装置中，所述外壳构件形成为在中央具有开口部的矩形框状，所述控制端子沿着矩形框状的所述外壳构件的壁部配置，在所述壁部形成有比该壁部的上表面低一级的台阶部，所述控制端子的一部分被配置成与所述台阶部的上表面共面，所述控制端子的所述一部分的上表面构成所述焊盘，所述定位部配置于所述焊盘的侧方。
另外，在上述实施方式所涉及的半导体装置中，所述控制端子具有：外部连接用的外侧端子部；以及内侧端子部，其经由布线构件来与所述半导体元件的上表面电极连接，其中，所述内侧端子部的上表面构成所述焊盘，所述外侧端子部的中间部被埋入到从所述壁部的上表面向上方突出的柱部，所述外侧端子部的顶端从所述柱部的上表面突出。
另外，上述实施方式所涉及的半导体装置还具备被填充到所述空间的密封树脂，规定厚度的涂敷膜介于所述定位部与所述密封树脂之间。
另外，上述实施方式所涉及的半导体装置还具备被填充到所述空间的密封树脂，在所述壁部的内侧面形成有凸凹形状的锚固部。
另外，在上述实施方式所涉及的半导体装置中，所述定位部具有圆柱形状。
另外，在上述实施方式所涉及的半导体装置中，在所述定位部的上端形成有凹部。
另外，在上述实施方式所涉及的半导体装置中，沿规定方向排列地配置有多个所述焊盘，2个所述定位部以在所述规定方向上夹着多个所述焊盘的方式配置。
另外，上述实施方式所涉及的半导体装置还具备金属布线板，所述金属布线板的一端构成能够与外部导体连接的主端子，所述金属布线板的另一端经由接合材料接合于绝缘基板的与所述半导体元件电连接的电路层，所述外壳构件形成为在中央具有开口部的矩形框状，且具有在规定方向上相向的一对壁部，所述金属布线板由中间端子、正极端子以及负极端子构成，所述正极端子和所述负极端子配置于所述一对壁部中的一方的壁部，所述中间端子配置于所述一对壁部中的另一方的壁部，所述控制端子配置于所述另一方的壁部。
另外，关于上述实施方式所涉及的半导体装置的制造方法，所述半导体装置具备：半导体元件；控制端子，其经由布线构件来与所述半导体元件的上表面电极电连接；以及外壳构件，其与所述控制端子一体成型，划定出收容所述半导体元件的空间，其中，所述控制端子具有成为所述布线构件的连接点的焊盘，所述外壳构件具有凸状的定位部，该定位部成为所述布线构件相对于所述焊盘的定位的基准点，在将所述布线构件连接到所述焊盘的工序中，拍摄所述焊盘周边的平面图像，基于所述平面图像中的所述定位部与所述焊盘之间的相对坐标来将所述布线构件连接到所述焊盘。
产业上的可利用性
如以上说明的那样，本发明具有能够提高线键合的位置精度的效果，特别是对冷却器一体型的半导体装置有用。
附图标记说明
1：半导体装置；2：单位模块；3：冷却器；4：外壳构件；4a：开口部；5：密封树脂；6：绝缘基板；7：半导体元件；8：基底板；9：涂敷膜；10：金属布线板(引线框架)；16：P端子；16a：螺母部；16b：板状部；16c：螺纹孔；17：N端子；17a：螺母部；17b：板状部；17c：螺纹孔；18：M端子；18a：螺母部；18b：板状部；18c：螺纹孔；19：控制端子；19a：内侧端子部(键合焊盘)；19b：外侧端子部；20：贯通孔；40：壁部；41：壁部；41a：柱部；41b：台阶部；41c：凸部；41d：定位部；42：凹部；43：凹部；44：凹部；45：定位部；45a：圆柱部；45b：圆形凹部；60：绝缘板；61：散热板；62：电路板；A：连接点；A1：连接点；C：毛刺；O：基准点；O1：基准点；O2：基准点；S：接合材料；W：布线构件。

Claims (10)

1.一种半导体装置，具备：
半导体元件；
控制端子，其经由布线构件来与所述半导体元件的上表面电极电连接；以及
外壳构件，其与所述控制端子一体成型，所述外壳构件划定出收容所述半导体元件的空间，
其中，所述控制端子具有成为所述布线构件的连接点的焊盘，
所述外壳构件具有凸状的定位部，该定位部成为所述布线构件相对于所述焊盘的定位的基准点。
2.根据权利要求1所述的半导体装置，其特征在于，
所述外壳构件形成为在中央具有开口部的矩形框状，
所述控制端子沿着矩形框状的所述外壳构件的壁部配置，
在所述壁部形成有比该壁部的上表面低一级的台阶部，
所述控制端子的一部分被配置成与所述台阶部的上表面共面，所述控制端子的所述一部分的上表面构成所述焊盘，
所述定位部配置于所述焊盘的侧方。
3.根据权利要求2所述的半导体装置，其特征在于，
所述控制端子具有：
外部连接用的外侧端子部；以及
内侧端子部，其经由布线构件来与所述半导体元件的上表面电极连接，
其中，所述内侧端子部的上表面构成所述焊盘，
所述外侧端子部的中间部被埋入到从所述壁部的上表面向上方突出的柱部，
所述外侧端子部的顶端从所述柱部的上表面突出。
4.根据权利要求2或3所述的半导体装置，其特征在于，
还具备被填充到所述空间的密封树脂，
规定厚度的涂敷膜介于所述定位部与所述密封树脂之间。
5.根据权利要求2～4中的任一项所述的半导体装置，其特征在于，
还具备被填充到所述空间的密封树脂，
在所述壁部的内侧面形成有凸凹形状的锚固部。
6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，
所述定位部具有圆柱形状。
7.根据权利要求1～6中的任一项所述的半导体装置，其特征在于，
在所述定位部的上端形成有凹部。
8.根据权利要求1～7中的任一项所述的半导体装置，其特征在于，
沿规定方向排列地配置有多个所述焊盘，
2个所述定位部以在所述规定方向上夹着多个所述焊盘的方式配置。
9.根据权利要求1～8中的任一项所述的半导体装置，其特征在于，
还具备金属布线板，所述金属布线板的一端构成能够与外部导体连接的主端子，所述金属布线板的另一端经由接合材料接合于绝缘基板的与所述半导体元件电连接的电路层，
所述外壳构件形成为在中央具有开口部的矩形框状，且具有在规定方向上相向的一对壁部，
所述金属布线板由中间端子、正极端子以及负极端子构成，
所述正极端子和所述负极端子配置于所述一对壁部中的一方的壁部，
所述中间端子配置于所述一对壁部中的另一方的壁部，
所述控制端子配置于所述另一方的壁部。
10.一种半导体装置的制造方法，所述半导体装置具备：
半导体元件；
控制端子，其经由布线构件来与所述半导体元件的上表面电极电连接；以及
外壳构件，其与所述控制端子一体成型，划定出收容所述半导体元件的空间，
其中，所述控制端子具有成为所述布线构件的连接点的焊盘，
所述外壳构件具有凸状的定位部，该定位部成为所述布线构件相对于所述焊盘的定位的基准点，
在将所述布线构件连接到所述焊盘的工序中，拍摄所述焊盘周边的平面图像，基于所述平面图像中的所述定位部与所述焊盘之间的相对坐标来将所述布线构件连接到所述焊盘。
CN202210906429.1A 2021-09-03 2022-07-29 半导体装置和半导体装置的制造方法 Pending CN115763466A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021143905A JP2023037262A (ja) 2021-09-03 2021-09-03 半導体装置及び半導体装置の製造方法
JP2021-143905 2021-09-03

Publications (1)

Publication Number Publication Date
CN115763466A true CN115763466A (zh) 2023-03-07

Family

ID=85349101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210906429.1A Pending CN115763466A (zh) 2021-09-03 2022-07-29 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230069967A1 (zh)
JP (1) JP2023037262A (zh)
CN (1) CN115763466A (zh)

Also Published As

Publication number Publication date
JP2023037262A (ja) 2023-03-15
US20230069967A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
JP6764807B2 (ja) 半導体モジュール
US8829534B2 (en) Power semiconductor device
CN108701677B (zh) 基于多层式电路板的功率模块
US7535076B2 (en) Power semiconductor device
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
CN111081643A (zh) 半导体装置及半导体装置的制造方法
CN111341731A (zh) 半导体装置
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US11430707B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN115763466A (zh) 半导体装置和半导体装置的制造方法
JP7188049B2 (ja) 半導体装置
US20230335450A1 (en) Semiconductor device
US20230369183A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
US20230253274A1 (en) Semiconductor device
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
WO2023119837A1 (ja) 半導体モジュール、半導体装置、及び車両
US11450623B2 (en) Semiconductor device
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
US20220293481A1 (en) Semiconductor module and manufacturing method of semiconductor module
US20240203929A1 (en) Semiconductor module
US20240203928A1 (en) Metal wiring board
US20230386966A1 (en) Terminal structure, method for manufacturing terminal structure, and semiconductor apparatus
CN117795674A (zh) 半导体模块、半导体装置以及半导体装置的制造方法
WO2024024374A1 (ja) 半導体装置
US20230326830A1 (en) Semiconductor package module including vertical terminals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination