JP7188049B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。

インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載したパワー半導体モジュールが使用されている（例えば、特許文献１参照）。

特開２０１３－１７１８７０号公報

特許文献１に開示されたパワー半導体モジュールでは、絶縁回路基板の金属箔回路にワイヤーの一端と、外部端子とが接合されている。外部端子において、金属箔回路と接する側の端部は、金属箔回路側に屈曲した屈曲部となっている。その屈曲部の下端が金属箔回路にはんだ付けで接合される。

ここで、屈曲部の近傍に変形が生じていると、屈曲部の下端と金属箔回路とが接触せず、接合不良が生じる可能性がある。特に、屈曲等の加工が端部に施される外部端子（リードフレーム）は、曲げの加工性を高めるために厚さが薄い傾向がある。厚さ薄いリードフレームは、例えば搬送途中で付加される外力によって、意図せず変形する可能性がある。リードフレームの変形により、外部端子と絶縁回路基板との電気的接続の信頼性が低下する可能性がある。
本発明は上記課題に着目してなされたものであって、電気的接続の信頼性を向上できるようにした半導体装置及び半導体装置の製造方法を提供することを目的とする。

本発明の一態様は、（ａ）第１面及び第１面の反対側の第２面を有し、第１面側に第１回路層及び第２回路層を有する回路基板と、（ｂ）第３面及び第３面の反対側の第４面を有し、第１回路層上に第４面が取り付けられた第１半導体チップと、（ｃ）第１貫通孔及び第２貫通孔を有し、回路基板の第１面と対向して配置され、回路基板の面方向における第１方向に延在する板状の出力端子と、（ｄ）出力端子の第１貫通孔に挿通され、第１半導体チップの第３面と出力端子とを電気的に接続する第１金属柱と、（ｅ）出力端子の第２貫通孔に挿通され、第２回路層と出力端子とを電気的に接続する第２金属柱と、を備える半導体装置であることを要旨とする。

本発明の他の態様は、（ａ）第１面及び第１面の反対側の第２面を有し、第１面側に第１回路層及び第２回路層を有する回路基板と、（ｂ）第３面及び第３面の反対側の第４面を有し、第１回路層上に第４面が取り付けられた第１半導体チップと、（ｃ）第１貫通孔を有し、回路基板の第１面と対向して配置され、回路基板の面方向における第１方向に延在する板状の出力端子と、（ｄ）出力端子の第１貫通孔に挿通され、第１半導体チップの第３面と出力端子とを電気的に接続する第１金属柱と、（ｅ）第２回路層と出力端子とを電気的に接続する第２金属ワイヤーと、を備える半導体装置あることを要旨とする。

本発明の他の態様は、（ａ）第１面及び第１面の反対側の第２面を有し、第１面側に第１回路層及び第２回路層を有する回路基板を用意する工程と、（ｂ）第３面及び第３面の反対側の第４面を有する第１半導体チップを用意する工程と、（ｃ）第１回路層上に第１半導体チップの第４面を取り付ける工程と、（ｄ）第１貫通孔及び第２貫通孔を有し、回路基板の面方向における第１方向に延在する板状の出力端子を用意する工程と、（ｅ）出力端子を回路基板の第１面と対向して配置する工程と、（ｆ）第１貫通孔に第１金属柱を挿通する工程と、（ｇ）第２貫通孔に第２金属柱を挿通する工程と、（ｈ）第１貫通孔に挿通された第１金属柱を出力端子と第１半導体チップの第３面とに接合する工程と、（ｉ）第２貫通孔に挿通された第２金属柱を出力端子と第２回路層とに接合する工程と、を備える半導体装置の製造方法であることを要旨とする。

本発明によれば、電気的接続の信頼性を向上できるようにした半導体装置及び半導体装置の製造方法を提供することができる。

図１Ａは、本発明の実施形態１に係る半導体装置の構成例を示す平面図である。 図１Ｂは、図１Ａの一部を拡大して示す平面図である。 図２は、本発明の実施形態１に係る半導体装置の構成例を示す回路図である。 図３Ａは、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。 図３Ｂは、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。 図３Ｃは、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。 図４は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図５は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図６は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図７は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図８は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図９は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図１０は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図１１は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図１２は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図１３は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図１４は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図１５は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。 図１６は、本発明の実施形態２に係る半導体装置の構成例を示す断面図である。 図１７は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図１８は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図１９は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図２０は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図２１は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図２２は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図２３は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図２４は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図２５は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。 図２６は、本発明の実施形態２に係るリードフレーム一体化ケースの製造方法を工程順に示す断面図である。 図２７は、本発明の実施形態２に係るリードフレーム一体化ケースの製造方法を工程順に示す断面図である。 図２８は、本発明の実施形態２に係るリードフレーム一体化ケースの製造方法を工程順に示す断面図である。 図２９は、本発明の実施形態２に係るリードフレーム一体化ケースの製造方法を工程順に示す断面図である。 図３０は、本発明の実施形態３に係る半導体装置の構成例を示す断面図である。

以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

以下の図面の記載では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向を用いて、方向を示す場合がある。例えば、Ｘ軸方向及びＹ軸方向は、後述する絶縁回路基板１のおもて面１ａに平行な方向である。Ｚ軸方向は、後述する絶縁回路基板１の厚さ方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。ＸＹＺ軸は右手系をなす。

以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、層及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
「平面視」とは、おもて面１ａの法線方向（すなわち、Ｚ軸方向）から見ることを意味する。

（実施形態１）
図１Ａは、本発明の実施形態１に係る半導体装置の構成例を示す平面図である。図１Ｂは、図１Ａの一部を拡大して示す平面図である。図２は、本発明の実施形態１に係る半導体装置の構成例を示す回路図である。図１Ａから図２に示すように、本発明の実施形態１に係る半導体装置１００は、パワー半導体モジュールであり、３相のインバータ回路５０と、インバータ回路を制御する制御回路６０と、を備える。

インバータ回路５０は、図示しない直流電源と、この直流電源の高電位側に接続される正端子（正の入力端子；Ｐ端子）４２と、低電位側に接続される負端子（負の入力端子；Ｎ端子）４３と、３相の出力端子４１ｕ、４１ｖ、４１ｗで構成されている。出力端子４１ｕ、４１ｖ、４１ｗは、正端子４２と負端子４３とに接続するＵ相、Ｖ相、Ｗ相の３相の回路と、接続点ａ、ｂ、ｃでそれぞれ接続されている。出力端子４１ｕ、４１ｖ、４１ｗは、モータ等の負荷Ｍに接続される。

ｕ相の回路は、ｕ相の上アームと、ｕ相の下アームとで構成されている。ｕ相の上アームは半導体チップ２ｕを含む。ｕ相の下アームは半導体チップ３ｕを含む。
同様に、ｖ相の回路は、ｖ相の上アームと、ｖ相の下アームとで構成されている。ｖ相の上アームは半導体チップ２ｖを含む。ｖ相の下アームは半導体チップ３ｖを含む。ｗ相の回路は、ｗ相の上アームとｗ相の下アームとで構成されている。ｗ相の上アームは半導体チップ２ｗを含む。ｗ相の下アームは半導体チップ３ｗを含む。

半導体チップ２ｕ、２ｖ、２ｗ、３ｕ、３ｖ、３ｗは、シリコン基板等の半導体基板に縦型のスイッチング素子が形成されたチップである。スイッチング素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳＦＥＴ等のトランジスタであってよい。半導体チップ２，３は、逆並列接続されたフリーホイールダイオード（ＦＷＤ）が形成された半導体チップとともに絶縁回路基板１に搭載されてよい。半導体チップ２、３は、半導体基板にＩＧＢＴおよびＦＷＤが形成された、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ－ＣｏｎｄｕｃｔｉｎｇＩＧＢＴ）であってもよい。半導体チップ２，３は、上面電極および下面電極を有する。上面電極はエミッタ電極、ソース電極又はアノード電極であり、下面電極はコレクタ電極、ドレイン電極又はカソード電極であってよい。半導体チップ２，３は、さらにゲート電極を有してよい。半導体基板は炭化けい素基板、窒化ガリウム基板等のワイドバンドギャップ半導体基板であってもよい。

以下、半導体チップ２ｕ、２ｖ、２ｗを区別して説明する必要がないときは、半導体チップ２ｕ、２ｖ、２ｗを半導体チップ２と総称する。半導体チップ３ｕ、３ｖ、３ｗを区別して説明する必要がないときは、半導体チップ３ｕ、３ｖ、３ｗを半導体チップ３と総称する。出力端子４１ｕ、４１ｖ、４１ｗを区別して説明する必要がないときは、出力端子４１ｕ、４１ｖ、４１ｗを出力端子４１と総称する。

図１Ａに示すように、インバータ回路５０は、半導体チップ２、３が搭載される絶縁回路基板１を備える。絶縁回路基板１は、おもて面１ａと、おもて面１ａの反対側の裏面１ｂとを有する。おもて面１ａ側には、第１回路層１３と、第２回路層１４とが設けられている。第１回路層１３は、半導体チップ２を搭載する電極部１３１と、電極部１３１に電気的に接続し、Ｙ軸方向に延設された配線部１３２とを有する。第２回路層１４は、半導体チップ３を搭載する電極部１４１と、電極部１４１に電気的に接続し、Ｘ軸方向に延設された配線部１４２とを有する。第１回路層１３と第２回路層１４は、互いに離れて配置されている。
第１回路層１３の電極部１３１は、はんだを介して、半導体チップ２の下面電極（例えば、コレクタ又はドレイン）に電気的に接続されている。第２回路層１４の電極部１４１は、はんだを介して、半導体チップ３の下面電極（例えば、コレクタ又はドレイン）に電気的に接続されている。

図１Ｂに示すように、第２回路層１４は、ｕ相の回路に含まれる第２回路層１４ｕと、ｖ相の回路に含まれる第２回路層１４ｖと、ｗ相の回路に含まれる第２回路層１４ｗとを含む。第２回路層１４ｕは、半導体チップ３ｕを搭載する電極部１４１ｕと、電極部１４１ｕに電気的に接続し、Ｘ軸方向に延設された配線部１４２ｕとを含む。第２回路層１４ｖは、半導体チップ３ｖを搭載する電極部１４１ｖと、電極部１４１ｖに電気的に接続し、Ｘ軸方向に延設された配線部１４２ｖとを含む。第２回路層１４wは、半導体チップ３wを搭載する電極部１４１wと、電極部１４１wに電気的に接続し、Ｘ軸方向に延設された配線部１４２wとを含む。

正端子４２、負端子４３及び出力端子４１は、第１リードフレーム４の一部である。第１リードフレームは、例えば銅（Ｃｕ）、Ｃｕを主成分とするＣｕ合金、アルミニウム（Ａｌ）、又は、Ａｌを主成分とするＡｌ合金で構成されている。正端子４２、負端子４３及び出力端子４１は、それぞれ、Ｙ軸方向に延設されている。正端子４２は、第１回路層１３の配線部１３２と平面視で重なる位置に配置されている。負端子４３は、半導体チップ３及び第２回路層１４と平面視で重なる位置に配置されている。出力端子４１は、半導体チップ２及び第２回路層１４の配線部１４２と平面視で重なる位置に配置されている。出力端子４１と配線部１４２は、平面視で互いに直交している。出力端子４１と配線部１４２は、平面視で格子を成すように配置されている。

図１Ａに示すように、制御回路６０は、半導体チップ２を制御する制御チップ６１と、半導体チップ３を制御する制御チップ６２と、を有する。制御チップ６１、６２は、第２リードフレーム５のダイパッド５１上に配置されている。第２リードフレーム５は、第１リードフレーム４とは別体に設けられる。第２リードフレーム５は、例えばＣｕ、Ｃｕ合金、Ａｌ又はＡｌ合金で構成されている。半導体チップ２と制御チップ６１は、金属ワイヤー７１を介して電気的に接続されている。半導体チップ３と制御チップ６２は、金属ワイヤー７２を介して電気的に接続されている。

例えば、半導体チップ２のおもて面２ａ側に位置するゲート電極と制御チップ６１とが、金属ワイヤー７１を介して電気的に接続されている。半導体チップ３のおもて面３ａ側に位置するゲート電極と制御チップ６２とが、金属ワイヤー７２を介して電気的に接続されている。制御チップ６１、６２と、第２リードフレーム５の一部である外部端子５２とが金属ワイヤー７３を介して電気的に接続されている。なお、金属ワイヤー７１から７３は、例えばＡｌ又はＡｌ合金で構成されている。

図３Ａ、図３Ｂ及び図３Ｃは、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。図３Ａは、図１Ａに示す平面図をＹ１－Ｙ２線で切断した断面を示している。図３Ｂは、図１Ａに示す平面図をＹ３－Ｙ４線で切断した断面を示している。図３Ｃは、図１Ａに示す平面図をＹ５－Ｙ６線で切断した断面を示している。
図３Ａから図３Ｃに示すように、絶縁回路基板１は、ベース基板１１と、ベース基板１１上に設けられた絶縁層１２と、絶縁層１２上に設けられた第１回路層１３と、絶縁層１２上に設けられた第２回路層１４、とを有する。ベース基板１１は、例えばＡｌ又はＡｌ合金で構成されている。

図３Ａに示すように、第１回路層１３の電極部１３１上に半導体チップ２が配置されている。半導体チップ２の裏面２ｂが、はんだ１５を介して電極部１３１に接合されている。この接合により、第１回路層１３は、半導体チップ２の裏面２ｂ側に位置する下面電極（コレクタ電極又はドレイン電極）に電気的に接続されている。
半導体チップ２のおもて面２ａの上方に出力端子４１が配置されている。出力端子４１には、出力端子４１をＺ軸方向に貫く貫通孔Ｈ１、Ｈ２が設けられている。貫通孔Ｈ１は、半導体チップ２と平面視で重なっている。貫通孔Ｈ２は、第２回路層１４の配線部１４２と平面視で重なっている。

貫通孔Ｈ１には金属柱２１が挿通されている。はんだ３１を介して、金属柱２１は出力端子４１に接合されている。はんだ３１を介して、金属柱２１は半導体チップ２のおもて面２ａにも接合されている。この接合により、出力端子４１は、金属柱２１を介して、半導体チップ２のおもて面２ａ側に位置する上面電極（エミッタ電極又はソース電極）に電気的に接続されている。

出力端子４１及び金属柱２１は、ｕ相、ｖ相、ｗ相の各回路にそれぞれ設けられている。図１Ｂに示すように、出力端子４１は、ｕ相の半導体チップ２ｕと平面視で重なる出力端子４１ｕと、ｖ相の半導体チップ２ｖと平面視で重なる出力端子４１ｖと、ｗ相の半導体チップ２ｗと平面視で重なる出力端子４１ｗと、を含む。金属柱２１は、ｕ相の半導体チップ３ｕの上面電極と出力端子４１ｕとを電気的に接続する金属柱２１ｕと、ｖ相の半導体チップ３ｖの上面電極と出力端子４１ｖとを電気的に接続する金属柱２１ｖと、ｗ相の半導体チップ３ｗの上面電極と出力端子４１ｗとを電気的に接続する金属柱２１ｗと、を含む。

図３Ａに示すように、貫通孔Ｈ２には金属柱２２が挿通されている。はんだ３１を介して、金属柱２２は出力端子４１に接合されている。はんだ１５を介して、金属柱２２は第２回路層１４の配線部１４２にも接合されている。この接合により、出力端子４１は、金属柱２２を介して、配線部１４２に電気的に接続されている。
金属柱２２は、ｕ相、ｖ相、ｗ相の各回路にそれぞれ設けられている。図１Ｂに示すように、金属柱２２は、ｕ相の出力端子４１ｕと配線部１４２ｕとを電気的に接続する金属柱２２ｕと、ｖ相の出力端子４１ｖと配線部１４２ｖとを電気的に接続する金属柱２２ｖと、ｗ相の出力端子４１ｗと配線部１４２ｗとを電気的に接続する金属柱２２ｗと、を含む。

図３Ｂに示すように、第２回路層１４の電極部１４１上に半導体チップ３が配置されている。半導体チップ３の裏面３ｂが、はんだ１５を介して電極部１４１に接合されている。この接合により、第２回路層１４は、半導体チップ３の裏面３ｂ側に位置する下面電極（コレクタ電極又はドレイン電極）に電気的に接続されている。
半導体チップ３のおもて面３ａの上方に負端子４３が配置されている。負端子４３には、負端子４３をＺ軸方向に貫く貫通孔Ｈ３が設けられている。貫通孔Ｈ３は、半導体チップ３と平面視で重なっている。貫通孔Ｈ３には金属柱２３が挿通されている。はんだ３１を介して、金属柱２３は負端子４３に接合されている。はんだ３１を介して、金属柱２３は半導体チップ３のおもて面３ａにも接合されている。この接合により、負端子４３は、金属柱２３を介して、半導体チップ３のおもて面３ａ側に位置する上面電極（エミッタ電極又はソース電極）に電気的に接続されている。

負端子４３及び金属柱２３は、ｕ相、ｖ相、ｗ相の各回路にそれぞれ設けられている。図１Ｂに示すように、負端子４３は、ｕ相の半導体チップ３ｕと平面視で重なる負端子４３ｕと、ｖ相の半導体チップ３ｖと平面視で重なる負端子４３ｖと、ｗ相の半導体チップ３ｗと平面視で重なる負端子４３ｗと、を備える。金属柱２３は、ｕ相の半導体チップ３ｕの上面電極と負端子４３ｕとを電気的に接続する金属柱２３ｕと、ｖ相の半導体チップ３ｖの上面電極と負端子４３ｖとを電気的に接続する金属柱２３ｖと、ｗ相の半導体チップ３ｗの上面電極と負端子４３ｗとを電気的に接続する金属柱２３ｗと、を含む。

図３Ｃに示すように、第１回路層１３の配線部１３２の上方に正端子４２が配置されている。正端子４２には、正端子４２をＺ軸方向に貫く貫通孔Ｈ４が設けられている。貫通孔Ｈ４は、配線部１３２と平面視で重なっている。この例では、第１回路層１３の電極部１３１に接合された３つの半導体チップ２の個数に対応して、３つの貫通孔Ｈ４が設けられている。３つの貫通孔Ｈ４の各々には、金属柱２４がそれぞれ挿通されている。はんだ３１を介して、金属柱２４は正端子４２に接合されている。はんだ１５を介して、金属柱２４は第１回路層１３の配線部１３２にも接合されている。この接合により、正端子４２は、金属柱２４を介して、配線部１３２に電気的に接続されている。なお、金属柱２１から２４は、例えばＣｕ、Ｃｕ合金、Ａｌ又はＡｌ合金で構成されている。

図３Ａから図３Ｃに示すように、絶縁回路基板１のおもて面１ａ側は封止樹脂８で覆われている。封止樹脂８によって、絶縁回路基板１のおもて面１ａ側と、半導体チップ２、３と、制御チップ６１、６２と、金属柱２１から２４と、金属ワイヤー７１から７３と、が覆われて封止されている。封止樹脂８は、例えばエポキシ樹脂である。

出力端子４１、正端子４２及び負端子４３は、絶縁回路基板１に近い側の部位が封止樹脂８で覆われて封止され、絶縁回路基板１から遠い側の部位は封止樹脂８から突き出ている。ダイパッド５１は、封止樹脂８で覆われて封止されている。外部端子５２は、ダイパッド５１に近い側の部位が封止樹脂８で覆われて封止され、ダイパッド５１から遠い側の部位は封止樹脂８から突き出ている。正端子４２、負端子４３及び出力端子４１は、封止樹脂８からＹ軸の正方向（矢印の方向）へ突き出ている。外部端子５２は、封止樹脂８からＹ軸の負方向（矢印の反対方向）へ突き出ている。

次に、半導体装置１００の製造方法を説明する。図４から図１５は、本発明の実施形態１に係る半導体装置の製造方法を工程順に示す断面図である。半導体装置１００は、はんだ塗布装置、リフロー炉、ワイヤーボンディング装置、モールディング装置など、各種の製造装置によって製造される。
図４に示すように、まず、絶縁回路基板１が用意される。次に、図５に示すように、製造装置は、絶縁回路基板１の第１回路層１３上と第２回路層１４上とに、はんだ１５をそれぞれ塗布する。

次に、図６に示すように、製造装置は、はんだ１５が塗布された第１回路層１３上に半導体チップ２の裏面２ｂを取り付ける。製造装置は、はんだ１５が塗布された第２回路層１４上に半導体チップ３の裏面３ｂを取り付ける（図３Ｂ参照）。
次に、図７に示すように、製造装置は、半導体チップ２、３が取り付けられた絶縁回路基板１を、はんだ付け治具２０１に取り付ける。製造装置は、出力端子４１、正端子４２及び負端子４３を含む第１リードフレーム４を、絶縁回路基板１のおもて面１ａと対向するように、はんだ付け治具２０１に取り付ける。
次に、図８に示すように、製造装置は、第１リードフレーム４の貫通孔Ｈ１に金属柱２１を挿通する。製造装置は、第１リードフレーム４の貫通孔Ｈ２に金属柱２２を挿通する。製造装置は、第１リードフレーム４の貫通孔Ｈ３、Ｈ４にも、金属柱２３、２４をそれぞれ挿通する（図３Ｂ、図３Ｃ参照）。

この工程では、製造装置は、金属柱２１を貫通孔Ｈ１に深く挿通してその先端を半導体チップ２のおもて面２１ａに接触させる。製造装置は、金属柱２２を貫通孔Ｈ２に深く挿通してその先端を第２回路層１４の配線部１４２に接触させる。なお、金属柱２２の先端は、配線部１４２上のはんだ１５と接触する。製造装置は、金属柱２３を貫通孔Ｈ３に深く挿通してその先端を半導体チップ３のおもて面３ａに接触させる。製造装置は、金属柱２４を貫通孔Ｈ４に深く挿通してその先端を第１回路層１３の配線部１３２に接触させる。

次に、図９に示すように、製造装置は、貫通孔Ｈ１からＨ４の周囲と、半導体チップ２のおもて面２ａであって金属柱２１と接する領域の周囲と、半導体チップ３のおもて面３ａであって金属柱２３と接する領域の周囲と、にそれぞれはんだ３１を塗布する。なお、第２回路層１４の配線部１４２であって金属柱２２と接する領域の周囲には、はんだ１５が予め塗布されている。第１回路層１３の配線部１３２であって金属柱２４と接する領域の周囲にも、はんだ１５が予め塗布されている（図３Ｃ参照）。

次に、図１０に示すように、製造装置は、はんだ１５、３１を溶融させる。固化したはんだ１５を介して、半導体チップ２の裏面２ｂは第１回路層１３の電極部１３１に接合され、半導体チップ３の裏面３ｂは第２回路層１４の電極部１４１に接合される（図３Ｂ参照）。はんだ１５を介して、金属柱２２は、第２回路層１４の配線部１４２に接合される。はんだ３１を介して、第１リードフレーム４と金属柱２１から２４とがそれぞれ接合される。
はんだ３１を介して、半導体チップ２のおもて面２ａと金属柱２１とが接合され、半導体チップ３のおもて面３ａと金属柱２３とが接合され、第１回路層１３の配線部１３２と金属柱２４とが接合される。この工程により、第１リードフレーム４は金属柱２１から２４を介して絶縁回路基板１に固定される。

次に、図１１に示すように、製造装置は、第１リードフレーム４が固定された絶縁回路基板１をワイヤーボンディング装置２０２に取り付ける。次に、製造装置は、制御チップ６１、６２を搭載した第２リードフレーム５を、ワイヤーボンディング装置２０２に取りける。
次に、図１２に示すように、製造装置は、金属ワイヤー７１の一端を半導体チップ２に接合し、金属ワイヤー７１の他端を制御チップ６１に接合する。この工程により、半導体チップ２と制御チップ６１とを電気的に接続する。製造装置は、金属ワイヤー７２の一端を半導体チップ３に接合し、金属ワイヤー７２の他端を制御チップ６２に接合する。この工程により、半導体チップ３と制御チップ６２とを電気的に接続する。

次に、図１３に示すように、製造装置は、ワイヤーボンディング後の、絶縁回路基板１、第１リードフレーム４及び第２リードフレーム５を含む構造体を、金型２０５に取り付ける。例えば、金型２０５は、上金型２０３と下金型２０４とを有する。製造装置は、下金型２０４の内側に絶縁回路基板１が配置するとともに、絶縁回路基板１に固定された第１リードフレーム４を下金型２０４上に配置する。製造装置は、第２リードフレーム５も下金型２０４上に配置する。

次に、製造装置は、下金型２０４に上金型２０３を接近させて、第１リードフレーム４及び第２リードフレーム５を上金型２０３と下金型２０４とで挟持する。次に、製造装置は、上金型２０３と下金型２０４とで囲まれるキャビティの内側２０６に溶融している樹脂（以下、溶融樹脂）を注入し、硬化させる。この工程により、図１４に示すように、封止樹脂８が形成される。封止樹脂８によって、絶縁回路基板１のおもて面１ａと、金属柱２１から２４と、半導体チップ２、３と、第１リードフレーム４においてキャビティの内側２０６に位置する部分と、第２リードフレーム５においてキャビティの内側２０６に位置する部分とが封止される。

次に、図１４に示すように、製造装置は、第１リードフレーム４において封止樹脂８から露出している部分と、第２リードフレーム５において封止樹脂８から露出している部分とを屈曲させて、所定形状に成形する。以上の工程を経て、半導体装置１００が完成する。
以上説明したように、本発明の実施形態１に係る半導体装置１００は、回路基板（例えば、絶縁回路基板１）と、第１半導体チップ（例えば、上アームの半導体チップ２）と、板状の出力端子４１と、第１金属柱（例えば、金属柱２１）と、第２金属柱（例えば、金属柱２２）と、を備える。

絶縁回路基板１は、第１面（例えば、おもて面１ａ）及びおもて面１ａの反対側の第２面（例えば、裏面２ｂ）を有し、おもて面１ａ側に第１回路層１３及び第２回路層１４を有する。半導体チップ２は、第３面（例えば、おもて面２ａ）及びおもて面２ａの反対側の第４面（例えば、裏面２ｂ）を有し、第１回路層１３上に裏面２ｂが取り付けられる。出力端子４１は、第１貫通孔（例えば、貫通孔Ｈ１）及び第２貫通孔（例えば、貫通孔Ｈ２）を有し、絶縁回路基板１のおもて面１ａと対向して配置され、絶縁回路基板１の面方向における第１方向（例えば、Ｙ軸方向）に延在する。金属柱２１は、出力端子４１の貫通孔Ｈ１に挿通され、半導体チップ２のおもて面２ａと出力端子４１とを電気的に接続する。金属柱２２は、出力端子４１の貫通孔Ｈ２に挿通され、第２回路層１４と出力端子４１とを電気的に接続する。

この構造により、出力端子４１に反り等の変形が生じて、出力端子４１と半導体チップ２のおもて面２ａとの間の距離にばらつきが生じた場合でも、金属柱２１が貫通孔Ｈ１に深く挿通されることで、金属柱２１は半導体チップ２のおもて面２ａに接触することができ、出力端子４１と半導体チップ２とを電気的に接続することができる。同様に、出力端子４１に反り等の変形が生じて、出力端子４１と第２回路層１４との間の距離にばらつきが生じた場合でも、金属柱２２が貫通孔Ｈ２に深く挿通されることで、金属柱２２は第２回路層１４に接触することができ、出力端子４１と第２回路層１４とを電気的に接続することができる。

半導体装置１００では、出力端子４１と半導体チップ２との間に金属柱２１が介在することによって、出力端子４１と半導体チップ２との間の距離の自由度が高められている。半導体装置１００では、出力端子４１と第２回路層１４との間に金属柱２２が介在することによって、出力端子４１と第２回路層１４との間の距離の自由度が高められている。この構造により、半導体装置１００は、出力端子４１と半導体チップ２との電気的接続の信頼性と、出力端子４１と第２回路層１４との電気的接続の信頼性とを向上させることができる。
貫通孔Ｈ１及び貫通孔Ｈ２は、Ｙ軸方向において離れて、出力端子４１に配置されている。この構造により、金属柱２１、２２も、Ｙ軸方向において離れて配置される。

半導体装置１００は、Ｙ軸方向に延在する板状の正端子４２を備える。正端子４２は、第３貫通孔（例えば、貫通孔Ｈ４）を有し、絶縁回路基板１のおもて面１ａと対向して配置される。出力端子４１及び正端子４２は、Ｙ軸方向に対して直交する第２方向（例えば、Ｘ軸方向）に並んでいる。この構造により、貫通孔Ｈ４に金属柱２４が挿通されることで、正端子４２と絶縁回路基板１の配線部１３２とが電気的に接続される。半導体装置１００は、正端子４２を有する上アームを構成することができる。

正端子４２と第１回路層１３との間に金属柱２４が介在することによって、正端子４２と第１回路層１３との間の距離の自由度が高められている。この構造により、半導体装置１００は、正端子４２と第１回路層１３との電気的接続の信頼性を向上させることができる。
第２回路層１４は、Ｙ軸方向に対して直交するＸ軸方向に延在された、第２配線部（例えば、配線部１４２）を含む。配線部１４２は平面視において出力端子４１と交差している。この構造により、複数の出力端子４１と複数の配線部１４２は、平面視で格子状を成すように配置される。

半導体装置１００は、Ｙ軸方向に延在する板状の負端子４３と、第３金属柱（例えば、金属柱２３）と、を備える。負端子４３は、第２回路層１４に取り付けられた第２半導体チップ（例えば、下アームの半導体チップ３）と、第４貫通孔（例えば、貫通孔Ｈ３）を有し、絶縁回路基板１のおもて面１ａと対向して配置される。金属柱２３は、貫通孔Ｈ３に挿通され、半導体チップ３と負端子４３とを電気的に接続する。この構造により、半導体装置１００は、負端子４３を有する下アームを構成することができる。

負端子４３と半導体チップ３との間に金属柱２３が介在することによって、負端子４３と半導体チップ３との間の距離の自由度が高められている。この構造により、半導体装置１００は、負端子４３と半導体チップ２との電気的接続の信頼性を向上させることができる。
第１回路層１３は、Ｙ軸方向に延在された第１配線部（例えば、配線部１３２）を含む。正端子４２が、配線部１３２と対向する。この構造により、正端子４２は、金属柱２４を介して配線部１３２と電気的に接続される。

半導体装置１００は、回路Ａ（例えば、ｕ相の回路）及び回路Ｂ（例えば、ｖ層の回路）を備える。第１半導体チップ（例えば、半導体チップ２）は、第１半導体チップＡ（例えば、半導体チップ２ｕ）及び第１半導体チップＢ（例えば、半導体チップ２ｖ）を含む。出力端子４１は、出力端子Ａ（例えば、出力端子４１ｕ）及び出力端子Ｂ（例えば、出力端子４１ｖ）を含む。第１金属柱（例えば、金属柱２１）は、第１金属柱Ａ（例えば、金属柱２１ｕ）及び第１金属柱Ｂ（例えば、金属柱２１ｖ）を含む。第２金属柱（例えば、金属柱２２）は、第２金属柱Ａ（例えば、金属柱２２ｕ）及び第２金属柱Ｂ（例えば、金属柱２２ｖ）を含む。第２回路層１４は、第２回路層Ａ（例えば、第２回路層１４ｕ）及び第２回路層Ｂ（例えば、第２回路層１４ｖ）を含む。第２回路層１４ｕは、Ｘ軸方向に延在された第２配線部Ａ（例えば、配線部１４２ｕ）を含む。第２回路層１４ｖは、Ｘ軸方向に延在された第２配線部Ｂ（例えば、配線部１４２ｖ）を含む。

ｕ相の回路では、出力端子４１ｕの貫通孔Ｈ１に金属柱２１ｕが挿通され、出力端子４１ｕと半導体チップ２ｕとが金属柱２１ｕを介して電気的に接続され、かつ、出力端子４１ｕの貫通孔Ｈ２に金属柱２２ｕが挿通され、第２回路層１４ｕの配線部１４２ｕと出力端子４１ｕとが金属柱２２ｕを介して電気的に接続されている。ｖ相の回路では、出力端子４１ｖの貫通孔Ｈ１に金属柱２１ｖが挿通され、出力端子４１ｖと半導体チップ２ｖとが金属柱２１ｖを介して電気的に接続され、かつ、出力端子４１ｖの貫通孔Ｈ２に金属柱２２ｖが挿通され、第２回路層１４ｖの配線部１４２ｖと出力端子４１ｖとが金属柱２２ｖを介して電気的に接続されている。

この構造によれば、ｕ相の回路では、半導体チップ２ｕの上面電極と半導体チップ３ｕの下面電極とが、金属柱２１ｕ、出力端子４１ｕ、金属柱２２ｕ及び第２回路層１４ｕを介して電気的に接続される。ｖ相の回路では、半導体チップ２ｖの上面電極と半導体チップ３ｖの下面電極とが、金属柱２１ｖ、出力端子４１ｖ、金属柱２２ｖ及び第２回路層１４ｖを介して電気的に接続される。半導体チップ２ｕ、３ｕは互いに直列に接続され、半導体チップ２ｖ、３ｖは互いに直列に接続されるので、半導体装置１００は、２相以上のインバータ回路を構成することができる。

金属柱２１及び金属柱２２は、互いに同一の形状で同一の大きさを有し、同一の材料で構成されている。この構造により、金属柱２１、２２として、共通の部品を用いることができる。部品点数の低減に寄与する。
絶縁回路基板１は、裏面２ｂ側の基材（例えば、ベース基板１１）と、ベース基板１１と接し、ベース基板１１とは熱伝導率が異なる材料で構成された絶縁層１２と、を有する。絶縁層１２上に第１回路層１３及び第２回路層１４が設けられている。この構造により、絶縁層１２は、第１回路層１３及び第２回路層１４とベース基板との間を絶縁する。このため、ベース基板として金属製の基板を用いることができる。金属製の基板は熱伝導率が高く、放熱板として機能することができる。例えば、ベース基板１１として、アルミニウム、又はアルミニウムを主成分とするアルミニウム合金で構成される基板を用いることができる。

半導体装置１００は、絶縁回路基板１のおもて面１ａ側を覆う封止体（例えば、封止樹脂８）、を備える。出力端子４１、正端子４２及び負端子４３を含む第１リードフレーム４の一端が封止樹脂８から突き出ている。この構造により、封止樹脂８で封止されたインバータ回路５０は、第１リードフレーム４を介して、外部装置との間で信号を入出力することができる。
半導体装置１００は、半導体チップ２から離れて配置される制御素子（例えば、制御チップ６１）と、一端が制御チップ６１に接合され、他端が半導体チップ２のおもて面２ａに接合された第１金属ワイヤー（例えば、金属ワイヤー７１）と、を備える。この構造により、金属ワイヤー７１を介して、制御チップ６１から半導体チップ２に制御信号（例えば、ゲート信号）が供給される。

（実施形態２）
上記の実施形態１では、絶縁回路基板１のおもて面１ａ側が封止樹脂８で覆われて封止されることを説明した。しかしながら、本発明の実施形態において、パッケージの構成はこの態様に限定されない。
図１６は、本発明の実施形態２に係る半導体装置の構成例を示す断面図である。図１６に示すように、実施形態２に係る半導体装置１００Ａは、絶縁回路基板１のおもて面１ａ側を覆う封止体として、インサートケース８Ａを備える。インサートケース８Ａは、半導体装置１００Ａの外周部を構成するフレーム８１と、フレーム８１の内側に配置される封止樹脂８２と、フレーム８１を絶縁回路基板１に接着する接着剤８３と、を有する。フレーム８１は、エポキシ樹脂などの絶縁性樹脂で構成されている。フレーム８１は、第１リードフレーム４及び第２リードフレーム５と一体化している。封止樹脂８２は、例えばエポキシ樹脂である。

図１７から図２５は、本発明の実施形態２に係る半導体装置の製造方法を工程順に示す断面図である。図１７において、第１回路層１３上に半導体チップ２が搭載され、第２回路層１４上に半導体チップ３（図１Ａ参照）が搭載される工程までは、実施形態１と同じである。半導体チップ２、３が搭載された後、製造装置は、絶縁回路基板１０の外周部に接着剤８３を塗布する。
次に、図１８に示すように、製造装置は、半導体チップ２のおもて面２ａと、第２回路層１４の配線部１４２とにはんだ３６を塗布する。製造装置は、半導体チップ３のおもて面３ａと、第１回路層１３の配線部１３２にもはんだ３６を塗布する。

次に、図１９に示すように、製造装置は、絶縁回路基板１０に接着剤８３を介してリードフレーム一体化ケース９０を取り付ける。リードフレーム一体化ケース９０は、第１リードフレーム４及び第２リードフレーム５がフレーム８１と一体化し、かつ、第２リードフレーム５のダイパッド５１に制御チップ６１、６２が搭載された構造体である。リードフレーム一体化ケース９０の製造方法は、後で説明する。
次に、図２０製造装置は、第１リードフレーム４の貫通孔Ｈ１、Ｈ２に金属柱２１、２２をそれぞれ深く挿通する。製造装置は、第１リードフレーム４の貫通孔Ｈ３、Ｈ４（図１Ａ参照）にも、金属柱２３、２４をそれぞれ深く挿通する。次に、図２１に示すように、製造装置は、貫通孔Ｈ１からＨ４の周囲にそれぞれはんだ３７を塗布する。

次に、図２２に示すように、製造装置は、はんだ１５、３６、３７を溶融させる。この工程により、はんだ１５を介して、半導体チップ２と第１回路層１３とが接合され、半導体チップ３は第２回路層１４に接合される。また、はんだ３６を介して、半導体チップ２と金属柱２１、第２回路層１４の配線部１４２と金属柱２２、半導体チップ３と金属柱２３、第１回路層１３の配線部１３２と金属柱２４、とがそれぞれ接合される。また、はんだ３７を介して、第１リードフレーム４と金属柱２１から２４とが接合される。これらの接合により、第１リードフレーム４は、金属柱２１から２４を介して絶縁回路基板１に固定される。

次に、図２３に示すように、製造装置は、金属ワイヤー７１の一端を半導体チップ２に接合し、金属ワイヤー７１の他端を制御チップ６１に接合する。この工程により、半導体チップ２と制御チップ６１とを電気的に接続する。製造装置は、金属ワイヤー７２の一端を半導体チップ３に接合し、金属ワイヤー７２の他端を制御チップ６２に接合する。この工程により、半導体チップ３と制御チップ６２とを電気的に接続する。
次に、図２４に示すように、絶縁回路基板１を底部とするフレーム８１内に溶融樹脂を注入し、硬化させる。この工程により、封止樹脂８２が形成される。フレーム８１と、封止樹脂８２と接着剤８３とで構成される、インサートケース８Ａが完成する。

次に、図２５に示すように、製造装置は、第１リードフレーム４においてインサートケース８Ａから露出している部分と、第２リードフレーム５においてインサートケース８Ａから露出している部分とを屈曲させて、所定形状に成形する。以上の工程を経て、半導体装置１００Ａが完成する。
次に、図１９に示したリードフレーム一体化ケース９０の製造方法を説明する。図２６から図２９は、本発明の実施形態２に係るリードフレーム一体化ケースの製造方法を工程順に示す断面図である。

図２６に示すように、まず、第１リードフレーム４及び第２リードフレーム５が用意される。次に、製造装置は、第１リードフレーム４及び第２リードフレーム５を金型３０５に取り付ける。例えば、金型３０５は、上金型３０３と下金型３０４とを有する。第１リードフレーム４と第２リードフレーム５は、上金型３０３と下金型３０４とに挟持される。次に、製造装置は、上金型３０３と下金型３０４とで囲まれるキャビティの内側３０６に溶融樹脂を注入し、硬化させる。この工程により、図２８に示すように、フレーム８１が形成される。溶融樹脂は、第１リードフレーム４及び第２リードフレーム５と接触した状態で硬化する。このため、フレーム８１は、第１リードフレーム４及び第２リードフレーム５と一体化している。
次に、図２９に示すように、製造装置は、第２リードフレーム５のダイパッド５１に、はんだ６５を介して制御チップ６１、６２を取り付ける。このような工程を経て、リードフレーム一体化ケース９０が完成する。

以上説明したように、本発明の実施形態２に係る半導体装置１００Ａによれば、実施形態１で説明した半導体装置１００と同様に、出力端子４１と半導体チップ２との間に金属柱２１が介在することによって、出力端子４１と半導体チップ２との間の距離の自由度が高められている。出力端子４１と第２回路層１４との間に金属柱２２が介在することによって、出力端子４１と第２回路層１４との間の距離の自由度が高められている。

正端子４２と第１回路層１３との間に金属柱２４が介在することによって、正端子４２と第１回路層１３との間の距離の自由度が高められている。負端子４３と半導体チップ３との間に金属柱２３が介在することによって、負端子４３と半導体チップ３との間の距離の自由度が高められている。この構造により、半導体装置１００Ａは、出力端子４１、正端子４２及び負端子４３を含む第１リードフレーム４と、絶縁回路基板１又は半導体チップ２、３との間の電気的接続の信頼性を向上させることができる。

半導体装置１００Ａは、絶縁回路基板１のおもて面１ａ側を覆う封止体として、インサートケース８Ａを備える。出力端子４１、正端子４２及び負端子４３を含む第１リードフレーム４の一端は、インサートケース８Ａのフレーム８１から突き出ている。このような構成であっても、絶縁回路基板１のおもて面１ａ側は封止される。インサートケース８Ａで封止されたインバータ回路５０は、第１リードフレーム４を介して、外部装置との間で信号を入出力することができる。

本発明の実施形態２に係る半導体装置の製造方法は、出力端子４１、正端子４２及び負端子４３を含む第１リードフレーム４と一体化したフレーム（例えば、リードフレーム一体化ケース９０）を用意する工程、を備える。製造装置は、リードフレーム一体化ケース９０を絶縁回路基板１のおもて面１ａ側に取り付け、リードフレーム一体化ケース９０の内側に溶融樹脂を注入する。溶融樹脂の注入とその後の硬化により、製造装置は、絶縁回路基板１のおもて面１ａと、金属柱２１と、金属柱２２と、第１リードフレーム４においてリードフレーム一体化ケース９０の内側に延在する部分とを封止する封止体として、インサートケース８Ａを形成することができる。

（実施形態３）
上記の実施形態１、２では、出力端子４１と半導体チップ２とが金属柱２１を介して電気的に接続されることを説明した。負端子４３と半導体チップ３とが金属柱２３を介して電気的に接続されることを説明した。しかしながら、本発明の実施形態において、リードフレームと半導体チップとの電気的接続は、金属柱を介した接続に限定されない。例えば、リードフレームと半導体チップとの電気的接続は、金属ワイヤーを介した接続であってもよい。

図３０は、本発明の実施形態３に係る半導体装置の構成例を示す断面図である。図３０に示すように、実施形態３に係る半導体装置１５０は、出力端子４１と半導体チップ２とを電気的に接続する第２金属ワイヤー（例えば、金属ワイヤー７７）を備える。金属ワイヤー７７は、Ａｌ又はＡｌ合金で構成されている。金属ワイヤー７７の一端は出力端子４１に接合されている。金属ワイヤー７７の他端は半導体チップ２のおもて面２ａに接合されている。この構造により、出力端子４１は、金属ワイヤー７７を介して、半導体チップ２のおもて面２ａ側に位置するエミッタ電極（又は、ソース電極）に電気的に接続されている。
このような態様であっても、出力端子４１と第２回路層１４との間に金属柱２２が介在することによって、出力端子４１と第２回路層１４との間の距離の自由度が高められている。この構造により、半導体装置１００は、出力端子４１と第２回路層１４との電気的接続の信頼性とを向上させることができる。

（その他の実施形態）
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。

例えば、上記の実施形態では、半導体チップ２、３がＩＧＢＴ又はＭＯＳＦＥＴであることを説明したが、半導体チップ２、３のゲート絶縁膜は、シリコン酸化膜（ＳｉＯ_２膜）に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜も使用可能である。ゲート絶縁膜には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜としてＳｉＯ_２膜以外の絶縁膜を用いたＭＯＳＦＥＴは、ＭＩＳ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴと呼んでもよい。ＭＩＳＦＥＴ は、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。

１ 絶縁回路基板
１ａ、２ａ、３ａ おもて面
１ｂ、２ｂ、３ｂ 裏面
２、２ｕ、２ｖ、２ｗ、３、３ｕ、３ｖ、３ｗ 半導体チップ
４ 第１リードフレーム
５ 第２リードフレーム
８ 封止樹脂
８Ａ インサートケース
１０ 絶縁回路基板
１１ ベース基板
１２ 絶縁層
１３ 第１回路層
１４、１４ｕ、１４ｖ、１４ｗ 第２回路層
２１、２１ｕ、２１ｖ、２１ｗ、２２、２２ｕ、２２ｖ、２２ｗ、２３、２３ｕ、２３ｖ、２３ｗ、２４ 金属柱
４１、４１ｕ、４１ｖ、４１ｗ 出力端子
４２ 正端子（Ｐ端子）
４３、４３ｕ、４３ｖ、４３ｗ 負端子（Ｎ端子）
５０ インバータ回路
５１ ダイパッド
５２ 外部端子
６０ 制御回路
６１、６２ 制御チップ
７１、７２、７３、７７ 金属ワイヤー
８１ フレーム
８２ 封止樹脂
８３ 接着剤
９０ リードフレーム一体化ケース
１００、１００Ａ、１５０ 半導体装置
１３１、１４１、１４１ｕ、１４１ｖ、１４１ｗ 電極部
１３２、１４２、１４２ｕ、１４２ｖ、１４２ｗ 配線部
２０１ 治具
２０２ ワイヤーボンディング装置
２０３、３０３ 上金型
２０４、３０４ 下金型
２０５、３０５ 金型
２０６、３０６ キャビティの内側
ａ、ｂ、ｃ接続点
ＦＷＤ フリーホイールダイオード
Ｈ１、Ｈ２、Ｈ３、Ｈ４ 貫通孔
Ｍ 負荷

Claims (12)

1. 第１面及び前記第１面の反対側の第２面を有し、前記第１面側に第１回路層及び第２回路層を有する回路基板と、
   第３面及び前記第３面の反対側の第４面を有し、前記第１回路層上に前記第４面が取り付けられた第１半導体チップと、
   第１貫通孔及び第２貫通孔を有し、前記回路基板の前記第１面と対向して配置され、前記回路基板の面方向における第１方向に延在する板状の出力端子と、
   前記出力端子の前記第１貫通孔に挿通され、前記第１半導体チップの前記第３面と前記出力端子とを電気的に接続する第１金属柱と、
   前記出力端子の前記第２貫通孔に挿通され、前記第２回路層と前記出力端子とを電気的に接続する第２金属柱と、を備え、さらに、
   回路Ａ及び回路Ｂを備え、
   前記第１半導体チップは、第１半導体チップＡ及び第１半導体チップＢを含み、
   前記出力端子は、出力端子Ａ及び出力端子Ｂを含み、
   前記第１金属柱は、第１金属柱Ａ及び第１金属柱Ｂを含み、
   前記第２金属柱は、第２金属柱Ａ及び第２金属柱Ｂを含み、
   前記第２回路層は、第２回路層Ａ及び第２回路層Ｂを含み、
   前記第２回路層Ａは、前記第１方向に対して直交する第２方向に延在された、第２配線部Ａを含み、
   前記第２回路層Ｂは、前記第２方向に延在された第２配線部Ｂを含み、
   前記回路Ａでは、
   前記出力端子Ａの前記第１貫通孔に前記第１金属柱Ａが挿通され、前記出力端子Ａと前記第１半導体チップＡとが前記第１金属柱Ａを介して電気的に接続され、かつ、
   前記出力端子Ａの前記第２貫通孔に前記第２金属柱Ａが挿通され、前記第２回路層Ａの前記第２配線部Ａと前記出力端子Ａとが前記第２金属柱Ａを介して電気的に接続されており、
   前記回路Ｂでは、
   前記出力端子Ｂの前記第１貫通孔に前記第１金属柱Ｂが挿通され、前記出力端子Ｂと前記第１半導体チップＢとが前記第１金属柱Ｂを介して電気的に接続され、かつ、
   前記出力端子Ｂの前記第２貫通孔に前記第２金属柱Ｂが挿通され、前記第２回路層Ｂの前記第２配線部Ｂと前記出力端子Ｂとが前記第２金属柱Ｂを介して電気的に接続されている、半導体装置。
2. 前記第１金属柱及び前記第２金属柱は、互いに同一の形状で同一の大きさを有し、同一の材料で構成されている、請求項１に記載の半導体装置。
3. 第１面及び前記第１面の反対側の第２面を有し、前記第１面側に第１回路層及び第２回路層を有する回路基板と、
   第３面及び前記第３面の反対側の第４面を有し、前記第１回路層上に前記第４面が取り付けられた第１半導体チップと、
   第１貫通孔及び第２貫通孔を有し、前記回路基板の前記第１面と対向して配置され、前記回路基板の面方向における第１方向に延在する板状の出力端子と、
   前記出力端子の前記第１貫通孔に挿通され、前記第１半導体チップの前記第３面と前記出力端子とを電気的に接続する第１金属柱と、
   前記出力端子の前記第２貫通孔に挿通され、前記第２回路層と前記出力端子とを電気的に接続する第２金属柱と、を備え、
   前記第１金属柱及び前記第２金属柱は、互いに同一の形状で同一の大きさを有し、同一の材料で構成されている、半導体装置。
4. 前記第１貫通孔及び前記第２貫通孔は、前記第１方向において離れて、前記出力端子に配置されている、
   請求項１から３のいずれか１項に記載の半導体装置。
5. さらに、
   第３貫通孔を有し、前記回路基板の前記第１面と対向して配置され、前記第１方向に延在する板状の正端子を備え、
   前記出力端子及び前記正端子は、前記第１方向に対して直交する第２方向に並んでいる、
   請求項１から４のいずれか１項に記載の半導体装置。
6. 前記第２回路層は、前記第１方向に対して直交する第２方向に延在された、第２配線部を含み、
   前記出力端子が、平面視において、前記第２配線部と交差している、
   請求項１から５のいずれか１項に記載の半導体装置。
7. さらに、
   前記第２回路層に取り付けられた第２半導体チップと、
   第４貫通孔を有し、前記回路基板の前記第１面と対向して配置され、前記第１方向に延在する板状の負端子と、
   前記第４貫通孔に挿通され、前記第２半導体チップと前記負端子とを電気的に接続する第３金属柱と、を備える
   請求項１から６のいずれか１項に記載の半導体装置。
8. 前記第１回路層は、前記第１方向に延在された第１配線部を含み、
   前記正端子が、前記第１配線部と対向する、
   請求項５に記載の半導体装置。
9. 前記回路基板は、
   前記第２面側の基材と、
   前記基材と接し、前記基材とは熱伝導率が異なる材料で構成された絶縁層と、を有し、
   前記絶縁層上に前記第１回路層及び前記第２回路層が設けられている、
   請求項１から８のいずれか１項に記載の半導体装置。
10. さらに、
    前記回路基板の前記第１面側を覆う封止体、を備え、
    前記出力端子の一端が前記封止体から突き出ている、
    請求項１から９のいずれか１項に記載の半導体装置。
11. 前記封止体は、
    前記回路基板を囲むフレームと、
    前記フレームの内側に配置され、前記回路基板の前記第１面側を覆う封止樹脂と、を有し、
    前記出力端子の一端が前記フレームから突き出ている、
    請求項１０に記載の半導体装置。
12. さらに、
    前記第１半導体チップから離れて配置される制御素子と、
    一端が前記制御素子に接合され、他端が前記第１半導体チップの前記第３面に接合された第１金属ワイヤーと、を備える
    請求項１から１１のいずれか１項に記載の半導体装置。

Images