WO2014199764A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2014199764A1
WO2014199764A1 PCT/JP2014/062785 JP2014062785W WO2014199764A1 WO 2014199764 A1 WO2014199764 A1 WO 2014199764A1 JP 2014062785 W JP2014062785 W JP 2014062785W WO 2014199764 A1 WO2014199764 A1 WO 2014199764A1
Authority
WO
WIPO (PCT)
Prior art keywords
step portion
adhesive resin
semiconductor device
terminal
circuit board
Prior art date
Application number
PCT/JP2014/062785
Other languages
English (en)
French (fr)
Inventor
祐平 西田
龍男 西澤
才工 田中
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112014000756.0T priority Critical patent/DE112014000756B4/de
Priority to CN201480011892.3A priority patent/CN105190876B/zh
Priority to JP2015522660A priority patent/JP6041053B2/ja
Publication of WO2014199764A1 publication Critical patent/WO2014199764A1/ja
Priority to US14/842,230 priority patent/US9299642B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a semiconductor device having a terminal structure capable of strengthening fixing of a terminal of an insert-type case and performing strong wire bonding, and a method of manufacturing the semiconductor device.
  • FIG. 26 is a schematic configuration diagram of a power semiconductor module.
  • the power semiconductor module 50 includes a frame body 51 made of PPS (polyphenol sulfide) resin, and a terminal 53 that penetrates the frame body 51 and is embedded in the first step portion 52 of the frame body 51.
  • the power semiconductor module 50 includes a second stepped portion 54 formed inside the back surface side of the frame 51, and a circuit board 56 fitted to the second stepped portion 54 and fixed with an adhesive resin 55.
  • the power semiconductor module 50 includes a semiconductor chip 57 soldered to the circuit board 56, a wire 58 that connects the semiconductor chip 57 and the terminal 53 by ultrasonic bonding, and a sealing material 59 that fills the inside of the frame 51.
  • the circuit board 56 includes a metal plate 56c such as aluminum, an insulating plate 56b such as an epoxy resin covering the metal plate 56c, and a circuit board 56a formed on the insulating plate 56b.
  • the surface of the first step portion 52 of the frame body 51 and the surface of the terminal 53 have the same height.
  • the terminal 53 is formed by cutting and removing unnecessary portions of the lead frame.
  • the frame 51 functions as a resin case. Further, the terminal 53 is fixed to the frame 51 by integral molding.
  • FIG. 27 is an enlarged view of part B of FIG. 26, and shows only the frame and the terminals. Adhesiveness is low between the back surface 53a of the integrally formed terminal 53 and the bottom portion 52a of the embedded portion of the first step portion 52 of the frame 51. Further, due to the difference in thermal expansion coefficient between them, as shown in FIG. 27, the terminal 53 embedded in the first step portion 52 may float from the bottom portion 52a of the embedded portion of the first step portion 52. Since the ultrasonic vibration at the time of wire bonding is not transmitted well to the terminal 53 in such a state, strong wire bonding cannot be performed. Therefore, there arises a problem that the wire 58 is peeled off from the terminal 53.
  • Patent Document 1 the cross-sectional structure of the terminal is inverted T-shaped and embedded in the case, and the case member is fixed in a shape that engages the terminal.
  • Patent Document 2 a protrusion is attached to the case, and the terminal is fixed by pressing the protrusion from above.
  • Patent Document 3 a pin is inserted from a through hole provided on the back surface of the case under the terminal to lift and fix the terminal. Moreover, in patent document 4, a terminal is adhere
  • patent document 1 since the fixing location of a terminal becomes large, size reduction of a power semiconductor module is difficult. Moreover, although the structure which hold
  • Patent Document 3 since Patent Document 3 requires a component having a complicated shape, it is not suitable for mass production, resulting in an increase in manufacturing cost. Moreover, in patent document 4, it is necessary to add the process of attaching an anchor board to a terminal, and the hardening process before performing case and terminal collective molding, and a manufacturing cost becomes high.
  • An object of the present invention is to provide a low-cost and small-sized semiconductor device that can solve this problem, perform strong wire bonding, and is excellent in mass productivity, and a manufacturing method thereof.
  • a semiconductor device includes a first step portion disposed in an annular shape on the inner periphery on one main surface side and an annular shape on the inner periphery on the other main surface side.
  • a frame having a second stepped portion disposed on the inner wall provided between the first stepped portion and the second stepped portion, a terminal led out from the first stepped portion, A circuit board fitted in the second step portion; and an adhesive resin that bonds the second step portion and the circuit board and is in contact with the inner wall and the terminal.
  • a semiconductor device in another aspect of the present invention, includes a first step portion disposed in an annular shape on an inner periphery on one main surface side, and an annular shape disposed on an inner periphery on the other main surface side.
  • a frame having two step portions, an inner wall provided between the first step portion and the second step portion, and a through-hole penetrating the first step portion and the second step portion;
  • the terminal led out from the first stepped portion, the circuit board fitted to the second stepped portion, the second stepped portion and the circuit substrate are bonded, filled in the through hole, and And an adhesive resin in contact with the terminal.
  • a semiconductor device in another aspect of the present invention, includes a first step portion disposed in an annular shape on an inner periphery on one main surface side, and an annular shape disposed on an inner periphery on the other main surface side.
  • a frame having two step portions, an inner wall provided between the first step portion and the second step portion, a terminal led out from the first step portion, and the second step portion And a first adhesive resin that bonds the second stepped portion and the circuit board, and the frame body has a gap in a side portion of the terminal in the first stepped portion. And a second adhesive resin is disposed in the gap.
  • a method for manufacturing a semiconductor device includes a first step portion disposed in an annular shape on an inner periphery on one main surface side, a terminal fixed to the first step portion, Preparing a frame having a second stepped portion annularly arranged on the inner periphery on the other main surface side, and an inner wall provided between the first stepped portion and the second stepped portion; A step of preparing a circuit board; a step of applying an adhesive resin to the second step portion with the one main surface facing downward; and fitting the circuit board to the second step portion And extruding the adhesive resin, and applying the adhesive resin to the inner wall and the terminal.
  • a method for manufacturing a semiconductor device includes a first step portion disposed in an annular shape on an inner periphery on one main surface side, a terminal fixed to the first step portion, Preparing a frame having a second stepped portion annularly arranged on the inner periphery on the other main surface side, and an inner wall provided between the first stepped portion and the second stepped portion; A step of preparing a circuit board; a step of applying the first adhesive resin to the second stepped portion with the one main surface facing downward; and the circuit board at the second stepped portion. And a step of applying a second adhesive resin to the inner wall and the terminal with the one main surface facing upward.
  • a method for manufacturing a semiconductor device includes a first step portion disposed in an annular shape on an inner periphery on one main surface side, a terminal fixed to the first step portion, A second stepped portion arranged annularly on the inner periphery of the other main surface, an inner wall provided between the first stepped portion and the second stepped portion, the first stepped portion and the second stepped portion.
  • a step of preparing a frame body having a through-hole penetrating the step portion, a step of preparing a circuit board, and the frame body are bonded to the second step portion with the one main surface facing downward Applying a resin and filling the through hole with the adhesive resin; and fitting the circuit board into the second stepped portion.
  • FIG. 3 is a main part configuration diagram (No. 1) of the semiconductor device according to the first example;
  • FIG. 3 is a main part configuration diagram (No. 2) of the semiconductor device according to the first example;
  • FIG. 3 is a main part configuration diagram (No. 3) of the semiconductor device according to the first example;
  • FIG. 4 is a main part configuration diagram (part 4) of the semiconductor device according to the first example;
  • It is a principal part block diagram of the semiconductor device which concerns on 2nd Example.
  • It is a principal part block diagram of the semiconductor device which concerns on 3rd Example.
  • It is a principal part block diagram of the semiconductor device which concerns on 4th Example.
  • It is a principal part block diagram of the semiconductor device which concerns on 5th Example.
  • Example 1 to 4 are main part configuration diagrams of the semiconductor device according to the first embodiment.
  • the semiconductor device 100 includes a frame body 7, terminals 15, a circuit board 12, and an adhesive resin 8.
  • the frame body 7 is made of, for example, PPS resin and corresponds to a resin case of the semiconductor device 100.
  • the frame body 7 has an annular shape on the inner circumference on the side of one main surface (upper surface in the figure) and an inner circumference on the side of the other main surface (lower surface in the figure).
  • a second step portion 9 disposed on the inner wall 7d and an inner wall 7d provided between the first step portion 21 and the second step portion 9.
  • the terminal 15 penetrates the frame body 7, and the front surface 4a is exposed and embedded from the front surface 21a of the first step portion 21.
  • the terminal 15 has a protruding portion 15e whose tip protrudes from the inner wall 7d of the frame body 7 by, for example, about 1 mm.
  • the circuit board 12 is fitted to the second step portion 9 of the frame body 7.
  • the circuit board 12 includes a metal plate 12c such as aluminum, an insulating plate 12b such as an epoxy resin covering the metal plate 12c, and a circuit board 12a formed on the surface of the insulating plate 12b. Further, as the circuit board 12, a DCB (Direct Copper Bonding) board or the like may be used.
  • a DCB Direct Copper Bonding
  • the adhesive resin 8 is disposed so as to adhere the circuit board 12 and the second stepped portion 9 of the frame body 7, and contact the inner wall 7 d of the frame body 7 and the terminal 15.
  • the semiconductor device 100 includes a semiconductor chip 11, a wire 13, and a sealing material 14.
  • the semiconductor chip 11 is soldered to the circuit board 12 a of the circuit board 12.
  • the wire 13 is made of aluminum, copper, or the like, and electrically connects the semiconductor chip 11 and the terminal 15.
  • the sealing material 14 is filled in the frame body 7 and seals the inside of the semiconductor device 100.
  • the frame body 7 is provided with an attachment hole 22.
  • the adhesive resin 8 is in contact with the back surface 15b of the protruding portion 15e of the terminal 15 and the inner wall 7d of the frame body 7, whereby the terminal 15 and the frame body 7 are firmly fixed with the adhesive resin 8. Therefore, strong wire bonding can be performed on the terminal 15 by ultrasonic vibration.
  • FIG. 4 shows a case where the terminal is lifted from the buried portion of the first step portion.
  • the adhesive resin 8 can enter the solid space 26 and be solidified. . Therefore, the terminal 15 and the first step portion 21 (frame body 7) are firmly fixed using the adhesive resin 8, and strong wire bonding can be performed using the ultrasonic bonding apparatus 25.
  • This shear strength is a condition in which a force parallel to the surface of the terminal 15 is applied to the bonding joint and the joint surface does not peel off. Note that the vibration indicated by the arrow in the figure indicates the direction of ultrasonic vibration.
  • the terminal 15 and the frame body 7 can be fixed with the adhesive resin 8 for fixing the circuit board 12, no additional process is required, and the terminal 15 can be firmly fixed to the first step portion 21 at low cost. .
  • the adhesive resin 8 is a material having an elastic coefficient capable of absorbing vibration, and is preferably a thermosetting resin that is liquid and can be processed at room temperature with a low viscosity.
  • the adhesive resin 8 is preferably, for example, an epoxy resin, a polyimide resin, a polyamide resin, or a silicone resin.
  • FIG. 5 is a block diagram of the main part of the semiconductor device according to the second embodiment.
  • FIG. 5 is a diagram corresponding to FIG. 2 of the first embodiment.
  • the terminal 15 is different from the semiconductor device 100 of FIG. 2 in that the adhesive resin 8 is also in contact with the end face 15c of the protruding portion 15e of the terminal 15. Compared with the first embodiment, since the protruding portion 15e of the terminal 15 is bonded to the frame body 7 not only on the back surface 15b but also on the end surface 15c, the terminal 15 can be more firmly fixed.
  • FIG. 6 is a block diagram of the main part of the semiconductor device according to the third embodiment.
  • FIG. 6 is a diagram corresponding to FIG. 5 of the second embodiment.
  • FIG. 7 is a main part configuration diagram of the semiconductor device according to the fourth embodiment.
  • FIG. 7 corresponds to FIG. 6 of the third embodiment.
  • FIG. 8 is a block diagram of the main part of the semiconductor device according to the fifth embodiment.
  • FIG. 8 is a diagram corresponding to FIG. 7 of the fourth embodiment.
  • FIG. 9 is a main part configuration diagram of the semiconductor device according to the sixth embodiment.
  • FIG. 9 is a diagram corresponding to FIG. 8 of the fifth embodiment.
  • FIG. 10 is a main part configuration diagram of the semiconductor device according to the seventh embodiment.
  • FIG. 10 is a diagram corresponding to FIG. 8 of the fifth embodiment.
  • FIG. 11 is a main part configuration diagram of the semiconductor device according to the eighth embodiment.
  • FIG. 11 is a diagram corresponding to FIG. 10 of the seventh embodiment.
  • FIG. 12 is a main part configuration diagram of the semiconductor device according to the ninth embodiment.
  • FIG. 12 is a diagram corresponding to FIG. 2 of the first embodiment.
  • a stopper 30 is provided in the first step portion 21 of the frame body 7.
  • the stopper 30 may be formed integrally with the frame body 7 or may be formed separately from another material and attached with an adhesive.
  • FIG. 13 is a main part configuration diagram of the semiconductor device according to the tenth embodiment.
  • FIG. 13 is a diagram corresponding to FIG. 6 of the third embodiment.
  • FIG. 14 is a main part configuration diagram of the semiconductor device according to the eleventh embodiment.
  • FIG. 14 is a diagram corresponding to FIG. 13 of the tenth embodiment.
  • the difference between the semiconductor device 1100 shown in FIG. 14 and the semiconductor device 1000 shown in FIG. 13 is that a gap 33 is provided in the first step portion 21 in contact with the side surface 15 d of the terminal 15, Thus, the first step portion 21 is fixed on the side surface 15d of the terminal 15. Also in this case, the terminal 15 and the first step portion 21 are firmly fixed, and the ultrasonic bonding is favorably performed.
  • FIG. 15 is a main part configuration diagram of the semiconductor device according to the twelfth embodiment.
  • FIG. 15 is a diagram corresponding to FIG. 8 of the fifth embodiment.
  • FIGS. 16 to 18 are cross-sectional views of the main part manufacturing process shown in the order of the processes, which are the method of manufacturing the semiconductor device according to the thirteenth embodiment.
  • the thirteenth embodiment is a method for manufacturing the semiconductor device 100 shown in FIG.
  • a mold 3 composed of a lower mold 1 and an upper mold 2 is prepared.
  • a Cu lead frame 4 is placed in the lower mold 1.
  • the upper mold 2 is arranged on the lower mold 1.
  • the front surface 4a of the lead frame 4 and the lower surface 2a of the upper mold 2 are brought into close contact with each other.
  • PPS resin which is a mold resin 6
  • the space 3 a inside the mold 3 is filled with the mold resin 6.
  • the mold 3 is heated to cure the mold resin 6.
  • the frame body 7 is formed by this curing, and the frame body 7 and the lead frame 4 are integrally molded.
  • the lead frame 4 penetrates the frame body 7 and is fixed to the frame body 7.
  • the lower mold 1 and the upper mold 2 are separated, and the integrally formed frame 7 and lead frame 4 are removed from the mold 3. This completes the resin case with the lead frame 4.
  • the circuit board 12 is prepared.
  • the liquid adhesive resin 8 is applied to the second stepped portion 9 using the dispenser 10 shown in FIG. 25 with the back surface 7 b of the frame body 7 facing up.
  • 4b is the back surface of the lead frame
  • 4c is the end surface of the protrusion 4e at the tip of the lead frame.
  • Reference numeral 7a denotes a front surface of the frame.
  • the circuit board 12 to which the semiconductor chip 11 is fixed is turned upside down, and the surface to which the semiconductor chip 11 is fixed faces downward, so that the metal plate 12c of the circuit board 12 is 2 is fitted to the stepped portion 9.
  • the liquid adhesive resin 8 applied to the second stepped portion 9 spreads to the back surface 4b of the protruding portion 4e at the tip of the lead frame 4, and the back wall 4b and the inner wall 7d of the opening 7c of the frame body 7 are liquid.
  • the adhesive resin 8 is applied.
  • the adhesive resin 8 may wrap around the front surface 4 a of the protrusion 4 e at the tip of the lead frame 4. However, it is only necessary that the wraparound portion is separated from the bonding portion 35.
  • the whole is heated to cure the liquid adhesive resin 8.
  • the circuit board 12 and the back surface 4 b of the protruding portion 4 e at the tip of the lead frame 4 are firmly fixed to the frame body 7 through the adhesive resin 8.
  • a reflow furnace may be used for curing the liquid adhesive resin 8.
  • the sealing material 14 is filled into the frame body 7. Subsequently, unnecessary portions of the lead frame 4 are cut and then bent to form the terminals 15. In this way, the semiconductor device 100 is completed.
  • the adhesive resin 8 is an epoxy resin having a viscosity of, for example, about 10 Pa ⁇ sec to 50 Pa ⁇ sec, preferably about 16 Pa ⁇ sec to 30 Pa ⁇ sec, and is applied using the dispenser 10.
  • the adhesive resin 8 is preferably a thermosetting resin that is liquid and can be processed at room temperature with a low viscosity, and may be a polyimide resin or a polyamide resin.
  • the adhesive resin 8 that flows out when the circuit board 12 is fitted to the second stepped portion 9 is discharged from the second stepped portion 9 to the lead frame. 4 can be applied accurately over the back surface 4b of the protruding portion 4e at the tip of 4.
  • the adhesive resin 8 may slightly wrap around the front surface 4a.
  • the length L of the protrusion 4e at the tip of the lead frame 4 may be about 0.2 mm to 1 mm, for example, from the viewpoint of adhesiveness.
  • the back surface 4b of the embedded lead frame 4 may be lifted, for example, by about 70 ⁇ m as shown in FIG. 4 due to the difference in thermal expansion coefficient.
  • the adhesive resin 8 having a low viscosity penetrates into the gap 26, and good fixation is obtained.
  • FIG. 19 to FIG. 21 are cross-sectional views of main part manufacturing steps shown in the order of steps in the method for manufacturing a semiconductor device according to the fourteenth embodiment.
  • the fourteenth embodiment is a method for manufacturing the semiconductor device 1000 shown in FIG.
  • the process from FIG. 19A to the process in FIG. 20E is the same as the process from FIG. 16A to the process in FIG. 17E in the thirteenth embodiment.
  • the circuit board 12 is prepared.
  • the liquid first adhesive resin 18 is applied to the second stepped portion 9 with the back surface 7 b of the frame body 7 facing up, using the dispenser 10 shown in FIG. 25. .
  • the amount of the first adhesive resin 18 is made smaller than the amount of the adhesive resin 8 in the case of FIG.
  • the circuit board 12 to which the semiconductor chip 11 is fixed is turned upside down, and the surface to which the semiconductor chip 11 is fixed faces downward, and the circuit board 12a of the circuit board 12 is second Fits into the step 9.
  • the first adhesive resin 18 is small, the first adhesive resin 18 is prevented from flowing to the inner wall 7d of the opening 7c of the frame body 7.
  • the entire temperature is raised and the first adhesive resin 18 is cured.
  • the circuit board 12 is firmly cured to the frame body 7 via the first adhesive resin 18.
  • the second adhesive resin 19 is applied to the side wall 4 d at the tip of the lead frame 4 and the inner wall 7 d of the opening 7 c of the frame body 7 by turning the whole upside down. .
  • the second adhesive resin 19 may be applied to the front surface 4 a of the leading end of the lead frame 4.
  • the second adhesive resin 19 applied to the front surface 4a is cured and then rides on the front surface 4a of the lead frame 4.
  • the dispenser 10 shown in FIG. 25 is also used for the application of the second adhesive resin 19.
  • a dispenser different from the above is used.
  • the second adhesive resin 19 is cured.
  • the lead frame 4 and the frame 7 are firmly cured via the second adhesive resin 19.
  • the wires 13 are fixed to the semiconductor chip 11, the lead frame 4, and the circuit board 12a by ultrasonic bonding.
  • the sealing material 14 is filled into the frame body 7. Subsequently, unnecessary portions of the lead frame 4 are cut and then bent to form the terminals 15. In this way, the semiconductor device 1000 is completed.
  • the first adhesive resin 18 and the second adhesive resin 19 may be the same resin or different resins.
  • these resins for example, epoxy resins, polyimide resins, polyamide resins, or silicone resins may be used.
  • Example 15 are cross-sectional views of the main part manufacturing process shown in the order of the processes, which are the method of manufacturing the semiconductor device according to the fifteenth embodiment.
  • the fifteenth embodiment is a method for manufacturing the semiconductor device 500 shown in FIG.
  • a mold 3 composed of a lower mold 1 and an upper mold 2 is prepared.
  • a Cu lead frame 4 is arranged in the lower mold 1.
  • the lower mold 1 is provided with a protrusion 28 a so that a through hole 28 is formed from the first step portion 21 of the frame body 7 toward the second step portion 9.
  • the upper mold 2 is placed on the lower mold 1.
  • the front surface 4a of the lead frame 4 and the lower surface 2a of the upper mold 2 are brought into close contact with each other.
  • PPS resin which is a mold resin 6
  • the space 3 b inside the mold 3 is filled with the mold resin 6.
  • the mold 3 is heated to cure the mold resin 6.
  • the frame body 7 having the through holes 28 is formed, and the frame body 7 and the lead frame 4 are integrally molded.
  • the lead frame 4 penetrates the frame body 7 and is fixed to the frame body 7.
  • the lower mold 1 and the upper mold 2 are separated from each other, and the frame body 7 and the lead frame 4 that are integrally molded are removed from the mold 3. This completes the resin case with the lead frame 4.
  • the circuit board 12 is prepared.
  • the liquid adhesive resin 8 is transferred to the second stepped portion 9 using the dispenser 10 shown in FIG. 25. Apply to fill.
  • the circuit board 12 to which the semiconductor chip 11 is fixed is turned upside down, and the surface to which the semiconductor chip 11 is fixed faces downward, and the metal plate 12c of the circuit board 12 is 2 is fitted to the stepped portion 9. Subsequently, the whole is heated to cure the liquid adhesive resin 8. As a result, the circuit board 12 is firmly cured on the second step portion 9 via the adhesive resin 8, and the back surface 15 b of the lead frame 4 is firmly cured on the frame body 7 via the adhesive resin 8 filled in the through hole 28.
  • a reflow furnace may be used for curing the liquid adhesive resin 8.
  • FIG. 25 is a schematic configuration diagram of a coating apparatus for applying an adhesive resin used in the thirteenth, fourteenth and fifteenth embodiments. This apparatus can also be applied to the reference numerals 18 and 19 of the adhesive resin.
  • the coating device 150 is a device that applies the adhesive resin 8 to the inner wall 7d of the opening 7c of the frame body 7.
  • the coating device 150 can be moved to the X axis and the X axis, the dispenser 10, and the Z axis.
  • a discharge controller 43 that discharges the adhesive resin 8 from the dispenser 10 and controls the discharge amount and discharge pressure of the resin is provided.
  • An adsorption unit 44 that adsorbs the circuit board 12, an adsorption unit attachment column 45 that can move in the Z-axis, and an adsorption control unit 46 that controls intake of the adsorption unit 44 are provided.
  • a moving unit 47 that moves the support base 41 and a movement control unit 48 that issues a command to the moving unit 47 are provided.
  • the numbers in parentheses in the figure indicate the process order.
  • step (1) the circuit board 12 with the semiconductor chip 11 placed on the support base 41 is placed.
  • the support unit 41 is moved by moving the moving unit 47 in the X direction and the Y direction according to a command from the movement control unit 48, and the circuit board 12 is positioned immediately below the suction unit 44. Subsequently, the suction portion 44 is lowered and brought into contact with the circuit board 12. Subsequently, the suction control unit 46 sucks the metal plate 12 c of the circuit board 12 in close contact with the suction unit 44.
  • the frame 7 is placed on the support base 41 with the front surface 7a side down.
  • this step is omitted.
  • the support unit 41 is moved by moving the moving unit 47 in the X direction and the Y direction according to a command from the movement control unit 48, and the second step portion 9 of the frame body 7 is moved to the dispenser. It is located immediately below 10.
  • the dispenser 10 is lowered to the vicinity of the second step portion 9 of the frame body 7, and an appropriate amount controlled by the discharge control unit 43 is placed on the second step portion 9 of the frame body 7. Adhesive resin 8 is applied.
  • the moving unit 47 is moved in the X direction and the Y direction by a command from the movement control unit 48 to move the support base 41, and the frame body 7 is positioned immediately below the circuit board 12. .
  • the circuit board 12 is lowered and the circuit board 12 is fitted to the second step portion 9 of the frame body 7.
  • the adhesive resin 8 applied to the second step portion 9 is compressed and flows to the back surface 4b of the protruding portion 4e at the tip of the lead frame 4 as shown in FIG. At this time, it may flow up to the end face 4c.
  • the application amount of the adhesive resin 8 since the application amount of the adhesive resin 8 is controlled, it does not flow to the end surface 4c of the protruding portion 4e of the lead frame 4 or the front surface 4a.
  • the discharge of the adhesive resin 8 to the inner wall 7d of the opening 7c of the frame body 7 is appropriately controlled by the discharge control unit 43 so that the discharge amount and the discharge speed of the adhesive resin 8 are appropriately controlled.
  • the dispenser 10 discharges an appropriate weight of the adhesive resin 8 to the second step portion 9.
  • the adhesive resin 8 discharged from the dispenser 10 is uniformly applied to the second step portion 9 of the frame body 7 by moving the support base 41.
  • the appropriate weight of the adhesive resin 8 is about 100 mg and the discharge pressure is about 1.5 ⁇ 9.8 N, for example. It can be applied properly.
  • the first adhesive resin 18 is cured by moving the support base 41 from the applied state to the transport belt and passing through the reflow furnace.
  • the adhesive resin 18 is cured.
  • the support base 41 is moved from the transport belt to a place where the second coating device is located, the frame body 7 is turned over, the second adhesive resin 19 is applied, and then the transport belt is shifted to another transport belt. Cure through an oven.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

　強固なワイヤボンディングを行うことができて、量産性に優れた小型で低コストの半導体装置及びその製造方法を提供することである。　端子（１５）の突出部（１５ｅ）の裏面（１５ｂ）と枠体（７）の内壁（７ｄ）を接着樹脂（８）でしっかり固定することで、端子（１５）と半導体チップ（１１）とをワイヤ（１３）により強固なワイヤボンディングを行うことができ、量産性に優れた低コストの半導体装置及びその製造方法を提供することができる。

Description

半導体装置及びその製造方法
　この発明は、インサート型のケースの端子の固定を強化し、強固なワイヤボンディングが行える端子構造を有する半導体装置及びその半導体装置の製造方法に関する。
　図２６は、パワー半導体モジュールの模式的な構成図である。
　このパワー半導体モジュール５０は、ＰＰＳ（ポリフェノルサルファイド）樹脂で形成された枠体５１と、枠体５１を貫通し、枠体５１の第１段差部５２に埋設された端子５３を備える。パワー半導体モジュール５０は、枠体５１の裏面側の内側に形成された第２段差部５４と、この第２段差部５４に嵌合され接着樹脂５５で固定された回路基板５６とを備える。パワー半導体モジュール５０は、回路基板５６にはんだ付けされた半導体チップ５７と、半導体チップ５７と端子５３を超音波ボンディングで接続するワイヤ５８と、枠体５１内を充填する封止材５９とを備える。回路基板５６は、アルミニウムなどの金属板５６ｃと、この金属板５６ｃ上を被覆するエポキシ樹脂などの絶縁板５６ｂと、この絶縁板５６ｂ上に形成される回路板５６ａとで構成される。
　枠体５１の第１段差部５２の表面と、端子５３の表面は高さが同一である。端子５３はリードフレームの不要部分を切断除去して形成される。枠体５１が樹脂ケースの働きをする。また、端子５３は一体成型により枠体５１に固定される。
　図２７は図２６のＢ部拡大図で、枠体と端子のみを示した図である。
　この一体成型された端子５３の裏面５３ａと、枠体５１の第１段差部５２の埋設箇所の底部５２ａの間は密着性が低い。また両者の熱膨張係数差により、図２７に示すように、第１段差部５２に埋設された端子５３は、第１段差部５２の埋設箇所の底部５２ａから浮き上がる場合がある。このような状態の端子５３には、ワイヤボンディング時の超音波振動がうまく伝達されないため、強固なワイヤボンディングができない。そのため、ワイヤ５８が端子５３から剥離する不都合を生じる。
　この不都合を解決する方法として、特許文献１では端子の断面構造を逆Ｔ字などにしてケース内に埋め込み、ケース部材が端子を噛む形状にして固定されている。
　特許文献２ではケースに突出部をつけ、端子を突出部で上から押さえて固定されている。
　特許文献３では端子下のケース裏面に設けた貫通孔からピンを挿入して端子を持ち上げて固定されている。
　また、特許文献４では、アンカー板に端子を接着し、ケースにアンカー板を固定する。アンカー板とケースと同じ材料にすることで互いの表面を融合させて一体化する。これによって、端子がしっかり固定されている。
特開平９－２７０４４１号公報 特開２０００－３３２１７９号公報 特開２００４－１３４５１８号公報 特開２０００－２１６１８７号公報
　しかし、特許文献１では、端子の固定箇所が広くなるため、パワー半導体モジュールの小型化が困難である。
　また、特許文献２ではケースの突出部で上から押さえる構造を設けているが、端子下とケースの隙間は依然として残る。このことから、端子とケースとの密着性が十分確保できない場合がある。
　また、特許文献３では複雑な形状の部品を必要とするため大量生産には向かないため、製造コストが高くなる。
　また、特許文献４では、ケースと端子の一括成型を行う前に、端子にアンカー板を付ける工程と、その硬化工程を追加する必要があり製造コストが高くなる。
　この発明の目的は、この課題を解決して、強固なワイヤボンディングを行うことができて、量産性に優れた低コストで小型の半導体装置及びその製造方法を提供することである。
　前記の目的を達成するために、この発明の一態様では、半導体装置は、一方の主面側の内周に環状に配置される第１段差部と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体と、前記第１段差部から外部に導出された端子と、前記第２段差部に嵌合された回路基板と、前記第２段差部と前記回路基板とを接着し、前記内壁及び前記端子に接している接着樹脂と、を備えている。
　また、この発明の別の一態様では、半導体装置は、一方の主面側の内周に環状に配置される第１段差部と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁と、前記第１段差部と前記第２段差部とを貫通する貫通孔とを有する枠体と、前記第１段差部から外部に導出された端子と、前記第２段差部に嵌合された回路基板と、前記第２段差部と前記回路基板とを接着し、前記貫通孔に充填されて前記端子に接している接着樹脂と、を備えている。
　また、この発明の別の一態様では、半導体装置は、一方の主面側の内周に環状に配置される第１段差部と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体と、前記第１段差部から外部に導出された端子と、前記第２段差部に嵌合された回路基板と、前記第２段差部と前記回路基板とを接着する第１接着樹脂と、を備え、前記枠体は、前記第１段差部内の前記端子の側部に空隙を備え、前記空隙に第２接着樹脂が配置されている。
　また、この発明の別の一態様では、半導体装置の製造方法は、一方の主面側の内周に環状に配置される第１段差部と、前記第１段差部に固定される端子と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体を準備する工程と、回路基板を準備する工程と、前記枠体を、前記一方の主面を下向きに向けて、前記第２段差部に接着樹脂を塗布する工程と、前記第２段差部に前記回路基板を嵌合することで前記接着樹脂を押し出し、前記接着樹脂を前記内壁及び前記端子に塗布する工程と、を有している。
　また、この発明の別の一態様では、半導体装置の製造方法は、一方の主面側の内周に環状に配置される第１段差部と、前記第１段差部に固定される端子と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体を準備する工程と、回路基板を準備する工程と、前記枠体を、前記一方の主面を下向きに向けて、前記第２段差部に第１接着樹脂を塗布する工程と、前記第２段差部に前記回路基板を嵌合する工程と、前記枠体を、前記一方の主面を上向きに向けて、前記内壁及び前記端子に第２接着樹脂を塗布する工程と、を有している。
　また、この発明の別の一態様では、半導体装置の製造方法は、一方の主面側の内周に環状に配置される第１段差部と、前記第１段差部に固定される端子と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁と、前記第１段差部と前記第２段差部とを貫通する貫通孔とを有する枠体を準備する工程と、回路基板を準備する工程と、前記枠体を、前記一方の主面を下向きに向けて、前記第２段差部に接着樹脂を塗布し、該接着樹脂を前記貫通孔に充填する工程と、前記第２段差部に前記回路基板を嵌合する工程と、を有している。
　この発明において、端子と枠体を接着樹脂で固定することで、強固なワイヤボンディングが行うことができ、量産性に優れた低コストで小型の半導体装置及びその製造方法を提供することができる。
　本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１実施例に係る半導体装置の要部構成図（その１）である。 第１実施例に係る半導体装置の要部構成図（その２）である。 第１実施例に係る半導体装置の要部構成図（その３）である。 第１実施例に係る半導体装置の要部構成図（その４）である。 第２実施例に係る半導体装置の要部構成図である。 第３実施例に係る半導体装置の要部構成図である。 第４実施例に係る半導体装置の要部構成図である。 第５実施例に係る半導体装置の要部構成図である。 第６実施例に係る半導体装置の要部構成図である。 第７実施例に係る半導体装置の要部構成図である。 第８実施例に係る半導体装置の要部構成図である。 第９実施例に係る半導体装置の要部構成図である。 第１０実施例に係る半導体装置の要部構成図である。 第１１実施例に係る半導体装置の要部構成図である。 第１２実施例に係る半導体装置の要部構成図である。 第１３実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その１）である。 第１３実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その２）である。 第１３実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その３）である。 第１４実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その１）である。 第１４実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その２）である。 第１４実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その３）である。 第１５実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その１）である。 第１５実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その２）である。 第１５実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図（その３）である。 第１３実施例、第１４実施例及び第１５実施例で用いられる接着樹脂を塗布する塗布装置の模式的な構成図である。 パワー半導体モジュールの模式的な構成図である。 図２６のＢ部拡大図で、枠体と端子のみを示した図である。
　実施の形態を以下の実施例で説明する。
（実施例１）
　図１～図４は、第１実施例に係る半導体装置の要部構成図である。
　この半導体装置１００は、枠体７と、端子１５と、回路基板１２と、接着樹脂８を備える。枠体７は、例えば、ＰＰＳ樹脂で形成され、半導体装置１００の樹脂ケースに相当する。また、枠体７は、一方の主面（図では上面）の側の内周に環状に配置される第１段差部２１と、他方の主面（図では下面）の側の内周に環状に配置される第２段差部９と、第１段差部２１と第２段差部９の間に設けられた内壁７ｄとを有する。
　端子１５は、枠体７を貫通し、第１段差部２１のおもて面２１ａからおもて面４ａが露出して埋設されている。また、端子１５は、枠体７の内壁７ｄから先端が例えば１ｍｍ程度突出した、突出部１５ｅを有している。
　回路基板１２は、枠体７の第２段差部９に嵌合されている。回路基板１２は、アルミニウムなどの金属板１２ｃと、この金属板１２ｃを被覆したエポキシ樹脂などの絶縁板１２ｂと、この絶縁板１２ｂの表面に形成された回路板１２ａとで構成される。また、回路基板１２として、ＤＣＢ（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｉｎｇ）基板などを用いる場合もある。
　接着樹脂８は、回路基板１２と枠体７の第２段差部９を接着するとともに、枠体７の内壁７ｄ及び端子１５に接するように配置されている。
　また、半導体装置１００は、半導体チップ１１と、ワイヤ１３と、封止材１４を有する。半導体チップ１１は、回路基板１２の回路板１２ａにはんだ付けされている。ワイヤ１３は、アルミや銅などで構成され、半導体チップ１１と端子１５とを電気的に接続している。封止材１４は、枠体７内に充填され、半導体装置１００の内部を封止している。また、枠体７には、取り付け孔２２が設けられている。
　本実施形態においては、端子１５の突出部１５ｅの裏面１５ｂと、枠体７の内壁７ｄに接着樹脂８が接することで、端子１５と枠体７が接着樹脂８でしっかり固定される。そのため、端子１５に超音波振動による強固なワイヤボンディングを行うことができる。
　また、特に、図４は、端子が第１段差部の埋設箇所から浮き上がった場合を示している。図４に示すように、第１段差部２１に埋設された端子１５が熱膨張差により埋設部から浮き上がって隙間２６が生じた場合でも、接着樹脂８がその隙間２６に入り込み固化することができる。そのために、端子１５と第１段差部２１（枠体７）は接着樹脂８を用いてしっかり固定され、超音波ボンディング装置２５を用いて強固なワイヤボンディングを行うことができる。具体的には、ボンディング強度をシェア強度で表した場合、シェア強度は１００ｇ（＝０．１×９．８Ｎ）以上あり、十分な信頼性を確保できる。このシェア強度は、端子１５面と平行する力をボンディング接合部に加え接合面が剥離しない条件であり、接着樹脂８が無い場合に比べて、１４０％以上向上した。尚、図中の矢印で示した振動は超音波振動の方向を示す。
　また、回路基板１２を固着するための接着樹脂８で、端子１５と枠体７とを固定できるので、追加の工程は不要であり、低コストで端子１５を第１段差部２１にしっかり固定できる。
　また、端子１５の固定箇所を特許文献１のように広くする必要がなく、半導体装置１００の小型化を図ることができる。
　接着樹脂８は、振動を吸収可能な弾性係数を有する材質で、液状で粘度の小さな常温処理ができる熱硬化性樹脂がよい。接着樹脂８は、例えば、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂もしくはシリコーン系樹脂がよい。
　尚、接着樹脂８の塗布に当たって、真空引きを行いながら塗布することで、隙間２６への接着樹脂８の充填を良好に行うことができる。
（実施例２）
　図５は、第２実施例に係る半導体装置の要部構成図である。なお、図５は、第１実施例の図２に相当する図である。
　図５に示す半導体装置２００と、図２の半導体装置１００との違いは、接着樹脂８が端子１５の突出部１５ｅの端面１５ｃにも接している点である。第１実施例に比べて、端子１５の突出部１５ｅが裏面１５ｂだけでなく、端面１５ｃにおいても枠体７と接着されているため、端子１５をさらにしっかり固定することができる。
　尚、接着樹脂８は、端子１５のおもて面１５ａであっても、ボンディング箇所３５以外の箇所であれば乗り上げても構わない。
（実施例３）
　図６は、第３実施例に係る半導体装置の要部構成図である。なお、図６は、第２実施例の図５に相当する図である。
　図６に示す半導体装置３００と、図５の半導体装置２００との違いは、端子１５の突出部１５ｅがなく、枠体７の内壁７ｄと端子１５の端面１５ｆが略面一（例えば０．１ｍｍ以下の段差）となっている点である。この場合も、端子１５の端面１５ｆと枠体７の内壁７ｄが、接着樹脂８を用いてしっかり固定されているため、超音波振動による強固なワイヤボンディングを行うことができる。
（実施例４）
　図７は、第４実施例に係る半導体装置の要部構成図である。なお図７は、第３実施例の図６に相当する図である。
　図７に示す半導体装置４００と、図６の半導体装置３００との違いは、端子１５の裏面１５ｂ下の第１段差部２１に空隙２７を設けて、空隙２７にも接着樹脂８を充填して端子１５を固定した点である。空隙２７の高さＨは０．２ｍｍ～１ｍｍ程度がよい。この場合も、端子１５と第１段差部２１との固定が強固になり、超音波ボンディングが良好に行われる。また、空隙２７を半導体装置１００、２００または３００に配置すると、さらに、端子１５と第１段差部２１との固定が強固になる。
（実施例５）
　図８は、第５実施例に係る半導体装置の要部構成図である。なお図８は、第４実施例の図７に相当する図である。
　図８に示す半導体装置５００と、図６の半導体装置３００との違いは、第２段差部９と第１段差部２１の間に貫通孔２８を設けて、その貫通孔２８に接着樹脂８を充填して、端子１５と接合樹脂８を接するようにして、端子１５を固定した点である。この場合も、端子１５と第１段差部２１との固定が強固になり、超音波ボンディングが良好に行われる。
（実施例６）
　図９は、第６実施例に係る半導体装置の要部構成図である。なお、図９は、第５実施例の図８に相当する図である。
　図９に示す半導体装置６００と、図８の半導体装置５００との違いは、端子１５の端面１５ｆ及び枠体７の内壁７ｄにも、接着樹脂８を接するようにした点である。この場合、端子１５と第１段差部２１との固定は、貫通孔２８と端面１５ｆの２か所で行われるので、半導体装置５００に比べて一層強固になり、超音波ボンディングが良好に行われる。
（実施例７）
　図１０は、第７実施例に係る半導体装置の要部構成図である。なお、図１０は、第５実施例の図８に相当する図である。
　図１０に示す半導体装置７００と、図８の半導体装置５００との違いは、貫通孔２９の幅を端子１５の幅より広げた点である。この場合は、端子１５の側面１５ｄにも接着樹脂８が接するため、半導体装置５００よりさらに端子１５と第１段差部２１との固定が強固にできる。
（実施例８）
　図１１は、第８実施例に係る半導体装置の要部構成図である。なお、図１１は、第７実施例の図１０に相当する図である。
　図１１に示す半導体装置８００と、図１０の半導体装置７００との違いは、端子１５の端面１５ｆ及び枠体７の内壁７ｄにも接着樹脂８を接するようにした点である。この場合、端子１５と第１段差部２１との固定は、貫通孔２９と端面１５ｆの２か所で行われるので、半導体装置７００に比べて一層強固になり、超音波ボンディングが良好に行われる。
（実施例９）
　図１２は、第９実施例に係る半導体装置の要部構成図である。なお、図１２は、第１実施例の図２に相当する図である。
　図１２に示す半導体装置９００と、図２の半導体装置１００との違いは、枠体７の第１段差部２１に止め部３０を設けた点である。なお、止め部３０は枠体７と一体成型で形成されてもよいし、別の材質で個別に形成して接着剤で取り付けても構わない。
　この止め部３０を用いて、端子１５を枠体７の一方の主面側から他方の主面側に押圧することで、端子１５と第１段差部２１との固定をさらに強固にすることができる。
　また、半導体装置２００～８００にこの止め部３０を設けることで、さらに強固な超音波ボンディングを行うことができる。
（実施例１０）
　図１３は、第１０実施例に係る半導体装置の要部構成図である。なお、図１３は、第３実施例の図６に相当する図である。
　図１３に示す半導体装置１０００と、図６の半導体装置３００との違いは、端子１５の端面１５ｆと枠体７の内壁７ｄを固定する接着樹脂と、回路基板１２と第２段差部９を固定する接着樹脂が異なる点である。回路基板１２と第２段差部９の固定には、第１接着樹脂１８が用いられ、端子１５の端面１５ｆと枠体７の内壁７ｄの固定には、第２接着樹脂１９が用いられる。この場合も、半導体装置３００の場合と同様に、端子１５と第１段差部２１との固定を強固にすることができて、超音波ボンディングが良好に行われる。
（実施例１１）
　図１４は、第１１実施例に係る半導体装置の要部構成図である。なお、図１４は、第１０実施例の図１３に相当する図である。
　図１４に示す半導体装置１１００と、図１３の半導体装置１０００との違いは、端子１５の側面１５ｄに接する第１段差部２１に空隙３３が設けられ、空隙３３に第２接着樹脂１９を充填して、端子１５の側面１５ｄで第１段差部２１を固定した点である。この場合も、端子１５と第１段差部２１との固定が強固になり、超音波ボンディングが良好に行われる。
　また、半導体装置１０００のように、端子１５の端面１５ｆ及び枠体７の内壁７ｄに接着樹脂を塗布することで、さらに固定を強固にできる。
（実施例１２）
　図１５は、第１２実施例に係る半導体装置の要部構成図である。なお、図１５は、第５実施例の図８に相当する図である。
　図１５に示す半導体装置１２００と、図８の半導体装置５００との違いは、端子１５の側面１５ｄに接する第１段差部２１に空隙３１が設けられ、空隙３１に第２接着樹脂１９を充填して、端子１５の側面１５ｄで第１段差部２１を固定した点である。この場合も、端子１５と第１段差部２１との固定がさらに強固になり、超音波ボンディングが良好に行われる。
（実施例１３）
　図１６～図１８は、第１３実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。なお、この第１３実施例は図１に示す半導体装置１００の製造方法である。
　図１６（ａ）に示すように、下部金型１と上部金型２で構成される金型３を準備する。
　次に、図１６（ｂ）に示すように、下部金型１に、例えば、Ｃｕのリードフレーム４を配置する。
　次に、図１６（ｃ）に示すように、下部金型１上に上部金型２を配置する。このとき、リードフレーム４のおもて面４ａと上部金型２の下面２ａは密着するようにする。続いて、注入口５からモールド樹脂６である、例えば、ＰＰＳ樹脂を金型３内部へ注入し、金型３内部の空間３ａをモールド樹脂６で充満させる。
　次に、図１７（ｄ）に示すように、金型３を昇温して、モールド樹脂６を硬化させる。この硬化により枠体７が形成され、さらに枠体７とリードフレーム４は一体成型されて、リードフレーム４は枠体７を貫通して枠体７に固着する。
　次に、図１７（ｅ）に示すように、下部金型１と上部金型２を離して一体成型された枠体７とリードフレーム４を金型３から取り外す。これでリードフレーム４付き樹脂ケースができ上がる。なお、上記工程と並行して、回路基板１２を準備する。
　次に、図１７（ｆ）に示すように、枠体７の裏面７ｂを上にして、液状の接着樹脂８を第２段差部９へ図２５に示すデスペンサー１０を用いて塗布する。尚、図中の４ｂはリードフレームの裏面、４ｃはリードフレームの先端の突出部４ｅの端面である。また、７ａは枠体のおもて面である。
　次に、図１８（ｇ）に示すように、半導体チップ１１が固着された回路基板１２を上下逆にして、半導体チップ１１が固着した面を下向きにして、回路基板１２の金属板１２ｃを第２段差部９へ嵌合する。このとき、第２段差部９に塗布された液状の接着樹脂８はリードフレーム４の先端の突出部４ｅの裏面４ｂまで広がって行き、裏面４ｂと枠体７の開口部７ｃの内壁７ｄは液状の接着樹脂８が塗布される。このとき、接着樹脂８がリードフレーム４の先端の突出部４ｅのおもて面４ａに回り込んでも構わない。但し、回り込む箇所はボンディング箇所３５から外れていればよい。続いて、全体を昇温して、液状の接着樹脂８を硬化させる。この硬化により、回路基板１２とリードフレーム４の先端の突出部４ｅの裏面４ｂは接着樹脂８を介して枠体７にしっかり固定される。液状の接着樹脂８の硬化には、例えば、リフロー炉を用いるとよい。
　次に、図１８（ｈ）に示すように、全体を再度ひっくり返して、半導体チップ１１を上側にし、超音波ボンディングによりワイヤ１３を半導体チップ１１、リードフレーム４及び回路基板１２の回路板１２ａにそれぞれ固着する。
　次に、図１８（ｉ）に示すように、枠体７内に封止材１４を充填する。続いて、リードフレーム４の不要部分を切断した後、折り曲げて端子１５を形成する。このようにして、半導体装置１００ができ上がる。
　接着樹脂８は、粘度が例えば１０Ｐａ・ｓｅｃ～５０Ｐａ・ｓｅｃ程度、好ましくは１６Ｐａ・ｓｅｃ～３０Ｐａ・ｓｅｃ程度のエポキシ系樹脂であり、デスペンサー１０を用いて塗布される。この接着樹脂８は、液状で粘度の小さな常温処理ができる熱硬化性樹脂がよく、ポリイミド系樹脂やポリアミド系樹脂などでも構わない。
　また、接着樹脂８の重量や接着樹脂８の排出圧力を精密に管理することで、回路基板１２を第２段差部９に嵌合したときに流れ出る接着樹脂８を第２段差部９からリードフレーム４の先端の突出部４ｅの裏面４ｂに亘って正確に塗布することができる。しかし、前記したように、接着樹脂８は多少はおもて面４ａに回りこんでも構わない。
　また、リードフレーム４の先端の突出部４ｅの長さＬは例えば０．２ｍｍ～１ｍｍ程度であると接着性の観点からよい。
　また、枠体７とリードフレーム４の一体成型において、埋設されたリードフレーム４の裏面４ｂが熱膨張係数の違いにより、図４に示すように、例えば７０μｍ程度浮き上がる場合がある。しかし、この場合も粘度の低い接着樹脂８は隙間２６に浸透して行き、良好な固着が得られる。
　図５の半導体装置２００に示すように、接着樹脂８をリードフレーム４の突出部４ｅの端面４ｃにも塗布するとさらに接着強度は大きくなる。この場合は、接着樹脂８はリードフレーム４の突出部４ｅの端面４ｃまで塗布されるように、接着樹脂８の重量と排出圧力を調節する必要がある。
（実施例１４）
　図１９～図２１は、第１４実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。なお、この第１４実施例は、図１３に示す半導体装置１０００の製造方法である。
　図１９（ａ）の工程～図２０（ｅ）の工程までは第１３実施例の図１６（ａ）の工程～図１７（ｅ）の工程までと同じである。なお、これらの工程と並行して、回路基板１２を準備する。
　次に、図２０（ｆ）に示すように、枠体７の裏面７ｂを上にして、液状の第１接着樹脂１８を第２段差部９へ図２５に示すデスペンサー１０を用いて塗布する。この第１接着樹脂１８の量は前記の図１７（ｆ）のときの接着樹脂８の量より少なくする。
　次に、図２０（ｇ）に示すように、半導体チップ１１が固着した回路基板１２を上下逆にして、半導体チップ１１が固着した面を下向きにして、回路基板１２の回路板１２ａを第２段差部９へ嵌合する。このとき、第１接着樹脂１８の量が少ないため、枠体７の開口部７ｃの内壁７ｄには第１接着樹脂１８が流れて行かないようにする。続いて、全体を昇温して、第１接着樹脂１８を硬化させる。この硬化により、回路基板１２は第１接着樹脂１８を介して枠体７にしっかり硬化される。
　次に、図２１（ｈ）に示すように、全体を上下逆にして、リードフレーム４の先端の側端部４ｆと枠体７の開口部７ｃの内壁７ｄに第２接着樹脂１９を塗布する。このとき、第２接着樹脂１９がリードフレーム４の先端のおもて面４ａに塗布されても構わない。このおもて面４ａに塗布された第２接着樹脂１９は、硬化した後、リードフレーム４の先端のおもて面４ａに乗り上げた状態になる。但し、回り込む箇所はボンディング箇所３５から外れていればよい。この第２接着樹脂１９の塗布にも図２５に示すデスペンサー１０が用いられる。但し、前記とは別のデスペンサーを用いる。続いて、第２接着樹脂１９を硬化させる。これにより、リードフレーム４と枠体７は第２接着樹脂１９を介してしっかり硬化される。
　次に、図２１（ｉ）に示すように、超音波ボンディングによりワイヤ１３を半導体チップ１１、リードフレーム４及び回路板１２ａにそれぞれ固着する。
　次に、図２１（ｊ）に示すように、枠体７内に封止材１４を充填する。続いて、リードフレーム４の不要部分を切断した後、折り曲げて端子１５を形成する。このようにして、半導体装置１０００ができ上がる。
　第１接着樹脂１８と第２接着樹脂１９は同じ材質の樹脂でも異なった材質の樹脂でもよい。これらの樹脂としては、例えば、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂もしくはシリコーン系樹脂を用いるとよい。
　また、異なった樹脂を用いる場合には、例えば、第１接着樹脂１８にエポキシ系樹脂を用い、第２接着樹脂１９にはポリイミド系樹脂を用いる。これらの接着樹脂１８，１９の硬化には、例えば、リフロー炉を用いるとよい。
（実施例１５）
　図２２～図２４は、第１５実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。なお、この第１５実施例は、図８に示す半導体装置５００の製造方法である。
　図２２（ａ）に示すように、下部金型１と上部金型２で構成される金型３を準備する。
　次に、図２２（ｂ）に示すように、下部金型１に、例えば、Ｃｕのリードフレーム４を配置する。この下部金型１には枠体７の第１段差部２１から第２段差部９に向かって貫通孔２８が形成されるように突起部２８ａが設けられている。
　次に、図２２（ｃ）に示すように、下部金型１上に上部金型２を配置する。このとき、リードフレーム４のおもて面４ａと上部金型２の下面２ａは密着するようにする。続いて、注入口５から、モールド樹脂６である、例えば、ＰＰＳ樹脂を金型３内部へ注入し、金型３内部の空間３ｂをモールド樹脂６で充満させる。
　次に、図２３（ｄ）に示すように、金型３を昇温して、モールド樹脂６を硬化させる。この硬化により貫通孔２８が形成された枠体７が形成され、さらに枠体７とリードフレーム４は一体成型されて、リードフレーム４は枠体７を貫通して枠体７に固着する。
　次に、図２３（ｅ）に示すように、下部金型１と上部金型２を離して一体成型された枠体７とリードフレーム４を金型３から取り外す。これでリードフレーム４付き樹脂ケースができ上がる。なお、上記工程と並行して、回路基板１２を準備する。
　次に、図２３（ｆ）に示すように、枠体７の裏面７ｂを上にして、液状の接着樹脂８を第２段差部９へ図２５に示すデスペンサー１０を用いて貫通孔２８が充填されるように塗布する。
　次に、図２４（ｇ）に示すように、半導体チップ１１が固着された回路基板１２を上下逆にして、半導体チップ１１が固着した面を下向きにして、回路基板１２の金属板１２ｃを第２段差部９へ嵌合する。続いて、全体を昇温して、液状の接着樹脂８を硬化させる。これにより、回路基板１２は第２段差部９に接着樹脂８を介してしっかり硬化され、リードフレーム４の裏面１５ｂは貫通孔２８に充填された接着樹脂８を介して枠体７にしっかり硬化される。液状の接着樹脂８の硬化には、例えば、リフロー炉を用いるとよい。
　続く工程は前記の図１８（ｈ）と図１８（ｉ）とに示す工程と同じである。このようにして、半導体装置５００ができ上がる。
　図２５は、第１３実施例、第１４実施例及び第１５実施例で用いられる接着樹脂を塗布する塗布装置の模式的な構成図である。接着樹脂の符号１８，１９にもこの装置は適用できる。
　この塗布装置１５０は、枠体７の開口部７ｃの内壁７ｄに接着樹脂８を塗布する装置であり、Ｘ軸、Ｘ軸に移動できる支持台４１と、デスペンサー１０と、Ｚ軸に移動できるデスペンサー１０の取り付け支柱４２とを備える。デスペンサー１０から接着樹脂８を排出させ、樹脂の排出量、排出圧力を制御する排出制御部４３を備える。回路基板１２を吸着する吸着部４４と、Ｚ軸に移動できる吸着部取り付け支柱４５と、吸着部４４の吸気を制御する吸着制御部４６とを備える。支持台４１を移動させる移動部４７と、移動部４７に指令を出す移動制御部４８とを備える。図中の括弧の番号は工程順を示す。
　図２５を用いて、枠体７の開口部７ｃの内壁７ｄに接着樹脂８を塗布する工程を説明する。
　まず、（１）の工程において、支持台４１に半導体チップ１１を下にした回路基板１２を載置する。
　次に、（２）の工程において、移動制御部４８からの指令で移動部４７をＸ方向、Ｙ方向に移動させて支持台４１を移動させ、回路基板１２を吸着部４４直下に位置させる。続いて、吸着部４４を下降させ回路基板１２に接触させる。続いて、吸着制御部４６により、吸引して回路基板１２の金属板１２ｃを吸着部４４に密着させる。
　次に、（３）の工程において、支持台４１に枠体７のおもて面７ａ側を下にして載置する。（１）の工程で枠体７も載置した場合はこの工程は省略される。
　次に、（４）の工程において、移動制御部４８からの指令で移動部４７をＸ方向、Ｙ方向に移動させて支持台４１を移動させ、枠体７の第２段差部９をデスペンサー１０直下に位置させる。
　次に、（５）の工程において、デスペンサー１０を枠体７の第２段差部９の近くまで下降させて、枠体７の第２段差部９に排出制御部４３で制御された適量の接着樹脂８を塗布する。
　次に、（６）の工程において、移動制御部４８からの指令で移動部４７をＸ方向、Ｙ方向に移動させて支持台４１を移動させ、枠体７を回路基板１２の直下に位置させる。
　次に、（７）の工程において、回路基板１２を下降させて、枠体７の第２段差部９に回路基板１２を嵌合させる。このとき、第２段差部９に塗布された接着樹脂８は圧縮されて図１８で示すようにリードフレーム４の先端の突出部４ｅの裏面４ｂまで流れてゆく。このとき端面４ｃまで流れるようにしてもよい。このとき接着樹脂８の塗布量が管理されているため、リードフレーム４の突出部４ｅの端面４ｃやおもて面４ａまでは流れて行かないようにする。
　（１）～（７）の一連の工程を自動で行うことで量産性を向上させることができて、低コスト化を図ることができる。
　（５）の工程において、枠体７の開口部７ｃの内壁７ｄへの接着樹脂８の排出は、排出制御部４３により、接着樹脂８の排出量や排出速度が適正に制御されて、枠体７の第２段差部９に適正重量の接着樹脂８がデスペンサー１０により排出される。デスペンサー１０から排出された接着樹脂８は支持台４１を移動させることで、均一に枠体７の第２段差部９に塗布される。この枠体７の第２段差部９の周囲長が、例えば７５ｍｍ程度ある場合には、接着樹脂８の適正重量を例えば、１００ｍｇ程度、排出圧力は例えば、１．５×９．８Ｎ程度にすると適正に塗布することができる。
　尚、図示しないが、２種類の材質の接着樹脂１８，１９を用いる場合には、第１接着樹脂１８の硬化は塗布された状態から支持台４１を搬送ベルトに移行させ、リフロー炉を通して第１接着樹脂１８を硬化させる。続いて、支持台４１を搬送ベルトから第２塗布装置のある場所へ移動させ、枠体７をひっくり返して、第２接着樹脂１９を塗布した後、別の搬送ベルトに移行させ、別のリフロー炉を通して硬化させる。この一連の作業を自動で行うことで、接着樹脂１８，１９の塗布と硬化を速やかに行うことができて、量産性を向上させることができて、低コスト化を図ることができる。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
　　　１　　下部金型
　　　２　　上部金型
　　　３　　金型
　　　４　　リードフレーム
　　　４ａ，７ａ，１５ａ，２１ａ　おもて面
　　　４ｂ，７ｂ，１５ｂ　裏面
　　　４ｃ，１５ｃ，１５ｆ　端面
　　　４ｅ，１５ｅ　突出部
　　　５　　注入口
　　　６　　モールド樹脂
　　　７　　枠体
　　　７ｃ　開口部
　　　７ｄ　内壁
　　　８　　接着樹脂
　　　９　　第２段差部
　　１０　　デスペンサー
　　１１　　半導体チップ
　　１２　　回路基板
　　１２ａ　回路板
　　１２ｂ　絶縁膜
　　１２ｃ　金属板
　　１３　　ワイヤ
　　１４　　封止材
　　１５　　端子
　　１５ｄ　側面
　　１８　　第１接着樹脂
　　１９　　第２接着樹脂
　　２１　　第１段差部
　　２２　　取り付け孔
　　２５　　超音波ボンディング装置
　　２６　　隙間
　　２７，３３　　空隙
　　２８，２９　貫通孔
　　２８ａ　突起部
　　３５　　ボンディング箇所
　　４１　　支持台
　　４２　　取り付け支柱
　　４３　　排出制御部
　　４４　　吸着部
　　４５　　吸着部取り付け支柱
　　４６　　吸着制御部
　　４７　　移動部
　　４８　　移動制御部
　１００～１２００　半導体装置
　１５０　　塗布装置

Claims (19)

  1. 　一方の主面側の内周に環状に配置される第１段差部と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体と、
    　前記第１段差部から外部に導出された端子と、
    　前記第２段差部に嵌合された回路基板と、
    　前記第２段差部と前記回路基板とを接着し、前記内壁及び前記端子に接している接着樹脂と、
    　を備える半導体装置。
  2. 　前記端子が、前記第１段差部側の先端部に、前記内壁から突出した突出部を有し、
    　前記接着樹脂が前記突出部の前記内壁側の面に接している、
    　請求項１記載の半導体装置。
  3. 　前記接着樹脂が前記端子の前記突出部側の端面に接している、
    　請求項２記載の半導体装置。
  4. 　前記端子の前記第１段差部側の先端部が前記内壁と略面一に配置され、
    　前記接着樹脂は、前記先端部に接している、
    　請求項１記載の半導体装置。
  5. 　前記接着樹脂は、前記第１段差部面と前記第１段差部面上の前記端子との間を接着している、
    　請求項４記載の半導体装置。
  6. 　一方の主面側の内周に環状に配置される第１段差部と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁と、前記第１段差部と前記第２段差部とを貫通する貫通孔とを有する枠体と、
    　前記第１段差部から外部に導出された端子と、
    　前記第２段差部に嵌合された回路基板と、
    　前記第２段差部と前記回路基板とを接着し、前記貫通孔に充填されて前記端子に接している接着樹脂と、
    　を備える半導体装置。
  7. 　前記端子の前記第１段差部側の先端部が前記内壁と略面一に配置され、
    　前記接着樹脂は前記内壁と前記先端部とに接している、
    　請求項６記載の半導体装置。
  8. 　前記貫通孔はその幅が、前記端子の幅よりも広い、
    　請求項６または７記載の半導体装置。
  9. 　前記枠体は、前記第１段差部に、前記端子を前記一方の主面側から前記他方の主面側に押圧する止め部を有する、
    　請求項１または２記載の半導体装置。
  10. 　前記止め部は前記枠体と一体に形成されている、
    　請求項９記載の半導体装置。
  11. 　前記接着樹脂は、
    　前記第２段差部と前記回路基板とを接着する第１接着樹脂と、
    　前記内壁及び前記端子に接している第２接着樹脂と、
    　を含む請求項４記載の半導体装置。
  12. 　一方の主面側の内周に環状に配置される第１段差部と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体と、
    　前記第１段差部から外部に導出された端子と、
    　前記第２段差部に嵌合された回路基板と、
    　前記第２段差部と前記回路基板とを接着する第１接着樹脂と、
    　を備え、
    　前記枠体は、前記第１段差部内の前記端子の側部に空隙を備え、
    　前記空隙に第２接着樹脂が配置されている半導体装置。
  13. 　前記接着樹脂が、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂もしくはシリコーン系樹脂のいずれかである、
    　請求項１記載の半導体装置。
  14. 　一方の主面側の内周に環状に配置される第１段差部と、前記第１段差部に固定される端子と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体を準備する工程と、
    　回路基板を準備する工程と、
    　前記枠体を、前記一方の主面を下向きに向けて、前記第２段差部に接着樹脂を塗布する工程と、
    　前記第２段差部に前記回路基板を嵌合することで前記接着樹脂を押し出し、前記接着樹脂を前記内壁及び前記端子に塗布する工程と、
    　を有する半導体装置の製造方法。
  15. 　前記端子の前記第１段差部側の先端部に前記内壁から突出した突出部を設け、
    　押し出された前記接着樹脂を前記突出部の前記内壁側の面に塗布する、
    　請求項１４記載の半導体装置の製造方法。
  16. 　一方の主面側の内周に環状に配置される第１段差部と、前記第１段差部に固定される端子と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁とを有する枠体を準備する工程と、
    　回路基板を準備する工程と、
    　前記枠体を、前記一方の主面を下向きに向けて、前記第２段差部に第１接着樹脂を塗布する工程と、
    　前記第２段差部に前記回路基板を嵌合する工程と、
    　前記枠体を、前記一方の主面を上向きに向けて、前記内壁及び前記端子に第２接着樹脂を塗布する工程と、
    　を有する半導体装置の製造方法。
  17. 　一方の主面側の内周に環状に配置される第１段差部と、前記第１段差部に固定される端子と、他方の主面側の内周に環状に配置される第２段差部と、前記第１段差部と前記第２段差部との間に設けられた内壁と、前記第１段差部と前記第２段差部とを貫通する貫通孔とを有する枠体を準備する工程と、
    　回路基板を準備する工程と、
    　前記枠体を、前記一方の主面を下向きに向けて、前記第２段差部に接着樹脂を塗布し、該接着樹脂を前記貫通孔に充填する工程と、
    　前記第２段差部に前記回路基板を嵌合する工程と、
    　を有する半導体装置の製造方法。
  18. 　前記接着樹脂が、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂もしくはシリコーン系樹脂のいずれかである、
    　請求項１４または１７記載の半導体装置の製造方法。
  19. 　前記第１接着樹脂及び前記第２接着樹脂が、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂もしくはシリコーン系樹脂のいずれかである、
    　請求項１６記載の半導体装置の製造方法。
PCT/JP2014/062785 2013-06-10 2014-05-14 半導体装置及びその製造方法 WO2014199764A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112014000756.0T DE112014000756B4 (de) 2013-06-10 2014-05-14 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN201480011892.3A CN105190876B (zh) 2013-06-10 2014-05-14 半导体装置及其制造方法
JP2015522660A JP6041053B2 (ja) 2013-06-10 2014-05-14 半導体装置及びその製造方法
US14/842,230 US9299642B2 (en) 2013-06-10 2015-09-01 Semiconductor device and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013121931 2013-06-10
JP2013-121931 2013-06-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/842,230 Continuation US9299642B2 (en) 2013-06-10 2015-09-01 Semiconductor device and method for producing same

Publications (1)

Publication Number Publication Date
WO2014199764A1 true WO2014199764A1 (ja) 2014-12-18

Family

ID=52022065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062785 WO2014199764A1 (ja) 2013-06-10 2014-05-14 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9299642B2 (ja)
JP (1) JP6041053B2 (ja)
CN (1) CN105190876B (ja)
DE (1) DE112014000756B4 (ja)
WO (1) WO2014199764A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015166696A1 (ja) * 2014-04-30 2015-11-05 富士電機株式会社 半導体モジュールおよびその製造方法
CN106252294A (zh) * 2015-06-12 2016-12-21 富士电机株式会社 半导体装置
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
JP2020047763A (ja) * 2018-09-19 2020-03-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2020098885A (ja) * 2018-12-19 2020-06-25 富士電機株式会社 半導体装置
JP2020098821A (ja) * 2018-12-17 2020-06-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2022013936A1 (ja) * 2020-07-14 2022-01-20
US11610826B2 (en) 2020-08-27 2023-03-21 Fuji Electric Co., Ltd. Semiconductor module
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6507779B2 (ja) * 2015-03-26 2019-05-08 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
DE112016004980B4 (de) 2015-10-28 2024-05-08 Mitsubishi Electric Corporation Leistungs-halbleitereinrichtung
KR102032376B1 (ko) * 2018-05-02 2019-10-16 해성디에스 주식회사 센서 패키지 및 이를 포함하는 센서 패키지 모듈
JP7190985B2 (ja) * 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263621A (ja) * 1994-03-18 1995-10-13 Toshiba Corp 半導体装置
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2008252055A (ja) * 2007-03-08 2008-10-16 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241953A (ja) 1985-04-19 1986-10-28 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JP3609527B2 (ja) 1996-03-29 2005-01-12 三洋電機株式会社 電子装置
JP3758383B2 (ja) 1998-10-23 2006-03-22 富士電機デバイステクノロジー株式会社 パワー半導体装置およびその組立方法
JP2000216187A (ja) 1999-01-20 2000-08-04 Fuji Electric Co Ltd 電子部品内蔵モジュ―ル
JP2000332179A (ja) 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
AT410727B (de) * 2000-03-14 2003-07-25 Austria Mikrosysteme Int Verfahren zum unterbringen von sensoren in einem gehäuse
JP4007143B2 (ja) 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP2012119508A (ja) * 2010-12-01 2012-06-21 Denso Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263621A (ja) * 1994-03-18 1995-10-13 Toshiba Corp 半導体装置
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2008252055A (ja) * 2007-03-08 2008-10-16 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015166696A1 (ja) * 2014-04-30 2017-04-20 富士電機株式会社 半導体モジュールおよびその製造方法
US9837338B2 (en) 2014-04-30 2017-12-05 Fuji Electric Co., Ltd. Semiconductor module with mounting case and method for manufacturing the same
WO2015166696A1 (ja) * 2014-04-30 2015-11-05 富士電機株式会社 半導体モジュールおよびその製造方法
CN106252294A (zh) * 2015-06-12 2016-12-21 富士电机株式会社 半导体装置
US10763183B2 (en) 2016-11-25 2020-09-01 Mitsubishi Electric Corporation Semiconductor device
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
JPWO2018096656A1 (ja) * 2016-11-25 2019-04-11 三菱電機株式会社 半導体装置
JP7172338B2 (ja) 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2020047763A (ja) * 2018-09-19 2020-03-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2020098821A (ja) * 2018-12-17 2020-06-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7188049B2 (ja) 2018-12-17 2022-12-13 富士電機株式会社 半導体装置
CN111341731A (zh) * 2018-12-19 2020-06-26 富士电机株式会社 半导体装置
JP2020098885A (ja) * 2018-12-19 2020-06-25 富士電機株式会社 半導体装置
JP7247574B2 (ja) 2018-12-19 2023-03-29 富士電機株式会社 半導体装置
JPWO2022013936A1 (ja) * 2020-07-14 2022-01-20
JP7199604B2 (ja) 2020-07-14 2023-01-05 三菱電機株式会社 半導体装置の製造方法
US11610826B2 (en) 2020-08-27 2023-03-21 Fuji Electric Co., Ltd. Semiconductor module
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法

Also Published As

Publication number Publication date
CN105190876B (zh) 2018-04-13
US9299642B2 (en) 2016-03-29
US20150371931A1 (en) 2015-12-24
JP6041053B2 (ja) 2016-12-07
CN105190876A (zh) 2015-12-23
JPWO2014199764A1 (ja) 2017-02-23
DE112014000756B4 (de) 2023-06-29
DE112014000756T5 (de) 2016-03-10

Similar Documents

Publication Publication Date Title
JP6041053B2 (ja) 半導体装置及びその製造方法
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
JP6309112B2 (ja) パワーモジュール
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
WO2016072012A1 (ja) 電力用半導体装置およびその製造方法
JP2016162840A (ja) 電子部品、その製造方法及び製造装置
US20140085854A1 (en) Circuit board incorporating semiconductor ic and manufacturing method thereof
JP2002373914A (ja) 電子部品接続構造体
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP2010050323A (ja) 電子装置およびその製造方法
KR20040014420A (ko) 패키지된 전기 구성 요소 및 전기 구성 요소의 패키지를위한 방법
JPH10261741A (ja) 半導体装置及び半導体装置の製造方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
KR101036336B1 (ko) 반도체 패키징 방법
JP5286948B2 (ja) 基板および電子装置の製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
KR20110014261A (ko) 반도체 패키지
CN108831839B (zh) 一种去除半导体塑封制程中所产生毛边的方法
JP4031385B2 (ja) 電子部品の実装方法
JP2010153521A (ja) 半導体素子の樹脂封止方法
JPS61216438A (ja) 封止された電子部品の製造方法
CN103763857A (zh) 板上芯片印刷电路板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480011892.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14811388

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112014000756

Country of ref document: DE

Ref document number: 1120140007560

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 2015522660

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 14811388

Country of ref document: EP

Kind code of ref document: A1