CN105190876B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105190876B
CN105190876B CN201480011892.3A CN201480011892A CN105190876B CN 105190876 B CN105190876 B CN 105190876B CN 201480011892 A CN201480011892 A CN 201480011892A CN 105190876 B CN105190876 B CN 105190876B
Authority
CN
China
Prior art keywords
end difference
semiconductor device
terminal
adhering resin
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480011892.3A
Other languages
English (en)
Other versions
CN105190876A (zh
Inventor
西田祐平
西泽龙男
田中才工
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105190876A publication Critical patent/CN105190876A/zh
Application granted granted Critical
Publication of CN105190876B publication Critical patent/CN105190876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种能够进行牢固的引线键合、量产性优异、小型且低成本的半导体装置及其制造方法。通过利用粘接树脂(8)来牢固地固定端子(15)的突出部(15e)的背面(15b)与框体(7)的内壁(7d)，从而可利用引线(13)来对端子(15)与半导体芯片(11)进行牢固的引线键合，进而能够提供量产性优异且低成本的半导体装置及其制造方法。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有下述端子结构的半导体装置及其半导体装置的制造方法，该端子结构对插入式壳体的端子的固定进行强化，并可进行牢固的引线键合。
背景技术
图26是功率半导体模块的结构示意图。
该功率半导体模块50包括由PPS(聚苯硫醚)树脂形成的框体51、以及贯穿框体51且埋设于框体51的第1阶梯部52的端子53。功率半导体模块50包括形成于框体51的背面侧的内侧的第2阶梯部54、以及嵌合于该第2阶梯部54并通过粘接树脂55来进行固定的电路基板56。功率半导体模块50包括焊接于电路基板56的半导体芯片57、通过超声键合来连接半导体芯片57和端子53的引线58、以及填充到框体51内的密封材料59。电路基板56包括铝等金属板56c、覆盖在该金属板56c上的环氧树脂等绝缘板56b、以及形成在该绝缘板56b上的电路板56a。
框体51的第1阶梯部52的表面与端子53的表面的高度相同。端子53是通过切断去除引线框的不需要的部分而形成的。框体51起到树脂壳体的作用。端子53通过一体成型固定于框体51。
图27是图26中B部分的放大图，是仅示出框体和端子的图。
该一体成型而得到的端子53的背面53a与框体51的第1阶梯部52的埋设部位的底部52a之间的密接性较低。并且，由于两者的热膨胀系数的差异，如图27所示，埋设于第1阶梯部52的端子53有可能会从第1阶梯部52的埋设部位的底部52a浮起。对于处于这种状态的端子53，由于引线键合时超声振动无法顺利地传播，从而无法得到牢固的引线键合。由此，会发生引线58从端子53剥离的问题。
作为解决这种问题的方法，专利文献1中，将端子的剖面结构设为逆T字等来埋入到壳体内，并将壳体构件设为与端子咬合的形状来进行固定。
在专利文献2中，在壳体设置突出部，利用突出部从上方按压端子来进行固定。
专利文献3中，从设置于端子下的壳体背面的贯通孔插入销来抬起端子并进行固定。
此外，在专利文献4中，将端子粘接到锚定板，并将锚定板固定于壳体。通过将锚定板和壳体设为相同材料，从而使得两者的表面相互熔合而成为一体。由此，端子得以牢固固定。
现有技术文献
专利文献
专利文献1：日本专利特开平9-270441号公报
专利文献2：日本专利特开2000－332179号公报
专利文献3：日本专利特开2004－134518号公报
专利文献4：日本专利特开2000－216187号公报
发明内容
发明所要解决的技术问题
然而，在专利文献1中，由于端子的固定部位变宽，从而难以实现功率半导体模块的小型化。
而在专利文献2中，由于设置为利用壳体的突出部从上方进行按压的结构，因此，端子下方与壳体间的间隙依然存在。由此，仍然存在无法充分确保端子与壳体间的密接性的情况。
此外，在专利文献3中，由于需要复杂形状的零部件而不适于量产，因此，制造成本变高。
而在专利文献4中，在对壳体与端子进行一并成型之前，需要增加将端子安装到锚定板的工序、以及锚定板的固化工序，因此制造成本变高。
本发明的目的在于，提供一种可解决上述问题，能够进行牢固的引线键合，量产性优异且成本较低的小型半导体装置及其制造方法。
解决技术问题所采用的技术手段
为了达成上述目的，本发明的一方式在于：半导体装置包括：框体，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；从所述第1阶梯部导出至外部的端子；嵌合于所述第2阶梯部的电路基板；以及粘接树脂，该粘接树脂对所述第2阶梯部和所述电路基板进行粘接，并且与所述内壁及所述端子相接。
本发明的另一方式在于，半导体装置包括：框体，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、在另一个主面侧的内周配置成环状的第2阶梯部、设置于所述第1阶梯部与所述第2阶梯部之间的内壁、以及贯穿所述第1阶梯部和所述第2阶梯部的贯通孔；从所述第1阶梯部导出至外部的端子；嵌合于所述第2阶梯部的电路基板；以及粘接树脂，该粘接树脂对所述第2阶梯部和所述电路基板进行粘接，且被填充至所述贯通孔，与所述端子相接。
此外，本发明的另一方式在于，半导体装置包括：框体，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；从所述第1阶梯部导出至外部的端子；嵌合于所述第2阶梯部的电路基板；以及第1粘接树脂，该第1粘接树脂对所述第2阶梯部和所述电路基板进行粘接，所述框体在所述第1阶梯部内的所述端子的侧部具备空隙，在所述空隙配置有第2粘接树脂。
此外，本发明的另一方式在于，半导体装置的制造方法包括：准备框体的工序，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、固定于所述第1阶梯部的端子、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；准备电路基板的工序；使所述框体的所述一个主面朝下，在所述第2阶梯部涂布粘接树脂的工序；以及通过将所述电路基板嵌合于所述第2阶梯部来挤压出所述粘接树脂，从而将所述粘接树脂涂布到所述内壁和所述端子的工序。
此外，本发明的另一方式在于，半导体装置的制造方法包括：准备框体的工序，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、固定于所述第1阶梯部的端子、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；准备电路基板的工序；使所述框体的所述一个主面朝下，在所述第2阶梯部涂布第1粘接树脂的工序；使所述电路基板嵌合于所述第2阶梯部的工序；以及使所述框体的所述一个主面朝上，在所述内壁和所述端子涂布第2粘接树脂的工序。
此外，本发明的另一方式在于，半导体装置的制造方法包括：准备框体的工序，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、固定于所述第1阶梯部的端子、在另一个主面侧的内周配置成环状的第2阶梯部、设置于所述第1阶梯部与所述第2阶梯部之间的内壁、以及贯穿所述第1阶梯部和所述第2阶梯部的贯通孔；准备电路基板的工序；使所述框体的所述一个主面朝下，在所述第2阶梯部涂布粘接树脂，并将该粘接树脂填充到所述贯通孔的工序；以及使所述电路基板嵌合于所述第2阶梯部的工序。
发明效果
本发明中，提供一种通过利用粘接树脂来固定端子和框体，从而能够进行牢固的引线键合，量产性优异且成本较低的小型半导体装置及其制造方法。
本发明的上述及其他目的、特征及优点可通过与表示作为本发明的示例的优选实施方式的附图相关联的下述说明来得以进一步的明确。
附图说明
图1是实施例1所涉及的半导体装置的主要部分结构图(其一)。
图2是实施例1所涉及的半导体装置的主要部分结构图(其二)。
图3是实施例1所涉及的半导体装置的主要部分结构图(其三)。
图4是实施例1所涉及的半导体装置的主要部分结构图(其四)。
图5是实施例2所涉及的半导体装置的主要部分结构图。
图6是实施例3所涉及的半导体装置的主要部分结构图。
图7是实施例4所涉及的半导体装置的主要部分结构图。
图8是实施例5所涉及的半导体装置的主要部分结构图。
图9是实施例6所涉及的半导体装置的主要部分结构图。
图10是实施例7所涉及的半导体装置的主要部分结构图。
图11是实施例8所涉及的半导体装置的主要部分结构图。
图12是实施例9所涉及的半导体装置的主要部分结构图。
图13是实施例10所涉及的半导体装置的主要部分结构图。
图14是实施例11所涉及的半导体装置的主要部分结构图。
图15是实施例12所涉及的半导体装置的主要部分结构图。
图16是实施例13所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其一)。
图17是实施例13所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其二)。
图18是实施例13所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其三)。
图19是实施例14所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其一)。
图20是实施例14所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其二)。
图21是实施例14所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其三)。
图22是实施例15所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其一)。
图23是实施例15所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其二)。
图24是实施例15所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图(其三)。
图25是涂布实施例13、实施例14、以及实施例15中所使用的涂布粘接树脂的涂布装置的结构示意图。
图26是功率半导体模块的结构示意图。
图27是图26中B部分的放大图，是仅示出框体和端子的图。
具体实施方式
通过下述实施例来说明实施方式。
(实施例1)
图1～图4是实施例1所涉及的半导体装置的主要部分结构图。
该半导体装置100包括框体7、端子15、电路基板12、以及粘接树脂8。框体7例如由PPS树脂形成，相当于半导体装置100的树脂壳体。框体7具有在一个主面(图中的上表面)侧的内周配置为环状的第1阶梯部21、在另一个主面(图中的下表面)侧的内周配置为环状的第2阶梯部9、以及设置在第1阶梯部21与第2阶梯部9之间的内壁7d。
端子15埋设为贯穿框体7，且正面4a从第1阶梯部21的正面21a露出。并且，端子15具有前端从框体7的内壁7d突出例如1mm左右的突出部15e。
电路基板12嵌合于框体7的第2阶梯部9。电路基板12包括铝等金属板12c、覆盖该金属板12c的环氧树脂等绝缘板12b、以及形成于该绝缘板12b的的表面的电路板12a。此外，也可以使用DCB(Direct Copper Bonding：直接铜键合)基板等作为电路基板12。
粘接树脂8配置为使电路基板12与框体7的第2阶梯部9相粘接，并与框体7的内壁7d及端子15相接。
半导体装置100具有半导体芯片11、引线13、以及密封材料14。半导体芯片11焊接于电路基板12的电路板12a。引线13由铝或铜等构成，对半导体芯片11与端子15进行电连接。密封材料14填充在框体7内，对半导体装置100的内部进行密封。框体7设置有安装孔22。
本实施方式中，通过使粘接树脂8与端子15的突出部15e的背面15b、以及框体7的内壁7d相接，从而能够利用粘接树脂8来牢固地固定端子15和框体7。由此，能够对端子15进行基于超声振动的牢固的引线键合。
此外，图4特别示出了端子从第1阶梯部的埋设部位浮起的情况。如图4所示，即使在埋设于第1阶梯部21的端子15因热膨胀差异而从埋设部浮起从而产生间隙26的情况下，粘接树脂8也能够进入到该间隙26并固化。由此，使用粘接树脂8而使得端子15和第1阶梯部21(壳体7)被牢固地固定，从而能够使用超声键合装置25来进行牢固的引线键合。具体而言，在用剪切强度(shear strength)来表示键合强度时，剪切强度在100g(＝0.1×9.8N)以上，从而能够确保足够的可靠性。该剪切强度是在对键合接合部施加与端子15表面相平行的力且接合面不会剥离的条件，与没有粘接树脂8的情况相比，该剪切强度提高了140％以上。此外，图中箭头所示的振动表示超声振动的方向。
利用用于固接电路基板12的粘接树脂8可对端子15和框体7进行固定，因此，无需增加工序，就能够以低成本将端子15牢固地固定于第1阶梯部21。
此外，也无需如专利文献1所示那样扩大端子15的固定部位，从而能够实现半导体装置100的小型化。
粘接树脂8是可吸收振动的具有弹性系数的材质，可以是液状的粘度较小的可进行常温处理的热固性树脂。粘接树脂8例如可以是环氧类树脂、聚酰亚胺类树脂、聚酰胺类树脂或硅类树脂。
在进行粘接树脂8的涂布时，通过边抽真空边进行涂布，能够良好地向间隙26填充粘接树脂8。
(实施例2)
图5是实施例2所涉及的半导体装置的主要部分结构图。图5相当于实施例1的图2。
图5所示的半导体装置200与图2的半导体装置100的不同点在于，粘接树脂8还与端子15的突出部15e的端面15c相接。与实施例1相比，端子15的突出部15e不仅在背面15b，还在端面15c与框体7相粘接，从而能够更为牢固地固定端子15。
此外，粘接树脂8也可以搁置于端子15的正面15a中键合部位35以外的部位。
(实施例3)
图6是实施例3所涉及的半导体装置的主要部分结构图。图6相当于实施例2的图5。
图6所示的半导体装置300与图5的半导体装置200的不同点在于，端子15未设置突出部15e，框体7的内壁7d与端子15的端面15f大致齐平(例如具有0.1mm以下的高低差)。在该情况下，由于使用粘接树脂8牢固地固定端子15的端面15f与框体7的内壁7d，因此，能够通过超声振动进行牢固的引线键合。
(实施例4)
图7是实施例4所涉及的半导体装置的主要部分结构图。图7相当于实施例3的图6。
图7所示的半导体装置400与图6的半导体装置300的不同点在于，在端子15的背面15b下方的第1阶梯部21设置空隙27，在空隙27也填充粘接树脂8来固定端子15。空隙27的高度H为0.2mm～1mm左右即可。该情况下，端子15与第1阶梯部21之间的固定变得牢固，从而能够良好地进行超声键合。此外，若将空隙27配置于半导体装置100、200或300，则能够使端子15与第1阶梯部21之间的固定更为牢固。
(实施例5)
图8是实施例5所涉及的半导体装置的主要部分结构图。图8相当于实施例4的图7。
图8所示的半导体装置500与图6所示的半导体装置300的不同点在于，在第2阶梯部9与第1阶梯部21之间设置贯通孔28，向该贯通孔28填充粘接树脂8，使端子15与粘接树脂8相接，由此来对端子15进行固定。该情况下，端子15与第1阶梯部21之间的固定变得牢固，从而能够良好地进行超声键合。
(实施例6)
图9是实施例6所涉及的半导体装置的主要部分结构图。图9相当于实施例5的图8。
图9所示的半导体装置600与图8的半导体装置500的不同点在于，使端子15的端子15f及框体7的内壁7d也与粘接树脂8相接。该情况下，由于在贯通孔28和端面15f这两个部位进行端子15与第1阶梯部21的固定，因此与半导体装置500相比，能够更为牢固，从而可良好地进行超声键合。
(实施例7)
图10是实施例7所涉及的半导体装置的主要部分结构图。图10相当于实施例5的图8。
图10所示的半导体装置700与图8的半导体装置500的不同点在于，贯通孔29的宽度比端子15的宽度要宽。该情况下，由于端子15的侧面15d也与粘接树脂8相接，因此与半导体500相比，能够使端子15与第1阶梯部21之间的固定更为牢固。
(实施例8)
图11是实施例8所涉及的半导体装置的主要部分结构图。图11相当于实施例7的图10。
图11所示的半导体装置800与图10的半导体装置700的不同点在于，使端子15的端子15f及框体7的内壁7d也与粘接树脂8相接。该情况下，由于在贯通孔29和端面15f这两个部位进行端子15与第1阶梯部21的固定，因此与半导体装置700相比，能够更为牢固，从而可良好地进行超声键合。
(实施例9)
图12是实施例9所涉及的半导体装置的主要部分结构图。图12相当于实施例1的图2。
图12所示的半导体装置900与图2的半导体装置100的不同点在于，在框体7的第1阶梯部21设置止动部30。另外，止动部30可以通过与框体7一体成型的方式来形成，也可以利用其他材质单独形成，再通过粘接剂来安装。
通过使用该止动部30，从框体7的一个主面侧将端子15按压向另一个主面侧，能够使端子15与第1阶梯部21之间的固定更为牢固。
此外，通过在半导体装置200～800中设置该止动部30，能够进行更为牢固的超声键合。
(实施例10)
图13是实施例10所涉及的半导体装置的主要部分结构图。图13相当于实施例3的图6。
图13所示的半导体装置1000与图6的半导体装置300的不同点在于，固定端子15的端面15f与框体7的内壁7d的粘接树脂、与固定电路基板12与第2阶梯部9的粘接树脂不同。使用第1粘接树脂18来进行电路基板12与第2阶梯部9的固定，使用第2粘接树脂19来进行端子15的端面15f与框体7的内壁7d的固定。该情况下，与半导体装置300的情况相同，也能够使端子15与第1阶梯部21之间的固定变得牢固，从而能够良好地进行超声键合。
(实施例11)
图14是实施例11所涉及的半导体装置的主要部分结构图。图14相当于实施例10的图13。
图14所示的半导体装置1100与图13的半导体装置1000的不同点在于，在与端子15的侧面15d相接的第1阶梯部21设置空隙33，向空隙33填充第2粘接树脂19，在端子15的侧面15d固定第1阶梯部21。该情况下，端子15与第1阶梯部21之间的固定变得牢固，从而能够良好地进行超声键合。
通过像半导体装置1000那样，在端子15的端面15f及框体7的内壁7d涂布粘接树脂，能够进一步使固定变得牢固。
(实施例12)
图15是实施例12所涉及的半导体装置的主要部分结构图。图15相当于实施例5的图8。
图15所示的半导体装置1200与图8的半导体装置500的不同点在于，在与端子15的侧面15d相接的第1阶梯部21设置空隙33，向空隙33填充第2粘接树脂19，在端子15的侧面15d固定第1阶梯部21。该情况下，端子15与第1阶梯部21之间的固定进一步变得牢固，从而能够良好地进行超声键合。
(实施例13)
图16～图18是实施例13所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图。该实施例13是图1所示的半导体装置100的制造方法。
如图16(a)所示，准备由下部模具1和上部模具2构成的模具3。
接着，如图16(b)所示，在下部模具1配置例如Cu的引线框4。
接着，如图16(c)所示，在下部模具1上配置上部模具2。此时，使引线框4的正面4a与上部模具2的下表面2a密接。接着，从注入口5向模具3内部注入作为模塑树脂6的例如PPS树脂，用模塑树脂6填充满模具3内部的空间3a。
接着，如图17(d)所示，使模具3升温，从而使模塑树脂6固化。通过该固化形成框体7，并进一步使框体7和引线框4一体成型，引线框4贯穿框体7并固接于框体7。
接着，如图17(e)所示，将下部模具1和上部模具2分离，从模具3上拆下一体成型的框体7和引线框4。由此，制造完成带有引线框4的树脂壳体。另外，与上述工序并行地准备电路基板12。
接着，如图17(f)所示，将框体7的背面7b朝上，使用图25所示的分配器10向第2阶梯部9涂布液状的粘接树脂8。此外，图中的4b是引线框的背面，4c是引线框前端的突出部4e的端面。7a是框体的正面。
接着，如图18(g)所示，将固接有半导体芯片11的电路基板12上下反转，使固接有半导体芯片11的面朝下，使电路基板12的金属板12c与第2阶梯部9嵌合。此时，第2阶梯部9所涂布的液状的粘接树脂8流动并扩散至引线框4的前端的突出部4e的背面4b，从而背面4b与框体7的开口部7c的内壁7d被液状的粘接树脂8所涂布。此时，粘接树脂8也可以回流到引线框4的前端的突出部4e的正面4a。其中，回流部位只要避开键合部位35即可。接着，使整体升温，从而使液状的粘接树脂8固化。通过该固化，电路基板12与引线框4的前端的突出部4e的背面4b经由粘接树脂8牢固地固定于框体7。对于液状的粘接树脂8的固化，使用例如回流炉即可。
接着，如图18(h)所示，将整体再次翻转，使半导体芯片11朝向上侧，通过超声键合将引线13分别固接于半导体芯片11、引线框4以及电路基板12的电路部12a。
接着，如图18(i)所示，在框体7内填充密封材料14。接着，在切断引线框4的不需要的部分之后，使其弯曲从而形成端子15。由此，制造完成半导体装置100。
粘接树脂8是粘度为例如10Pa·sec～50Pa·sec左右，优选为16Pa·sec～30Pa·sec左右的环氧类树脂，使用分配器10来进行涂布。该粘接树脂8是液状的粘度较小并可进行常温处理的热固性树脂即可，也可以是聚酰亚胺类树脂、聚酰胺类树脂等。
此外，通过精确地管理粘接树脂8的重量、粘接树脂8的排出压力，能够准确地进行涂布，使得电路基板12与第2阶梯部9相嵌合时流出的粘接树脂8从第2阶梯部9扩散至引线框4的前端的突出部4e的背面4b。然而，如上所述，粘接树脂8也可以有少许回流到正面4a。
此外，若引线框4的前端的突出部4e的长度L为例如0.2mm～1mm左右，则从粘接性的观点来看是优选的。
在框体7与引线框4的一体成型中，如图4所示，有时所埋设的引线框4的背面4b会因热膨胀系数的不同而浮起例如70μm左右。但是，在该情况下，粘度较低的粘接树脂8流动并渗透到间隙26，从而也能获得良好的固接。
如图5的半导体装置200所示，若在引线框4的突出部4e的端面4c也涂布粘接树脂8，则粘接强度变大。该情况下，需要调节粘接树脂8的重量和排出压力，使得粘接树脂8被涂布到引线框4的突出部4e的端面4c。
(实施例14)
图19～图21是实施例14所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图。该实施例14是图13所示的半导体装置1000的制造方法。
图19(a)的工序到图20(e)的工序与实施例13的图16(a)的工序到图17(e)的工序相同。另外，与这些工序并行地准备电路基板12。
接着，如图20(f)所示，将框体7的背面7b朝上，使用图25所示的分配器10向第2阶梯部9涂布液状的第1粘接树脂18。该第1粘接树脂18的量比上述图17(f)的情况下的粘接树脂8的量要少。
接着，如图20(g)所示，将固接有半导体芯片11的电路基板12上下反转，使固接有半导体芯片11的面朝下，使电路基板12的电路板12a与第2阶梯部9嵌合。此时，由于第1粘接树脂18的量较少，因此，第1粘接树脂18不会流动前进到框体7的开口部7c的内壁7d。接着，使整体升温，从而使第1粘接树脂18固化。通过该固化，电路基板12经由第1粘接树脂18被牢固地固接于框体7。
接着，如图21(h)所示，将整体上下反转，在引线框4的前端的侧端部4f和框体7的开口部7c的内壁7d涂布第2粘接树脂19。此时，也可以在引线框4的前端的正面4a涂布第2粘接树脂19。涂布在该正面4a的第2粘接树脂19在固化之后，成为搁置于引线框4的前端的正面4a的状态。其中，回流部位只要避开键合部位35即可。该第2粘接树脂19的涂布也可以使用图25所示的分配器10。但是，可使用不同于上述分配器的其他分配器。接着，使第2粘接树脂19固化。由此，引线框4与框体7经由第2粘接树脂19牢固地固接。
接着，如图21(i)所示，通过超声键合将引线13分别固接于半导体芯片11、引线框4及电路板12a。
接着，如图21(j)所示，在框体7内填充密封材料14。接着，在切断引线框4的不需要的部分之后，使其弯曲从而形成端子15。由此，制造完成半导体装置1000。
第1粘接树脂18与第2粘接树脂19可以是相同材质的树脂，也可以是不同材质的树脂。作为这种树脂，例如可以使用环氧类树脂、聚酰亚胺类树脂、聚酰胺类树脂或硅类树脂。
在使用不同树脂的情况下，例如使用环氧类树脂作为第1粘接树脂18，使用聚酰亚胺类树脂作为第2粘接树脂19。对于这些粘接树脂18、19的固化，使用例如回流炉即可。
(实施例15)
图22～图24是实施例15所涉及的半导体装置的制造方法，是按照工序顺序来表示的主要部分制造工序剖视图。该实施例15是图8所示的半导体装置500的制造方法。
如图22(a)所示，准备由下部模具1和上部模具2构成的模具3。
接着，如图22(b)所示，在下部模具1配置例如Cu的引线框4。在该下部模具1设置有突起部28a，以使得从框体7的第1阶梯部21朝向第2阶梯部9形成贯通孔28。
接着，如图22(c)所示，在下部模具1上配置上部模具2。此时，使引线框4的正面4a与上部模具2的下表面2a密接。接着，从注入口5向模具3内部注入作为模塑树脂6的例如PPS树脂，用模塑树脂6填充满模具3内部的空间3b。
接着，如图23(d)所示，使模具3升温，从而使模塑树脂6固化。通过该固化形成形成有贯通孔28的框体7，并进一步使框体7和引线框4一体成型，引线框4贯穿框体7并固接于框体7。
接着，如图23(e)所示，将下部模具1和上部模具2分离，从模具3上拆下一体成型的框体7和引线框4。由此，制造完成带有引线框4的树脂壳体。另外，与上述工序并行地准备电路基板12。
接着，如图23(f)所示，将框体7的背面7b朝上，使用图25所示的分配器10向第2阶梯部9涂布液状的粘接树脂8，使得贯通孔28被填充。
接着，如图24(g)所示，将固接有半导体芯片11的电路基板12上下反转，使固接有半导体芯片11的面朝下，使电路基板12的金属板12c与第2阶梯部9嵌合。接着，使整体升温，从而使液状的粘接树脂8固化。由此，电路基板12经由粘接树脂8被牢固地固化于第2阶梯部9，引线框4的背面4b通过填充于贯通孔28的粘接树脂8被牢固地固接于框体7。对于液状的粘接树脂8的固化，使用例如回流炉即可。
接下来的工序与上述图18(h)和图18(i)所示的工序相同。由此，制造完成半导体装置500。
图25是涂布实施例13、实施例14、以及实施例15中所使用的涂布粘接树脂的涂布装置的结构示意图。粘接树脂的标号18、19也适用于该装置。
该涂布装置150是用于在框体7的开口部7c的内壁7d涂布粘接树脂8的装置，包括可沿X轴、X轴移动的支承台41、分配器10、以及可沿Z轴移动的分配器10的安装支柱42。还包括使粘接树脂8从分配器10排出，并对树脂的排出量、排出压力进行控制的排出控制部43。还包括吸附电路基板12的吸附部44、可沿Z轴移动的吸附部安装支柱45、以及控制吸附部44的进气的吸附控制部46。还包括使支承台41移动的移动部47、以及向移动部47发出指令的移动控制部48。图中括号中的编号表示工序顺序。
使用图25，对向框体7的开口部7c的内壁7d涂布粘接树脂8的工序进行说明。
首先，在(1)的工序中，将电路基板12放置于支承台41，使半导体芯片11朝下。
接着，在(2)的工序中，根据来自移动控制部48的指令，使移动部47向X方向、Y方向移动，由此来使支承台41移动，从而使得电路基板12位于吸附部44的正下方。接着，使吸附部44下降至与电路基板12相接触。接着，利用吸附控制部46来进行吸引，使得电路基板12的金属板12c与吸附部44密接。
接着，在(3)的工序中，将框体7放置于支承台41，使框体7的正面7a侧朝下。若在(1)的工序中已放置了框体7，则省略该工序。
接着，在(4)的工序中，根据来自移动控制部48的指令，使移动部47向X方向、Y方向移动，由此来使支承台41移动，从而使得框体7的第2阶梯部9位于分配器10的正下方。
接着，在(5)的工序中，使分配器10下降至框体7的第2阶梯部9的附近，在框体7的第2阶梯部9涂布经过排出控制部43控制的适量的粘接树脂8。
接着，在(6)的工序中，根据来自移动控制部48的指令，使移动部47向X方向、Y方向移动，由此来使支承台41移动，从而使得框体7位于电路基板12的正下方。
接着，在(7)的工序中，使电路基板12下降，从而使电路基板12与框体7的第2阶梯部9相嵌合。此时，第2阶梯部9所涂布的粘接树脂8被压缩，从而如图18所示那样，流出到引线框4的前端的突出部4e的背面4b。此时，也可以流出至端面4c。由此，此时粘接树脂8的涂布量经过了管理，因此，不会流出到引线框4的突出部4e的端面4c、以及正面4a。
通过自动地进行(1)～(7)这一连串工序，能够提高量产性，从而能够实现低成本化。
在(5)的工序中，在向框体7的开口部7c的内壁7d排出粘接树脂8时，利用排出控制部43，适当地对粘接树脂8的排出量、排出速度进行控制，从而使得从分配器10向框体7的第2阶梯部9排出适当重量的粘接树脂8。通过使支承台41移动，从分配器10排出的粘接树脂8被均匀地涂布于框体7的第2阶梯部9。在该框体7的第2阶梯部9的周围长度例如为75mm左右的情况下，若粘接树脂8的适当重量被设为例如100mg左右，排出压力被设为例如1.5×9.8N左右，则能够进行适当的涂布。
此外，虽然未进行图示，但在使用两种材质的粘接树脂18、19的情况下，对于第1粘接树脂18的固化，通过在涂布有第1粘接树脂18的状态下使支承台41转移到传送带，并通过回流炉来使第1粘接树脂18固化。接着，使支承台41从传送带移动到第2涂布装置的设置场所，将框体7翻转，在涂布第2粘接树脂19之后，转移到其他的传送带，并通过其他的回流炉进行固化。通过自动地进行该一连串的操作，能够快速地进行粘接树脂18、19的涂布和固化，能够提高量产性，从而实现低成本化。
上述仅示出本发明的原理。对本领域技术人员而言，可进行许多变形、变更，本发明并不限于上述示出并进行说明的正确的结构及应用例，其所对应的所有变形例及等同物均可视为由所附权利要求及其等同物所限定的本发明的范围。
标号说明
1 下部模具
2 上部模具
3 模具
4 引线框
4a、7a、15a、21a 正面
4b、7b、15b 背面
4c、15c、15f 端面
4e、15e 突出部
5 注入口
6 模塑树脂
7 框体
7c 开口部
7d 内壁
8 粘接树脂
9 第2阶梯部
10 分配器
11 半导体芯片
12 电路基板
12a 电路板
12b 绝缘膜
12c 金属板
13 引线
14 密封材料
15 端子
15d 侧面
18 第1粘接树脂
19 第2粘接树脂
21 第1阶梯部
22 安装孔
25 超声键合装置
26 间隙
27、33 空隙
28、29 贯通孔
28a 突起部
35 键合部位
41 支承台
42 安装支柱
43 排出控制部
44 吸附部
45 吸附部安装支柱
46 吸附控制部
47 移动部
48 移动控制部
100～1200 半导体装置
150 涂布装置

Claims (20)

1.一种半导体装置，其特征在于，包括：
框体，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；
从所述第1阶梯部导出至外部的端子；
嵌合于所述第2阶梯部的电路基板；以及
粘接树脂，该粘接树脂对所述第2阶梯部和所述电路基板进行粘接，并且与所述内壁及所述端子相接。
2.如权利要求1所述的半导体装置，其特征在于，
所述端子在所述第1阶梯部侧的前端部具有从所述内壁突出的突出部，
所述粘接树脂与所述突出部的所述内壁侧的表面相接。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述框体在所述第1阶梯部具有止动部，该止动部从所述一个主面侧将所述端子按压至所述另一个主面侧。
4.如权利要求3所述的半导体装置，其特征在于，
所述止动部与所述框体形成为一体。
5.如权利要求1所述的半导体装置，其特征在于，
所述粘接树脂是环氧类树脂、聚酰亚胺类树脂、聚酰胺类树脂和硅类树脂中的任一个。
6.如权利要求2所述的半导体装置，其特征在于，
所述粘接树脂与所述端子的所述突出部侧的端面相接。
7.如权利要求1所述的半导体装置，其特征在于，
所述端子的所述第1阶梯部侧的前端部配置为与所述内壁齐平，
所述粘接树脂与所述前端部相接。
8.如权利要求7所述的半导体装置，其特征在于，
所述粘接树脂包括：
第1粘接树脂，该第1粘接树脂对所述第2阶梯部和所述电路基板进行粘接；以及
第2粘接树脂，该第2粘接树脂与所述内壁和所述端子相接。
9.如权利要求7所述的半导体装置，其特征在于，
所述粘接树脂对所述第1阶梯部表面与所述第1阶梯部表面上的所述端子之间进行粘接。
10.一种半导体装置，其特征在于，包括：
框体，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、在另一个主面侧的内周配置成环状的第2阶梯部、设置于所述第1阶梯部与所述第2阶梯部之间的内壁、以及贯穿所述第1阶梯部和所述第2阶梯部的贯通孔；
从所述第1阶梯部导出至外部的端子；
嵌合于所述第2阶梯部的电路基板；以及
粘接树脂，该粘接树脂对所述第2阶梯部和所述电路基板进行粘接，且被填充至所述贯通孔并与所述端子相接。
11.如权利要求10所述的半导体装置，其特征在于，
所述端子的所述第1阶梯部侧的前端部配置为与所述内壁齐平，
所述粘接树脂与所述内壁和所述前端部相接。
12.如权利要求10或11所述的半导体装置，其特征在于，
所述贯通孔的宽度比所述端子的宽度要宽。
13.一种半导体装置，其特征在于，包括：
框体，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；
从所述第1阶梯部导出至外部的端子；
嵌合于所述第2阶梯部的电路基板；以及
第1粘接树脂，该第1粘接树脂对所述第2阶梯部和所述电路基板进行粘接，
所述框体在所述第1阶梯部内的所述端子的侧部具备空隙，
在所述空隙配置有第2粘接树脂。
14.一种半导体装置的制造方法，其特征在于，包括：
准备框体的工序，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、固定于所述第1阶梯部的端子、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；
准备电路基板的工序；
使所述框体的所述一个主面朝下，并在所述第2阶梯部涂布粘接树脂的工序；以及
通过将所述电路基板嵌合于所述第2阶梯部来挤压出所述粘接树脂，从而将所述粘接树脂涂布到所述内壁和所述端子的工序。
15.如权利要求14所述的半导体装置的制造方法，其特征在于，
所述粘接树脂是环氧类树脂、聚酰亚胺类树脂、聚酰胺类树脂和硅类树脂中的任一个。
16.如权利要求14所述的半导体装置的制造方法，其特征在于，
在所述端子在所述第1阶梯部侧的前端部设置从所述内壁突出的突出部，
在所述突出部的所述内壁侧的表面涂布被挤压出的所述粘接树脂。
17.一种半导体装置的制造方法，其特征在于，包括：
准备框体的工序，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、固定于所述第1阶梯部的端子、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁；
准备电路基板的工序；
使所述框体的所述一个主面朝下，并在所述第2阶梯部涂布第1粘接树脂的工序；
使所述电路基板嵌合于所述第2阶梯部的工序；以及
使所述框体的所述一个主面朝上，并在所述内壁和所述端子涂布第2粘接树脂的工序。
18.如权利要求17所述的半导体装置的制造方法，其特征在于，
所述第1粘接树脂及所述第2粘接树脂是环氧类树脂、聚酰亚胺类树脂、聚酰胺类树脂和硅类树脂中的任一个。
19.一种半导体装置的制造方法，其特征在于，包括：
准备框体的工序，该框体具有在一个主面侧的内周配置成环状的第1阶梯部、固定于所述第1阶梯部的端子、在另一个主面侧的内周配置成环状的第2阶梯部、以及设置于所述第1阶梯部与所述第2阶梯部之间的内壁、以及贯穿所述第1阶梯部和所述第2阶梯部的贯通孔；
准备电路基板的工序；
使所述框体的所述一个主面朝下，并在所述第2阶梯部涂布粘接树脂，且将该粘接树脂填充到所述贯通孔的工序；以及
使所述电路基板嵌合于所述第2阶梯部的工序。
20.如权利要求19所述的半导体装置的制造方法，其特征在于，
所述粘接树脂是环氧类树脂、聚酰亚胺类树脂、聚酰胺类树脂和硅类树脂中的任一个。
CN201480011892.3A 2013-06-10 2014-05-14 半导体装置及其制造方法 Active CN105190876B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013121931 2013-06-10
JP2013-121931 2013-06-10
PCT/JP2014/062785 WO2014199764A1 (ja) 2013-06-10 2014-05-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN105190876A CN105190876A (zh) 2015-12-23
CN105190876B true CN105190876B (zh) 2018-04-13

Family

ID=52022065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011892.3A Active CN105190876B (zh) 2013-06-10 2014-05-14 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9299642B2 (zh)
JP (1) JP6041053B2 (zh)
CN (1) CN105190876B (zh)
DE (1) DE112014000756B4 (zh)
WO (1) WO2014199764A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000183B4 (de) * 2014-04-30 2022-05-05 Fuji Electric Co., Ltd. Halbleitermodul und Verfahren zu dessen Herstellung
JP6507779B2 (ja) * 2015-03-26 2019-05-08 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
JP6515694B2 (ja) * 2015-06-12 2019-05-22 富士電機株式会社 半導体装置
DE112016004980B4 (de) 2015-10-28 2024-05-08 Mitsubishi Electric Corporation Leistungs-halbleitereinrichtung
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
KR102032376B1 (ko) * 2018-05-02 2019-10-16 해성디에스 주식회사 센서 패키지 및 이를 포함하는 센서 패키지 모듈
JP7172338B2 (ja) * 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7188049B2 (ja) * 2018-12-17 2022-12-13 富士電機株式会社 半導体装置
JP7247574B2 (ja) * 2018-12-19 2023-03-29 富士電機株式会社 半導体装置
JP7190985B2 (ja) * 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置
WO2022013936A1 (ja) * 2020-07-14 2022-01-20 三菱電機株式会社 半導体装置の製造方法
JP2022038766A (ja) 2020-08-27 2022-03-10 富士電機株式会社 半導体モジュール
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263621A (ja) * 1994-03-18 1995-10-13 Toshiba Corp 半導体装置
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
JP2012119508A (ja) * 2010-12-01 2012-06-21 Denso Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241953A (ja) 1985-04-19 1986-10-28 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JP3609527B2 (ja) 1996-03-29 2005-01-12 三洋電機株式会社 電子装置
JP3758383B2 (ja) 1998-10-23 2006-03-22 富士電機デバイステクノロジー株式会社 パワー半導体装置およびその組立方法
JP2000216187A (ja) 1999-01-20 2000-08-04 Fuji Electric Co Ltd 電子部品内蔵モジュ―ル
JP2000332179A (ja) 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
AT410727B (de) * 2000-03-14 2003-07-25 Austria Mikrosysteme Int Verfahren zum unterbringen von sensoren in einem gehäuse
JP4007143B2 (ja) 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263621A (ja) * 1994-03-18 1995-10-13 Toshiba Corp 半導体装置
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
JP2012119508A (ja) * 2010-12-01 2012-06-21 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2014199764A1 (ja) 2014-12-18
US9299642B2 (en) 2016-03-29
US20150371931A1 (en) 2015-12-24
JP6041053B2 (ja) 2016-12-07
CN105190876A (zh) 2015-12-23
JPWO2014199764A1 (ja) 2017-02-23
DE112014000756B4 (de) 2023-06-29
DE112014000756T5 (de) 2016-03-10

Similar Documents

Publication Publication Date Title
CN105190876B (zh) 半导体装置及其制造方法
KR102228644B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
CN102709203B (zh) 接合装置及接合方法
EP0853337B1 (en) Method for manufacturing semiconductor device
TWI575617B (zh) An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus
KR102119992B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
KR102157944B1 (ko) 수지 밀봉 방법
US20090258460A1 (en) Manufacturing method of semiconductor device
JP2011171540A (ja) モジュールの製造方法
JP2012028484A (ja) モジュールと、その製造方法
JP2016178196A (ja) 半導体装置及びその製造方法
CN101901770B (zh) 集成电路封装结构的制造方法
KR20170121157A (ko) 전자 부품, 그 제조 방법 및 제조 장치
KR102086889B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
KR20180083789A (ko) 회로 부품의 제조 방법 및 회로 부품
CN100573863C (zh) 覆晶封装结构及其制造方法
US8822836B2 (en) Bonding sheet, electronic circuit device and its manufacturing method
JPH0410447A (ja) Ｉｃチップ搭載基板
CN217588901U (zh) 一种芯片封装模组
CN103763857B (zh) 板上芯片印刷电路板
CN216563093U (zh) 封装模组
CN110021693A (zh) 一种多杯的led cob显示屏模组及其制作方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
US20220063151A1 (en) Resin leakage prevention member, resin leakage prevention member supply mechanism, resin molding apparatus, and method for producing resin molded product
CN110739278B (zh) 柔性封装结构及可穿戴设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant