CN111316429A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111316429A
CN111316429A CN201780093212.0A CN201780093212A CN111316429A CN 111316429 A CN111316429 A CN 111316429A CN 201780093212 A CN201780093212 A CN 201780093212A CN 111316429 A CN111316429 A CN 111316429A
Authority
CN
China
Prior art keywords
end surface
lead frame
semiconductor device
conductive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780093212.0A
Other languages
English (en)
Inventor
梅田宗一郎
石岡岳规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN111316429A publication Critical patent/CN111316429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3583—Reworking
    • H01L2224/35847—Reworking with a mechanical process, e.g. with flattening of the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features

Abstract

半导体装置包括：基板，在其上端面设置有多个导电层；半导体元件，其配置于基板的上端面，并且位于其下端面侧的第一端子电连接于设置在基板的上端面的第一导电层；封装部，封装基板以及半导体元件；第一引线框，其一端部在向封装部内的基板的上端面的边方向延伸的端部处与第一导电层的上端面接触，其另一端部从封装部露出；以及第一导电性接合材料，其在基板的端部处将第一导电层的上端面与第一引线框的一端部的下端面侧之间接合且具有导电性，其中，第一引线框的一端部具有：第一拱形部，其被设置为沿着基准方向向上方突出；以及第一折弯部，其相连于第一拱形部且位于比第一拱形部更靠近前端侧，并且被折弯成沿着基准方向向下方突出。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，例如有一种半导体装置(例如参照专利文献1)已被普遍知晓，其为：将半导体元件放置在基板的导体层上，并经由焊锡等导电性接合材料以连接件来接合该半导体元件与引线框，并且该半导体元件与基板被封装树脂封装。
在上述这种以往的半导体装置中，当热应力被施加在该半导体装置时，由于在引线框的接合部产生有应力，从而会导致该接合部的电连接的可靠性降低的问题。
先行技术文献
专利文献
专利文献1：特开2015-12065号公报
鉴于上述问题，本发明的目的在于提供一种半导体装置，其在当应力被施加在引线框时，能够缓和在引线框与基板之间的接合部产生的应力，从而抑制该接合部的电连接的可靠性降低的问题。
发明内容
根据本发明的一种形态所涉及的实施方式中的半导体装置，其特征在于，包括：
基板，在其上端面设置有多个导电层；
半导体元件，其配置于所述基板的上端面，并且位于其下端面侧的第一端子电连接于设置在所述基板的上端面的第一导电层；
封装部，封装所述基板以及半导体元件；
第一引线框，其一端部在向所述封装部内的所述基板的所述上端面的边方向延伸的端部处与所述第一导电层的上端面接触，其另一端部从所述封装部露出；以及
第一导电性接合材料，其在所述基板的所述端部处将所述第一导电层的上端面与所述第一引线框的所述一端部的下端面侧之间接合且具有导电性，
其中，所述第一引线框的所述一端部具有：第一拱形部，其被设置为沿着基准方向向上方突出；以及第一折弯部，其相连于所述第一拱形部且位于比所述第一拱形部更靠近前端侧，并且被折弯成沿着所述基准方向向下方突出。
在所述半导体装置中，
所述第一折弯部的下端面侧与所述第一导电层的上端面沿着所述基准方向线接触。
在所述半导体装置中，
所述第一导电性接合材料被沿着所述第一引线框的所述第一折弯部与所述第一导电层的上端面线接触的所述基准方向配置，并且在所述基板的所述端部处将所述第一导电层的上端面与所述第一折弯部的下端面侧之间接合。
在所述半导体装置中，
在所述第一引线框的所述第一折弯部中的与所述第一导电层线接触的部分的位于所述基准方向的两侧的侧面，形成有向所述基准方向凹陷的缺口部，
所述第一导电性接合材料的一部分被填入于所述缺口部内，并将所述第一导电层的上端面与所述第一折弯部的所述缺口部之间接合。
在所述半导体装置中，
所述第一引线框被配置为：
使得所述基板的所述端部所延伸的所述边方向和所述第一折弯部的线接触的区域所延伸的所述基准方向成为相互平行。
在所述半导体装置中，
所述第一引线框具有主体部，该主体部位于所述一端部与所述另一端部之间且被封装在所述封装部内，所述第一拱形部的上端面的位置比所述主体部的上端面的位置更高。
在所述半导体装置中，
所述第一拱形部的所述边方向的宽度与除了所述第一折弯部的所述缺口部以外的所述边方向的宽度相同。
在所述半导体装置中，
所述第一引线框的所述一端部与所述另一端部具有相同的厚度。
在所述半导体装置中，
所述第一导电性接合材料为焊锡材料。
在所述半导体装置中，
所述第一拱形部将施加在所述第一引线框的应力分散至周边的所述封装部，从而抑制应力被施加在所述第一引线框的所述第一折弯部。
在所述半导体装置中，
所述第一折弯部的下端面的位置比所述主体部的下端面的位置更低。
在所述半导体装置中，其进一步包括：
第二引线框，其一端部与在所述封装部内的所述基板的上端面的所述端部上设置的第二导电层的上端面接触，另一端部从所述封装部露出；
第二导电性接合材料，其在所述基板的所述端部处将所述第一导电层与所述第二引线框的所述一端部之间接合且具有导电性；以及
连接件X，将所述第二导电层与所述半导体元件的上端面侧的第二端子之间电连接，
其中，所述第二引线框的所述一端部具有：
第二拱形部，其被设置为沿着所述基准方向向上方突出；以及
第二折弯部，其相连于所述第二拱形部且位于比所述第二拱形部更靠近前端侧，并且被折弯成沿着所述基准方向向下方突出，
所述第二折弯部的下侧与所述第二导电层的上端面沿着所述基准方向线接触。
在所述半导体装置中，
所述半导体元件是MOSFET，
在所述半导体元件中，所述第一端子是漏极端子、所述第二端子是栅极端子、在其上端面设置有面积比所述第二端子更大的作为第三端子的源极端子。
在所述半导体装置中，
所述第一引线框的所述一端部的所述基准方向的宽度比所述第二引线框的所述一端部的所述基准方向的宽度更大。
在所述半导体装置中，其进一步包括：
第三引线框，其一端部被电连接于所述封装部内的所述第三端子，另一端部从所述封装部露出。
发明效果
本发明的一种形态涉及的半导体装置，包括：基板，在其上端面设置有多个导电层；半导体元件，其配置于基板的上端面，并且位于其下端面侧的第一端子电连接于设置在基板的上端面的第一导电层；封装部，封装基板以及半导体元件；第一引线框，其一端部在向封装部内的基板的上端面的边方向延伸的端部处与第一导电层的上端面接触，其另一端部从封装部露出；以及第一导电性接合材料，其在基板的端部处将第一导电层的上端面与第一引线框的一端部的下端面侧之间接合且具有导电性。
并且，第一引线框的一端部具有：第一拱形部，其被设置为沿着基准方向向上方突出；以及第一折弯部，其相连于第一拱形部且位于比第一拱形部更靠近前端侧，并且被折弯成沿着基准方向向下方突出，第一折弯部的下端面侧与第一导电层的上端面在基准方向上线接触。
例如，在第一引线框L1的第一折弯部中的与第一导电层线接触的部分的位于基准方向A2的两侧的侧面，形成有向基准方向凹陷的缺口部，第一导电性接合材料的一部分被填入于缺口部内，并将第一导电层的上端面与第一折弯部的缺口部之间接合。
如上所述，在本发明的半导体装置中，例如在施加了热应力的情况下，能够通过设置在第一引线框上的第一拱形部来将施加在该第一引线框L1的应力分散至周边的封装部。
而且，由于第一引线框的前端的第一折弯部线接触于基板，因此就能够确保接触部的周边的导电性接合材料(焊锡材料)的厚度。
其次，例如在第一折弯部的两侧形成缺口部，从而使该第一折弯部的折弯变得容易的同时，通过将焊锡流入缺口部，就能够确保通过导电性接合材料所进行的固定。
如上所述，在本发明的半导体装置中，在当应力被施加在引线框时，就能够缓和在引线框与基板之间的接合部产生的应力。
附图说明
图1是展示在封装前的半导体装置100的构成的一例斜视图。
图2是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例上端面图。
图3是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例斜视图。
图4是展示在切割加工引线框之后的半导体装置100的构成的一例斜视图。
图5A是将图1中所示的半导体装置100的第一、第二引线框L1、L2以及连接件X的附近的区域放大后的斜视图。
图5B是将图5A中所示的连接件X的附近的区域进一步放大后的斜视图。
图5C是展示图5B中所示的连接件X的附近的区域的侧面的一例侧面图。
图6是将图1中所示的半导体装置100的第一引线框L1以及检测用引线框L11的附近的区域放大后的斜视图。
图7是展示图6中所示的第一引线框L1与第一导电性接合材料H1的构成的一例斜视图。
图8A是展示图7中所示的第一引线框L1与第一导电性接合材料H1的构成的一例上端面图。
图8B是展示图8A中所示的第一引线框L1的构成的一例截面图。
图9是展示图6中所示的第一引线框L1的一端部L1M的附近的构成的一例截面图。
图10是展示半导体装置100的制造方法的工序的一例示图。
图11是展示接着图10的半导体装置100的制造方法的工序的一例示图。
图12是展示接着图11的半导体装置100的制造方法的工序的一例示图。
图13是展示接着图12的半导体装置100的制造方法的工序的一例示图。
具体实施方式
以下，将基于附图来对本发明涉及的实施方式进行说明。
图1是展示在封装前的半导体装置100的构成的一例斜视图。图2是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例上端面图。图3是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例斜视图。图4是展示在切割加工引线框之后的半导体装置100的构成的一例斜视图。在图1的图例中，展示了两个第一引线框L1。此外，图2的图例是透过封装构件来进行图示。
图5A是将图1中所示的半导体装置100的第一、第二引线框L1、L2以及连接件X的附近的区域放大后的斜视图。图5B是将图5A中所示的连接件X的附近的区域进一步放大后的斜视图。图5C是展示图5B中所示的连接件X的附近的区域的侧面的一例侧面图。
例如图1至图4所示，半导体装置100包括：基板B；半导体元件S；封装部200；第一引线框(漏极用引线框)L1；检测用引线框L11；第一导电性接合材料H1；漏极用导电性接合材料HD；第二引线框(控制用引线框)L2；第二导电性接合材料(第一控制用导电性接合材料)H2；第二控制用导电性接合材料HG；第三控制用导电性接合材料HX；连接件X；第三引线框(源极用引线框)L3；源极用导电性接合材料HS；以及检测用引线框L31。
如图1、图2所示，基板B在其上端面设置有多个导电层(第一导电层D1以及第二导电层D2)。
如图1、图2所示，半导体元件S被配置在基板B的上端面。该半导体元件S的下端面侧的第一端子TD电连接于设置在基板B的上端面的第一导电层D1。
所述半导体元件S例如图1、图2所示，具有：第一端子(漏极端子)TD；第二端子(栅极端子)TG；以及第三端子(源极端子)TS。
并且，第一端子TD被设置于半导体元件S的下端面，并且电连接于第一导电层D1。
此外，第二端子TG被设置于半导体元件S的上端面，并且输入有控制用信号(栅极信号)。
所述半导体元件S是例如MOSFET。这时，在作为MOSFET的该半导体元件S的下端面设置有作为漏极端子的第一端子TD、在其上端面设置有作为栅极端子的第二端子TG、在其上端面还设置有作为源极端子的第三端子TS。
所述半导体元件S还可以是除了MOSFET以外的IGBI等其他的半导体元件。
此外，如图1、图2所示，第一引线框L1的一端部L1M电连接于作为封装部200内的漏极端子的第一端子TD，其另一端部L1N从封装部200露出。
特别是，所述第一引线框L1的一端部L1M在向封装部200内的基板B的上端面的边方向A1延伸的端部处与第一导电层D1的上端面接触，其另一端部L1N从封装部200露出。
所述第一引线框L1的一端部L1M包含：第一拱形部L1b；以及第一折弯部L1a。
并且，第一拱形部L1b被设置为沿着基准方向A2向上方突出。
第一折弯部L1a相连于第一拱形部L1b且位于比第一拱形部L1b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第一折弯部L1a的下端面侧与第一导电层D1的上端面沿着基准方向A2线接触。
此外，第一导电性接合材料H1在基板B的端部处将第一导电层D1的上端面与第一引线框L1的一端部L1M的下端面侧之间接合且具有导电性。
所述第一导电性接合材料H1是例如焊锡材料。
检测用引线框L11的一端部电连接于作为封装部200内的漏极端子的第一端子TD，其另一端部从封装部200露出。
所述检测用引线框L11是用于检测例如半导体元件S的漏极的电压。
并且，检测用导电性接合材料H11将第一导电层D1与检测用引线框L11的一端部之间接合且具有导电性。
所述检测用导电性接合材料H11是例如焊锡材料。
第二引线框L2例如图1、图2所示，其一端部L2M与在封装部200内的基板B的上端面的端部处设置的第二导电层的上端面接触，其另一端部L2N从封装部200露出。
所述第二引线框L2是用于传送已述的MOSFET(半导体元件S)的栅极信号的控制用引线框。
第二导电性接合材料(第一控制用导电性接合材料)H2在基板B的端部处将第一导电层D1与第二引线框L2的一端部L2M之间接合且具有导电性。
所述第二导电性接合材料H2是例如焊锡材料。
此外，第二引线框L2的一端部L2M包含：第二拱形部L2b；以及第二折弯部L2a。
并且，第二拱形部L2b被设置为沿着基准方向A2向上方突出。
第二折弯部L2a相连于第二拱形部L2b且位于比第二拱形部L2b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第二折弯部L2a的下侧与第二导电层D2的上端面沿着基准方向A2线接触。
第一引线框L1的一端部L1M的基准方向A2的宽度被设定为比第二引线框L2的一端部L2M的基准方向A2的宽度更大。
第三引线框L3的一端部L3M与作为半导体元件S的上端面的源极端子的第三端子TS电连接，其另一端部L3N从封装部200露出。
并且，源极用导电性接合材料HS将第三端子TS与第三引线框L3的一端部L3M之间接合且具有导电性。
所述源极用导电性接合材料HS是例如焊锡材料。
检测用引线框L31的一端部与作为半导体元件S的上端面的源极端子的第三端子TS电连接(即，从第三引线框L3延伸)，其另一端部从封装部200露出。
所述检测用引线框L31是用于检测例如半导体元件S的源极的电压。
此外，如图1至图4所示，封装部200封装基板B以及半导体元件S。
实施例一
在实施例一的图5A、图5B、图5C所示的图例中的半导体元件S的上端面中，作为第三端子TS的源极端子的面积被设定为比作为栅极端子的第二端子TG的面积更大。
并且，连接件X例如图5A、图5B、图5C所示，其将第二导电层D2与半导体元件S的上端面侧的第二端子(栅极端子)TG之间电连接。
所述连接件X例如图5A、图5B、图5C所示，其一端部X1在封装部200内与半导体元件S的第二端子TG的上端面接触，其另一端部X2与第二导电层D接触。
在实施例一中，第二控制用导电性接合材料HG将半导体元件S的第二端子TG的上端面与连接件X的一端部X1之间接合且具有导电性。
所述第二控制用导电性接合材料HG是例如焊锡材料。
并且，第三控制用导电性接合材料HX将基板B的第二导电层D2与连接件X的另一端部X2之间接合且具有导电性。
所述第三控制用导电性接合材料HX是例如焊锡材料。
即，连接件X是通过第二以及第三控制用导电性接合材料HG、HX来将第二导电层D2与半导体元件S的上端面侧的第二端子(栅极端子)TG之间电连接。
所述连接件X的一端部X1例如图5B、图5C所示，其包括：水平部Xc；第一倾斜部Xb；控制用折弯部Xa；以及基准部Xd。
水平部Xc例如图5A、图5B、图5C所示，其被配置为与基板B的上端面相平行。
此外，第一倾斜部Xb例如图5A、图5B、图5C所示，其相连于水平部Xc且位于比水平部Xc更靠近一端部X1的前端侧的同时，还具有从水平部Xc向下方倾斜的形状。
控制用折弯部Xa例如图5B所示，其相连于第一倾斜部Xb且位于一端部X1的前端的同时，被折弯成沿着折弯轴方向A3向下方突出。
所述控制用折弯部Xa的下端面侧与第二端子TG的上端面接触。特别是，控制用折弯部Xa的下端面侧与第二端子TG的上端面的中心TGa接触。
其次，控制用折弯部Xa的下端面侧例如图5C所示，其与第二端子TG的上端面在折弯轴方向A3上线接触。
此外，所述控制用折弯部Xa的折弯轴方向A3的宽度与第一倾斜部Xb的折弯轴方向A3的宽度相同。
基准部Xd在与第一倾斜部Xb相反的一侧上与水平部Xc相连且具有比水平部Xc的宽度更大的宽度。
控制用折弯部Xa的折弯轴方向A3的宽度被设定为比所述基准部Xd的折弯轴方向A3的宽度更小。
在实施例一中，第二控制用导电性接合材料HG例如图5A、图5B、图5C所示，其被沿着连接件X的控制用折弯部Xa与第二端子TG的上端面线接触的折弯轴方向A3配置，并且将第二端子TG的上端面与控制用折弯部Xa的下端面侧之间接合。
并且，第二端子TG的上端面例如图5A、图5B、图5C所示，其具有长方形的形状。
如图5B所示，第二控制用导电性接合材料HG位于将第二端子TG的上端面的中心TGa包围的位置上，从而接合连接件X的控制用折弯部Xa的下端面与第二端子TG的上端面之间。
例如图5C所示，连接件X的控制用折弯部Xa的下端面侧与第二端子TG的上端面在穿过第二端子TG的上端面的中心TGa的折弯轴方向A3上线接触。
所述折弯轴方向A3例如图5A、图5B、图5C所示，其与第二端子TG的所述长方形的一边相平行。
另一方面，连接件X的另一端部X2包括：第二倾斜部Xe；以及前端部Xf。
并且，第二倾斜部Xe在与水平部Xc相反的一侧与基准部Xd相连且位于比基准部Xd更靠近另一端部X2的前端侧的同时，还具有从基准部Xd向下方倾斜的形状。
前端部Xf例如图5A、图5B、图5C所示，其相连于第二倾斜部Xe且位于另一端部X2的前端。
所述前端部Xf是通过第三控制用导电性接合材料HX来与基板B的第二导电层D2的上端面接合。
连接件X的控制用折弯部Xa的下端面距离基板B的上端面的高度被设定为比前端部Xf的下端面距离基板B的上端面的高度更高。
所述连接件X的上下方向的厚度被设定为比第二引线框L2的上下方向的厚度更薄。
因此，就能够使被小型化的连接件X的折弯加工变得容易。
实施例二
在实施例二中，图6是将图1中所示的半导体装置100的第一引线框L1以及检测用引线框L11的附近的区域放大后的斜视图。图7是展示图6中所示的第一引线框L1与第一导电性接合材料H1的构成的一例斜视图。图8A是展示图7中所示的第一引线框L1与第一导电性接合材料H1的构成的一例上端面图。图8B是展示图8A中所示的第一引线框L1的构成的一例截面图。图9是展示图6中所示的第一引线框L1的一端部L1M的附近的构成的一例截面图。
例如图6至图9所示，第一引线框L1的一端部L1M包含：第一拱形部L1b；以及第一折弯部L1a。
并且，第一拱形部L1b被设置为沿着基准方向A2向上方突出。
第一折弯部L1a相连于第一拱形部L1b且位于比第一拱形部L1b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第一引线框L1的第一折弯部L1a的下端面侧与第一导电层D1的上端面沿着基准方向A2线接触。
第一导电性接合材料H1被沿着第一引线框L1的第一折弯部L1a与第一导电层D1的上端面线接触的基准方向A2配置。所述第一导电性接合材料H1在基板B的端部处将第一导电层D1的上端面与第一折弯部L1a的下端面侧之间接合。
在实施例二中，如图6至图9所示，在第一引线框L1的第一折弯部L1a中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成有向基准方向A2凹陷的缺口部L1k。
第一导电性接合材料H1的一部分被填入于缺口部L1k内，并将第一导电层D1的上端面与第一折弯部L1a的缺口部L1k之间接合。
此外，所述第一引线框L1例如图6至图9所示，其被配置为：使得基板B的端部所延伸的边方向A1和第一折弯部L1a的线接触的区域所延伸的基准方向A2成为相互平行。
第一引线框L1具有主体部，该主体部位于一端部L1M与另一端部L1N之间且被封装在封装部200内，第一拱形部L1b的上端面的位置比该主体部的上端面的位置更高。
第一拱形部L1b的边方向A1的宽度与除了第一折弯部L1a的缺口部L1k以外的边方向A1的宽度相同。即，第一拱形部L1b的边方向A1的宽度比第一折弯部L1a的缺口部L1k的边方向A1的宽度更大。
例如，第一引线框L1的一端部L1M与另一端部L1N是具有相同的厚度(即，第一引线框L1未被压印)。
所述第一折弯部L1a的下端面的位置被设定为比主体部的下端面的位置更低。
并且，所述第一拱形部L1b将施加在第一引线框L1的应力分散至周边的封装部200，从而抑制应力被施加在第一引线框L1的第一折弯部L1a。
实施例三
在实施例三中，对具有已述构成的半导体装置100的制造方法的例子来进行说明。
在实施例三中，图10至图13是展示半导体装置100的制造方法的工序的一例示图。
首先，如图10所示，准备例如由铜等金属所构成的金属板300。
并且，如图11所示，通过选择性地冲压金属板300来同时形成成为第一至第三引线框L1～L3的部分。
特别是在形成所述第一引线框L1时，在形成第一引线框L1的第一折弯部L1a的部分中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成向基准方向A2凹陷的缺口部L1k。
同样地，在形成第二引线框L2时，在形成第二引线框L2的第二折弯部L2a的部分中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成向基准方向A2凹陷的缺口部L2k。
并且，如图12所示，通过折弯第一以及第二引线框L1、L2的一端部使得其沿着基准方向A2向下方突出来形成第一以及第二折弯部L1a、L2a。
如图13所示，在对第三引线框L3执行规定的加工后形成规定形状L3X。
通过以上这些工序来形成例如图1所示的第一至第三引线框L1～L3。
另一方面，准备在上端面设置有第一导电层D1以及第二导电层D2的基板B。
将半导体元件S配置在基板B的上端面，该半导体元件S具有：设置在其下端面的且电连接于第一导电层D1的第一端子TD；以及设置在其上端面的且输入有控制用信号的第二端子TG。并且，将第一端子TD接合于第一导电层D1，从而将第一导电层D1与第一端子TD电连接。
随后，如图5A至图5C所示，使第一引线框L1的一端部接触于在基板B的上端面的端部设置的第一导电层D1的上端面。并且，通过第一导电性接合材料H1在基板B的端部将第一导电层的上端面与第一引线框L1的第一折弯部的下端面侧之间接合的同时，将第一导电性接合材料H1的一部分填入于缺口部L1k内，并将第一导电层D1的上端面与第一折弯部L1a的缺口部L1k之间接合。
同样地，使第二引线框L2的一端部接触于在基板B的上端面的端部设置的第二导电层D2的上端面。并且，通过具有导电性的第一控制用导电性接合材料H2在基板B的端部将第二导电层D2与第二引线框L2的一端部之间接合(图1)。这时，将第二导电性接合材料H2的一部分填入于缺口部L2k内，并将第二导电层D2的上端面与第二折弯部L2a的缺口部L2k之间接合。
其次，使第三引线框L3的一端部接触于半导体元件S的上端面的第三端子TS的上端面。并且，通过具有导电性的源极用导电性接合材料HS将第三端子TS与第三引线框L3的一端部之间接合(图1)。
在使连接件X的一端部X1接触于半导体元件S的第二端子TG的上端面的同时，使连接件X的另一端部X2与第二导电层D2接触，并且，通过具有导电性的第二控制用导电性接合材料HG将半导体元件S的第二端子的上端面与连接件X的一端部X1之间接合的同时，通过具有导电性的第三控制用导电性接合材料HX将基板B的第二导电层D2与连接件X的另一端部X2之间接合。
如图2、图3所示，通过封装部200将基板B、半导体元件S、连接件X、第一至第三引线框L1～L3、以及检测用引线框L11、L31的一端部封装。
随后，通过切割加工第一至第三引线框L1～L3、以及检测用引线框L11、L31来制造图4所示的半导体装置100。
如上所述，在本实施例中，在冲压金属板300的外形后，通过折弯第一、第二引线框L1、L2的一端部这两个工序，就能够形成第一以及第二折弯部L1a、L2a。因此，就能够降低加工成本，并且由于在接合部的外周部确保了焊锡厚度，所以还能够缓和应力。
此外，在第一、第二引线框L1、L2的前端(一端部)的第一、第二折弯部L1a、L2a的两侧形成缺口部(凹部)L1k、L2k，从而使该第一、第二折弯部L1a、L2a的折弯变得容易的同时，通过将焊锡流入缺口部L1k、L2k，就能够确保通过焊锡所进行的固定。
如所述般，由于第一、第二引线框L1、L2的前端被通过折弯加工来进行折弯，并且该折弯后的第一、第二折弯部L1a、L2a是通过线接触的方式连接于第一、第二导电层D1、D2，因此就能够降低焊锡材料的分配量。
如上所述，本发明的一种形态所涉及的半导体装置，包括：基板B，在其上端面设置有多个导电层D1、D2；半导体元件S，其配置于基板的上端面，并且位于其下端面侧的第一端子电连接于设置在基板的上端面的第一导电层D1；封装部，封装基板以及半导体元件；第一引线框L1，其一端部在向封装部内的基板的上端面的边方向A1延伸的端部处与第一导电层的上端面接触，其另一端部从封装部露出；以及第一导电性接合材料H1，其在基板的端部处将第一导电层的上端面与第一引线框的一端部的下端面侧之间接合且具有导电性。
并且，第一引线框的一端部具有：第一拱形部L1b，其被设置为沿着基准方向A2向上方突出；以及第一折弯部L1a，其相连于第一拱形部且位于比第一拱形部更靠近前端侧，并且被折弯成沿着基准方向向下方突出，其中，第一折弯部的下端面侧与第一导电层的上端面在基准方向线接触。
例如，在第一引线框L1的第一折弯部L1a中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成有向基准方向凹陷的缺口部L1k，第一导电性接合材料H1的一部分被填入于缺口部内，并将第一导电层D1的上端面与第一折弯部L1a的缺口部之间接合。
如上所述，在本发明的半导体装置中，例如在施加了热应力的情况下，能够通过设置在第一引线框L1上的第一拱形部L1b来将施加在该第一引线框L1的应力分散至周边的封装部。
并且，由于第一引线框的前端的第一折弯部L1a线接触于基板B，因此就能够确保接触部的周边的导电性接合材料(焊锡材料)的厚度。
其次，例如在第一折弯部L1a的两侧形成缺口部L1k，从而使该第一折弯部L1a的折弯变得容易的同时，通过将焊锡流入缺口部L1k，就能够确保通过导电性接合材料所进行的固定。
因此，在本发明的半导体装置中，在当应力被施加在引线框时，能够缓和在引线框与基板之间的接合部产生的应力。
虽然对本发明的几种实施方式进行了说明，但是这些实施方式只是作为示例而提出的，其没有限定发明范围的意图。这些实施方式能够以其他各种形态来实施，并且在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。这些实施方式与其变形被包含在发明范围与主旨内，并且也同样被包含在权利要求中记载的发明与其均等的范围内。
符号说明
100 半导体装置
B 基板
S 半导体元件
200 封装部
L1 第一引线框
L11 检测用引线框
H1 第一导电性接合材料
L2 第二引线框
H2 第二导电性接合材料(第一控制用导电性接合材料)
HG 第二控制用导电性接合材料
HX 第三控制用导电性接合材料
X 连接件
L3 第三引线框
L31 检测用引线框

Claims (15)

1.一种半导体装置，其特征在于，包括：
基板，在其上端面设置有多个导电层；
半导体元件，其配置于所述基板的上端面，并且位于其下端面侧的第一端子电连接于设置在所述基板的上端面的第一导电层；
封装部，封装所述基板以及半导体元件；
第一引线框，其一端部在向所述封装部内的所述基板的所述上端面的边方向延伸的端部处与所述第一导电层的上端面接触，其另一端部从所述封装部露出；以及
第一导电性接合材料，其在所述基板的所述端部处将所述第一导电层的上端面与所述第一引线框的所述一端部的下端面侧之间接合且具有导电性，
其中，所述第一引线框的所述一端部具有：第一拱形部，其被设置为沿着基准方向向上方突出；以及第一折弯部，其相连于所述第一拱形部且位于比所述第一拱形部更靠近前端侧，并且被折弯成沿着所述基准方向向下方突出。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一折弯部的下端面侧与所述第一导电层的上端面沿着所述基准方向线接触。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，所述第一导电性接合材料被沿着所述第一引线框的所述第一折弯部与所述第一导电层的上端面线接触的所述基准方向配置，并且在所述基板的所述端部处将所述第一导电层的上端面与所述第一折弯部的下端面侧之间接合。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，在所述第一引线框的所述第一折弯部中的与所述第一导电层线接触的部分的位于所述基准方向的两侧的侧面，形成有向所述基准方向凹陷的缺口部，
所述第一导电性接合材料的一部分被填入于所述缺口部内，并将所述第一导电层的上端面与所述第一折弯部的所述缺口部之间接合。
5.根据权利要求4所述的半导体装置，其特征在于：
其中，所述第一引线框被配置为：
使得所述基板的所述端部所延伸的所述边方向和所述第一折弯部的线接触的区域所延伸的所述基准方向成为相互平行。
6.根据权利要求5所述的半导体装置，其特征在于：
其中，所述第一引线框具有主体部，该主体部位于所述一端部与所述另一端部之间且被封装在所述封装部内，所述第一拱形部的上端面的位置比所述主体部的上端面的位置更高。
7.根据权利要求6所述的半导体装置，其特征在于：
其中，所述第一拱形部的所述边方向的宽度与除了所述第一折弯部的所述缺口部以外的所述边方向的宽度相同。
8.根据权利要求7所述的半导体装置，其特征在于：
其中，所述第一引线框的所述一端部与所述另一端部具有相同的厚度。
9.根据权利要求6所述的半导体装置，其特征在于：
其中，所述第一导电性接合材料为焊锡材料。
10.根据权利要求2所述的半导体装置，其特征在于：
其中，所述第一拱形部将施加在所述第一引线框的应力分散至周边的所述封装部，从而抑制应力被施加在所述第一引线框的所述第一折弯部。
11.根据权利要求8所述的半导体装置，其特征在于：
其中，所述第一折弯部的下端面的位置比所述主体部的下端面的位置更低。
12.根据权利要求5所述的半导体装置，其特征在于，进一步包括：
第二引线框，其一端部与在所述封装部内的所述基板的上端面的所述端部上设置的第二导电层的上端面接触，另一端部从所述封装部露出；
第二导电性接合材料，其在所述基板的所述端部处将所述第一导电层与所述第二引线框的所述一端部之间接合且具有导电性；以及
连接件，将所述第二导电层与所述半导体元件的上端面侧的第二端子之间电连接，
其中，所述第二引线框的所述一端部具有：
第二拱形部，其被设置为沿着所述基准方向向上方突出；以及
第二折弯部，其相连于所述第二拱形部且位于比所述第二拱形部更靠近前端侧，并且被折弯成沿着所述基准方向向下方突出，
所述第二折弯部的下侧与所述第二导电层的上端面沿着所述基准方向线接触。
13.根据权利要求12所述的半导体装置，其特征在于：
其中，所述半导体元件是MOSFET，在所述半导体元件中，所述第一端子是漏极端子、所述第二端子是栅极端子、在其上端面设置有面积比所述第二端子更大的作为第三端子的源极端子。
14.根据权利要求13所述的半导体装置，其特征在于：
其中，所述第一引线框的所述一端部的所述基准方向的宽度比所述第二引线框的所述一端部的所述基准方向的宽度更大。
15.根据权利要求14所述的半导体装置，其特征在于，进一步包括：
第三引线框，其一端部被电连接于所述封装部内的所述第三端子，另一端部从所述封装部露出。
CN201780093212.0A 2017-10-26 2017-10-26 半导体装置 Pending CN111316429A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/038755 WO2019082343A1 (ja) 2017-10-26 2017-10-26 半導体装置

Publications (1)

Publication Number Publication Date
CN111316429A true CN111316429A (zh) 2020-06-19

Family

ID=66246292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780093212.0A Pending CN111316429A (zh) 2017-10-26 2017-10-26 半导体装置

Country Status (5)

Country Link
US (1) US11309232B2 (zh)
EP (1) EP3703118B1 (zh)
JP (1) JP6752980B2 (zh)
CN (1) CN111316429A (zh)
WO (1) WO2019082343A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041067A (zh) * 1988-09-09 1990-04-04 莫托罗拉公司 为非平面型半导体器件形成顶部接触
JP2002299541A (ja) * 2001-03-28 2002-10-11 Densei Lambda Kk 表面実装用電源装置におけるリード
CN1375869A (zh) * 2001-03-19 2002-10-23 卡西欧计算机株式会社 半导体器件及其制造方法
CN1783471A (zh) * 2004-11-30 2006-06-07 株式会社东芝 半导体封装及半导体模块
JP2011023517A (ja) * 2009-07-15 2011-02-03 Hitachi Cable Ltd 半導体装置用ｔａｂテープおよびその製造方法
CN104576619A (zh) * 2013-10-23 2015-04-29 胜美达集团株式会社 电子器件以及电子器件的制造方法
CN107112308A (zh) * 2014-11-27 2017-08-29 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
JP2017174927A (ja) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 パワーモジュール及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576251U (zh) * 1980-06-11 1982-01-13
JP2576531B2 (ja) * 1987-10-14 1997-01-29 日本電装株式会社 ハイブリッドｉｃ
JPH06181276A (ja) * 1992-12-15 1994-06-28 Shinko Electric Ind Co Ltd 半導体装置用リード
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
JP5011562B2 (ja) * 2007-08-22 2012-08-29 三菱電機株式会社 半導体装置およびその製造方法
WO2012120568A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置
JP2015012065A (ja) 2013-06-27 2015-01-19 株式会社デンソー 半導体装置の製造方法
JP6363825B2 (ja) * 2013-07-29 2018-07-25 新電元工業株式会社 半導体装置及びリードフレーム
JP2015090965A (ja) * 2013-11-07 2015-05-11 三菱電機株式会社 半導体装置
JP2015095474A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041067A (zh) * 1988-09-09 1990-04-04 莫托罗拉公司 为非平面型半导体器件形成顶部接触
CN1375869A (zh) * 2001-03-19 2002-10-23 卡西欧计算机株式会社 半导体器件及其制造方法
JP2002299541A (ja) * 2001-03-28 2002-10-11 Densei Lambda Kk 表面実装用電源装置におけるリード
CN1783471A (zh) * 2004-11-30 2006-06-07 株式会社东芝 半导体封装及半导体模块
JP2011023517A (ja) * 2009-07-15 2011-02-03 Hitachi Cable Ltd 半導体装置用ｔａｂテープおよびその製造方法
CN104576619A (zh) * 2013-10-23 2015-04-29 胜美达集团株式会社 电子器件以及电子器件的制造方法
CN107112308A (zh) * 2014-11-27 2017-08-29 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
JP2017174927A (ja) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 パワーモジュール及びその製造方法

Also Published As

Publication number Publication date
EP3703118A4 (en) 2020-09-02
WO2019082343A1 (ja) 2019-05-02
EP3703118B1 (en) 2022-05-18
JPWO2019082343A1 (ja) 2020-04-16
EP3703118A1 (en) 2020-09-02
US20200395276A1 (en) 2020-12-17
JP6752980B2 (ja) 2020-09-09
US11309232B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
US9202765B2 (en) Semiconductor device
CN106952877B (zh) 半导体装置
JP4804497B2 (ja) 半導体装置
CN104821303A (zh) 连接器框架以及半导体装置
KR20160006608A (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
CN110892526B (zh) 半导体装置的制造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
WO2014192348A1 (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
CN111316429A (zh) 半导体装置
CN110892527A (zh) 半导体装置以及半导体装置的制造方法
CN111316428B (zh) 半导体装置以及半导体装置的制造方法
WO2024038736A1 (ja) 半導体装置
US20230136604A1 (en) Semiconductor device
CN111095543B (zh) 半导体装置
JP2024027893A (ja) 半導体装置
JPWO2019049213A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination